JP2005322773A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005322773A JP2005322773A JP2004139591A JP2004139591A JP2005322773A JP 2005322773 A JP2005322773 A JP 2005322773A JP 2004139591 A JP2004139591 A JP 2004139591A JP 2004139591 A JP2004139591 A JP 2004139591A JP 2005322773 A JP2005322773 A JP 2005322773A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- semiconductor
- semiconductor device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Abstract
【課題】パッケージのサイズを変更する事なく、従来よりも電極面の面積が大きな半導体チップを搭載して、より順方向電圧が低く耐電圧が高い大電力向けとする事が可能な半導体装置とその製造方法を提供する。
【解決手段】角柱状の両端である底面と上面とに外部電極８を形成した面実装タイプの半導体装置に於いて、搭載される半導体チップ５は従来、その電極面を角柱状の底面及び上面としていたが、本発明では前記半導体チップ５の電極面を角柱状の側面側へ向けて搭載する事によって、より電極面の面積が大きな半導体チップ５が搭載可能となる為、順方向電圧の低圧化と高耐電圧化により大電力向けの半導体装置とすることが出来る。
【選択図】図１
【解決手段】角柱状の両端である底面と上面とに外部電極８を形成した面実装タイプの半導体装置に於いて、搭載される半導体チップ５は従来、その電極面を角柱状の底面及び上面としていたが、本発明では前記半導体チップ５の電極面を角柱状の側面側へ向けて搭載する事によって、より電極面の面積が大きな半導体チップ５が搭載可能となる為、順方向電圧の低圧化と高耐電圧化により大電力向けの半導体装置とすることが出来る。
【選択図】図１
Description
本発明は、半導体装置およびその製造方法に関する。
近年、電子装置の小型化、薄型化、軽量化により、電子装置に組み込まれる半導体装置は高密度で実装が行われており、半導体装置には小型化、低背化、軽量化および低価格化の要求が強くなっている。これまで半導体装置の小型化、低背化、軽量化を実現するために、その構成材料のサイズの縮小や構成の新規化、簡略化、さらに工程の簡略化、低コスト化などの工夫がなされてきた。その中でもウェハ状態においてパッケージ工程を行う工法が考えられている。
従来の半導体装置及びその製造工程としては、半導体ウェハの片面に電極としての金属板を導電物で貼り付けた後にその面をダイシングフィルムに対向して貼り付けておき、半導体ウェハを個別のチップ状にフルカットでダイシングを行った後に半導体チップ間を絶縁物でモールドを施し更に、前記金属板を導電物で貼り付けた面と反対側の面にも金属板を導電物で貼り付けて外部電極として、最後にチップ間を再度ダイシングフィルムを残してフルカットでダイシングして、その後ダイシングフィルムを剥がして各々単独の半導体装置とするものがあった（例えば、特許文献１参照）。
図３は、前記特許文献１に記載された従来の半導体装置と製造方法を示すものである。
図３に於いて１０１は半導体ウェハ，１０２は導電性接着剤，１０３は金属板，１０４はダイシングフィルム，１０５は半導体チップ，１０６は保護絶縁層を各々示しており、図３（ａ）は完成品，図３（ｂ）〜（ｈ）は製造過程の断面である。
従来の半導体装置は図３（ａ）に示す様に半導体チップ１０５の側面が保護絶縁層１０６で覆われた角柱状であり、その上面と底面には外部電極１０７である金属板１０３が半導体チップ１０５の電極面１０５ａ，１０５ｂに電気的に導通に設けられた面実装タイプのパッケージである。次に、その製造過程としてはまず図３（ｂ）に示す半導体ウェハ１０１の一方の面に金属板１０３を導電性接着剤１０２を用いて貼り付ける（図３（ｃ））。次に、前記金属板１０３とダイシングフィルム１０４とを対向させて貼り合わせる（図３（ｄ））。次に、半導体ウェハ１０１を規定のラインに沿って規定の幅でフルカット状に縦横にダイシングを行って半導体ウェハ１０１を個別の半導体チップ１０５とする（図３（ｅ））。次に、各々半導体チップ１０５間に絶縁物を充填して硬化させる事によって半導体チップ１０５の側面を覆う保護絶縁層１０６とする（図３（ｆ））。次に、前記図３（ｃ）で金属板１０３を貼り付けた面と反対側の面にも金属板１０３を導電性接着剤１０２を用いて貼り付ける（図３（ｇ））。最後に、図３（ｈ）に示す様に各々半導体チップ１０５間の中央部を縦横にダイシングフィルム１０４を残した他の層をフルカット状にダイシングを行った後にダイシングフィルム１０４を剥離して個別の半導体装置としていた（図３（ａ））。
従来の半導体装置と製造方法に於いて、上述の特許文献１に記載の他のもう一つのものとして、半導体ウェハの片面に電極としての金属板を導電物で貼り付けた後にその面をダイシングフィルムに対向して貼り付けておき、半導体ウェハを個別のチップ状にフルカットでダイシングを行った後に各々半導体チップの電極部にワイヤーボンディングを利用したワイヤー電極を半導体チップの電極面に対して垂直に所定の高さに設ける。その後、各々半導体チップ間と該半導体チップの電極面を前記ワイヤー電極を埋没させて絶縁物でモールドを施し、該絶縁物を半導体チップの電極面と平行に規定寸法に研削して該研削面にワイヤー電極の断面を露出させる。次に、前記金属板を導電物で貼り付けた面と反対側の面にも金属板を導電性接着剤で貼り付けてワイヤー電極と導通させる。最後に、チップ間を再度ダイシングフィルムを残してフルカットでダイシングした後ダイシングフィルムを剥がして各々単独の半導体装置とするものがあった（例えば、特許文献１参照）。
図４は、前記特許文献１に記載されたもう一つの従来の半導体装置と製造方法を示すものである。
図４に於いて２０１は半導体ウェハ，２０２は導電性接着剤，２０３は金属板，２０４はダイシングフィルム，２０５は半導体チップ，２０６はワイヤー，２０７は保護絶縁層を各々示しており、図４（ａ）は完成品，図４（ｂ）〜（ｈ）は製造過程の断面である。
従来の半導体装置は図４（ａ）に示す様に半導体チップ２０５の側面と電極面２０５ａ及びワイヤー２０６の側面が保護絶縁層２０７で覆われた角柱状であり、その上面と底面には外部電極２０８である金属板２０３が半導体チップ２０５の電極面２０５ｂ及び該半導体チップ２０５のもう一方の電極面２０５ａに繋がれたワイヤー２０６に電気的に導通に設けられた面実装タイプのパッケージである。次に、その製造過程としてはまず図４（ｂ）に示す半導体ウェハ２０１の一方の面に金属板２０３を導電性接着剤２０２を用いて貼り付ける（図４（ｃ））。次に、前記金属板２０３とダイシングフィルム２０４とを対向させて貼り合わせて次に、半導体ウェハ２０１を規定のラインに沿って規定の幅でフルカット状に縦横にダイシングを行って半導体ウェハ２０１を個別の半導体チップ２０５とする（図４（ｄ））。次に、前記半導体チップ２０５の各々電極面２０５ａにワイヤーボンディングを利用したワイヤー２０６を半導体チップ２０５の電極面２０５ａに対して垂直に設ける（図４（ｅ））。次に、各々半導体チップ２０５間と該半導体チップの電極面２０５ａとをワイヤー２０６を埋没させて絶縁物を充填し硬化させて半導体チップ２０５の側面と電極面２０５ａ及びワイヤー２０６を覆う保護絶縁層２０７とする。更に、保護絶縁層２０７を半導体チップ２０５の電極面２０５ａと平行に規定の寸法にまでワイヤー２０６と共に研削し研削面にワイヤー２０６の断面を露出させる（図４（ｆ））。次に、前記図４（ｃ）で金属板２０３を貼り付けた面と反対側の面にも金属板２０３を導電性接着剤２０２を用いて貼り付けて金属板２０３とワイヤー２０６とを導通させる（図４（ｇ））。最後に、図４（ｈ）に示す様に各々半導体チップ２０５間の中央部を縦横にダイシングフィルム２０４を残した他の層をフルカット状にダイシングを行った後にダイシングフィルム２０４を剥離して個別の半導体装置としていた（図４（ａ））。
図３（ａ）及び図４（ａ）に示された上述の半導体装置のパッケージは、図中のａ，ｂ，ｃ各寸法がａ＝０．５ｍｍ，ｂ＝０．５ｍｍ，ｃ＝１．０ｍｍやａ＝０．８ｍｍ，ｂ＝０．８ｍｍ，ｃ＝１．６ｍｍ等のサイズである。ここで仮に、ａ×ｂ面を底面又は上面、ｂ×ｃ（又はａ×ｃ）面を側面とした場合、例えば側面ａ×ｃ面を実装基板の実装面に対向させて面実装される。そして、内部の半導体チップ１０５,２０５の電極面１０５ａ，２０５ａがパッケージのａ×ｂ面に又、半導体チップ１０５,２０５のダイシングされた面である側面が前記パッケージの側面に各々対応した位置方向となる。
特開２０００−２５２２３５号公報
しかしながら、前記従来の構成では、半導体チップ１０５,２０５をパッケージ内に収めるにあたり該半導体チップ１０５,２０５の電極面の最大面積はパッケージの底面又は上面であるａ×ｂ面に制限される事となる。この事は、パッケージの側面ａ×ｃ面よりも面積の狭い面である底面又は上面ａ×ｂ面に半導体チップの素子面積が束縛された半導体チップ１０５,２０５とならざるを得ず、電気特性的には順方向電圧の低圧化や高耐圧化あるいは大電力化に対して制限を課せられており又、上述のパッケージを低背化する為には、更に半導体チップ１０５，２０５の電極面面積を小さなものとせねばならず、電気特性を犠牲とせねばならないという課題を有していた。
本発明は、前記従来の課題を解決するもので、パッケージサイズを変更する事無くパッケージ内部の半導体チップの電極面をより大きな電極面積まで可能とする事で、従来の電極面面積の半導体チップからより大きな電極面面積の半導体チップまでを搭載可能とし又、パッケージを低背化するに於いても従来以上に大電流高耐圧な大電力まで対応できる半導体装置及びその製造方法を提供することを目的とする。
前記従来の課題を解決するために、本発明の半導体装置は、半導体チップを内部に保護絶縁層で覆った、角柱状の両端に外部電極を有する半導体装置であって、半導体チップは該半導体チップの電極面が外部電極の各々中心同士を結ぶ仮想線に対して平行に位置する向きである事を特徴とする半導体装置として、外部電極は保護絶縁層の一部に明けられた開口部より半導体チップの電極に導通を取った導電性ペーストより成る事を特徴とする半導体装置。
本構成によって、パッケージのサイズを変更せずとも従来の半導体装置よりも大きな電極面を有する半導体チップを搭載した半導体装置とすることができる。
以上のように、本発明の半導体装置によれば、従来以上に順方向電圧が低くて耐電圧の高い大電力タイプの半導体装置とすることができ更に、低背化を施しても電気特性に悪影響を及ぼさない半導体装置とする事ができる。
以下ＰＮ接合を有するダイオードで本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置と製造方法を示すものである。
図１は、本発明の実施の形態１における半導体装置と製造方法を示すものである。
図１に於いて１は半導体ウェハ，１ｂは切削溝，２は表面電極，３は裏面電極，４は裏面側保護絶縁層，４ａは開口孔Ｉ，５は半導体チップ，６は保護絶縁層，６ａは開口孔II，７は切削カット部，８は外部電極を各々示しており、図１（ａ）は完成品，図１（ｂ）〜（ｉ）は製造過程の断面である。
本実施形態の半導体装置は図１（ａ）に示すように半導体チップ５の表面には表面電極２が、裏面には裏面電極３が各々設けられており、該半導体チップ５の表面電極２の面と半導体チップ５の表面電極２の面の四辺から延在する側面は保護絶縁層６で覆われ、半導体チップ５の裏面電極３側は裏面側保護絶縁層４で覆われ、半導体チップ５の側面のうち対向する一対の二面を前記角柱状のパッケージの両端に相当する底面及び上面の方向に対応して位置させた角柱状の半導体装置である。また、前記角柱状の半導体装置の両端に相当する底面及び上面と、夫々の側面の一部とに延在させた導電性ペーストから成る外部電極８を有しており、該外部電極８は半導体チップ５の表面電極２の上と裏面電極３の上に明けられた開口孔Ｉ４ａと開口孔II６ａにも浸入する事によって夫々表面電極２と裏面電極３とに電気的導通がとられた半導体装置である。
次に、図１（ｂ）〜（ｉ）に示した製造過程の断面を順に説明する。
図１（ｂ）に示すのは半導体ウェハ１でありその表面には該半導体ウェハ１内に造りまれた個別の半導体素子領域の夫々に対応したアルミ等から成る表面電極２が設けられている。次に、半導体ウェハ１の共通基板である裏面側全面にメタライズを施して裏面電極３ とする（図１（ｃ））。
次に、前記裏面電極３を覆うようにポリイミド等の感光性有機樹脂から成る裏面側保護絶縁層４を所定の厚さに形成する（図１（ｄ））。
次に、前記裏面側保護絶縁層４の層の半導体ウェハ１内に造り込まれた個別の半導体素子領域（図示せず）の夫々の上であり、後に外部電極８で覆われる位置一箇所に裏面電極３が露出する様に開口孔Ｉ４ａを形成する。本実施の形態では裏面側保護絶縁層４に感光性有機樹脂を用いている為、一般に半導体プロセスに採用されるフォトリソグラフィ技術を使用することで前記裏面側保護絶縁層４の硬化と共に開口孔Ｉ４ａを得る事ができる（図１（ｅ））。
次に、半導体ウェハ１の表面電極２側の面から裏面電極３にかけてダイシングによってあらかじめ定められた位置と幅で縦横に切削溝１ｂを入れて個別の半導体チップ５とする。この際裏面側保護絶縁層４をハーフカットしてもよい（図１（ｆ））。
次に、各々半導体チップ５と裏面電極３とを合わせた前記切削溝１ｂ及び半導体チップ５の表面電極２を含む表面側を覆うようにポリイミド等の感光性有機樹脂から成る保護絶縁層６を所定の厚さに形成する（図１（ｇ））。
次に、前記開口孔Ｉ４ａを後に覆う外部電極と対向するもう一方の外部電極８で後に覆われ、かつ表面電極２の上に当たる位置の保護絶縁層６に表面電極２が露出する様に開口孔II６ａを形成する。本実施の形態では保護絶縁層６に感光性有機樹脂を用いている為、一般に半導体プロセスに採用されるフォトリソグラフィ技術を使用することで前記保護絶縁層６の硬化と共に開口孔II６ａを得る事ができる（図１（ｈ））。
次に、切削カット部７は、各々の半導体チップ５の側面間の保護絶縁層６の表面から裏面側保護絶縁層４の裏面にかけてまでを完全に縦横にダイシングして切り分けた所定の位置と幅のものである。これにより、各々所定のサイズに切り分けられた角柱状となる（図１（ｉ））。
最後に、角柱状の底面及び上面に相当する各々正方形の全面と該各々正方形の面から延在する四面の側面の端部にかけて規定の寸法までＡｇペーストなどの導電性ペーストに浸漬塗布した後に硬化させて外部電極８とする。この際、前記開口孔Ｉ４ａと開口孔II６ａとの内部に導電性ペーストが入り込み、前記表面電極２及び裏面電極３に接続される事によって半導体チップ５との導通を得て半導体装置として完成する（図１（ａ））。
かかる構成によれば半導体装置の従来サイズを変更することなく、従来よりも電極面面積の大きな半導体チップを搭載することが可能となるのでより順方向電圧が低くて耐電圧の高い大電力タイプの半導体装置とすることができ更に、パッケージを低背化した場合でも内蔵される半導体チップの厚さを薄くする事で対応できる為、該半導体チップの電極面面積を変更する必要が無いので電気特性に悪影響を与える事がない。
上述の実施形態に於いて、外部電極８のはんだ濡れ性向上の為に外部電極８の表面にバレルめっき法等によってＳｎ，Ａｕ等のめっきを施してもよい。又、裏面側保護絶縁層４ 及び保護絶縁層６は感光性を持たない通常のポリイミドやエポキシ有機樹脂として開口孔Ｉ４ａと開口孔II６ａとをダイシングによる溝としてもよい。
（実施の形態２）
図２は、本発明の実施の形態２における半導体装置と製造方法を示すものである。
図２は、本発明の実施の形態２における半導体装置と製造方法を示すものである。
図２に於いて１は半導体ウェハ，１ｂは切削溝，２は表面電極，３は裏面電極，４は裏面側保護絶縁層，４ａは開口孔Ｉ，５は半導体チップ，６は保護絶縁層，６ａは開口孔II，７は切削カット部，８は外部電極，９はバンプを各々示しており、図２（ａ）は完成品，図２（ｂ）〜（ｋ）は製造過程の断面である。
本実施形態の半導体装置は図２（ａ）に示すように半導体チップ５の表面には表面電極２が、裏面には裏面電極３が各々設けられており、該半導体チップ５の表面電極２の面と半導体チップ５の表面電極２の面の四辺から延在する側面は保護絶縁層６で覆われ、半導体チップ５の裏面電極３側は裏面側保護絶縁層４で覆われ、半導体チップ５の側面のうち対向する一対の二面を前記角柱状のパッケージの両端に相当する底面及び上面の方向に対応して位置させた角柱状の半導体装置である。また、前記角柱状の半導体装置の底面及び上面と、夫々の側面の一部とに延在させた導電性ペーストから成る外部電極８を有しており、該外部電極８は半導体チップ５の表面電極２の上と裏面電極３の上に明けられた開口孔Ｉ４ａと開口孔II６ａに設けられたバンプ９を介して夫々表面電極２と裏面電極３とに電気的導通がとられた半導体装置である。
次に、図２（ｂ）〜（ｋ）に示した製造過程の断面で実施の形態１と異なる部分を説明する。
図２（ｂ）〜（ｅ）は実施の形態１の図１（ｂ）〜（ｅ）と同様である。
次に、図２（ｆ）では裏面側保護絶縁層４の全面にスパッタ処理等によりアンダーバンプメタル層（図示せず）を堆積してその上にフォトレジスト（図示せず）を塗布して開口孔Ｉ４ａに合わせた開口部を有するパターニングを施しておき、その後に開口孔Ｉ４ａを塞いでかつ裏面電極３に接続したバンプ９を電解めっきで作成する。前記フォトレジスト（図示せず）とアンダーバンプメタル層（図示せず）を剥離の後、図２（ｇ）〜（ｉ）へ移るが、図２（ｇ）〜（ｉ）は実施の形態１の図（ｆ）〜（ｈ）と同様である。
次に、図２（ｊ）では保護絶縁層６の上面の全面にスパッタ処理等によりアンダーバンプメタル層（図示せず）を堆積してその上にフォトレジスト（図示せず）を塗布して開口孔II６ａに合わせた開口部を有するパターニングを施しておき、その後に開口孔II６ａを塞いで表面電極２に接続したバンプ９を電解めっきで作成する。前記フォトレジスト（図示せず）とアンダーバンプメタル層（図示せず）を剥離の後、図２（ｋ）へ移るが、図２（ｋ）は実施の形態１の図（ｉ）と同様である。
最後に、角柱状の底面及び上面に相当する各々正方形の全面と該各々正方形の面から延在する四面の側面の端部にかけて規定の寸法までＡｇペーストなどの導電性ペーストに浸漬塗布した後に硬化させて外部電極８とする。この際外部電極８は、前記開口孔Ｉ４ａと開口孔II６ａとを塞いだバンプ９の上を覆う事となり、前記バンプ９を介して前記表面電極２及び裏面電極３に接続され、半導体チップ５との導通を得て半導体装置として完成する（図２（ａ））。
かかる構成によれば半導体装置の従来サイズを変更することなく、従来よりも電極面面積の大きな半導体チップを搭載することが可能となるのでより順方向電圧が低くて耐電圧の高い大電力タイプの半導体装置とすることができ更に、パッケージを低背化した場合でも内蔵される半導体チップの厚さを薄くする事で対応できる為、該半導体チップの電極面面積を変更する必要が無いので電気特性に悪影響を与える事がない。
上述の実施形態に於いて、外部電極８のはんだ濡れ性向上の為に外部電極８の表面にバレルめっき法等によってＳｎ，Ａｕ等のめっきを施してもよい。又、裏面側保護絶縁層４ 及び保護絶縁層６は感光性を持たない通常のポリイミドやエポキシ有機樹脂として開口孔Ｉ４ａと開口孔II６ａとをダイシングによる溝としてもよい。
又、本実施の形態１、２はＰＮ接合を有するダイオードとして説明したが二極素子である、ショットキーバリアダイオード、ツェナーダイオード、あるいは可変容量ダイオード等としても良い。
面実装タイプの半導体装置として有用であり、特に大電力の用途に適している。
１，１０１，２０１ 半導体ウェハ
１ｂ 切削溝
２ 表面電極
３ 裏面電極
４ 裏面側保護絶縁層
４ａ 開口孔Ｉ
５，１０５，２０５ 半導体チップ
６，１０６，２０７ 保護絶縁層
６ａ 開口孔II
７ 切削カット部
８，１０７，２０８ 外部電極
９ バンプ
１０２，２０２ 導電性接着剤
１０３，２０３ 金属板
１０４，２０４ ダイシングフィルム
１０５ａ，１０５ｂ，２０５ａ，２０５ｂ チップ電極面
２０６ ワイヤー
１ｂ 切削溝
２ 表面電極
３ 裏面電極
４ 裏面側保護絶縁層
４ａ 開口孔Ｉ
５，１０５，２０５ 半導体チップ
６，１０６，２０７ 保護絶縁層
６ａ 開口孔II
７ 切削カット部
８，１０７，２０８ 外部電極
９ バンプ
１０２，２０２ 導電性接着剤
１０３，２０３ 金属板
１０４，２０４ ダイシングフィルム
１０５ａ，１０５ｂ，２０５ａ，２０５ｂ チップ電極面
２０６ ワイヤー
Claims (5)
- 半導体チップを内部に保護絶縁層で覆った、角柱状の両端に外部電極を有し、
前記半導体チップは該半導体チップの対向する一対の電極面二面を前記角柱状の側面の内対向する二面の側面に対応して位置しており、
前記半導体チップの他の四面の内、一対の対向する二面は前記角柱状の他の一対の側面二面に対応して位置しており、
前記半導体チップのもう他の一対の対向する二面は前記角柱状の上面又は底面に対応した向きに位置する事を特徴とする半導体装置。 - 前記外部電極は前記保護絶縁層の一部に明けられた開口孔より前記半導体チップの電極に導通を取った導電性ペーストより成る事を特徴とする請求項１に記載の半導体装置。
- 前記外部電極は前記保護絶縁層の一部に明けられた開口孔に前記半導体チップの電極に導通を取る為に前記開口孔をバンプめっきで埋めた上の導電性ペーストより成る事を特徴とする請求項１に記載の半導体装置。
- 角柱状のパッケージ両端である底面又は上面から該底面又は上面の辺部より延在した四面の側面一端にかけて導電性ペーストに浸漬塗布され、半導体チップを覆った前記角柱状の保護絶縁層の前記半導体チップの電極部上に明けられた開口孔に侵入して塞いで内部の前記半導体チップの電極部と導通した外部電極とする事を特徴とする半導体装置の製造方法。
- 前記角柱状のパッケージ両端である底面又は上面から該底面又は上面の辺部より延在した四面の側面一端にかけて導電性ペーストに浸漬塗布して該導電性ペーストで、前記半導体チップを覆った前記角柱状の保護絶縁層の前記半導体チップの電極部上に明けられた開口孔を埋めて内部の前記半導体チップの電極部に接続された導電性のバンプを覆うことで内部の前記半導体チップの電極部と導通した外部電極とする事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004139591A JP2005322773A (ja) | 2004-05-10 | 2004-05-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004139591A JP2005322773A (ja) | 2004-05-10 | 2004-05-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005322773A true JP2005322773A (ja) | 2005-11-17 |
Family
ID=35469820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004139591A Pending JP2005322773A (ja) | 2004-05-10 | 2004-05-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005322773A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176263A (ja) * | 2010-02-25 | 2011-09-08 | Inpaq Technology Co Ltd | 半導体装置のチップスケールパッケージおよびその製造方法 |
| JP2015133487A (ja) * | 2014-01-10 | 2015-07-23 | 立昌先進科技股▲分▼有限公司 | 小型ｓｍｄダイオードパッケージおよびその製造プロセス |
-
2004
- 2004-05-10 JP JP2004139591A patent/JP2005322773A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176263A (ja) * | 2010-02-25 | 2011-09-08 | Inpaq Technology Co Ltd | 半導体装置のチップスケールパッケージおよびその製造方法 |
| JP2015133487A (ja) * | 2014-01-10 | 2015-07-23 | 立昌先進科技股▲分▼有限公司 | 小型ｓｍｄダイオードパッケージおよびその製造プロセス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI399836B (zh) | 晶圓級晶片尺寸封裝及製造方法 | |
| TWI527175B (zh) | 半導體封裝件、基板及其製造方法 | |
| TWI500135B (zh) | 堆疊式功率元件模組 | |
| US8344499B2 (en) | Chip-exposed semiconductor device | |
| KR100419352B1 (ko) | 반도체장치용 패키지 및 그의 제조방법 | |
| CN107622989B (zh) | 半导体封装装置及其制造方法 | |
| EP2513968B1 (en) | Panel based lead frame packaging method and device | |
| US11004775B2 (en) | SMDS integration on QFN by 3D stacked solution | |
| JP2017201659A (ja) | 電子部品およびその製造方法 | |
| JP2003086737A (ja) | 半導体装置 | |
| US20040099940A1 (en) | Semiconductor device having clips for connecting to external elements | |
| JP2010050286A (ja) | 半導体装置 | |
| US8193643B2 (en) | Semiconductor device and method for fabricating the same | |
| WO2022110936A1 (zh) | 一种功率元件封装结构及其制备方法 | |
| CN110858576B (zh) | 覆晶封装基板及其制法 | |
| JP2002076195A (ja) | Ｍｏｓｆｅｔの実装構造およびその製造方法 | |
| CN109698181B (zh) | 芯片封装结构 | |
| JP2018170377A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2005322773A (ja) | 半導体装置およびその製造方法 | |
| JP2009152408A (ja) | 半導体装置およびその製造方法 | |
| KR102016019B1 (ko) | 고열전도성 반도체 패키지 | |
| US7880281B2 (en) | Switching assembly for an aircraft ignition system | |
| JP7471352B2 (ja) | 信号層と放熱層とが分離されるｔｍｖパッケージ構造及びその製造方法 | |
| JP2004273997A (ja) | 半導体装置およびその製造方法 | |
| TWI827014B (zh) | 封裝結構及內埋功率晶片的電路板組件 |