JP2988589B2 - 比較的高い電圧に適した表面実装用半導体装置及びその製造方法 - Google Patents
比較的高い電圧に適した表面実装用半導体装置及びその製造方法Info
- Publication number
- JP2988589B2 JP2988589B2 JP9521884A JP52188497A JP2988589B2 JP 2988589 B2 JP2988589 B2 JP 2988589B2 JP 9521884 A JP9521884 A JP 9521884A JP 52188497 A JP52188497 A JP 52188497A JP 2988589 B2 JP2988589 B2 JP 2988589B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- contact
- contact body
- insulating material
- mesa structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Description
【発明の詳細な説明】 本発明は、不活性化されたメサ構造体内で半導体材料
のウェファの上側面に半導体素子を設け、これら半導体
素子にはメサ構造体の上側面及びウェファの下側面上で
接続電極を設け、その後ウェファを個々の半導体本体に
分割し、これら個々の半導体本体がメサ構造体を有し、
このメサ構造体が、半導体本体の下側面に接続された第
１接続電極とメサ構造体の上側面に接続された第２接続
電極とを有するようにする反導体装置の製造方法に関す
るものである。
のウェファの上側面に半導体素子を設け、これら半導体
素子にはメサ構造体の上側面及びウェファの下側面上で
接続電極を設け、その後ウェファを個々の半導体本体に
分割し、これら個々の半導体本体がメサ構造体を有し、
このメサ構造体が、半導体本体の下側面に接続された第
１接続電極とメサ構造体の上側面に接続された第２接続
電極とを有するようにする反導体装置の製造方法に関す
るものである。
メサ構造体とは溝又は凹所で囲まれた台地体を意味す
るものとする。溝又は凹所には、不活性化されたメサ構
造体が得られるように不活性化層が設けられる。
るものとする。溝又は凹所には、不活性化されたメサ構
造体が得られるように不活性化層が設けられる。
ドイツ連邦共和国特許第2930460号明細書には、ダイ
オードを形成する上述した種類の方法が開示されてい
る。ダイオードの接続電極は、金属層を設け次にこれら
金属層をパターン化することにより形成されている。金
属層はウェファの主表面上、すなわちウェファの上側面
及び下側面上に設けられる。金属層はホトリソグラフ及
びエッチングにより上側面上でパターン化され、メサ構
造体の台地面のみが金属層で被覆されるようになってい
る。次に、ウェファがソーイングにより個々の半導体本
体に分割され、各半導体本体がメサ構造体を有するよう
にされる。ウェファの下側面上の接続電極はこの分割処
理によりパターン化される。次に、半導体本体の各々が
適切なハウジング内に入れられ、これにより半導体装置
が得られる。
オードを形成する上述した種類の方法が開示されてい
る。ダイオードの接続電極は、金属層を設け次にこれら
金属層をパターン化することにより形成されている。金
属層はウェファの主表面上、すなわちウェファの上側面
及び下側面上に設けられる。金属層はホトリソグラフ及
びエッチングにより上側面上でパターン化され、メサ構
造体の台地面のみが金属層で被覆されるようになってい
る。次に、ウェファがソーイングにより個々の半導体本
体に分割され、各半導体本体がメサ構造体を有するよう
にされる。ウェファの下側面上の接続電極はこの分割処
理によりパターン化される。次に、半導体本体の各々が
適切なハウジング内に入れられ、これにより半導体装置
が得られる。
不活性化されたメサ構造体は既知の方法によって製造
した半導体装置を実際に表面実装装置（SMD）として直
接用いうるようにする。この場合、既知の方法により製
造された半導体本体はフィッティングハウジング内に入
れられておらず、プリント回路板や同様のものの上に半
導体装置として直接装着される。このような半導体装置
は一般に満足に動作するも、このようにして用いられた
半導体本体は、これらを比較的高い電圧で動作させた際
に問題を生じるというを確かめた。更に、半導体装置は
SMDに対して用いられるような標準の寸法を有していな
い。
した半導体装置を実際に表面実装装置（SMD）として直
接用いうるようにする。この場合、既知の方法により製
造された半導体本体はフィッティングハウジング内に入
れられておらず、プリント回路板や同様のものの上に半
導体装置として直接装着される。このような半導体装置
は一般に満足に動作するも、このようにして用いられた
半導体本体は、これらを比較的高い電圧で動作させた際
に問題を生じるというを確かめた。更に、半導体装置は
SMDに対して用いられるような標準の寸法を有していな
い。
本発明の目的は特に、比較的高い電圧に耐えうる半導
体装置を得る半導体装置の製造方法を提供せんとするに
ある。
体装置を得る半導体装置の製造方法を提供せんとするに
ある。
本発明は、半導体材料のウェファの上側面に半導体素
子を設け、その後得られたアセンブリを個々の半導体本
体に分割し、これら個々の半導体本体が不活性化された
メサ構造体を有し、これらメサ構造体が、半導体本体の
下側面に接続された第１接続電極とメサ構造体の上側面
に接続された第２接続電極とを有するようにする半導体
装置の製造方法において、 アセンブリの分割前にメサ構造体の上側面上に導電性
の接点体を設け、接点体の上側面が絶縁材料により被覆
されないように前記接点体間の空所に絶縁材料を設け、
その後接点体及び絶縁材料を有するアセンブリを、メサ
構造体と絶縁材料で囲まれた接点体とを有しこれら接点
体の上側面が接点として作用するようにした個々の半導
体本体に分割し、前記接点体の寸法はこれら半導体本体
が表面実装に適するような寸法とすることを特徴とす
る。
子を設け、その後得られたアセンブリを個々の半導体本
体に分割し、これら個々の半導体本体が不活性化された
メサ構造体を有し、これらメサ構造体が、半導体本体の
下側面に接続された第１接続電極とメサ構造体の上側面
に接続された第２接続電極とを有するようにする半導体
装置の製造方法において、 アセンブリの分割前にメサ構造体の上側面上に導電性
の接点体を設け、接点体の上側面が絶縁材料により被覆
されないように前記接点体間の空所に絶縁材料を設け、
その後接点体及び絶縁材料を有するアセンブリを、メサ
構造体と絶縁材料で囲まれた接点体とを有しこれら接点
体の上側面が接点として作用するようにした個々の半導
体本体に分割し、前記接点体の寸法はこれら半導体本体
が表面実装に適するような寸法とすることを特徴とす
る。
本発明によれば、絶縁材料により囲まれた接点体が本
発明によるメサ構造体の上側面、すなわち台地面上に得
られる。従って、上側の接続電極はメサ構造体の上側面
から接点体の上側面に、いわば移される。接点体間の空
間は充填される為、接点体を囲む絶縁材料（絶縁層）は
メサ構造体の側面上の不活性化層と一体となる。これに
より、メサ構造体を不活性化するとともに接点体を絶縁
する連続絶縁層が得られる。
発明によるメサ構造体の上側面、すなわち台地面上に得
られる。従って、上側の接続電極はメサ構造体の上側面
から接点体の上側面に、いわば移される。接点体間の空
間は充填される為、接点体を囲む絶縁材料（絶縁層）は
メサ構造体の側面上の不活性化層と一体となる。これに
より、メサ構造体を不活性化するとともに接点体を絶縁
する連続絶縁層が得られる。
本発明方法によれば、接続電極間の比較的高い電圧に
耐える半導体装置が得られるようになる。
耐える半導体装置が得られるようになる。
本発明は、本発明方法により製造する半導体装置では
接続電極間の距離が比較的長くなるという認識に基づく
ものである。電極間の距離が長くなると、電極間の電気
的ブレークダウンを生ぜしめるために電荷が通る必要の
ある沿面（クリーページ）路が長くなる。メサ構造体を
不活性化し、接点体を絶縁することにより半導体装置は
良好に不活性化される為、この接点体を有する半導体本
体を、最終的にエンベロープ内に装着することなくSMD
として用いることができる。本発明方法には、半導体装
置を現存のSMDのように、ある標準の寸法で容易に製造
しうるという追加の利点がある。接点体の寸法を適切に
定めることにより、このような標準の寸法、例えば0805
（0.8インチ×0.5インチ×0.5インチ）又は0603（0.6イ
ンチ×0.3インチ×0.3インチ）の半導体装置を製造しう
る。
接続電極間の距離が比較的長くなるという認識に基づく
ものである。電極間の距離が長くなると、電極間の電気
的ブレークダウンを生ぜしめるために電荷が通る必要の
ある沿面（クリーページ）路が長くなる。メサ構造体を
不活性化し、接点体を絶縁することにより半導体装置は
良好に不活性化される為、この接点体を有する半導体本
体を、最終的にエンベロープ内に装着することなくSMD
として用いることができる。本発明方法には、半導体装
置を現存のSMDのように、ある標準の寸法で容易に製造
しうるという追加の利点がある。接点体の寸法を適切に
定めることにより、このような標準の寸法、例えば0805
（0.8インチ×0.5インチ×0.5インチ）又は0603（0.6イ
ンチ×0.3インチ×0.3インチ）の半導体装置を製造しう
る。
接点体は、メサ構造体の上側面と接点体の上側面との
間の距離が1mmよりも長くなるように設けるのが好まし
い。換言すれば、1mmよりも長い接点体を設ける。この
場合、接続電極間の距離は既知の方法により製造した半
導体装置に比べて1mmよりも長い距離だけ長くなる為、
半導体装置は接続電極間に300Vよりも高い比較的高い電
圧を印加した際に良好に動作する。
間の距離が1mmよりも長くなるように設けるのが好まし
い。換言すれば、1mmよりも長い接点体を設ける。この
場合、接続電極間の距離は既知の方法により製造した半
導体装置に比べて1mmよりも長い距離だけ長くなる為、
半導体装置は接続電極間に300Vよりも高い比較的高い電
圧を印加した際に良好に動作する。
接点体間の空間は例えば、樹脂を接点体間に注入し、
この樹脂を硬化させることにより充填させることができ
る。この場合、ウェファを個々の半導体装置に分割する
と、樹脂により囲まれた接点体が形成される。接点体を
有するウェファを型成形空所内に入れ、接点体の上側面
及びウェファの下側面を型成形空所の壁部に対接させ、
この型成形空所に樹脂を充填することにより前記の絶縁
材料を設けることにより追加の利点が得られる。すなわ
ち、接点体の上側面が型成形空所の壁部に対接している
為に、これらの上側面に樹脂が被着しない。従って、樹
脂を高精度で簡単に設けることができる。この方法は特
に多量生産に極めて適している。このような技術は半導
体素子を包囲するのに用いる標準の技術である為、この
技術は容易に行いうる。
この樹脂を硬化させることにより充填させることができ
る。この場合、ウェファを個々の半導体装置に分割する
と、樹脂により囲まれた接点体が形成される。接点体を
有するウェファを型成形空所内に入れ、接点体の上側面
及びウェファの下側面を型成形空所の壁部に対接させ、
この型成形空所に樹脂を充填することにより前記の絶縁
材料を設けることにより追加の利点が得られる。すなわ
ち、接点体の上側面が型成形空所の壁部に対接している
為に、これらの上側面に樹脂が被着しない。従って、樹
脂を高精度で簡単に設けることができる。この方法は特
に多量生産に極めて適している。このような技術は半導
体素子を包囲するのに用いる標準の技術である為、この
技術は容易に行いうる。
接点体間の空所を充填する上述した技術は適切なハウ
ジング内への半導体本体のカプセル封止を行なう技術と
は相違している点に注意すべきである。後者の場合に
は、半導体本体の接続電極が結合線を経てリードフレー
ムに接続される。その後にのみ、半導体本体を有するリ
ードフレームが樹脂内に完全に包囲される。本発明によ
る方法には、この方法により製造した半導体装置の高周
波特性が通常の半導体装置の特性よりも著しく良好にな
るという利点がある。その理由は、結合線を用いない為
である。
ジング内への半導体本体のカプセル封止を行なう技術と
は相違している点に注意すべきである。後者の場合に
は、半導体本体の接続電極が結合線を経てリードフレー
ムに接続される。その後にのみ、半導体本体を有するリ
ードフレームが樹脂内に完全に包囲される。本発明によ
る方法には、この方法により製造した半導体装置の高周
波特性が通常の半導体装置の特性よりも著しく良好にな
るという利点がある。その理由は、結合線を用いない為
である。
又、型成形空所が、充填中接点体を適所に固定する補
助手段を有するようにすることにより、追加の利点が得
られる。この場合、接点体を固定するのに突起部又は凹
所のような補助手段を用いる。この場合、樹脂が設けら
れる、接点体を有するウェファが固定され、ウェファの
ひずみ及び接点体の変形が防止されるようになる。
助手段を有するようにすることにより、追加の利点が得
られる。この場合、接点体を固定するのに突起部又は凹
所のような補助手段を用いる。この場合、樹脂が設けら
れる、接点体を有するウェファが固定され、ウェファの
ひずみ及び接点体の変形が防止されるようになる。
接点体の長さがわずかに相違して接点体が型成形空所
の壁部に対接しなくなるおそれが生じる場合がある。こ
のような状態では、樹脂が接点対の上側面を被覆して前
記接点体への電気接続を妨げるおそれがある。本発明の
他の有利な例では、メサ構造体間の空間中に変形可能な
絶縁材料を導入し、接点体とで凹所で形成する絶縁ジグ
をメサ構造体間の空所内に設けて接点体がこれら凹所内
に入り込んでいるようにし、これにより前記変形可能な
絶縁材料の一部を接点体とジグとの間の前記凹所内に圧
入させ、その後前記変形可能な絶縁材料を硬化させるこ
とにより、前記接点体間の空所に絶縁材料を設ける前記
の処置を行ない、ウェファ及び絶縁材料を個々の半導体
本体に分割する。このような例では、接点体の上側面に
変形可能な絶縁材料が設けられないようにするのを比較
的簡単に行なえる。その理由は、凹所内に圧入される変
形可能な絶縁材料の量をジグによって調製しうる為であ
る。ジグの絶縁材料と変形可能な絶縁材料の硬化後の材
料とを分割処理により分割する。
の壁部に対接しなくなるおそれが生じる場合がある。こ
のような状態では、樹脂が接点対の上側面を被覆して前
記接点体への電気接続を妨げるおそれがある。本発明の
他の有利な例では、メサ構造体間の空間中に変形可能な
絶縁材料を導入し、接点体とで凹所で形成する絶縁ジグ
をメサ構造体間の空所内に設けて接点体がこれら凹所内
に入り込んでいるようにし、これにより前記変形可能な
絶縁材料の一部を接点体とジグとの間の前記凹所内に圧
入させ、その後前記変形可能な絶縁材料を硬化させるこ
とにより、前記接点体間の空所に絶縁材料を設ける前記
の処置を行ない、ウェファ及び絶縁材料を個々の半導体
本体に分割する。このような例では、接点体の上側面に
変形可能な絶縁材料が設けられないようにするのを比較
的簡単に行なえる。その理由は、凹所内に圧入される変
形可能な絶縁材料の量をジグによって調製しうる為であ
る。ジグの絶縁材料と変形可能な絶縁材料の硬化後の材
料とを分割処理により分割する。
好ましくは、前記絶縁材料には前記接点体間で溝を設
け、これら溝をワイヤソーに対する案内溝として用いて
前記ウェファ及び絶縁材料をワイヤソーイングにより分
割する。このような方法には、半導体装置を高い寸法精
度で製造しうるという利点がある。
け、これら溝をワイヤソーに対する案内溝として用いて
前記ウェファ及び絶縁材料をワイヤソーイングにより分
割する。このような方法には、半導体装置を高い寸法精
度で製造しうるという利点がある。
又、本発明は、半導体基板を有する半導体本体を具え
る半導体装置であって、半導体基板は不活性化されたメ
サ構造体を有し、このメサ構造体には、当該メサ構造体
の上側面上の接続電極と半導体基板上の接続電極とを具
える半導体素子が設けられている当該半導体装置に関す
るものである。
る半導体装置であって、半導体基板は不活性化されたメ
サ構造体を有し、このメサ構造体には、当該メサ構造体
の上側面上の接続電極と半導体基板上の接続電極とを具
える半導体素子が設けられている当該半導体装置に関す
るものである。
本発明によれば、メサ構造体上の接続電極が、半導体
本体を表面実装装置として用いるのに適するように絶縁
材料により囲まれた導電性接点体を具えているようにす
る。接点体の上側面はメサ構造体上の接続電極に対する
接続点として作用する。
本体を表面実装装置として用いるのに適するように絶縁
材料により囲まれた導電性接点体を具えているようにす
る。接点体の上側面はメサ構造体上の接続電極に対する
接続点として作用する。
このような半導体装置は接続電極間の比較的高い電圧
に耐えうる。更に、このような半導体装置は不活性化し
たメサ構造体と絶縁した接点体とにより良好に不活性化
される為、接点体を有する半導体本体を、最終的にエン
ベロープ内に装着することなくSMDとして用いうる。半
導体本体は、接点体の寸法を適切に定めることにより現
存のSMDに対するある標準の寸法で容易に製造しうる。
に耐えうる。更に、このような半導体装置は不活性化し
たメサ構造体と絶縁した接点体とにより良好に不活性化
される為、接点体を有する半導体本体を、最終的にエン
ベロープ内に装着することなくSMDとして用いうる。半
導体本体は、接点体の寸法を適切に定めることにより現
存のSMDに対するある標準の寸法で容易に製造しうる。
接点体は、メサ構造体の上側面と接点体の上側面との
間の距離が1mmよりも長くなるように設けるのが好まし
い。このような半導体装置は接続電極間で300Vよりも高
い電圧に耐える。
間の距離が1mmよりも長くなるように設けるのが好まし
い。このような半導体装置は接続電極間で300Vよりも高
い電圧に耐える。
以下、本発明を図面を参照して実施例につき詳細に説
明する。図中、 図１は、不活性化したメサ構造体中に半導体素子が設
けられた半導体材料のウェファを示す断面図であり、 図２は、不活性化したメサ構造体中に半導体素子が設
けられた半導体材料のウェファを示す平面図であり、 図３〜６は、本発明の第１実施例による半導体装置の
製造の種々の工程を示す断面図であり、 図７〜10は、本発明の第２実施例による半導体装置の
製造の種々の工程を示す断面図である。
明する。図中、 図１は、不活性化したメサ構造体中に半導体素子が設
けられた半導体材料のウェファを示す断面図であり、 図２は、不活性化したメサ構造体中に半導体素子が設
けられた半導体材料のウェファを示す平面図であり、 図３〜６は、本発明の第１実施例による半導体装置の
製造の種々の工程を示す断面図であり、 図７〜10は、本発明の第２実施例による半導体装置の
製造の種々の工程を示す断面図である。
図面は線図的なものであり、実際のものに正比例して
描いていない。各図間で対応する部分には一般に同じ符
号を付してある。
描いていない。各図間で対応する部分には一般に同じ符
号を付してある。
図１〜６は半導体装置を製造する方法の第１実施例に
おける製造工程を示しており、本例では、不活性化され
たメサ構造体２中で半導体材料のウェファ12,16の上側
面に半導体素子が設けられ、メサ構造体２上に且つウェ
ファ12,16の下側面５上に電極を設けことによりこれら
半導体素子に接続電極が設けられ、その後ウェファ12,1
6を個々の半導体本体10に分割して、各半導体本体がメ
サ構造体２を有するようにする。図１及び２は、不活性
化されたメサ構造体２が、溝又は凹所８により囲まれた
上側面又は台地面７を有するということを示している。
溝又は凹所８には不活性化層９が設けられている。図１
及び２は、メサ構造体２中で半導体材料のウェファ12に
ダイオードをいかに設けるかを、ドイツ連邦共和国特許
第2930460号明細書に開示された方法と類似の方法で示
している。この場合、pn接合11はウェファ12の主表面に
対し平行に設けられている。この目的のために、シリコ
ンより成るｎ型ウェファ12にはn+型層13とp+型層14とが
設けられている。従って、pn接合11は層14とシリコンウ
ェファ12との間に形成される。このウェファ12の隣接部
分は厚さが10μｍのアルミニウム層15によりp++型のシ
リコン支持ウェファ16に連結され、処理に耐えるように
なっている。次に、ウェファ12の上側面側から、支持ウ
ェファ16に到達する溝８が設けられる。溝８の壁部には
ガラス層９が設けられる。次に、メサ構造体２の上側面
７及びウェファ12,16の下側面５上にTi−Ni−Agより成
る標準の接点層３及び４をそれぞれ設ける。Ti−Ni−Ag
層３は標準のリソグラフ技術により上側面でパターン化
され、接続電極３がメサ構造体２の台地面７上にのみ存
在するようになっている。
おける製造工程を示しており、本例では、不活性化され
たメサ構造体２中で半導体材料のウェファ12,16の上側
面に半導体素子が設けられ、メサ構造体２上に且つウェ
ファ12,16の下側面５上に電極を設けことによりこれら
半導体素子に接続電極が設けられ、その後ウェファ12,1
6を個々の半導体本体10に分割して、各半導体本体がメ
サ構造体２を有するようにする。図１及び２は、不活性
化されたメサ構造体２が、溝又は凹所８により囲まれた
上側面又は台地面７を有するということを示している。
溝又は凹所８には不活性化層９が設けられている。図１
及び２は、メサ構造体２中で半導体材料のウェファ12に
ダイオードをいかに設けるかを、ドイツ連邦共和国特許
第2930460号明細書に開示された方法と類似の方法で示
している。この場合、pn接合11はウェファ12の主表面に
対し平行に設けられている。この目的のために、シリコ
ンより成るｎ型ウェファ12にはn+型層13とp+型層14とが
設けられている。従って、pn接合11は層14とシリコンウ
ェファ12との間に形成される。このウェファ12の隣接部
分は厚さが10μｍのアルミニウム層15によりp++型のシ
リコン支持ウェファ16に連結され、処理に耐えるように
なっている。次に、ウェファ12の上側面側から、支持ウ
ェファ16に到達する溝８が設けられる。溝８の壁部には
ガラス層９が設けられる。次に、メサ構造体２の上側面
７及びウェファ12,16の下側面５上にTi−Ni−Agより成
る標準の接点層３及び４をそれぞれ設ける。Ti−Ni−Ag
層３は標準のリソグラフ技術により上側面でパターン化
され、接続電極３がメサ構造体２の台地面７上にのみ存
在するようになっている。
図３は、メサ構造体２の上側面７上に導電性接点体
３′を設けることによりメサ構造体２上に電極を設ける
本発明による方法を示す。本例の接点体３′は円柱状の
銅ピンを有し、これら銅ピンの各々はこの円柱の長手方
向に対し直角な表面を以ってTi−Ni−Ag層上にはんだ付
されている。接点体３′はメサ構造体の上側面７と接点
体３′の上側面７′との間の距離が1mmよりも長くなる
ように設けるのが好ましい。換言すれば、本例では、1m
mよりも長い接点体３′を設ける。接点ピン３′は、こ
れら接点体をTi−Ni−Ag層３にはんだ付する際にグラフ
ァイトジグにより設けて固定する。接点体であるピンを
ジグによって設けることは自動化に極めて良好に役立
つ。図４及び５は、接点体３′間の空間17中に絶縁材料
18をいかに導入するかを示している。本例では、接点体
３′を有するウェファ12,16を型成形空所内に入れ、接
点体３′の上側面７′とウェファ12,16の下側面５とを
この型成形空所の壁部に対接させ、その後型成形空所に
樹脂18を充填することにより絶縁材料18を設ける。接点
体３′の上側面７′には樹脂18が設けられない。その理
由は、これらの上側面は型成形空所の壁部に対接してい
た為である。従って、このような方法により樹脂18を簡
単に高精度で設けることができる。樹脂18としては標準
のエポキシ材料を用いる。このような材料は電子素子を
包囲する材料として知られている。この方法は特に多量
生産に極めて適している。このような技術は半導体素子
を包囲する標準の技術として用いられている為、この技
術は容易に行ないうる。図４は、絶縁材料の充填中接点
体３′を適所に固定する補助手段20を型成形空所が有し
ているということを示している。この補助手段20は本例
では型成形空所の壁部上に設けられた突起である。この
場合、接点体３′を有するウェファ12,16は型成形中ウ
ェファ12のゆがみや接点体３′の変形が防止させるよう
に固定される。絶縁材料18を設けた後、接点体３′の上
側面７′上及び絶縁材料の上側面上に導電層25を設け、
接点体の良好な接触作用を容易に達成しうるようにする
（図５参照）。導電層25は例えばAg,Ni−Ag,Ti−Ni−Ag
又はPb−Snより成る標準のはんだ層を有する。
３′を設けることによりメサ構造体２上に電極を設ける
本発明による方法を示す。本例の接点体３′は円柱状の
銅ピンを有し、これら銅ピンの各々はこの円柱の長手方
向に対し直角な表面を以ってTi−Ni−Ag層上にはんだ付
されている。接点体３′はメサ構造体の上側面７と接点
体３′の上側面７′との間の距離が1mmよりも長くなる
ように設けるのが好ましい。換言すれば、本例では、1m
mよりも長い接点体３′を設ける。接点ピン３′は、こ
れら接点体をTi−Ni−Ag層３にはんだ付する際にグラフ
ァイトジグにより設けて固定する。接点体であるピンを
ジグによって設けることは自動化に極めて良好に役立
つ。図４及び５は、接点体３′間の空間17中に絶縁材料
18をいかに導入するかを示している。本例では、接点体
３′を有するウェファ12,16を型成形空所内に入れ、接
点体３′の上側面７′とウェファ12,16の下側面５とを
この型成形空所の壁部に対接させ、その後型成形空所に
樹脂18を充填することにより絶縁材料18を設ける。接点
体３′の上側面７′には樹脂18が設けられない。その理
由は、これらの上側面は型成形空所の壁部に対接してい
た為である。従って、このような方法により樹脂18を簡
単に高精度で設けることができる。樹脂18としては標準
のエポキシ材料を用いる。このような材料は電子素子を
包囲する材料として知られている。この方法は特に多量
生産に極めて適している。このような技術は半導体素子
を包囲する標準の技術として用いられている為、この技
術は容易に行ないうる。図４は、絶縁材料の充填中接点
体３′を適所に固定する補助手段20を型成形空所が有し
ているということを示している。この補助手段20は本例
では型成形空所の壁部上に設けられた突起である。この
場合、接点体３′を有するウェファ12,16は型成形中ウ
ェファ12のゆがみや接点体３′の変形が防止させるよう
に固定される。絶縁材料18を設けた後、接点体３′の上
側面７′上及び絶縁材料の上側面上に導電層25を設け、
接点体の良好な接触作用を容易に達成しうるようにする
（図５参照）。導電層25は例えばAg,Ni−Ag,Ti−Ni−Ag
又はPb−Snより成る標準のはんだ層を有する。
図４は、接点体３′間で絶縁材料18に溝22が設けられ
るように型成形空所にいかに突起21をも設けるかを示し
ている（図５をも参照）。次に、ウェファ12,16及び絶
縁材料18をワイヤソーイングにより分割する。絶縁材料
18中の溝22はワイヤソーに対する案内溝として作用す
る。このような方法には、半導体装置10を寸法的に高い
精度で製造しうるという利点がある。
るように型成形空所にいかに突起21をも設けるかを示し
ている（図５をも参照）。次に、ウェファ12,16及び絶
縁材料18をワイヤソーイングにより分割する。絶縁材料
18中の溝22はワイヤソーに対する案内溝として作用す
る。このような方法には、半導体装置10を寸法的に高い
精度で製造しうるという利点がある。
図６は、ウェファ12,16を分割した後に接点体３′の
周りすべてに絶縁層18がいかに設けられているかを示し
ている。ウェファを分割して得られたこれらの半導体本
体は表面実装型（SMD）の半導体装置として容易に用い
られる。各接点体３′の上側面７′は絶縁されておら
ず、接続電極として作用し、例えば半導体装置をプリン
ト回路板上に装着する場合にこのプリント回路板上の導
体にこの電極を接続しうるようにする。本例では、300
μｍの厚さとした支持ウェファ16及び半導体ウェファ12
を用いる。接点ピンの長さ1.4mmとする。この場合、半
導体装置の寸法は２×1.25×1.25mmである。これらの寸
法はいわゆる0805SMDエンベロープに対し規定された寸
法である。接点体３′の寸法を調整することにより他の
標準寸法を容易に得ることができる。
周りすべてに絶縁層18がいかに設けられているかを示し
ている。ウェファを分割して得られたこれらの半導体本
体は表面実装型（SMD）の半導体装置として容易に用い
られる。各接点体３′の上側面７′は絶縁されておら
ず、接続電極として作用し、例えば半導体装置をプリン
ト回路板上に装着する場合にこのプリント回路板上の導
体にこの電極を接続しうるようにする。本例では、300
μｍの厚さとした支持ウェファ16及び半導体ウェファ12
を用いる。接点ピンの長さ1.4mmとする。この場合、半
導体装置の寸法は２×1.25×1.25mmである。これらの寸
法はいわゆる0805SMDエンベロープに対し規定された寸
法である。接点体３′の寸法を調整することにより他の
標準寸法を容易に得ることができる。
本例の方法により形成した半導体装置は接続電極
７′,4間に500Vよりも高い比較的高い電圧を印加した際
に満足に機能する。
７′,4間に500Vよりも高い比較的高い電圧を印加した際
に満足に機能する。
図７〜10は本発明による他の方法を示す。本例でも、
半導体装置の最初の構造は前述した実施例につき説明し
た図１及び２に示す構造に類似しており、不活性化した
メサ構造体２中で半導体材料のウェファ12,16の上側面
に半導体素子を設ける。本発明方法のこの第２の実施例
では、変形可能な絶縁材料18′、本例ではそれ自体既知
の硬化性エポキシ樹脂を接点体３′間の空所17に設ける
ことにより絶縁材料18を得る（図７参照）。図８は更
に、接点体３′とで凹所26を形成するアルミナの絶縁ジ
グ18″をいかに設けるかを示している。接点体３′は凹
所26に入っている。図８及び９は、ジグ18″を設けてい
る際に変形可能な絶縁材料18′の一部分18が接点体
３′とジグ18″との間の凹所26中にいかに圧入されるか
を示している。次に、変形可能な絶縁材料18′,18を
約150℃で数分間の熱処理により硬化させる。正確な硬
化時間は使用するエポキシ樹脂に依存する。このような
実施例では、接点体３′の上側面７′に変形可能な絶縁
材料18′,18が設けられないようにするのが比較的簡
単である。その理由は、凹所26中に圧入される変形可能
な絶縁材料18の量を、設ける材料18′の量とジグ18″
の形状とによって調整しうる為である。
半導体装置の最初の構造は前述した実施例につき説明し
た図１及び２に示す構造に類似しており、不活性化した
メサ構造体２中で半導体材料のウェファ12,16の上側面
に半導体素子を設ける。本発明方法のこの第２の実施例
では、変形可能な絶縁材料18′、本例ではそれ自体既知
の硬化性エポキシ樹脂を接点体３′間の空所17に設ける
ことにより絶縁材料18を得る（図７参照）。図８は更
に、接点体３′とで凹所26を形成するアルミナの絶縁ジ
グ18″をいかに設けるかを示している。接点体３′は凹
所26に入っている。図８及び９は、ジグ18″を設けてい
る際に変形可能な絶縁材料18′の一部分18が接点体
３′とジグ18″との間の凹所26中にいかに圧入されるか
を示している。次に、変形可能な絶縁材料18′,18を
約150℃で数分間の熱処理により硬化させる。正確な硬
化時間は使用するエポキシ樹脂に依存する。このような
実施例では、接点体３′の上側面７′に変形可能な絶縁
材料18′,18が設けられないようにするのが比較的簡
単である。その理由は、凹所26中に圧入される変形可能
な絶縁材料18の量を、設ける材料18′の量とジグ18″
の形状とによって調整しうる為である。
接点体の上側面７′とジグ18″の上側面とには導電層
25（図９参照）を設け、半導体装置との良好な電気接触
を可能にする。この導電層は標準のTi−Ni−Ag接点層を
有する。
25（図９参照）を設け、半導体装置との良好な電気接触
を可能にする。この導電層は標準のTi−Ni−Ag接点層を
有する。
図８は、ジグ18″の絶縁材料が接点体３′間でいかに
溝22を有するかを示している。次に、ウェファ12,16及
びジグ18″をワイヤソーイングにより分割する。ジグ中
の溝22はワイヤソーに対する案内溝として作用する。こ
のような方法には、寸法的な精度の高い半導体装置10を
製造しうるという利点がある。
溝22を有するかを示している。次に、ウェファ12,16及
びジグ18″をワイヤソーイングにより分割する。ジグ中
の溝22はワイヤソーに対する案内溝として作用する。こ
のような方法には、寸法的な精度の高い半導体装置10を
製造しうるという利点がある。
図６〜10は半導体装置10を本発明方法によりいかに製
造するかを示しており、この半導体装置（半導体本体）
は不活性化されたメサ構造体２を有する半導体ウェファ
12,16を有し、このメサ構造体には半導体素子が設けら
れ、この半導体素子はメサ構造体２上の接続電極７′と
半導体ウェファ12,16の下側面上の電極４とを有する。
造するかを示しており、この半導体装置（半導体本体）
は不活性化されたメサ構造体２を有する半導体ウェファ
12,16を有し、このメサ構造体には半導体素子が設けら
れ、この半導体素子はメサ構造体２上の接続電極７′と
半導体ウェファ12,16の下側面上の電極４とを有する。
本発明によれば、メサ構造体２上の接続電極７′が、
絶縁材料18,18′,18″,18によって囲まれた導電性接
点体３′を有する為、半導体本体は表面実装用の半導体
装置10として用いるのが適している。接点体３′の上側
面７′はメサ構造体２上の接続電極に対する接続点とし
て作用する。
絶縁材料18,18′,18″,18によって囲まれた導電性接
点体３′を有する為、半導体本体は表面実装用の半導体
装置10として用いるのが適している。接点体３′の上側
面７′はメサ構造体２上の接続電極に対する接続点とし
て作用する。
このような半導体装置は接続電極間に印加する比較的
高い電圧に耐える。更に、半導体装置10は、不活性化さ
れたメサ構造体２及び絶縁された接点体３′により良好
に不活性化されている為、接点体３′を有する半導体本
体は最終的にエンベロープ中に装着する必要のないSMD
として用いることができる。半導体装置10は、接点体
３′の寸法を適切に定めることにより現存のSMDのよう
にある標準の寸法で容易に製造しうる。
高い電圧に耐える。更に、半導体装置10は、不活性化さ
れたメサ構造体２及び絶縁された接点体３′により良好
に不活性化されている為、接点体３′を有する半導体本
体は最終的にエンベロープ中に装着する必要のないSMD
として用いることができる。半導体装置10は、接点体
３′の寸法を適切に定めることにより現存のSMDのよう
にある標準の寸法で容易に製造しうる。
接点体３′は、メサ構造体２の上側面７と接点体３′
の上側面７′との間の距離が1mmよりも長くなるように
設けるのが好ましい。このような半導体装置10は接続電
極７′,4間に印加される300Vよりも高い電圧に耐える。
の上側面７′との間の距離が1mmよりも長くなるように
設けるのが好ましい。このような半導体装置10は接続電
極７′,4間に印加される300Vよりも高い電圧に耐える。
本発明は上述した実施例に限定されず、当業者にとっ
て本発明の範囲内で種々の変形が可能である。半導体ウ
ェファはシリコン以外の材料、例えばゲルマニウム又は
GaAsから形成することができる。支持ウェファ16を用い
るのは例示であって、例えば半導体材料のウェファ12が
充分な厚さを有していれば、このような支持ウェファ16
は本発明にとって本質を成すものではない。支持ウェフ
ァ16は充分導電性のある金属から造ることもでき、接点
体３′を固着するのに又導電層25に対してTi−Ni−Ag又
ははんだ以外の材料を用いることができる。メサ構造体
２内には、例えばトランジスタや抵抗を形成するために
数個のpn接合又は受動素子を存在させることができる。
この場合、メサ構造体の上側面には接続電極の個数に応
じて数個の接点体を設けることができる。前述した例で
は絶縁材料として合成樹脂を用いたが、ある他の絶縁材
料、例えばセラミック材料か又はガラスか又は酸化性材
料を用いることもできる。ウェファや絶縁材料で囲まれ
た接点体を分割するのは前述した例ではワイヤソーイン
グによって行なっているが、割ったり、研摩したり、エ
ッチングしたりする他の技術によりこれらを分割するこ
ともできる。接点体は電気回路を導通させる作用をす
る。しかし、接点体は必ず金属的に導電性とする必要が
あること勿論である。ある条件の下では、例えば半導体
装置を流れる電流を制限するために接点体３′がある抵
抗値を有するようにすることが望ましい場合がある。前
述した例では円柱状の銅接点体を用いたが、本発明はこ
のような材料及び形状から成る接点体に限定されるもの
ではなく、他の導電性金属或いは導電性のセラミック材
料又は合成樹脂のような他の導電性材料を以って接点体
を構成しうる。接点体の形状は臨界的なものではなく、
傾斜を付した接点体をも用いることができる。前述した
例では接点体３′の上側面７′に導電層25を設けたが、
接点体自体が充分に導電性である場合には導電層25は必
ずしも必要でない。
て本発明の範囲内で種々の変形が可能である。半導体ウ
ェファはシリコン以外の材料、例えばゲルマニウム又は
GaAsから形成することができる。支持ウェファ16を用い
るのは例示であって、例えば半導体材料のウェファ12が
充分な厚さを有していれば、このような支持ウェファ16
は本発明にとって本質を成すものではない。支持ウェフ
ァ16は充分導電性のある金属から造ることもでき、接点
体３′を固着するのに又導電層25に対してTi−Ni−Ag又
ははんだ以外の材料を用いることができる。メサ構造体
２内には、例えばトランジスタや抵抗を形成するために
数個のpn接合又は受動素子を存在させることができる。
この場合、メサ構造体の上側面には接続電極の個数に応
じて数個の接点体を設けることができる。前述した例で
は絶縁材料として合成樹脂を用いたが、ある他の絶縁材
料、例えばセラミック材料か又はガラスか又は酸化性材
料を用いることもできる。ウェファや絶縁材料で囲まれ
た接点体を分割するのは前述した例ではワイヤソーイン
グによって行なっているが、割ったり、研摩したり、エ
ッチングしたりする他の技術によりこれらを分割するこ
ともできる。接点体は電気回路を導通させる作用をす
る。しかし、接点体は必ず金属的に導電性とする必要が
あること勿論である。ある条件の下では、例えば半導体
装置を流れる電流を制限するために接点体３′がある抵
抗値を有するようにすることが望ましい場合がある。前
述した例では円柱状の銅接点体を用いたが、本発明はこ
のような材料及び形状から成る接点体に限定されるもの
ではなく、他の導電性金属或いは導電性のセラミック材
料又は合成樹脂のような他の導電性材料を以って接点体
を構成しうる。接点体の形状は臨界的なものではなく、
傾斜を付した接点体をも用いることができる。前述した
例では接点体３′の上側面７′に導電層25を設けたが、
接点体自体が充分に導電性である場合には導電層25は必
ずしも必要でない。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/861 H01L 29/06 H01L 23/48 - 23/485
Claims (8)
- 【請求項１】半導体材料のウェファの上側面に半導体素
子を設け、その後得られたアセンブリを個々の半導体本
体に分割し、これら個々の半導体本体が不活性化された
メサ構造体を有し、これらメサ構造体が、半導体本体の
下側面に接続された第１接続電極とメサ構造体の上側面
に接続された第２接続電極とを有するようにする半導体
装置の製造方法において、 アセンブリの分割前にメサ構造体の上側面上に導電性の
接点体を設け、接点体の上側面が絶縁材料により被覆さ
れないように前記接点体間の空所に絶縁材料を設け、そ
の後接点体及び絶縁材料を有するアセンブリを、メサ構
造体と絶縁材料で囲まれた接点体とを有しこれら接点体
の上側面が接点として作用するようにした個々の半導体
本体に分割し、前記接点体の寸法はこれら半導体本体が
表面実装に適するような寸法とすることを特徴とする半
導体装置の製造方法。 - 【請求項２】請求の範囲１に記載の半導体装置の製造方
法において、メサ構造体の上側面と接点体の上側面との
間の距離が1mmよりも長くなるように前記接点体を設け
ることを特徴とする半導体装置の製造方法。 - 【請求項３】請求の範囲１又は２に記載の半導体装置の
製造方法において、接点体を有するウェファを型成形空
所内に配置し、接点体の上側面及びウェファの下側面を
型成形空所の壁部に対接させ、その後にこの型成形空所
を樹脂で充填することにより、絶縁材料を設けることを
特徴とする半導体装置の製造方法。 - 【請求項４】請求の範囲３に記載の半導体装置の製造方
法において、前記型形成空所に補助手段を設け、この補
助手段により樹脂の充填中接点体を適所に固定するよう
にすることを特徴とする半導体装置の製造方法。 - 【請求項５】請求の範囲１に記載の半導体装置の製造方
法において、メサ構造体間の空所中に変形可能な絶縁材
料を導入し、接点体とで凹所を形成する絶縁ジグをメサ
構造体間の空所内に設けて接点体がこれら凹所内に入り
込んでいるようにし、これにより前記変形可能な絶縁材
料の一部を接点体とジグとの間の前記凹所内に圧入さ
せ、その後前記変形可能な絶縁材料を硬化させることに
より、前記接点体間の空所に絶縁材料を設ける前記の処
置を行ない、ウェファ及び絶縁材料を個々の半導体本体
に分割することを特徴とする半導体装置の製造方法。 - 【請求項６】請求の範囲１に記載の半導体装置の製造方
法において、前記絶縁材料には前記接点体間で溝を設
け、これら溝をワイヤソーに対する案内溝として用いて
前記ウェファ及び絶縁材料をワイヤソーイングにより分
割することを特徴とする半導体装置の製造方法。 - 【請求項７】半導体素子が設けられた、不活性化された
メサ構造体を有する半導体本体を具える半導体装置であ
って、メサ構造体の上側面に接点層が形成されている当
該半導体装置において、 メサ構造体の上側面上の接点層上に、絶縁材料により囲
まれた接点体が接続電極として形成され、半導体装置が
表面実装装置として適しているようにしたことを特徴と
する半導体装置。 - 【請求項８】請求の範囲７に記載の半導体装置におい
て、メサ構造体の上側面と接点体の上側面との間の距離
が1mmよりも長くなるように前記接点体が設けられてい
ることを特徴とする半導体装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ED95203488.2 | 1995-12-14 | ||
| NL95203488.2 | 1995-12-14 | ||
| EP95203488 | 1995-12-14 | ||
| PCT/IB1996/001311 WO1997022145A1 (en) | 1995-12-14 | 1996-11-27 | Method of manufacturing a semiconductor device for surface mounting suitable for comparatively high voltages, and such a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10507039A JPH10507039A (ja) | 1998-07-07 |
| JP2988589B2 true JP2988589B2 (ja) | 1999-12-13 |
Family
ID=8220952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9521884A Expired - Fee Related JP2988589B2 (ja) | 1995-12-14 | 1996-11-27 | 比較的高い電圧に適した表面実装用半導体装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5930653A (ja) |
| EP (1) | EP0809861B1 (ja) |
| JP (1) | JP2988589B2 (ja) |
| KR (1) | KR100453019B1 (ja) |
| DE (1) | DE69634816T2 (ja) |
| WO (1) | WO1997022145A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810409A (zh) * | 2014-01-26 | 2015-07-29 | 国家电网公司 | 一种碳化硅二极管及其制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746889B1 (en) * | 2001-03-27 | 2004-06-08 | Emcore Corporation | Optoelectronic device with improved light extraction |
| US7046914B2 (en) | 2001-05-01 | 2006-05-16 | Koninklijke Philips Electronics N.V. | Automatic content analysis and representation of multimedia presentations |
| US8294172B2 (en) * | 2002-04-09 | 2012-10-23 | Lg Electronics Inc. | Method of fabricating vertical devices using a metal support film |
| US6841802B2 (en) | 2002-06-26 | 2005-01-11 | Oriol, Inc. | Thin film light emitting diode |
| EP2453474A1 (en) * | 2010-11-10 | 2012-05-16 | Nxp B.V. | Semiconductor device packaging method and semiconductor device package |
| CN107517044B (zh) * | 2017-08-10 | 2024-04-09 | 四川明德亨电子科技有限公司 | 一种整板smd石英晶体谐振器基板结构及其加工方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2525390A1 (de) * | 1975-06-06 | 1976-12-16 | Siemens Ag | Steuerbares halbleiterbauelement |
| DE2656015A1 (de) * | 1976-12-10 | 1978-06-15 | Bbc Brown Boveri & Cie | Verfahren zum herstellen von halbleiterbauelementen |
| DE2930460C2 (de) * | 1979-07-27 | 1986-07-17 | Telefunken electronic GmbH, 7100 Heilbronn | Verfahren zum Herstellen hochspannungsfester Mesadioden |
| GB8330391D0 (en) * | 1983-11-15 | 1983-12-21 | Gen Electric Co Plc | Electrical interface arrangement |
| DE4133820A1 (de) * | 1991-10-12 | 1993-04-15 | Bosch Gmbh Robert | Verfahren zur herstellung von halbleiterelementen |
| KR940016546A (ko) * | 1992-12-23 | 1994-07-23 | 프레데릭 얀 스미트 | 반도체 장치 및 제조방법 |
| KR940016630A (ko) * | 1992-12-23 | 1994-07-23 | 프레데릭 얀 스미트 | 반도체 장치 및 제조방법 |
| EP0603971A3 (en) * | 1992-12-23 | 1995-06-28 | Koninkl Philips Electronics Nv | Semiconductor device with passivated sides and method for manufacturing it. |
-
1996
- 1996-11-27 WO PCT/IB1996/001311 patent/WO1997022145A1/en active IP Right Grant
- 1996-11-27 DE DE69634816T patent/DE69634816T2/de not_active Expired - Fee Related
- 1996-11-27 KR KR1019970705705A patent/KR100453019B1/ko not_active IP Right Cessation
- 1996-11-27 JP JP9521884A patent/JP2988589B2/ja not_active Expired - Fee Related
- 1996-11-27 EP EP96937475A patent/EP0809861B1/en not_active Expired - Lifetime
- 1996-12-10 US US08/762,515 patent/US5930653A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810409A (zh) * | 2014-01-26 | 2015-07-29 | 国家电网公司 | 一种碳化硅二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0809861A1 (en) | 1997-12-03 |
| KR19980702308A (ko) | 1998-07-15 |
| WO1997022145A1 (en) | 1997-06-19 |
| KR100453019B1 (ko) | 2004-12-30 |
| JPH10507039A (ja) | 1998-07-07 |
| EP0809861B1 (en) | 2005-06-08 |
| US5930653A (en) | 1999-07-27 |
| DE69634816D1 (de) | 2005-07-14 |
| DE69634816T2 (de) | 2006-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507675A (en) | Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor | |
| CN109935574B (zh) | 半导体模块和用于生产半导体模块的方法 | |
| US7812464B2 (en) | Semiconductor device and a method of manufacturing for high output MOSFET | |
| US6002173A (en) | Semiconductor device package with metal-polymer joint of controlled roughness | |
| US3577633A (en) | Method of making a semiconductor device | |
| US4503452A (en) | Plastic encapsulated semiconductor device and method for manufacturing the same | |
| JP4967701B2 (ja) | 電力半導体装置 | |
| JP2004071961A (ja) | 複合モジュール及びその製造方法 | |
| JP2988589B2 (ja) | 比較的高い電圧に適した表面実装用半導体装置及びその製造方法 | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| US6281579B1 (en) | Insert-molded leadframe to optimize interface between powertrain and driver board | |
| JPH08298299A (ja) | 半導体装置 | |
| JPH06151657A (ja) | 半導体装置及びその製造方法 | |
| JPH11191562A (ja) | 半導体装置の製造方法 | |
| CN116981918A (zh) | 隔离式温度传感器器件封装件 | |
| CN108987352B (zh) | 具有连接在载体层级处的部件的封装 | |
| US3239786A (en) | Hall generator and method of fabrication | |
| JP2904154B2 (ja) | 半導体素子を含む電子回路装置 | |
| JPS62256472A (ja) | 密着型イメ−ジセンサ−の組み立て方法 | |
| JP3147157B2 (ja) | 半導体素子を含む電子回路装置 | |
| JP3663036B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1022336A (ja) | 半導体装置の製造方法 | |
| JP4120377B2 (ja) | 超小型半導体装置およびその製造方法 | |
| JP2799831B2 (ja) | 電力用半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |