KR19980702308A - 비교적 높은 전압에 적합한 표면 실장용 반도체 장치 제조 방법 및 그 반도체 장치 - Google Patents
비교적 높은 전압에 적합한 표면 실장용 반도체 장치 제조 방법 및 그 반도체 장치 Download PDFInfo
- Publication number
- KR19980702308A KR19980702308A KR1019970705705A KR19970705705A KR19980702308A KR 19980702308 A KR19980702308 A KR 19980702308A KR 1019970705705 A KR1019970705705 A KR 1019970705705A KR 19970705705 A KR19970705705 A KR 19970705705A KR 19980702308 A KR19980702308 A KR 19980702308A
- Authority
- KR
- South Korea
- Prior art keywords
- contact body
- semiconductor
- insulating material
- mesa structure
- upper side
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
본 발명은 반도체 장치 제조 방법에 관한 것으로, 이 방법에 의해 반도체 재료(12)의 웨이퍼의 상부측에 패시베이팅된 메사 구조(2)의 반도체 소자가 제공되어 있으며, 이 반도체 소자의 각각에는 접속 전극(7')이 제공되어 있고, 본 발명에 따라 전도성 접촉 몸체(3')가 상기 메모 구조(2)의 상부측(7)상에 제공되어 있으며, 그리고 절연 재료(18)가 상기 접촉 몸체들사이에 제공되어 있고, 상기 웨이퍼(1)는 절연체에 둘러싸인 패시베이팅 메사 구조(2)와 접촉 몸체(3')를 구비하고 있는 개별적인 반도체 몸체(10)로 분리된다. 상기 접촉 몸체(3')는 상기 반도체 몸체(10)가 표면 실장에 적합하도록 해 주는 치수를 가지고 있다. 상기 반도체 장치는 상기 접속 전극(7', 4)들 사이의 비교적 높은 전압에 저항력이 있다. 상기 방법은 상기 접촉 몸체(3')의 치수의 적응을 통해 SDM용으로 존재하는 것과 같은 특정 표준 치수로 용이하게 제조될 수 있다는 추가적인 이점을 가지고 있다.
Description
메사 구조는 그루브(grove) 또는 리세스(recess)에 의해 둘러싸인 플래토우(plateau)인 것으로 이해된다. 상기 그루브 또는 리세스에는 패시베이팅된 메사 구조가 생성될 수 있도록 패시베이팅 층이 제공되어 있다.
독일 특허 제2930460호에는 서두에 언급된 종류의 방법이 공개되어 있으며, 이 방법에 의해 다이오드가 제조된다. 금속층이 제공된 후에 패터닝된 상기 다이오드의 접속 전극이 제공되어 있다. 상기 금속층은 상기 웨이퍼의 메인 표면상에, 즉 상기 웨이퍼의 상부측과 하부측상에 제공되어 있다. 상기 금속층은 포토리소그래피와 에칭에 의해 상기 상부측상에 패터닝되어 있으며, 이에따라 상기 메사구조의 플래토우가 상기 금속층에 의해 덮히게 된다. 다음에, 상기 웨이퍼는 톱에 의해 메사 구조를 각각 구비하고 있는 개별적인 반도체 몸체로 분리된다. 상기 웨이퍼의 하부측상의 접속 전극은 분리 공정에 의해 패터닝된다. 이때, 상기 반도체 몸체들은 적합한 하우징에 각각 내장되게 되며, 이에 따라 반도체 장치가 생성된다.
상기 패시베이팅된 메사 구조에 의해 표면 실장 장치(SMD)로서 직접 공지 방법에 의해 제조된 반도체 몸체를 사용하는 것이 가능하다. 상기 공지 방법에 의해 제조된 반도체 몸체는 이 경우에 적절한 하우징에 내장되지는 않고, 인쇄 회로 기판 또는 반도체 장치와 유사한 장치에 직접 장착된다. 이러한 반도체 장치는 일반적으로 만족스럽게 동작하지만, 이 방법으로 사용된 반도체 몸체들은 비교적 높은 전압에서 동작할 때 문제를 일으킨다. 또한, 상기 반도체 장치는 SMD용으로 통상적인 치수와 같은 표준 치수를 가지고 있지 않다.
본 발명은 반도체 장치 제조 방법에 관한 것으로, 이 방법에 의해 반도체 재료의 웨이퍼의 상부측에 패시베이팅된 메사 구조(passivated mesa structure)의 반도체 소자가 제공되고, 이 때 상기 반도체 소자에는 상기 메사 구조의 상부측상에 그리고 상기 웨이퍼의 하부측상에 제공되어 있는 접속 전극이 제공되어 있으며, 이에따라 상기 웨이퍼는 상기 반도체 몸체의 하부측에 접속된 제1접속 전극과 상기 메사구조의 상부측에 접속된 제 2 접속 전극을 가지고 있는 메사 구조를 구비하고 있는 개별적인 반도체 몸체로 분리된다.
도 1은 패시베이팅된 메사 구조의 반도체 소자가 제공된 반도체 재료의 웨이퍼의 단면도.
도 2는 패시베이팅된 메사 구조의 반도체 소자가 제공된 반도체 재료의 웨이퍼의 평면도.
도 3 내지 도 6은 본 발명의 제1실시예에 따른 반도체 몸체의 여러 제조단계를 보인 단면도.
도 7 내지 도 10은 본 발명의 제2실시예에 따른 반도체 장치의 여러 제조단계를 보인 도면.
본 발명의 목적은 특히 비교적 높은 전압에도 견딜 수 있는 반도체 장치를 생산하는 반도체 장치 제조 방법을 제공하는데 있다.
본 발명에 따라, 상기 목적을 위한 방법은 상기 메사 구조상에 제2접속 전극이 제공되어 있으며, 이때 상기 메사 구조의 상부측에는 전도성 접촉 몸체가 제공되어 있고, 상기 접촉 몸체들사이의 공간에는 절연 재료가 제공되어 있으며, 상기 접촉 몸체의 상부측은 절연 재료로 덮혀 있지 않고, 상기 접촉 몸체와 상기 절연 재료를 가지고 있는 웨이퍼는 절연체에 의해 둘러싸인 패시베이팅 메사 구조와 접촉 몸체를 구비하고 있는 개별적인 반도체 몸체로 분리되며, 상기 접촉 몸체의 상부측은 제2접속 전극의 역할을 하고, 상기 접촉 몸체는 상기 반도체 몸체가 표면 실장용으로 적합하도록 해 주는 치수를 가지고 있다.
이와같이, 절연체에 의해 둘러싸인 접촉 몸체가 본 발명에 따른 상기 메사 구조의 상부측, 즉 플래토우상에 제공되어 있다. 따라서, 상기 상부 접속 전극의 접속 표면은 상기 메사 구조의 상부측으로부터 접촉 몸체의 상부측으로 전달된다.
상기 접촉 몸체들사이의 공간은 상기 접촉 몸체 주위의 절연층이 상기 메사 구조의 측면들상의 패시베이팅 층에 병합할 수 있도록 충진(filling)된다. 이에따라, 연속적인 절연층이 생성되는데, 이때 상기 메사 구조는 패시베이팅되고 상기 접촉 몸체는 절연된다.
따라서, 상기 접속 전극들 사이의 비교적 높은 전압에 저항력이 있는 반도체 장치가 상기 방법에 의해 제조된다.
본 발명은 본 발명에 따른 방법에 의해 제조된 반도체 장치가 상기 접속 전극들간에 비교적 넓은 간격을 가지고 있다는 사실에 기초를 두고 있다. 상기 전극들간의 넓은 간격은 크리피지 경로(creepage path)를 증가시키며, 이때 상기 전극들사이에서 전기 브레이크다운을 일으키기 위해서는 전하기 상기 경로를 이동해야한다. 상기 반도체 장치는 상기 패시베이팅 메사 구조와 상기 절연 접촉 몸체에 의해 양호하게 패시베이팅되며, 이에따라 상기 접촉 몸체를 가지고 있는 반도체 몸체는 엔벌로프에서의 최종적인 장착없이 SMD로서 사용될 수 있다. 상기 방법은 상기 반도체 장치가 SMD용으로 존재하는 치수와 같은 특정 표준 치수로 용이하게 제조될 수 있다는 추가적인 이점을 가지고 있다. 이러한 표준 치수, 예컨대 0805(0.8 inch ×0.5 inch×0.5 inch) 또는 0603(0.6 inch ×0.3 inch×0.3 inch)r가 제조될 수 있으며, 이 때 접촉 몸체의 치수는 알맞게 되어 있다.
바람직하게, 상기 메사 구조의 상부측과 상기 접촉 몸체의 상부측가 1㎜ 보다 길어질 수 있도록 접촉 몸체가 제공되어 있다. 환언하면, 1㎜ 보다 긴 길이를 가지고 있는 접촉 몸체가 제공되어 있다. 이때, 상기 접속 전극들간의 간격은 공지 방법에 의해 제조된 반도체 장치에 비해 1㎜ 보다 긴 길이까지 증가되며, 이에 따라 상기 반도체 장치는 상기 접속 전극들사이의 300 V 보다 비교적 높은 전압에서 양호하게 동작할 수 있다.
상기 접촉 몸체사이의 공간은 충진될 수도 있으며, 이때 상기 접촉 몸체 사이에 수지가 제공되고 그리고 이 수지는 경화된다. 상기 수지에 의해 둘러싸인 접촉 몸체는 상기 웨이퍼가 개별적인 반도체 장치로 분리되면 형성된다.
몰드 캐비티(mould cavity)에 접촉 몸체를 가지고 있는 웨이퍼의 배치를 통해 절연 재료가 제공되고, 상기 접촉 몸체의 상부측과 상기 웨이퍼의 하부측이 상기 몰드 캐비티의 벽에 배치되며, 그리고 상기 몰드 캐비티가 수지로 충진되며, 추가적인 이점이 제공된다. 따라서, 이 수지는 높은 정확도로 유사한 방법으로 제공될 수도 있다. 이 방법은 특히 대량 생산에 적합하다. 이러한 기술은 반도체 소자를 엔벌로핑하는데 사용되는 표준 기술이며, 이에따라 이 기술은 이용가능하다.
상기 접촉 몸체들간의 공간을 충진하는 이 기술은 적절한 하우징내에 반도체 몸체를 포장(encapsulation)하는 것과는 다름에 주의하자.
후자의 경우에, 상기 반도체 몸체의 접속 전극은 본딩 와이어를 통해 리드 프레임에 접속되어 있다. 상기 반도체 몸체를 가지고 있는 리드 프레임은 수지만으로 전적으로 엔벌로핑되어 있다. 본 발명에 따른 방법은, 본딩와이어를 전혀 사용하지 않기 때문에, 이 방법에 의해 제조된 장치의 고주파 특성이 종래 반도체 장치의 고주파 특성보다 훨씬 양호하다는 이점을 가지고 있다.
상기 몰드 캐비티가 충진중에 상기 접촉 몸체를 적당한 위치에 고정하는 보조기구(aid)를 구비하면 추가적인 이점이 얻어진다. 이 경우에는 상기 접촉 몸체를 고정시키기 위해 돌기 또는 리세스와 같은 보조 기구가 사용된다. 이때, 수지가 제공되어 있는 접촉 몸체를 가지고 있는 웨이퍼는 상기 웨이퍼의 왜곡과 상기 접촉 몸체의 변형이 방지될 수 있도록 하는 방법으로 고정된다.
약간 다른 길이의 접촉 몸체의 경우에, 접촉 몸체는 상기 몰드 캐비티의 벽에 대해 배치되지 않을 수도 있다. 이러한 경우에, 상기 수지는 상기 접촉 몸체의 상부측을 덮을 수도 있고, 전기 접속을 상기 접촉 몸체에 한정시킬 수도 있다. 상기 방법의 이점을 가지고 있는 다른 실시예에서는, 상기 메사 구조들 사이의 공간에의 변형가능한 절연 재료의 제공을 통해 그리고 상기 메사 구조들사이의 공간에의 접촉 몸체용 리세스를 가지고 있는 절연 지그(jig)의 제공을 통해 절연 재료가 제공되어 있고, 상기 접촉 몸체는 상기 리세스내로 삽입되고, 상기 변형가능한 절연 재료의 일부는 상기 접촉 몸체와 상기 몰드사이의 리세스내로 가압되며, 상기 변형가능한 절연 재료가 경화되고, 상기 웨이퍼와 상기 절연 재료가 개별적인 반도체 몸체로 분리된다. 상기 접촉 몸체의 상부측을 상기 변형가능한 절연 재료없이 유지하는 것은 상기 실시예에서 비교적 용이한데, 이는 상기 리세스내로 가압된 변형가능한 절연재료의 양이 상기 지그의 형상을 통해 제어될 수 있기 때문이다. 상기 지그의 절연 재료와 상기 경화된 변형가능한 절연 재료는 분리 공정에서 분리된다.
바람직하게, 상기 절연층에는 상기 접촉 몸체들 사이의 그루브가 제공되어 있고, 상기 웨이퍼와 상기 절연 재료는 와이어 톱을 통해 분리되고, 상기 절연 재료의 그루브는 와이어 톱의 안내 수단으로서 사용된다. 이러한 방법은 상기 반도체 장치가 고차원 정확도를 가지고 제조될 수 있다는 이점을 가지고 있다.
본 발명은 또한 메사 구조의 상부측의 접속 전극과 반도체 기판상의 접속 전극을 가지고 있는 반도체 소자가 제공된 패시베시션 메사 구조를 가지고 있는 반도체 기판을 구비한 반도체 몸체를 가지고 있는 반도체 장치에 관한 것이다.
본 발명에 따라, 상기 메사 구조상의 접속 전극은 상기 반도체 몸체가 표면실장 장치용으로 적합 하도록 절연 재료에 의해 둘러싸인 전도성 접촉 몸체를 구비하고 있다. 상기 접촉 몸체의 상부측은 상기 메사 구조상의 접속 전극용 접속 지점의 역할을 한다.
이러한 반도체 장치는 상기 접속 전극들간의 비교적 높은 전압에 견딜 수 있다. 또한, 상기 반도체 장치는 패시베이팅 메사 구조와 절연 접촉 몸체에 의해 양호하게 패시베이팅되며, 이에따라 상기 접촉 몸체를 가지고 있는 상기 반도체 몸체는 엔벌로프에서의 최종 장착없이 SMD로서 사용될 수 있다. 상기 반도체 장치는 접촉 몸체의 치수가 맞게 되어 있는 SMD용으로 존재하는 특정 표준 치수로 용이하게 제조될 수도 있다.
바람직하게, 메사 구조의 상부측과 접촉 몸체의 상부측간의 간격이 1㎜ 보다 넓어지도록 접촉 몸체가 제공되어 있다. 이러한 반도체 장치는 상기 접속 전극 양단의 300 V 보다 높은 전압에 저항력이 있다.
이하에서는, 실시예와 첨부 도면을 참조하여 예로서 본 발명에 대해 상세히 설명한다.
도면은 개략적이며 실제 크기가 아니다. 도면에서 대응 부분은 전반적으로 동일한 참조 부호가 부여되어 있다.
도 1내지 도 6에는 반도체 장치의 제조 방법에 대한 제1실시예의 단계들이 도시되어 있으며, 이 단계에 의해, 반도체 재료의 웨이퍼(12)의 상부측에는 패시베이팅 메사 구조(2)의 반도체 소자가 제공되고, 상기 반도체 소자에는 접속 전극이 제공되어 있으며, 이 전극은 상기 메사 구조(2)상에 그리고 상기 웨이퍼의 하부측(5)상에 제공되어 있고, 따라서 상기 웨이퍼(12)는 메사 구조(2)를 각각 구비하고 있는 개별적인 반도체 몸체(10)로 분리된다. 도 1 및 도 2에는 패시베이팅 메사 구조(2)가 그루브 또는 리세스(8)에 의해 둘러싸인 상부측, 즉 플래토우(7)를 구비하고 있음이 도시되어 있다. 상기 그루브 또는 리세트(8)에는 패시베이팅 층(9)이 제공되어 있다. 도 1 및 도 2에는 반도체 재료의 웨이퍼(12)에 독일 특허 제 2930460호에 설명되어 있는 방법과 유사한 방법으로 메사 구조(2)의 다이오드가 제공되어 있다. 이때 pn 접합(11)이 상기 웨이퍼(12)의 메인 표면에 평행하게 제공되어 있다. 이를 위해, 실리콘(12)의 n형 웨이퍼에는 n+형 층(13)과 p+형 층(14)이 제공되어 있다. 상기 층(14)과 상기 실리콘 웨이퍼(12)사이에는 pn 접합(11)이 이와같이 생성되어 있다. 이때, 상기 웨이퍼(12)는 공정 처리에 보다 강해지도록 10㎛ 두께의 알루미늄 층(15)에 p++형 실리콘 지지 웨이퍼(16)에 접속되어 있다. 다음에, 상기 지지 웨이퍼(16)에 연속되어 있는 그루브(8)가 상기 웨이퍼(12)의 상부측에 제공되어 있다. 상기 그루브(8)의 벽이 유리 층(9)에 제공되어 있다.
다음에, Ti-Ni-Ag로 표준 접촉층(3,4)이 상기 웨이퍼(1)의 상부측(7)과 하부측(5)상에 각각 제공되어 있다. 상기 Ti-Ni-Ag 층(3)은 표준 리소그래피 기술에 의해 상기 상부측에 패터닝되어 있으며, 이에따라 상기 접속 전극(3)이 단지 상기 메사 구조(2)의 플래토우(7)상에 제공되게 된다.
도 3에는 본 발명에 따라 상기 메사 구조(2)에 전극을 제공하는 방법에 대해 도시되어 있고, 이때 전도형 접촉 몸체(3')가 상기 메사 구조(2)의 상부측(7)상에 제공되어 있다. 이 예에서 상기 접촉 몸체(3')는 상기 Ti-Ni-Ag층에 수직인 표면과 각각 납땜되어 있는 원통형 구리 핀을 구비하고 있다. 바람직하게, 상기 메사 구조의 상부측(7)과 상기 접촉 몸체(3')의 상부측(7')간의 간격이 1㎜ 보다 넓어지도록 접촉 몸체(3')가 제공되어 있다. 환언하면, 이 예에는 1㎜ 보다 긴 길이를 가지고 있는 접촉 몸체(3')가 제공되어 있다. 상기 접촉 몸체(3')가 제공되어, 상기 접촉 몸체의 납땜중에 흑연 지그에 의해 상기 Ti-Ni-Ag 층(3)에 고정되어 있다. 지그에 의해 상기 핀이 제공됨으로써, 매우 양호한 자동화가 얻어진다. 도 4 및 도 5에는 접촉 몸체(3')들 사이의 공간에 절연 재료(18)를 도입하는 방법에 대해 도시되어 있다. 이 예에서, 절연 재료(18)가 제공되어 있고, 이때, 접촉 몸체(3')를 가지고 있는 상기 웨이퍼(1)가 몰드 캐비티에 배치되어 있고, 상기 접촉 몸체(3')의 상부측(7')과 상기 웨이퍼(1)의 하부측(5)은 상기 몰드 캐비티의 벽에 대해 배치되어 있고, 이에따라 상기 몰드 캐비티에는 수지(18)가 충진된다. 상기 접촉 몸체(3')의 상부측(7')은 수지(18)없이 유지되어 있는데, 이는 이들 접촉 몸체가 상기 몰드 캐비티의 벽에 대해 배치되어 있기 때문이다. 이와같이, 상기 수지(18)는 그러한 방법에 의해 높은 정확도를 가지고 간단한 방법으로 제공될 수 있다.
표준 에폭시 재료가 수지(18)로서 사용된다. 이러한 재료는 전자 구성 요소의 엔벌로프용으로 공지되어 있다. 이 방법은 특히 대량 생산에 적합하다. 이러한 기술은 반도체 소자를 엔벌로핑하는데에 있어서 표준 기술로서 사용되며, 이에따라 상기 기술은 이용가능하다. 도 4에는 충진중에 상기 접촉 몸체(3')를 제자리에 고정시키는 보조기구(20)를 구비하고 있다. 이예에서, 상기 보조기구(20)는 상기 몰드 벽상의 돌기이다. 이때, 접촉 몸체(3')를 가지고 있는 웨이퍼(1)는 상기 웨이퍼(1)의 왜곡과 상기 접촉 몸체(3')의 변형이 몰딩중에 방지되도록 고정되어 있다.
상기 절연 재료(18)가 제공된 후에, 전도층(25)이 상기 접촉 몸체(3')와 상기 절연 재료의 상부측(7')상에 제공되며, 이에따라 상기 접촉 몸체의 보다 양호한 접촉이 용이해진다(도 5 참조). 상기 전도층(25)은 예컨대, Ag, Ni-Ag, Ti-Ni-Ag, 또는 Pb-Sn으로 된 표준 땜납층을 구비하고 있다.
도 4에는 절연 재료(18)에 상기 접촉 몸체(3')(도 5 참조)들 사이의 그루브(22)가 제공될 수 있도록 상기 몰드가 돌기(21)를 또한 구비하고 있음이 도시되어 있다. 다음에, 상기 웨이퍼(1)와 상기 절연재료(18)는 와이어 톱에 의해 분리되고, 상기 절연 재료(18)의 그루브(22)는 상기 와이어 톱의 안내수단으로서 작용한다. 이러한 방법은 상기 반도체 장치(10)가 고차원 정확도를 가지고 제조될 수 있다는 이점을 가지고 있다.
도 6에는 웨이퍼(1)의 분리 후에, 상기 접촉 몸체(3')에 절연층(18)이 골고루 제공되어 있음이 도시되어 있다. 이때, 상기 반도체 장치는 표면 실장형(SMD)의 반도체 장치용으로 준비된다. 각각의 접촉 몸체(3')의 상부측(7')은 절연되어 있지 않으며, 그리고 상기 반도체 장치가 인쇄회로기판에 장착될 때 이 인쇄회로기판상의 예컨대 도선에의 전극의 접속을 가능하게 해 주는 접속 전극으로서 작용한다. 이 예에서는 300㎛의 지지 웨이퍼(6)와 반도체 웨이퍼(12)가 사용된다. 상기 접촉핀의 길이는 1.4㎜이다. 이때, 상기 반도체 장치는 2×1.25×1.25㎜의 치수를 가지고 있다. 이들 치수는 소위 0805 SMD 엔벌로프용의 소정의 치수이다. 기타 다른 표준 치수가 용이하게 제조될 수도 있으며, 이때 상기 접촉 몸체(3')의 치수는 조절된다.
상기 방법의 이 실시예에 의해 행해진 반도체 장치는 상기 접속 전극(7', 4)의 양단의 500 V보다 비교적 높은 전압에서 만족스럽게 동작한다.
도 7 내지 도 10에는 본 발명에 따른 다른 방법에 대해 도시되어 있다. 이 실시예에서, 도 1 및 도 2에 도시되어 있고 이전의 실시예에서 설명된 구조와 유사한 구조가 먼저 다시 제조되고, 반도체 재료의 웨이퍼(12)의 상부측에는 패시베이팅 메사 구조(2)의 반도체 소자가 제공된다. 상기 방법의 제2실시예에서, 절연재료(18)가 제공되며(도 7참조), 이때 변형가능한 절연 재료(18'), 이 예에서는 자체로서 잘 알려진 경화가능한 에폭시 합성 수지가 상기 접촉 몸체(3')들사이의 공간(17)에 제공되어 있다. 도 8에는 또한 상기 접촉 몸체(3')용 리세스(26)를 가지고 있는 알루미나로 된 절연 지그(18'')가 제동되어 있음이 도시되어 있다. 상기 접촉 몸체(3')는 상기 리세스(26)내로 삽입된다. 도 8 및 도 9에는 상기 변형가능한 절연재료(18)의 일부분(18)이 상기 접촉 몸체(3')와 상기 지그(18)사이의 리세스(26)내로 가압되고 상기 지그(18)가 제공되어 있음이 도시되어 있다. 다음에, 상기 변형가능한 절연 재료(18', 18)가 대략 150℃에서 몇 분 동안의 열처리에 의해 경화된다. 정확한 경화 시간은 사용된 에폭시 수지에 따라 달라진다. 이러한 실시예에서는, 상기 접촉 몸체(3')의 상부측(7')에 변형가능한 절연 재료 (18', 18)가 없도록 이를 유지하는 것은 비교적 간단한데, 이는 상기 리세스(26)내로 가압된 변형가능한 절연 재료(18)의 양이, 제공된 재료(18')의 양과 상기 지그(18)의 형상에 의해 제어될 수 있다.
상기 접촉 몸체의 상부측(7')과 상기 지그(18)의 상부측에는 전도층(25) (도 9 참조)이 제공되어 있으며, 이에따라 상기 반도체 장치와 양호한 전기 접촉이 가능해진다. 이 층은 표준 Ti-Ni-Ag 접촉층을 구비하고 있다.
도 8에는 상기 지그(18)의 절연 재료가 상기 접촉 몸체(3')들사이의 그루브(22)를 구비하고 있음이 도시되어 있다. 다음에, 상기 웨이퍼(1)와 상기 지그(18)는 와이어 톱에 의해 분리되며, 상기 지그의 그루브(22)는 상기 와이어 톱의 안내 수단의 역할을 한다. 이러한 방법은 고차원의 정확도의 반도체 장치(10)가 제조될 수 있다는 이점을 가지고 있다.
도 6 및 도 10에는 반도체 장치(10)가 본 발명에 따른 방법에 의해 제조됨이 도시되어 있으며, 이때 반도체 몸체는 메사 구조(2)상의 접속 전극(7')과 반도체 기판(1)상의 접속 전극(4)을 가지고 있는 반도체 소자가 제공된 패시베이팅된 매사 구조(2)를 가지고 있는 반도체 기판(2)를 구비하고 있다.
본 발명에 따라, 상기 메사 구조(2)상의 접속 전극(7')은 절연 재료(18, 18',18,18')에 의해 둘러싸인 전도성 접촉 몸체(3')를 구비하고 있으며, 이에따라 상기 반도체 몸체는 표면 실장용 반도체 장치(10)용으로 적합하다. 상기 접촉 몸체(3')의 상부측(7')은 상기 메사 구조(2)의 접속 전극의 접속 지점의 역할을 한다.
이러한 반도체 장치는 상기 접속 전극들사이의 비교적 높은 전압에 저항력이 있다. 또한, 상기 반도체 장치(10)는 상기 패시베이팅된 메사 구조(2)에 의해 그리고 절연 접촉 몸체(3')에 의해 양호하게 패시베이팅되며, 이에따라 상기 접촉 몸체(3')를 가지고 있는 반도체 몸체는 엔벌로프에서의 최종 장착없이도 SMD로서 사용될 수 있다.
상기 반도체 장치(10)는 SMD용으로 존재하는 바와 같은 특정 표준 치수로 용이하게 제조될 수도 있으며, 이때 상기 접촉 몸체(3')의 치수는 알맞게 되어 있다.
바람직하게, 상기 메사 구조(2)의 상부측(7)과 상기 접촉 몸체(3')의 상부측(7')간의 간격이 1㎜보다 넓어지도록 접촉 몸체(3')가 제공되어 있다. 이러한 반도체 장치(10)는 상기 접속 전극(7', 4)사이의 300 V보다 높은 전압에 저항력이 있다.
본 발명은 설명된 실시예에 한정되지 않은데, 이는 본 발명의 범위내에서 당업자에게 다수의 수정예 및 변형예가 가능하기 때문이다. 따라서, 반도체 웨이퍼는 실리콘 이외의 재료로, 예컨대 게르마늄 또는 GaAs로 제조될 수도 있다. 상기예에서는, 지지용 웨이퍼(16)가 사용된다. 예컨대, 반도체 재료의 상기 웨이퍼(12)가 충분히 얇으면, 이러한 지지용 웨이퍼(16)는 본 발명에 있어서 필수적인 것이 아니다. 또한, 상기 지지웨이퍼(16)는 양호한 전도성 금속으로 제조될 수도 있으며, Ti-Ni-Ag 이외의 재료 또는 땜납이 상기 접촉 몸체(3')의 고정 또는 상기 전도층(25)에 사용될 수도 있다. 예컨대, 트랜지스터와 저항기를 제조하는 경우에, 여러 pn 접합 또는 수동 소자가 상기 메사 구조(2)에 존재할 수도 있다. 이 경우에, 접속 전극의 개수에 따라 상기 메사 구조의 상부측에 여러 접촉 몸체가 제공될 수도 있다. 상기 예에서 합성 수지가 상기 절연 재료로서 사용되었다. 또한, 기타 다른 절연 재료, 예컨대 세라믹 재료 또는 유리 또는 산화물 재료를 사용하는 것도 가능하다. 상기 절연 재료에 의해 둘러 싸인 웨이퍼와 접촉 몸체의 분리는 상기 예에서 와이어 톱에 의해 행해진다. 또한, 상기 분리는 브레이킹, 그라인딩, 또는 에칭과 같은 다른 기술에 의해서도 가능하다. 상기 접촉 몸체는 전류를 도통시키는 역할을 한다. 하지만, 상기 접촉 몸체는 반드시 금속 전도성이 있어야 함은 물론이다. 특정 환경에서, 예컨대 상기 반도체 장치를 통해 흐르는 전류를 제한하기 위해 상기 접촉 몸체(3')는 특정 전기 저항을 가지고 있으면 바람직하다. 상기 예에서는 원통형 접촉 몸체가 사용되었다. 본 발명은 이러한 재료와 이러한 형상으로 제조된 접촉 몸체에 한정되지 않는다. 따라서, 접촉 몸체는 전도성 세라믹 재료 또는 합성 수지와 같은 다른 전도성 금속 또는 다른 전도성 재료로 제조될 수도 있다. 상기 접촉 몸체의 형성은 중요한 것이 아니다. 따라서, 각이 있는 접촉 몸체를 사용할 수도 있다. 상기 예에서, 상기 접촉 몸체(3')의 상부측(7')이 전도층(25)에 제공되어 있다. 상기 접촉 몸체가 자체적으로 충분한 전도성을 가지고 있으면, 전도층(25)은 필수적인 것이 아니다.
내용없음
Claims (8)
- 반도체 재료의 웨이퍼의 상부측에 패시베이팅 메사 구조의 반도체 소자를 제공하고, 상기 반도체 소자에 상기 메사 구조의 상부측상에 그리고 상기 웨이퍼의 하부측상에 제공되어 있는 접속 전극을 제공하며, 상기 웨이퍼를, 반도체 몸체의 하부측에 접속된 제1접속 전극과 상기 메사 구조의 상부측에 접속된 제2접속 전극을 가지고 있는 메사 구조를 구비하고 있는 개별적인 반도체 몸체로 분리하는 반도체 장치 제조 방법에 있어서,상기 메사 구조상에 상기 제2접속 전극이 제공되어 있으며, 이때 상기 메사 구조의 상부측에 전도성 접촉 몸체가 제공되어 있고, 상기 접촉 몸체들사이의 공간에 절연 재료가 제공되어 있으며, 상기 접촉 몸체의 상부측은 상기 절연 재료에 의해 덮혀 있지 않고, 상기 접촉 몸체와 상기 절연 재료를 가지고 있는 웨이퍼는 절연체에 의해 둘러싸인 패시베이팅 메사 구조와 접촉 몸체를 가지고 있는 개별적인 반도체 몸체로 분리되어 있으며, 이때 상기 접촉 몸체의 상부측은 제 2접속 전극의 역할을 하고, 상기 접촉 몸체는 상기 반도체 몸체가 표면 실장에 적합하도록 해 주는 치수를 가지고 있는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 1항에 있어서, 상기 메사 구조의 상부측과 상기 접촉 몸체의 상부측간의 간격이 1㎜ 보다 넓어지도록 접촉 몸체가 제공되어 있는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 1 항 또는 제 2 항에 있어서, 몰드 캐비티내에 접촉 몸체를 가지고 있는 웨이퍼의 배치를 통해 절연 재료가 제공되어 있고, 상기 접촉 몸체의 상부측과 상기 웨이퍼의 하부측은 상기 몰드 캐비티의 벽에 대해 배치되어 있으며, 상기 몰드 캐비티는 수지로 충진되어 있는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 3하에 있어서, 상기 몰드 캐비티는 충진중에 적당한 위치에 상기 접촉 몸체를 조정시키는 보조기구를 구비하고 있는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 1항에 있어서, 상기 메사 구조들 사이의 공간에의 변형가능한 절연 재료의 제공을 통해, 그리고 상기 메사 구조들사이의 공간에의 상기 접촉 몸체용 리세스를 가지고 있는 절연 지그의 제공을 통해, 절연 재료가 제공되어 있고, 상기 접촉 몸체는 상기 리세스내로 삽입되며, 상기 변형가능한 절연 재료의 일부분은 상기 접촉 몸체와 상기 몰드사이의 리세스내로 가압되고, 상기 변형가능한 절연 재료는 경화 되고, 그리고 상기 웨이퍼와 상기 절연 재료가 개별적인 반도체 몸체로 분리되는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제 1항에 있어서, 상기 절연층에는 상기 접촉 몸체와 상기 웨이퍼사이의 그루브가 제공되어 있고, 상기 절연 재료는 와이어 톱을 통해 분리되며, 상기 절연 재료의 그루브는 와이어 톱의 안내 수단으로서 사용되는 것을 특징으로 하는 반도체 장치 제조 방법.
- 패시베이팅 메사 구조의 상부측의 접속 전극과 반도체 기판상의 접속 전극을 가지고 있는 반도체 소자가 제공되어 있는 상기 메사 구조를 가지고 있는 반도체 기판을 구비하고 있는 반도체 몸체를 가진 반도체 장치에 있어서,상기 메사 구조상의 상기 접속 전극은 상기 반도체 몸체가 표면 실장 장치용으로 적합하도록 절연 재료에 의해 둘러싸인 전도성 접촉 몸체를 구비하고 있는 것을 특징으로 하는 반도체 장치.
- 제 7항에 있어서, 상기 메사 구조의 상부측과 상기 접촉 몸체의 상부측간의 간격이 1㎜ 보다 넓어지도록 상기 접촉 몸체가 제공되어 있는 것을 특징으로 하는 반도체 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95203488 | 1995-12-14 | ||
EP95203488.2 | 1995-12-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980702308A true KR19980702308A (ko) | 1998-07-15 |
KR100453019B1 KR100453019B1 (ko) | 2004-12-30 |
Family
ID=8220952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970705705A KR100453019B1 (ko) | 1995-12-14 | 1996-11-27 | 비교적높은전압들에적합한표면실장용반도체장치제조방법및그반도체장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5930653A (ko) |
EP (1) | EP0809861B1 (ko) |
JP (1) | JP2988589B2 (ko) |
KR (1) | KR100453019B1 (ko) |
DE (1) | DE69634816T2 (ko) |
WO (1) | WO1997022145A1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6746889B1 (en) * | 2001-03-27 | 2004-06-08 | Emcore Corporation | Optoelectronic device with improved light extraction |
US7046914B2 (en) | 2001-05-01 | 2006-05-16 | Koninklijke Philips Electronics N.V. | Automatic content analysis and representation of multimedia presentations |
US8294172B2 (en) | 2002-04-09 | 2012-10-23 | Lg Electronics Inc. | Method of fabricating vertical devices using a metal support film |
US6841802B2 (en) * | 2002-06-26 | 2005-01-11 | Oriol, Inc. | Thin film light emitting diode |
EP2453474A1 (en) * | 2010-11-10 | 2012-05-16 | Nxp B.V. | Semiconductor device packaging method and semiconductor device package |
CN104810409A (zh) * | 2014-01-26 | 2015-07-29 | 国家电网公司 | 一种碳化硅二极管及其制造方法 |
CN107517044B (zh) * | 2017-08-10 | 2024-04-09 | 四川明德亨电子科技有限公司 | 一种整板smd石英晶体谐振器基板结构及其加工方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2525390A1 (de) * | 1975-06-06 | 1976-12-16 | Siemens Ag | Steuerbares halbleiterbauelement |
DE2656015A1 (de) * | 1976-12-10 | 1978-06-15 | Bbc Brown Boveri & Cie | Verfahren zum herstellen von halbleiterbauelementen |
DE2930460C2 (de) * | 1979-07-27 | 1986-07-17 | Telefunken electronic GmbH, 7100 Heilbronn | Verfahren zum Herstellen hochspannungsfester Mesadioden |
GB8330391D0 (en) * | 1983-11-15 | 1983-12-21 | Gen Electric Co Plc | Electrical interface arrangement |
DE4133820A1 (de) * | 1991-10-12 | 1993-04-15 | Bosch Gmbh Robert | Verfahren zur herstellung von halbleiterelementen |
EP0603971A3 (en) * | 1992-12-23 | 1995-06-28 | Koninkl Philips Electronics Nv | Semiconductor device with passivated sides and method for manufacturing it. |
KR940016630A (ko) * | 1992-12-23 | 1994-07-23 | 프레데릭 얀 스미트 | 반도체 장치 및 제조방법 |
KR940016546A (ko) * | 1992-12-23 | 1994-07-23 | 프레데릭 얀 스미트 | 반도체 장치 및 제조방법 |
-
1996
- 1996-11-27 WO PCT/IB1996/001311 patent/WO1997022145A1/en active IP Right Grant
- 1996-11-27 JP JP9521884A patent/JP2988589B2/ja not_active Expired - Fee Related
- 1996-11-27 DE DE69634816T patent/DE69634816T2/de not_active Expired - Fee Related
- 1996-11-27 KR KR1019970705705A patent/KR100453019B1/ko not_active IP Right Cessation
- 1996-11-27 EP EP96937475A patent/EP0809861B1/en not_active Expired - Lifetime
- 1996-12-10 US US08/762,515 patent/US5930653A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10507039A (ja) | 1998-07-07 |
DE69634816D1 (de) | 2005-07-14 |
JP2988589B2 (ja) | 1999-12-13 |
EP0809861B1 (en) | 2005-06-08 |
KR100453019B1 (ko) | 2004-12-30 |
WO1997022145A1 (en) | 1997-06-19 |
EP0809861A1 (en) | 1997-12-03 |
US5930653A (en) | 1999-07-27 |
DE69634816T2 (de) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6808541B2 (en) | Solid electrolytic capacitor and method of making the same | |
US5258649A (en) | Semiconductor device and electronic apparatus using semiconductor device | |
US20030197255A1 (en) | Semiconductor device | |
JP2009302564A (ja) | 直付リード線を備えるicチップパッケージ | |
WO2006031886A2 (en) | Power semiconductor package | |
US9466542B2 (en) | Semiconductor device | |
US6407333B1 (en) | Wafer level packaging | |
US6483184B2 (en) | Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus | |
US20230326913A1 (en) | Package for power semiconductor devices | |
CN114823597A (zh) | 半导体器件封装和制造半导体器件封装的方法 | |
EP0418891B1 (en) | Moulded plastic power semiconductor device | |
CN111900134A (zh) | 功率半导体模块装置及其制造方法 | |
KR100453019B1 (ko) | 비교적높은전압들에적합한표면실장용반도체장치제조방법및그반도체장치 | |
JPH11191561A (ja) | 半導体装置の製造方法 | |
US20230298979A1 (en) | Isolated temperature sensor device package | |
EP0770266B1 (en) | Method of manufacturing a semiconductor device suitable for surface mounting | |
CN115692336A (zh) | 隔离式温度传感器装置 | |
CA2017080C (en) | Semiconductor device package structure | |
CN108987352B (zh) | 具有连接在载体层级处的部件的封装 | |
JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
US20240332141A1 (en) | Semiconductor device package for press fit assembly | |
KR970002136B1 (ko) | 반도체 패키지 | |
JPS63146453A (ja) | 半導体パツケ−ジおよびその製造方法 | |
JPS61194755A (ja) | 半導体装置 | |
JP2725719B2 (ja) | 電子部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090925 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |