JPS61194755A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61194755A JPS61194755A JP60034337A JP3433785A JPS61194755A JP S61194755 A JPS61194755 A JP S61194755A JP 60034337 A JP60034337 A JP 60034337A JP 3433785 A JP3433785 A JP 3433785A JP S61194755 A JPS61194755 A JP S61194755A
- Authority
- JP
- Japan
- Prior art keywords
- header
- semiconductor device
- chip
- resin
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は絶縁型の半導体装置に関する。
従来、半導体装置のパッケージング技術として、量産性
に優れたトランスファレジンモールド（モールドとも称
する。）技術が多用されている。また、レジンパッケー
ジ型の半導体装置の一つとして、たとえば、工業調査会
発行「電子材料Ｊ １９Ｂ１年１１月号、昭和５６年１
１月１日発行、Ｐ４２〜Ｐ４６に記載されているように
、Ｔｏ−２２０形の半導体装置および絶縁型の半導体装
置が知られている。
に優れたトランスファレジンモールド（モールドとも称
する。）技術が多用されている。また、レジンパッケー
ジ型の半導体装置の一つとして、たとえば、工業調査会
発行「電子材料Ｊ １９Ｂ１年１１月号、昭和５６年１
１月１日発行、Ｐ４２〜Ｐ４６に記載されているように
、Ｔｏ−２２０形の半導体装置および絶縁型の半導体装
置が知られている。
前記絶縁型半導体装置は、ＴＯ２２０形の半導体装置に
おける実装作業の煩わしさを軽減するべく開発されたも
のであって、実装時、放熱性基板（ヘッダとも称する。
おける実装作業の煩わしさを軽減するべく開発されたも
のであって、実装時、放熱性基板（ヘッダとも称する。
）に設けられた取付孔に絶縁管を挿入する手間暇を削減
するために取付孔の内周面をレジンで被うとともに、ヘ
ッダの裏面にマイカ等の絶縁板を介在させて取付板に半
導体装置を固定する手間暇を削減するために、ヘッダの
裏面をレジンで被った構造となっている。
するために取付孔の内周面をレジンで被うとともに、ヘ
ッダの裏面にマイカ等の絶縁板を介在させて取付板に半
導体装置を固定する手間暇を削減するために、ヘッダの
裏面をレジンで被った構造となっている。
ところで、前記絶縁型半導体装置におけるヘッダ裏面側
のレジン厚みは、所望絶縁破壊電圧を維持することを限
度として放熱性を良好とするために、できる限り薄いこ
とが望ましく、前記文献にも記載されているように、そ
の厚さはたとえば、０．３５〜０．４５ｍｍ程度となっ
ている。
のレジン厚みは、所望絶縁破壊電圧を維持することを限
度として放熱性を良好とするために、できる限り薄いこ
とが望ましく、前記文献にも記載されているように、そ
の厚さはたとえば、０．３５〜０．４５ｍｍ程度となっ
ている。
一方、本出願人も同様な絶縁型半導体装置を開発してい
るが、この場合、つぎのようなトラブルがより高い歩留
向上達成を阻害する因子となるということが本発明者に
よってあきらかとされた。
るが、この場合、つぎのようなトラブルがより高い歩留
向上達成を阻害する因子となるということが本発明者に
よってあきらかとされた。
すなわち、前記絶縁型半導体装置はヘッダ裏面側のレジ
ン厚さは、前述のように、０．３５〜０゜４５ｍｍと極
めて薄いため、レジンモールド時にヘッダ裏面側にレジ
ンが充分入り込み難く、ピンホールや未充填が生じ、耐
絶縁性が低くなるということがわかった。
ン厚さは、前述のように、０．３５〜０゜４５ｍｍと極
めて薄いため、レジンモールド時にヘッダ裏面側にレジ
ンが充分入り込み難く、ピンホールや未充填が生じ、耐
絶縁性が低くなるということがわかった。
本発明の目的は実装作業が容易な絶縁型半導体装置を提
供することにある。
供することにある。
本発明の他の目的は耐絶縁破壊電圧が高い絶縁型半導体
装置を提供することにある。
装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を節単に説明すれば、下記のとおりである。
を節単に説明すれば、下記のとおりである。
すなわち、本発明の絶縁型半導体装置は、その製造にお
いて、チップを取り付けたヘッダ主面倒がレジンでモー
ルドされた後、露出するヘッダ裏面に印刷によって絶縁
性のコーティング膜が形成されることによって製造され
るため、コーティング膜は均一に形成され、ピンホール
等の欠落が発生しないことから、絶縁破壊電圧の高い絶
縁型半導体装置を提供することができる。また本発明に
よれば、絶縁型半導体装置の製造において、均一なコー
ティング膜の形成が達成できるため、歩留向上による製
造コストの低減化も達成できる。
いて、チップを取り付けたヘッダ主面倒がレジンでモー
ルドされた後、露出するヘッダ裏面に印刷によって絶縁
性のコーティング膜が形成されることによって製造され
るため、コーティング膜は均一に形成され、ピンホール
等の欠落が発生しないことから、絶縁破壊電圧の高い絶
縁型半導体装置を提供することができる。また本発明に
よれば、絶縁型半導体装置の製造において、均一なコー
ティング膜の形成が達成できるため、歩留向上による製
造コストの低減化も達成できる。
第１図は本発明の一実施例による絶縁型半導体装置の斜
視図、第２図は同じく絶縁型半導体装置の底面図、第３
図は同じく絶縁型半導体装置の製造状態を示す斜視図で
ある。
視図、第２図は同じく絶縁型半導体装置の底面図、第３
図は同じく絶縁型半導体装置の製造状態を示す斜視図で
ある。
本実施例では絶縁型半導体装置として絶縁型パワートラ
ンジスタについて説明する。絶縁型パワートランジスタ
は、第１図および第２図に示されるように、金属性のヘ
ッダ１と、このヘッダ１の主面の一側部に固定されたチ
ップ２と、このチップ２を被うレジンからなるパフケー
ジ３と、このパッケージ３の一端から突出する３本のリ
ード４と、前記ヘッダ１およびパッケージ３の裏面に設
けられた絶縁性のコーティング膜５とからなっている。
ンジスタについて説明する。絶縁型パワートランジスタ
は、第１図および第２図に示されるように、金属性のヘ
ッダ１と、このヘッダ１の主面の一側部に固定されたチ
ップ２と、このチップ２を被うレジンからなるパフケー
ジ３と、このパッケージ３の一端から突出する３本のリ
ード４と、前記ヘッダ１およびパッケージ３の裏面に設
けられた絶縁性のコーティング膜５とからなっている。
また、前記パッケージ３に被われないヘッダ１部分には
取付孔６が設けられている。また、前記リード４のうち
、中央のリード４は途中で屈曲してヘッダ１に繋がり、
コレクタリードとなっている。また、残りの２本のリー
ド４はそれぞれエミッタリードおよびベースリードとな
っている。
取付孔６が設けられている。また、前記リード４のうち
、中央のリード４は途中で屈曲してヘッダ１に繋がり、
コレクタリードとなっている。また、残りの２本のリー
ド４はそれぞれエミッタリードおよびベースリードとな
っている。
さらに、前記チップ２の図示しない電極は、それぞれエ
ミッタリードおよびベースリードの内端にワイヤ７を介
して電気的に接続されている。
ミッタリードおよびベースリードの内端にワイヤ７を介
して電気的に接続されている。
つぎに、第３図を参照しながら、このトランジスタの製
造方法について説明する。
造方法について説明する。
このトランジスタの組立にあっては、第３図で示すよう
なリードフレーム８が用いられる。このリードフレーム
８は放熱性の優れた金属板、たとえば、鉄−ニッケル系
合金、銅系合金等の薄い金属板をエツチングあるいはプ
レス等によって所望パターンに形成するとともに、プレ
ス成型することによって得られる。この実施例では、ヘ
ッダ１が厚く、リード４が薄い異形材料が用いられてい
る。リードフレーム８は細い枠部９と、この枠部９の一
側から平行に延在する３本のリード４を有している。３
本のり−ド４は前記枠部９と平行に延在する細いダム片
１０によって連結されている。
なリードフレーム８が用いられる。このリードフレーム
８は放熱性の優れた金属板、たとえば、鉄−ニッケル系
合金、銅系合金等の薄い金属板をエツチングあるいはプ
レス等によって所望パターンに形成するとともに、プレ
ス成型することによって得られる。この実施例では、ヘ
ッダ１が厚く、リード４が薄い異形材料が用いられてい
る。リードフレーム８は細い枠部９と、この枠部９の一
側から平行に延在する３本のリード４を有している。３
本のり−ド４は前記枠部９と平行に延在する細いダム片
１０によって連結されている。
このダム片１０はリードフレーム８の取扱時には補強部
材の役割を果たし、レジンモールド時には注入されたレ
ジンの流出を防ぐダムの役割を果たす。両側のリード４
の先端部分は両側に僅かに張り出して幅広となり、ワイ
ヤ接続部１１を構成している。ワイヤ接続部１１の張り
出しは、チップ２のレジン部分に張り出し部分が喰い込
んでパッケージ３からリード４が抜けないようにするた
めである。
材の役割を果たし、レジンモールド時には注入されたレ
ジンの流出を防ぐダムの役割を果たす。両側のリード４
の先端部分は両側に僅かに張り出して幅広となり、ワイ
ヤ接続部１１を構成している。ワイヤ接続部１１の張り
出しは、チップ２のレジン部分に張り出し部分が喰い込
んでパッケージ３からリード４が抜けないようにするた
めである。
一方、中央のり−ド４は下方に一段折れ曲がり、幅広の
ヘッダ１に連結されている。このヘッダ１のリード４と
の連結側は半導体素子（チップとも称する。）を固定す
るチップ取付領域１２となっている。また、ヘッダｌの
他端側には取付孔６が設けられている。
ヘッダ１に連結されている。このヘッダ１のリード４と
の連結側は半導体素子（チップとも称する。）を固定す
るチップ取付領域１２となっている。また、ヘッダｌの
他端側には取付孔６が設けられている。
このようなリードフレーム８を用いてトランジスタを組
み立てる場合には、第３図に示すように、リードフレー
ム８のチップ取付領域１２にチップ２が最初に固定され
る。つぎに、チップ２の電極と各リード４とはワイヤ７
で接続される。その後、このリードフレーム８は、図示
しないモールド型の上型と下型との間に挟持されてレジ
ンモールドが行われる。この際、第３図の二点鎖線に示
されるように、ヘッダ１のチップ２が固定されない裏面
および取付孔６が設けられたヘッダ１部分を除いてヘッ
ダ１がモールドされる。
み立てる場合には、第３図に示すように、リードフレー
ム８のチップ取付領域１２にチップ２が最初に固定され
る。つぎに、チップ２の電極と各リード４とはワイヤ７
で接続される。その後、このリードフレーム８は、図示
しないモールド型の上型と下型との間に挟持されてレジ
ンモールドが行われる。この際、第３図の二点鎖線に示
されるように、ヘッダ１のチップ２が固定されない裏面
および取付孔６が設けられたヘッダ１部分を除いてヘッ
ダ１がモールドされる。
つぎに、ヘッダ１の裏面側、すなわち、ヘッダ１および
パッケージ３の裏面全域には絶縁性のコーティング膜５
が形成された後、不要となる枠部９およびダム片１０は
切断除去され、第１図および第４図で示されるような絶
縁型半導体装置が製造される。前記コーティング膜５は
、たとえば、エポキシレジンをヘッダ１およびパッケー
ジ３の裏面にスクリーン印刷によって印刷した後、１８
０〜２５０℃の温度下で３〜６時間キュアーすることに
よって形成される。スクリーン印刷法は、コーティング
材がスキージによって圧力が加えられながらヘッダ１お
よびパンケージ３の裏面に印刷されるため、印刷の未充
填やピンホールが生じ難くなり、耐絶縁破壊電圧が一定
したコーティング膜５が形成できる。またコーティング
膜５の厚さは、前記スクリーンの厚さを適当に選択する
ことによって自由に選ぶことができる。また、このコー
ティング膜５の厚さはトランジスタの放熱性を安定させ
ることと、所定の耐絶縁破壊電圧を得るために、たとえ
ば、０．３５〜０．４５ｍｍ程度の厚さが好ましい。
パッケージ３の裏面全域には絶縁性のコーティング膜５
が形成された後、不要となる枠部９およびダム片１０は
切断除去され、第１図および第４図で示されるような絶
縁型半導体装置が製造される。前記コーティング膜５は
、たとえば、エポキシレジンをヘッダ１およびパッケー
ジ３の裏面にスクリーン印刷によって印刷した後、１８
０〜２５０℃の温度下で３〜６時間キュアーすることに
よって形成される。スクリーン印刷法は、コーティング
材がスキージによって圧力が加えられながらヘッダ１お
よびパンケージ３の裏面に印刷されるため、印刷の未充
填やピンホールが生じ難くなり、耐絶縁破壊電圧が一定
したコーティング膜５が形成できる。またコーティング
膜５の厚さは、前記スクリーンの厚さを適当に選択する
ことによって自由に選ぶことができる。また、このコー
ティング膜５の厚さはトランジスタの放熱性を安定させ
ることと、所定の耐絶縁破壊電圧を得るために、たとえ
ば、０．３５〜０．４５ｍｍ程度の厚さが好ましい。
〔効果〕 ′
（１）本発明の絶縁型のパワートランジスタは、ヘッダ
１の裏面が絶縁性のコーティング膜５によって被われて
いるため、その実装時、トランジスタのヘッダ１と取付
板との間に絶縁板を挾み込む作業が不要となり、実装作
業の作業性の向上が図れるという効果が得られる。
１の裏面が絶縁性のコーティング膜５によって被われて
いるため、その実装時、トランジスタのヘッダ１と取付
板との間に絶縁板を挾み込む作業が不要となり、実装作
業の作業性の向上が図れるという効果が得られる。
（２）本発明の絶縁型のパワートランジスタは、ヘッダ
１の裏面には、未充填やピンホールが生じ難いスクリー
ン印刷法によって、コーティング膜５が設けられている
ため、コーティング膜５に欠陥箇所が発生し難くなり、
耐絶縁破壊性が高くなるという効果が得られる。
１の裏面には、未充填やピンホールが生じ難いスクリー
ン印刷法によって、コーティング膜５が設けられている
ため、コーティング膜５に欠陥箇所が発生し難くなり、
耐絶縁破壊性が高くなるという効果が得られる。
（３）上記（２）より、本発明によれば、絶縁型のパワ
ートランジスタの製造歩留りが高くなるという効果が得
られる。
ートランジスタの製造歩留りが高くなるという効果が得
られる。
（４）本発明によれば、絶縁を必要としないトランジス
タを、絶縁型パワートランジスタの製造に転用できると
いう融通性があるという効果が得られる。
タを、絶縁型パワートランジスタの製造に転用できると
いう融通性があるという効果が得られる。
（５）上記（１１〜（４）により、本発明によれば、耐
絶縁性が優れかつ実装工数が低いパワートランジスタを
安価に提供することができるという相乗効果が得られる
。
絶縁性が優れかつ実装工数が低いパワートランジスタを
安価に提供することができるという相乗効果が得られる
。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第４図で示さ
れるように、ヘッダ１における取付孔６の内周面にも、
たとえば、エポキシレジンからなる絶縁体１３を設けれ
ば、絶縁型パワートランジスタは、実装作業に際して、
新たな部品は必要でなくなり、実装作業の作業性の向上
が図れるという効果が得られる。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第４図で示さ
れるように、ヘッダ１における取付孔６の内周面にも、
たとえば、エポキシレジンからなる絶縁体１３を設けれ
ば、絶縁型パワートランジスタは、実装作業に際して、
新たな部品は必要でなくなり、実装作業の作業性の向上
が図れるという効果が得られる。
また、本発明においては、あらかじめリードフレームの
裏面に絶縁体１３を設けておき、このリードフレームを
用いて絶縁型パワートランジスタを形成すれば、前記実
施例同様な効果が得られるとともに、絶縁体１３の製造
ラインにおける印刷作業が不要となることから製造が容
易となり、生産性が高くなるという効果が得られる。こ
の場合、金属であるリードフレームと樹脂等からなる絶
縁体１３との熱膨張係数の違いによる熱歪の影響を考慮
しておく必要がある。
裏面に絶縁体１３を設けておき、このリードフレームを
用いて絶縁型パワートランジスタを形成すれば、前記実
施例同様な効果が得られるとともに、絶縁体１３の製造
ラインにおける印刷作業が不要となることから製造が容
易となり、生産性が高くなるという効果が得られる。こ
の場合、金属であるリードフレームと樹脂等からなる絶
縁体１３との熱膨張係数の違いによる熱歪の影響を考慮
しておく必要がある。
すなわち、リードフレームはチップボンディングの際、
たとえば、３５０°Ｃ程度の温度に晒されるため、この
温度に充分対処できる材質をえらぶ必要がある。絶縁体
１３の材質としは、耐熱性の高い四フッ化エチレン樹脂
やポリイミド樹脂が適当である。
たとえば、３５０°Ｃ程度の温度に晒されるため、この
温度に充分対処できる材質をえらぶ必要がある。絶縁体
１３の材質としは、耐熱性の高い四フッ化エチレン樹脂
やポリイミド樹脂が適当である。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である絶縁型半導体装置の
製造技術に適用した場合について説明したが、それに限
定されるものではなく、たとえば、前記同様の構造をし
た集積回路装置の製造技術などに適用できる。
をその背景となった利用分野である絶縁型半導体装置の
製造技術に適用した場合について説明したが、それに限
定されるものではなく、たとえば、前記同様の構造をし
た集積回路装置の製造技術などに適用できる。
第１図は本発明の一実施例による絶縁型半導体装置を示
す斜視図、 第２図は同じく絶縁型半導体装置の底面図、第３図は同
じく絶縁型半導体装置の製造状態を示す斜視図、 第４図は本発明の他の実施例による絶縁型半導体装置の
断面図である。
す斜視図、 第２図は同じく絶縁型半導体装置の底面図、第３図は同
じく絶縁型半導体装置の製造状態を示す斜視図、 第４図は本発明の他の実施例による絶縁型半導体装置の
断面図である。
Claims (1)
- １、放熱性基板と、この基板の主面に固定されたチップ
と、前記基板の主面側を被うパッケージとを有する半導
体装置であって、前記基板の裏面は絶縁体からなるコー
ティング膜で被われていることを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034337A JPS61194755A (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034337A JPS61194755A (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61194755A true JPS61194755A (ja) | 1986-08-29 |
Family
ID=12411326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60034337A Pending JPS61194755A (ja) | 1985-02-25 | 1985-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61194755A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0703612A1 (en) * | 1994-09-20 | 1996-03-27 | STMicroelectronics S.r.l. | Method for electrically insulating heat sinus in electronic power devices |
| US5530284A (en) * | 1995-03-06 | 1996-06-25 | Motorola, Inc. | Semiconductor leadframe structure compatible with differing bond wire materials |
| JP2010022069A (ja) * | 1993-02-22 | 2010-01-28 | Renesas Technology Corp | 半導体装置 |
| EP3057126A4 (en) * | 2013-10-07 | 2017-12-06 | Rohm Co., Ltd. | Power module, and method for producing same |
-
1985
- 1985-02-25 JP JP60034337A patent/JPS61194755A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022069A (ja) * | 1993-02-22 | 2010-01-28 | Renesas Technology Corp | 半導体装置 |
| JP4605613B2 (ja) * | 1993-02-22 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| EP0703612A1 (en) * | 1994-09-20 | 1996-03-27 | STMicroelectronics S.r.l. | Method for electrically insulating heat sinus in electronic power devices |
| US5789279A (en) * | 1994-09-20 | 1998-08-04 | Sgs-Thomson Microelectronics S.R.L. | Method and apparatus for electrically insulating heat sinks in electronic power devices |
| US5530284A (en) * | 1995-03-06 | 1996-06-25 | Motorola, Inc. | Semiconductor leadframe structure compatible with differing bond wire materials |
| EP3057126A4 (en) * | 2013-10-07 | 2017-12-06 | Rohm Co., Ltd. | Power module, and method for producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5902959A (en) | Lead frame with waffled front and rear surfaces | |
| US7671453B2 (en) | Semiconductor device and method for producing the same | |
| JP5442368B2 (ja) | 直付リード線を備えるｉｃチップパッケージ | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US20080054438A1 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
| JPH0558655B2 (ja) | ||
| US10957632B2 (en) | Lead frame assembly for a semiconductor device | |
| JP2982126B2 (ja) | 半導体装置およびその製造方法 | |
| EP0069390B1 (en) | Lead frame for plastic encapsulated semiconductor device | |
| JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
| JP2001118961A (ja) | 樹脂封止型電力用半導体装置及びその製造方法 | |
| JPH06151657A (ja) | 半導体装置及びその製造方法 | |
| JPS61194755A (ja) | 半導体装置 | |
| JPS6149446A (ja) | 樹脂封止型半導体装置 | |
| JPS6050354B2 (ja) | 樹脂封止型半導体装置 | |
| KR100453019B1 (ko) | 비교적높은전압들에적합한표면실장용반도체장치제조방법및그반도체장치 | |
| JP2000082721A (ja) | 半導体装置の製造方法 | |
| JPH04249353A (ja) | 樹脂封止型半導体装置 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
| JP2939094B2 (ja) | 電力用半導体装置の製造方法 | |
| JP2001250880A (ja) | 金属ベース回路基板と電子モジュールの製造方法 | |
| CA1213678A (en) | Lead frame for plastic encapsulated semiconductor device | |
| JP3142322B2 (ja) | 樹脂封止型半導体装置 |