JP2011155082A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】全体として小型化されるとともに、材料コスト及び製造コストを低減できる半導体装置の製造方法を提供する。
【解決手段】複数の半導体素子が形成された半導体ウェーハの表面の半導体素子どうしの間に溝を形成する工程と、溝に絶縁体を充填し、半導体素子の電極を絶縁体で覆って封止部を形成する工程と、封止部に電極に達する開口を形成する工程と、開口に導電性材料を充填して、電極と接続される凸部を形成する工程と、凸部と電気的に接続された第１のリードを形成する工程と、半導体ウェーハの表面と対向する裏面を封止部が露出するまで研磨して半導体ウェーハを半導体素子ごとに分離する工程と、半導体素子の裏面に導電材料層を直接形成して第２のリードを形成する工程と、封止部を切断して、半導体素子どうしを分離する工程と、を備えたことを特徴とする半導体装置の製造方法を提供する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。

従来、ソースワイヤボンディング用のメタルブロックをＣｕ基板に取り付けて半導体パッケージを製造する方法がある（例えば、特許文献１参照）。
しかしながら、特許文献１に開示される半導体装置の構造は、ボンディングワイヤを必要とするため、半導体装置が全体として大型化するとともに、製造工数が多く、コストが高くなるという問題がある。

また、従来、第１の主面上にワイヤが引き出されたバンプが配置され、前記第１の主面と反対側面で第１導電物を介して第１金属電極と接し、外側面が絶縁物で覆われてなる半導体素子を有し、前記バンプから引き出されたワイヤが第２導電物を介して第２金属電極と接続されてなる半導体装置がある（例えば、特許文献２参照）。

しかしながら、特許文献２に開示される半導体装置は、半導体素子が半導体装置の中央部に配置されず、第１金属電極側に配置されていた。これにより、半導体装置の移載時に半導体素子の受ける衝撃が大きくなるという問題があった。さらに、前記導電物は導電性樹脂若しくは高融点半田等からなり、前記金属電極はＡｌ、Ｃｕ、Ａｕ若しくはこれらを含む合金等からなっているため、半導体装置が全体として大型化するとともにコストが高くなるという問題があった。

なお、特許文献３には、半導体素子の表面と裏面との両方に、凸部を有する外部電極を設ける構成が開示されている。

特開平５−３４７３２４号公報 特開２０００−２５２２３５号公報 米国特許出願公開第２００８／０２９６７６０Ａ１号明細書

本発明の目的は、全体として小型化されるとともに、材料コスト及び製造コストを低減できる半導体装置の製造方法を提供することにある。

本発明の一態様によれば、互いに対向する第１面及び第２面と、前記第１面に設けられた電極と、を有する半導体素子と、前記半導体素子の前記第１面に対向し、前記第１面に対して略平行な第１の主面と、前記第１の主面に対して略垂直な第１の側面と、前記第１の主面に対して垂直な方向に突出し、前記半導体素子の前記第１面に設けられた電極と接続された凸部と、を有する第１の外部電極と、前記半導体素子の前記第２面に対向し、前記第２面に対して略平行な第２の主面と、前記第２の主面に対して略垂直な第２の側面と、前記第２の主面とは反対側の面であり、前記第２の主面と実質的に同じ大きさの反対面と、を有する第２の外部電極と、前記半導体素子と、前記第１の外部電極の前記凸部と、を覆う絶縁体と、を有し、前記第１の側面と、前記第２の側面と、がマウント面とされ、前記半導体素子が、前記第１の外部電極と、前記第２の外部電極と、の間に配置される半導体装置の製造方法であって、複数の半導体素子が形成された半導体ウェーハの表面の前記複数の半導体素子どうしの間に溝を形成する工程と、前記溝に絶縁体を充填し、前記電極を前記絶縁体で覆って封止部を形成する工程と、前記封止部に、前記複数の半導体素子のそれぞれの前記表面の側の前記第１面の前記電極に達する開口を形成する工程と、前記封止部の前記開口に導電性材料を充填して、前記電極と接続される前記凸部を形成する工程と、前記凸部と電気的に接続され、前記第１の外部電極の一部となる第１のリードを形成する工程と、前記半導体ウェーハの前記表面と対向する裏面を前記封止部が露出するまで研磨して前記半導体ウェーハを前記半導体素子ごとに分離する工程と、前記半導体素子の前記裏面に前記第２の外部電極となる第２のリードとなる導電材料層を直接形成して前記第２のリードを形成する工程と、前記封止部を切断して、前記第１のリードが接続された複数の半導体素子どうしを分離する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。

本発明によれば、全体として小型化されるとともに、材料コスト及び製造コストを低減できる半導体装置の製造方法が提供される。

本発明の第１実施形態に係る半導体装置の模式図である。 第１実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 第１実施形態に係る半導体装置の製造方法を例示する工程図である。 第１実施形態に係る半導体装置の製造方法を例示する工程図であり、図３（ｂ）に続く図である。 第１実施形態に係る別の半導体装置の模式図である。 第１実施形態に係る半導体装置の変形例の製造方法を例示する製造工程図である。 第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 第２実施形態に係る半導体装置の製造方法を例示する製造工程図である。 第３実施形態に係る半導体装置の別の製造方法を例示するフローチャート図である。 第３実施形態に係る半導体装置の製造方法を例示する製造工程図である。 第３実施形態に係る半導体装置の製造方法を例示する製造工程図であり、図１１（ａ）は図１０（ｆ）に続く図である。 第３実施形態に係る半導体装置の別の製造方法を例示する製造工程図である。 第３実施形態に係る半導体装置の別の製造方法を例示する製造工程図である。 第３実施形態に係る半導体装置の別の製造方法を例示する製造工程図である。 第３実施形態に係る半導体装置の別の製造方法を例示する製造工程図である。 第３実施形態に係る半導体装置の別の製造方法を例示する製造工程図である。 第４実施形態に係る別の半導体装置の模式図である。 本発明の実施形態に係る半導体装置の実装状態を例示する模式的斜視図である。 本発明の実施形態に係る半導体装置の実装状態の変形を例示する模式的斜視図である。 本発明の実施形態に係る別の半導体装置の実装状態を例示する模式的斜視図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施の形態）
図１は、本発明の第１実施形態に係る半導体装置の模式図である。
同図（ａ）は、平面図であり、同図（ｂ）は、同図（ａ）のＡ−Ａ線断面図である。
図１（ａ）及び（ｂ）に表したように、本実施形態に係る半導体装置は、半導体素子１１と、その両側に設けられた第１の外部電極８２及び第２の外部電極８３と、半導体素子１１を封止する封止部７０と、を有する。

半導体素子１１は、例えば、ダイオードであり、その厚みＴは例えば１００マイクロメートル以上、４００マイクロメートル以下であり、一辺が２００マイクロメートル程度の直方体である。

第１の外部電極８２は、半導体素子１１の表面に接続された小さい凸部８２Ａと、外側に延出した大きな第１のリード８２Ｂと、を含む。

一方、第２の外部電極８３は、第２のリード８３Ｂを含む。第２の外部電極８３（第２のリード８３Ｂ）は、半導体素子１１の裏面に接続されており、第２の外部電極８３から半導体素子１１に向かう方向に対して垂直な平面で切断したときの第２の外部電極８３の断面の幅は、第２の外部電極８３から半導体素子１１に向かう方向に沿って実質的に一定である。すなわち、第２の外部電極８３には、凸部が設けられていない。

半導体素子１１と、凸部８２Ａは、封止部７０に埋め込まれている。

このように、本実施形態に係る半導体装置は、半導体素子１１と、第１の外部電極８２と、第２の外部電極８３と絶縁体（封止部７０）と、を備える。

半導体素子１１は、互いに対向する第１面及び第２面と、第１面に設けられた電極（図示しない）と、を有する。半導体素子１１は、半導体ウェーハに設けられ、例えば第１面は、半導体ウェーハの表面の側の面であり、第２面は、半導体ウェーハの表面とは反対側の裏面の側の面とすることができる。なお、半導体素子１１は、第２面に設けられた電極（図示しない）をさらに有することができる。以下では、第１面を表面とし、第２面を裏面として説明する。

第１の外部電極８２は、半導体素子１１の第１面（表面）に対向し、第１面表面に対して略平行な第１の主面と、第１の主面に対して略垂直な第１の側面と、第１の主面に対して垂直な方向に突出し、第１面に設けられる電極と接続された凸部８２Ａと、を有する。

第２の外部電極は、半導体素子１１の第２面（裏面）に対向し、第２面（裏面）に対して略平行な第２の主面と、第２の主面に対して略垂直な第２の側面と、第２の主面とは反対側の面であり、第２の主面と実質的に同じ大きさの反対面と、を有する。半導体素子１１の第２面に電極が設けられる場合には、第２の外部電極は、半導体素子１１の第２面に設けられる電極と接続される。

封止部７０は、半導体素子１１と、第１の外部電極８２の凸部８２Ａと、を覆う。
この半導体装置においては、第１の側面と、第２の側面と、がマウント面とされ、半導体素子１１が、第１の外部電極と第２の外部電極との間に配置される。

このような構成の半導体装置により、全体として小型化されると共に、材料コスト及び製造コストを低減できる半導体装置が提供できる。

さらに、本具体例の半導体装置は、第１の外部電極８２に、凸部８２Ａが設けられ、第２の外部電極８３には、凸部が設けられていない。

これにより、凸部を第１の外部電極８２と第２の外部電極８３の両方に設ける場合に比べて、製造工程を省略でき、また、部品（凸部）を削減でき、低コスト化が可能となる。

封止部７０は、例えば樹脂などからなる。
なお、封止部７０は、複数の部分（例えば第１の封止部７０Ａ及び第２の封止部７０Ｂなど）を有することができる。このような複数の部分（例えば第１及び第２の封止部７０Ａ、７０Ｂ）は、同一の材料からなるものでも良く、異なる材料からなるものでも良い。封止部７０の複数の部分は、隙間無く接合される。

第１の外部電極８２及び第２の外部電極８３は、例えば、銅により形成される。本具体例では、第１のリード８２Ｂ及び第２のリード８３Ｂの表面には、例えばニッケルや錫などのメッキ層８２Ｃ、８３Ｃがそれぞれ形成されている。

なお、メッキ層８２Ｃは第１の外部電極８２の一部と見なすことができ、また、メッキ層８２Ｃは第１の外部電極８２とは別体と見なすこともできる。メッキ層８３Ｃは第２の外部電極８３の一部と見なすことができ、また、メッキ層８３Ｃは第２の外部電極８３とは別体と見なすこともできる。以下では、メッキ層８２Ｃは第１の外部電極８２とは別体であり、メッキ層８３Ｃは第２の外部電極８３とは別体であるとする。メッキ層８２Ｃ及びメッキ層８３Ｃのいずれかは、場合によっては省略しても良い。

この半導体装置は、後述するように、基板などに実装することができる。

半導体装置の全長（第１の外部電極８２から第２の外部電極８３に向かう方向に沿った第１の外部電極８２の端から第２の外部電極８３の端までの長さ）は、例えば６００マイクロメートル程度とすることができる。また、封止部７０の外径（第１の外部電極８２から第２の外部電極８３に向かう方向に垂直な平面で封止部７０を切断したときの外径）は、例えば３００マイクロメートル弱とすることができる。第１の外部電極８２及び第２の外部電極８３の外径（本具体例では、第１の外部電極８２から第２の外部電極８３に向かう方向に垂直な平面でメッキ層８２Ｃ、８３Ｃを切断したときの外径）は、例えば３００マイクロメートル強とすることができる。封止部７０の外径よりも第１の外部電極８２及び第２の外部電極８３の外径を大きくすることにより、半導体装置を基板の上に実装する際に、基板の外部電極との接触を簡単に得ることができる。

なお、封止部７０の外径を、第１の外部電極８２及び第２の外部電極８３の外径よりも大きくすることもできる。このようにすると、半導体装置を基板に実装する際に、半導体装置をバキュームコレットでピックアップすることが容易となる。

また、封止部７０の外径が、第１の外部電極８２及び第２の外部電極８３の外径よりも大きい場合、メッキ層８２Ｃ、８３Ｃが封止部７０から後退するが、基板の電極パッドにマウントするときに、メッキ層８２Ｃ、８３Ｃと基板の電極パッドとの間にハンダが介在できるため、半導体装置を確実にマウントできる。メッキ層８２Ｃ、８３Ｃと電極パッドとの間に介在するハンダの厚みは、例えば１２０マイクロメートル程度である。

また、上記のように、封止部７０の側面は、第１の外部電極８２の第１の側面、及び、第２の外部電極８３の第２の側面よりも後退していることができる。

さらに、第１の外部電極８２の第１の主面と第１の側面の部分は、メッキ層（金属メッキ層）とし、第２の外部電極８３の第２の主面と第２の側面の部分は、メッキ層（金属メッキ層）とすることができる。

そして、第１の外部電極８２は、少なくとも第１の側面に形成されたメッキ層を有し、第２の外部電極８３は、少なくとも第２の側面に形成されたメッキ層を有することができる。

そして、第１の外部電極８２と第２の外部電極８３は、メッキ金属とすることができる。

本実施形態の半導体装置は、非常にコンパクトであり、高密度の実装が可能である。また、後述するように、１枚の半導体ウェーハから多数の半導体装置を形成することができるので、コストを下げることができる。

このような構成を有する半導体装置の製造方法の例について説明する。
以下に説明する製造方法は、互いに対向する第１面（表面）及び第２面（裏面）と、第１面に設けられた電極と、を有する半導体素子１１と、半導体素子１１の第１面に対向し、第１面に対して略平行な第１の主面と、第１の主面に対して略垂直な第１の側面と、第１の主面に対して垂直な方向に突出し、半導体素子１１の第１面に設けられた電極と接続された凸部８２Ａと、を有する第１の外部電極８２と、半導体素子１１の第２面に対向し、第２面に対して略平行な第２の主面と、第２の主面に対して略垂直な第２の側面と、第２の主面とは反対側の面であり、第２の主面と実質的に同じ大きさの反対面と、を有する第２の外部電極８３と、半導体素子１１と、第１の外部電極８２の凸部８２Ａと、を覆う絶縁体（封止部７０）と、を有し、第１の側面と、第２の側面と、がマウント面とされ、半導体素子１１が、第１の外部電極８２と、第２の外部電極８３と、の間に配置される半導体装置の製造方法である。

図２は、第１実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図２に例示したように、この半導体装置の製造方法は、半導体ウェーハに形成された複数の半導体素子の前記半導体ウェーハの表面の側に設けられた電極の上に、導電体からなる凸部８２Ａを形成する工程（ステップＳ１１０）と、前記表面の前記複数の半導体素子どうしの間に溝を形成する工程（ステップＳ１２０）と、前記凸部８２Ａどうしの間の間隙と、前記溝と、に絶縁体を充填して封止部７０を形成する工程（ステップＳ１３０）と、前記半導体ウェーハの前記表面と対向する裏面を封止部７０が露出するまで研磨して前記半導体ウェーハを前記半導体素子１１ごとに分離する工程（ステップＳ１４０）と、前記凸部８２Ａのそれぞれの上に導電体からなり、前記第１の外部電極８２の一部となる第１のリード８２Ｂを形成する工程（ステップＳ１７０）と、前記複数の半導体素子１１の前記裏面の側に、導電体からなり、前記第２の外部電極８３となる第２のリード８３Ｂを形成する工程（ステップＳ１８０）と、前記複数の半導体素子１１どうしの間において前記封止部を切断して、前記複数の半導体素子１１を分離する工程（ステップＳ１９０)と、を備える。

なお、上記の各工程は、技術的に可能な範囲で入れ替えが可能であり、また、同時に実施されても良い。

具体的には、以下の方法を採用できる。
図３（ａ）及び図３（ｂ）は、第１実施形態に係る半導体装置の製造方法を例示する工程図である。
図４（ａ）〜図４（ｇ）は、第１実施形態に係る半導体装置の製造方法を例示する工程図であり、図３（ｂ）に続く図である。
まず、図３（ａ）に表したように、電極４４（第１面である表面に設けられた電極に相当する）が形成された半導体ウェーハ５０を準備する。半導体ウェーハ５０の厚みは、例えば、６００マイクロメートルである。

次に、図３（ｂ）に表したように、電極４４の上に凸部８２Ａを形成する。具体的には、電極４４の上にメッキ層のシード層として、例えばチタン層と銅層とをスパッタリングにより形成する。そして、半導体ウェーハ５０の上にドライフィルムレジストを貼り付け、マスクを介して露光・現像して電極４４の上のドライフィルムレジスト層に開口を形成する。そして、銅などをメッキして凸部８２Ａを形成する。その後、ドライフィルムレジストを剥離し、凸部８２Ａ以外のシード層を薬液等（例えばエッチング液等）で除去する。凸部８２Ａの厚みは、例えば１００マイクロメートル程度とすることができる。

次に、図４（ａ）に表したように、半導体ウェーハ５０の表面側に溝８５を形成する。例えば、ブレード・ダイシングソーにより幅１５０マイクロメートル程度の溝を半導体ウェーハ５０の表面に縦横に形成することができる。

次に、図４（ｂ）に表したように、溝８５と、凸部８２Ａどうしの間隙と、を樹脂により埋め込んで、絶縁体となる第１の封止部７０Ａ（封止部７０）を形成する。この際には、半導体ウェーハ５０の表面に樹脂を塗布し、表面を研磨して凸部８２Ａを露出させてもよい。

次に、図４（ｃ）に表したように、半導体ウェーハ５０の裏面側を溝８５に埋め込まれた第１の封止部７０Ａ（封止部７０）が露出するまで研磨し、薄くする。これにより、半導体ウェーハ５０に形成された半導体素子１１は分離される。

次に、図４（ｄ）に表したように、第１の外部電極８２の一部となる第１のリード８２Ｂを形成する。すなわち、凸部８２Ａに接続するように第１のリード８２Ｂを形成する。例えば、第１の封止部７０Ａ（封止部７０）となる樹脂が、半導体ウェーハ５０の表面に塗布され、その後、樹脂の表面を研磨して凸部８２Ａを露出させた場合は、樹脂から露出した凸部８２Ａに接続するように、第１のリード８２Ｂを形成する。第１のリード８２Ｂは、例えば銅のメッキにより形成することができ、そのプロセスは、凸部８２Ａを形成するプロセスと同様とすることができる。第１のリード８２Ｂの厚みは、例えば１００マイクロメートル程度とすることができる。

次に、図４（ｅ）に表したように、第２の外部電極８３となる第２のリード８３Ｂを半導体素子１１の裏面（第２面）上に形成する。第２のリード８３Ｂは、例えば、スパッタ、銅のメッキ、及び、スパッタと銅のメッキとの組み合わせ、のいずれかにより形成することができ、そのプロセスは、凸部８２Ａを形成するプロセスと同様とすることができる。第２のリード８３Ｂの厚みは、例えば１００マイクロメートル程度とすることができる。

次に、図４（ｆ）に表したように、ワークをダイシングシート８７に貼り付けて、ブレード・ダイシングソーより分離する。

次に、図４（ｇ）に表したように、ダイシングシート８７から剥離して第１のリード８２Ｂ及び第２のリード８３Ｂの表面に、例えば、ニッケル層と錫層をこの順にメッキしてメッキ層８２Ｃ、８３Ｃを形成する。すなわち、メッキ層８２Ｃ、８３Ｃは、ニッケル層、錫層、及び、ニッケル層と錫層の積層膜の少なくともいずれかを含むことができる。

なお、この場合も、封止部７０の外径をメッキ層８２Ｃ、８３Ｃの外径より小さくしてもよく、大きくしてもよい。

このような製造方法によれば、全体として小型化されると共に、材料コスト及び製造コストを低減できる半導体装置が提供できる。

そして、本実施形態に係る半導体装置及びその製造方法においては、第１の外部電極８２に凸部８２Ａが設けられているが、第２の外部電極８３への凸部の付与が省略されているため、第１の外部電極８２（表面）及び第２の外部電極８３（裏面）の両方に凸部を設ける場合に比べて、製造工程を省略でき、また、部品（凸部）を削減でき、表面と裏面の両方に凸部を設ける場合よりもさらに低コスト化が可能となる。

例えば、第１の外部電極８２及び第２の外部電極８３の両方に凸部を設ける場合においては、例えば、図２に例示したステップＳ１４０とステップＳ１７０との間に、半導体ウェーハの裏面に、半導体素子１１に接続された導電体からなる第２の凸部を形成する工程（例えばステップＳ１５０）と、第２の凸部どうし間の間隙を絶縁体で充填して第２の封止部を形成する工程（例えばステップＳ１６０）と、を実施することになる。これに比べて、本実施形態に係る製造方法においては、上記のステップＳ１５０及びステップＳ１６０が省略でき、表面と裏面の両方に凸部を設ける場合よりもさらに低コスト化が可能になる。

図５は、第１実施形態に係る別の半導体装置の模式図である。
すなわち、同図は、図１（ｂ）に相当する模式的断面図である。
図５に表したように、本具体例の半導体装置においても、凸部（凸部８２Ａ）が、一方の外部電極（第１の外部電極８２）に設けられている。そして、本具体例においては、絶縁体（封止部７０）の側面と、第１の外部電極８２の側面と、第２の外部電極８３の側面と、が実質的に同一平面上にある。

このような構成の半導体装置は、以下のような方法によって製造することができる。
図６（ａ）〜図６（ｃ）は、第１実施形態に係る半導体装置の変形例の製造方法を例示する製造工程図である。
本製造方法においても、半導体ウェーハ５０の電極４４の上に第１の外部電極８２の一部となる凸部８２Ａを形成し、半導体ウェーハ５０の表面側に溝８５を形成し、溝８５と、凸部８２Ａどうしの間の間隙と、を樹脂により埋め込んで、第１の封止部７０Ａを形成する。この工程は、図３（ａ）及び図３（ｂ）並びに図４（ａ）〜（ｃ）に例示したのと同様なので図示を省略する。なお、図４（ｃ）に例示したように、第１の封止部７０Ａから凸部８２Ａと半導体素子１１の裏面の電極（図示しない）が露出している。

そして、図６（ａ）に表したように、凸部８２Ａの露出面と第１の封止部７０Ａの表面とに、第１の外部電極８２の一部となる導電シート８６（導電性薄膜）を貼付する。そして、半導体素子１１の裏面の電極（図示しない）と第１の封止部７０Ａの裏面とに、第２の外部電極８３となる導電シート８８を貼付する。
この導電シート８６及び８８には、任意の材料と厚さを適用でき、例えば厚さが１００マイクロメートルのＣｕ等の薄膜を用いることができる。なお、導電シート８６及び８８を凸部８２Ａ、第１の封止部７０Ａ及び半導体素子１１の裏面の電極に貼り付ける際には、導電性の接着層を用いることができる。

そして、図６（ｂ）に表したように、ワーク（導電シート８６及び８８が貼付された半導体素子１１）をダイシングシート８７に貼り付けて、ブレード・ダイシングソーにより、分離する。この時、第１の封止部７０Ａと共に、導電シート８６及び導電シート８８を一括して切断する。ダイシング溝の幅は、例えば、６０マイクロメートル程度とすることができる。これにより、導電シート８６及び導電シート８８がそれぞれ分断され、それぞれ、第１のリード８２Ｂ及び第２のリード８３Ｂとなる。このように、封止部７０（及び導電シート８６及び導電シート８８）の切断の前に、第１のリードとなる前記導電シート及び前記第２のリードとなる導電シートが貼り付けられた複数の半導体素子１１は貼り付け基材（ダイシングシート８７）に貼り付けられる。これにより、複数の半導体素子１１の互いの位置はダイシングシート８７によって固定され、複数の半導体素子１１が分離された後も半導体素子１１はばらばらにならない。

次に、図６（ｃ）に表したように、ダイシングシート８７から剥離して第１のリード８２Ｂ及び第２のリード８３Ｂの表面に、例えば、ニッケル層と錫層をこの順にメッキしてメッキ層８２Ｃ、８３Ｃを形成する。

これにより、図５に例示した半導体装置が製造できる。この製造方法においては、第１のリード８２Ｂ及び第２のリード８３Ｂがメッキ法ではなく、導電シートの貼付により行われることで、工程が簡単になり、さらに低コスト化が可能になる。

この製造方法においては、図２に例示したフローチャート図において、第１のリードを形成する工程（ステップＳ１７０）は、凸部８２Ａに導電シート８６を貼付する工程である。なお、この時、導電シート８６は第１の封止部７０Ａの表面にも貼付される。

そして、第２のリード８３Ｂを形成する工程（ステップＳ１８０）は、半導体素子１１の裏面（例えば半導体素子１１の裏面の電極と第１の封止部７０Ａの裏面）に、導電シート８８（第２のリード８３Ｂとなる導電材料層）を貼付する工程である。

このように、本実施形態に係る製造方法において、第１のリード８２Ｂを形成する工程は、半導体素子１１の第１面の側に第１のリード８２Ｂとなる導電シートを貼り付ける工程を含む、及び、第２のリード８３Ｂを形成する工程は、半導体素子１１の第２面の側に第２のリード８３Ｂとなる導電シートを貼り付ける工程を含む、の少なくともいずれかとすることができる。

（第２の実施の形態）
本実施形態に係る製造方法も、第１の外部電極８２に凸部８２Ａが設けられ、第２の外部電極８３への凸部の付与が省略された構成に適用される、製造工程が省略された高生産性の製造方法である。

図７は、第２実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図７に例示したように、本実施形態に係る製造方法は、半導体ウェーハに形成された複数の半導体素子の前記半導体ウェーハの表面の側に設けられた電極のそれぞれの上に、導電体からなる前記凸部を形成する工程（ステップＳ２１０）と、前記半導体ウェーハの前記表面の側において前記凸部を絶縁体で覆って第１の封止部を形成する工程と（ステップＳ２２０）、前記複数の半導体素子どうしの間において、前記半導体ウェーハの前記裏面の側から前記第１の封止部の途中に至る溝を形成して前記複数の半導体素子のそれぞれを分離する工程（ステップＳ２４１）と、前記溝に絶縁体を充填して第２の封止部を形成する工程（ステップＳ２５１）と、前記第１の封止部を研磨して前記凸部を露出させる工程（ステップＳ２６０）と、前記凸部の上に導電体からなり、前記第１の外部電極の一部となる第１のリードを形成する工程と（ステップＳ２８０）、前記複数の半導体素子どうしの前記裏面に、前記第２の外部電極となる第２のリードとなる導電材料層を直接形成して前記第２のリードを形成する工程（ステップＳ２９０）と、前記複数の半導体素子どうしの間において前記第１及び第２の封止部を切断して、前記第２のリードの形成によって形成された複数の半導体装置どうしを分離する工程（ステップＳ２９５）と、を備える。

なお、上記の各工程は、技術的に可能な範囲で入れ替えが可能であり、また、同時に実施されても良い。

具体的には、以下の方法を採用できる。
図８（ａ）〜（ｈ）は、第２実施形態に係る半導体装置の製造方法を例示する製造工程図である。
まず、図８（ａ）に表したように、半導体素子１１、並びに、電極４４（半導体素子１１の第１面である表面に設けられる電極であり、半導体素子１１に含まれるものとされる）及び電極４３（半導体素子１１の第２面である裏面に設けられる電極であり、半導体素子１１に含まれるものとされる）が形成された半導体ウェーハ５０を準備する。ここで、半導体ウェーハ５０の厚みは、例えば、３００マイクロメートル程度である。

そして、図８（ｂ）に表したように、電極４４の上に凸部８２Ａを形成する。その方法は、図３（ｂ）に関して前述したものと同様にすることができる。

次に、図８（ｃ）に表したように凸部８２Ａを樹脂により埋め込んで第１の封止部７０Ａを形成する。すなわち、半導体ウェーハ５０の表面の側において凸部８２Ａを樹脂（絶縁体）で覆って第１の封止部７０Ａを形成する。この際には、凸部８２Ａが埋没するように、樹脂を厚く形成する。

次に、図８（ｄ）に表したように、半導体ウェーハ５０の裏面側からブレード・ダイシングソーにより切断して、半導体ウェーハ５０を切断し、第１の封止部７０Ａの途中に到る溝８５を形成する。分離溝は、半導体ウェーハ５０の裏面に縦横に設けることができる。

次に、図８（ｅ）に表したように、半導体素子１１を樹脂により埋め込んで第２の封止部７０Ｂを形成する。すなわち、溝８５に樹脂（絶縁体）を充填して第２の封止部７０Ｂを形成する。本具体例では、電極４３が埋没されているが、電極４３の表面が第２の封止部７０Ｂから露出するように第２の封止部７０Ｂを形成しても良い。

次に、図８（ｆ）に表したように、第１の封止部７０Ａの表面を研磨して凸部８２Ａを露出させる。なお、必要に応じて、第２の封止部７０Ｂの表面を研磨して、電極４３を露出させる。

次に、図８（ｇ）に表したように、凸部８２Ａの上に第１のリード８２Ｂを形成し、電極４３の上に第２のリード８３Ｂを形成する。第１のリード８２Ｂ及び第２のリード８３Ｂも、例えば銅のメッキにより形成することができ、そのプロセスは、図３（ｂ）に関して説明した、凸部８２Ａを形成するプロセスと同様とすることができる。

次に、図８（ｈ）に表したように、第１のリード８２Ｂ及び第２のリード８３Ｂの表面に、例えば、ニッケル層と錫層をこの順にメッキしてメッキ層８２Ｃ、８３Ｃを形成する。メッキ層８２Ｃ、８３Ｃの少なくともいずれかは、ニッケル層、錫層、及び、ニッケル層と錫層の積層膜の少なくともいずれかを含むことができる。メッキ層８２Ｃ、８３Ｃの厚みは、例えば、５マイクロメートル以上、１０マイクロメートル以下程度とすることができる。そして、ブレード・ダイシングソーにより分離し、半導体装置が完成する。

なお、本実施形態に係る半導体装置及びその製造方法においても、第１の外部電極８２に凸部８２Ａが設けられ、第２の外部電極８３への凸部の付与が省略されているため、第１の外部電極８２及び第２の外部電極８３の両方に凸部を設ける場合に比べて、製造工程を省略でき、また、部品（凸部）を削減でき、表面と裏面の両方に凸部を設ける場合よりもさらに低コスト化が可能となる。

例えば、第１の外部電極８２及び第２の外部電極８３の両方に凸部を設ける場合においては、例えば、図７に例示したステップＳ２２０とステップＳ２４１との間に、前記半導体ウェーハの裏面に、前記半導体素子に接続された導電体からなる第２の凸部を形成する工程（例えばステップ２３０）を実施し、また、ステップＳ２５１とステップＳ２８０との間（例えばステップＳ２６０とステップＳ２８０との間）に、前記第２の封止部を研磨して前記第２の凸部を露出させる工程（例えばステップＳ２７０）を実施することになる。これに比べて、本実施形態に係る製造方法においては、上記のステップＳ２３０及びステップＳ２７０が省略でき、表面と裏面の両方に凸部を設ける場合よりもさらに低コスト化が可能になる。
このように、本実施形態によれば、工程を省略し、より簡単な工程で半導体装置を製造できる。

（第３の実施の形態）
本実施形態に係る製造方法も、第１の外部電極８２に凸部８２Ａが設けられ、第２の外部電極８３への凸部の付与が省略された構成に適用される、製造工程が省略された高生産性の製造方法である。

図９は、第３実施形態に係る半導体装置の別の製造方法を例示するフローチャート図である。
図９に例示したように、この製造方法は、半導体ウェーハの表面に形成された複数の半導体素子の裏面（前記半導体ウェーハの前記表面とは反対側の面）の側に第２の封止部を形成する工程（ステップＳ３１０）と、前記複数の半導体素子どうしの間において、前記半導体ウェーハの前記表面から前記第２の封止部の途中に到る溝を形成して、前記複数の半導体素子のそれぞれを分離する工程（ステップＳ３２０）と、前記半導体ウェーハの前記表面の側において前記溝に絶縁体を充填し、前記電極を前記絶縁体で覆って第１の封止部を形成する工程（ステップＳ３３０）と、前記第１の封止部に、前記複数の半導体素子のそれぞれの前記表面の側に設けられた前記電極に達する開口を形成する工程（ステップＳ３５０）と、前記裏面に前記第２の外部電極となる第２のリードとなる導電材料層を直接形成して前記第２のリードを形成する工程（ステップＳ３６２）と、前記第１の封止部の前記開口に導電性材料を充填して、前記電極と接続される前記凸部８２Ａを形成する工程と（ステップＳ３７１）と、前記凸部と電気的に接続され、前記第１の外部電極の一部となる第１のリードを形成する工程（ステップＳ３７２）と、前記第１の封止部と前記第２の封止部の少なくともいずれかを切断して、前記第１のリードの形成によって形成された複数の半導体素子どうしを分離する工程（ステップＳ３８０）と、を備える。
なお、上記の各工程は、技術的に可能な範囲で入れ替えが可能であり、また、同時に実施されても良い。

具体的には、以下の方法を採用できる。
図１０（ａ）〜図１０（ｆ）は、第３実施形態に係る半導体装置の製造方法を例示する製造工程図である。
図１１（ａ）〜図１１（ｅ）は、第３実施形態に係る半導体装置の製造方法を例示する製造工程図であり、図１１（ａ）は図１０（ｆ）に続く図である。
まず、図１０（ａ）に表したように、半導体素子１１、並びに、電極４４（半導体素子１１の第１面である表面に設けられる電極）及び電極４３（半導体素子１１の第２面である裏面に設けられる電極）が形成された半導体ウェーハ５０を準備する。すなわち、本製造方法は、複数の半導体素子１１のそれぞれの第２面（裏面）に、複数の半導体素子１１のそれぞれの一部となる電極４３を形成する工程をさらに備えている。本具体例では、この電極４３は、複数の半導体素子１１において連続した層として形成されている。ここで、半導体ウェーハ５０の厚みは、例えば、３００マイクロメートル程度である。そして、本具体例においては、電極４３は、複数の半導体素子１１において繋がった形状で、例えば、パターニングされていないものを用いることができる。

そして、図１０（ｂ）に表したように、半導体ウェーハ５０の裏面側に樹脂層からなる第２の封止部７０Ｂを形成する。この形成には、液状樹脂を用いた成型や、トランスファー成型、圧縮成型、及び、シート状樹脂を用いる方法などを用いることができる。

次に、図１０（ｃ）に表したように、半導体素子１１の間において半導体ウェーハ５０を切断し、第２の封止部７０Ｂの途中に到る溝８５を形成する。すなわち、複数の半導体素子どうしの間において、半導体ウェーハ５０の表面から第２の封止部７０Ｂの途中に到る溝８５を形成して、複数の半導体素子１１のそれぞれを分離する。これにより、半導体素子１１は分離されるが、第２の封止部７０Ｂで固定された状態となる。

次に、図１０（ｄ）に表したように、溝８５及び半導体素子１１の周りに樹脂を埋め込んで第１の封止部７０Ａを形成する。すなわち、半導体ウェーハ５０の表面の側において溝８５に樹脂（絶縁体）を充填して第１の封止部７０Ａを形成する。この際にも、液状樹脂を用いた成型や、トランスファー成型、圧縮成型、及び、シート状樹脂を用いる方法などを用いることができる。

次に、図１０（ｅ）に表したように、第１の封止部７０Ａ及び第２の封止部７０Ｂの表面をそれぞれ研磨して薄くする。この時、電極４４は第１の封止部７０Ａの中に埋め込まれた状態とする。一方、第２の封止部７０Ｂは除去され、その結果、電極４３は、第１の封止部７０Ａから露出される。

次に、図１０（ｆ）に表したように、第１の封止部７０Ａの表面からレーザなどによる孔開け加工を施すことにより、電極４４に至る孔９０を形成する。すなわち、第１の封止部７０Ａに、電極４４（複数の半導体素子１１のそれぞれの表面の側に設けられた電極）に達する孔９０（開口）を形成する。

次に、図１１（ａ）に表したように、電極４４の表面をクリーニングし、銅などのシード層９１を無電解メッキにより形成する。また、シード層９１の形成には、例えばスパッタ法など任意の手法を用いることができる。

次に、図１１（ｂ）に表したように、孔９０の周囲の第１の封止部７０Ａの表面にレジスト９２を形成する。このレジスト９２は、孔９０を覆わず孔９０を露出させるパターン形状を有する。

次に、図１１（ｃ）に表したように、銅などを電解メッキして、第１の外部電極８２及び第２の外部電極８３を形成する。すなわち、第１の外部電極８２に含まれる凸部８２Ａ（孔９０に導電材料が埋め込まれた部分）及び第１のリード８２Ｂ、並びに、第２の外部電極８３となる第２のリード８３Ｂを形成する。

このとき、第１のリード８２Ｂと第２のリード８３Ｂとは同時に形成されることができる。なお、本実施形態はこれに限らず、第１のリード８２Ｂを形成した後に第２のリード８３Ｂを形成しても良く、また、第２のリード８３Ｂを形成した後に第１のリード８２Ｂを形成しても良い。第１のリード８２Ｂと第２のリード８３Ｂとを別々に形成する際には、例えば、導電性材料を塗布する方法や導電シート樹脂を貼り付ける方法を採用することができる。

このように、本具体例では、凸部８２Ａを形成する工程は、開口（孔９０）から露出した電極４４（第１面に設けられた電極）にシード層９１を形成する工程と、開口の周囲の第１の封止部７０Ａの表面にレジストを形成し、レジストを除く領域において、電解メッキ法によりシード層９１の上の開口（孔９０）の内部に導電性材料を充填する工程と、を含むことができる。

そして、第１のリード８２Ｂを形成する工程は、開口（孔９０）の周囲の第１の封止部７０Ａの表面にレジストを形成し、レジストを除く領域に凸部８２Ａと接する導電材料層を電解メッキ法で形成することを含むことができる。

また、本具体例では、複数の半導体素子１１のそれぞれは、複数の半導体素子１１のそれぞれの第２面（裏面）に設けられ、複数の半導体素子１１どうしの間に延在する電極（電極４３）をさらに有している。

そして、本具体例の製造方法は、複数の半導体素子１１のそれぞれの第２面に、複数の半導体素子１１どうしの間に延在する電極（電極４３）を形成する工程をさらに備えることができる。第２のリード８３Ｂを形成する工程は、電極４３（複数の半導体素子１１のそれぞれの第２面に設けられた電極）に接して第２のリード８３Ｂを形成する工程を含んでいる。

この複数の半導体素子１１のそれぞれの第２面に複数の半導体素子１１どうしの間に延在する電極（電極４３）を形成する工程は、図１０（ａ）に表したように、例えば、ステップＳ３１０の前に実施される。また、この複数の半導体素子１１のそれぞれの第２面に複数の半導体素子１１どうしの間に延在する電極（電極４３）を形成する工程は、例えば、第２のリード８３Ｂを形成する工程（ステップＳ３６２）の前の任意の工程で実施されても良く、例えば、第２の封止部７０Ｂが除去されて半導体素子１１の第２面（電極４３が設けられる面）が、第１の封止部７０Ａから露出した後に、実施されることができる。

次に、図１１（ｄ）に表したように、レジスト９２を剥離し、ダイシングシート９４にワークを貼り付けてブレード・ダイシングソーにより切断して、半導体装置に分離する。

その後、図１１（ｅ）に表したように、半導体装置をダイシングシート９４から剥がして、第１の外部電極８２及び第２の外部電極８３の表面にメッキ層８２Ｃ、８３Ｃを形成する。

なお、この場合も、封止部７０の外径は、メッキ層８２Ｃ、８３Ｃの外径より大きくしてもよく、小さくしてもよい。

このように、前記第１の封止部の前記開口に導電性材料を充填して、前記電極と接続される前記凸部８２Ａを形成する工程と（ステップＳ３７１）と、前記凸部８２Ａと電気的に接続され、前記第１の外部電極８２の一部となる第１のリード８２Ｂを形成する工程（ステップＳ３７２）と、は、電解メッキ法のビアフィリングにより形成する方法により、一括して実施することもできる。

なお、上記のビアフィリングにおいては、例えば、孔９０の内部のメッキ液の対流の程度が低い部分で、メッキ層が先に成長するように、電解メッキの条件が設定される。

図１２（ａ）〜図１２（ｆ）は、第３実施形態に係る半導体装置の別の製造方法を例示する製造工程図である。
この方法では、図３（ａ）に例示した半導体ウェーハ５０、すなわち、電極４４（第１面である表面に設けられた電極に相当する）が形成された半導体ウェーハ５０を用いる。

図１２（ａ）に表したように、図４（ａ）と同様に、半導体ウェーハ５０の表面側に溝８５を形成する。例えば、ブレード・ダイシングソーにより幅１５０マイクロメートル程度の溝を半導体ウェーハ５０の表面に縦横に形成することができる。

次に、図１２（ｂ）に表したように、図４（ｂ）と同様に、溝８５を樹脂により埋め込んで、絶縁体となる第１の封止部７０Ａ（封止部７０）を形成する。

次に、図１２（ｃ）に表したように、図１０（ｆ）と同様に、第１の封止部７０Ａの表面から、例えば、レーザなどによる孔開け加工を施すことにより、電極４４に至る孔９０を形成する。すなわち、第１の封止部７０Ａに、電極４４（複数の半導体素子１１のそれぞれの表面の側に設けられた電極）に達する孔９０（開口）を形成する。

次に、図１２（ｄ）に表したように、図１１（ａ）と同様に、電極４４の表面をクリーニングし、銅などのシード層９１を無電解メッキにより形成する。また、シード層９１の形成には、例えばスパッタ法など任意の手法を用いることができる。

次に、図１２（ｅ）に表したように、図１１（ｂ）と同様に、孔９０の周囲の第１の封止部７０Ａの表面にレジスト９２を形成する。このレジスト９２は、孔９０を覆わず孔９０を露出させるパターン形状を有する。

次に、図１２（ｆ）に表したように、図４（ｃ）と同様に、半導体ウェーハ５０の裏面側を溝８５に埋め込まれた第１の封止部７０Ａ（封止部７０）が露出するまで研磨し、薄くする。これにより、半導体ウェーハ５０に形成された半導体素子１１は分離される。なお、半導体ウェーハ５０の裏面側を研磨して半導体素子１１を分離する工程は、図１２（ｂ）に例示した工程の後で図１２（ｆ）に例示した工程の前の任意の段階で実施することができる。

さらに、図１１（ｃ）と同様に、例えば、銅などを電解メッキして、凸部８２Ａ及び第１のリード８２Ｂを形成する。すなわち、第１の外部電極８２を形成する。

そして、第２のリード８３Ｂを形成する。例えば、銅などを電解メッキの方法により、第１のリード８２Ｂと第２のリード８３Ｂとは同時に形成されることができる。このとき、必要に応じて半導体ウェーハ５０の裏面に電極４３を形成し、電極４３の表面に、銅などを電解メッキして、第２のリード８３Ｂが形成される。

また、第２のリード８３Ｂは、半導体ウェーハ５０の裏面の側の全面に設けても良く、この場合には、例えば、第２のリード８３Ｂの形成には、例えば、導電性材料を塗布する方法や導電シート樹脂を貼り付ける方法を採用することができる。

このように、第１のリード８２Ｂと第２のリード８３Ｂとは同時に形成されても良く、また、第１のリード８２Ｂを形成した後に第２のリード８３Ｂを形成しても良く、さらに、第２のリード８３Ｂを形成した後に第１のリード８２Ｂを形成しても良い。第１のリード８２Ｂと第２のリード８３Ｂとを別々に形成する際には、例えば、導電性材料を塗布する方法や導電シート樹脂を貼り付ける方法を採用することができる。

このようにして第１のリード８２Ｂ及び第２のリード８３Ｂを形成した後に、例えば、図１１（ｄ）及び図１１（ｅ）に関して説明した方法により、半導体素子１１を分離し、必要に応じてメッキ層８２Ｃ、８３Ｃを形成して、半導体装置が作製される。

上記のように、本実施形態に係る半導体装置の製造方法は、複数の半導体素子１１が形成された半導体ウェーハ５０の表面の複数の半導体素子１１どうしの間に溝８５を形成する工程と、溝８５に絶縁体を充填し、電極４４を絶縁体で覆って封止部７０（第１の封止部７０Ａ）を形成する工程と、封止部７０に、複数の半導体素子１１のそれぞれの表面の側の第１面の電極４４に達する開口（孔９０）を形成する工程と、封止部７０の開口に導電性材料を充填し、電極４４と接続される凸部８２Ａを形成する工程と、凸部８２Ａと電気的に接続され、第１の外部電極８２の一部となる第１のリード８２Ｂを形成する工程と、半導体ウェーハ５０の表面と対向する裏面を封止部７０が露出するまで研磨して半導体ウェーハ５０を半導体素子１１ごとに分離する工程と、半導体素子１１の裏面に第２の外部電極８３となる第２のリード８３Ｂとなる導電材料層を直接形成して第２のリード８３Ｂを形成する工程と、封止部７０を切断して、第１のリード８２Ｂが接続された複数の半導体素子１１どうしを分離する工程と、を備える。

上記において、凸部８２Ａを形成する工程は、例えば、開口９０の周囲の第１の封止部７０Ａの表面にレジストを形成し、レジストを除く領域において、電解メッキ法により開口９０の内部に導電性材料を充填する工程を含むことができる。また、凸部８２Ａを形成する工程は、開口９０の内部に導電性材料を充填する上記の工程の前に、開口９０から露出した第１面に設けられた電極４４にシード層を形成する工程をさらに含むことができ、開口９０の内部に導電性材料を充填する上記の工程は、電界メッキ法によりシード層の上の開口９０の内部に導電性材料を充填することを含むことができる。

このように、凸部８２Ａを形成する工程及び記第１のリード８２Ｂを形成する工程の少なくともいずれかは、例えば、開口９０の周囲の第１の封止部７０Ａの表面にレジストを形成し、レジストを除く領域において、電解メッキ法によりシード層の上の開口９０の内部に導電性材料を充填する工程を含むことができる。また、第１のリード８２Ｂを形成する工程及び第２のリード８３Ｂを形成する工程の少なくともいずれかには、導電シートを貼り付ける方法を用いても良い。

そして、封止部７０の切断は、封止部７０と共に、第１のリード８２Ｂ及び第２のリード８３Ｂの少なくともいずれかを一括して切断する工程を含むことができる。

図１３（ａ）〜図１３（ｄ）は、第３実施形態に係る半導体装置の別の製造方法を例示する製造工程図である。
これらの図は、図１１（ａ）の工程の後の工程の別の例を示している。

図１３（ａ）に表したように、複数の半導体素子１１のそれぞれの第２面に第２のリード８３Ｂを形成する（ステップＳ３６２）。そして、銅などを電解メッキして、凸部８２Ａを形成する（ステップＳ３７１）。この凸部８２Ａの形成には、例えば導電ペーストなどを印刷やポッティングなどの種々の方法で塗布する方法を用いても良い。なお、ステップＳ３６２とステップＳ３７１の順序は入れ替えても良い。

次に、図１３（ｂ）に表したように、孔９０の周囲の第１の封止部７０Ａの表面にレジスト９２を形成する。このレジスト９２は、孔９０を覆わず孔９０を露出させるパターン形状を有する。

その後、図１３（ｃ）に表したように、レジスト９２に覆われていない凸部８２Ａの上に第１のリード８２Ｂを形成して第１の外部電極８２を形成する（ステップＳ３７２）。

その後、図１３（ｄ）に表したように、レジスト９２を剥離し、例えば図１１（ｄ）に関して説明したのと同様に、半導体素子１１を分離して、半導体装置が完成する。

また、例えば、図１２（ｃ）に関して説明した工程の後に、半導体ウェーハ５０の裏面側を研磨して半導体素子１１を分離し、その後、凸部８２Ａを形成し、第２のリード８３Ｂを形成して、図１３（ａ）に例示した構造を形成し、その後、図１３（ｂ）〜図１３（ｄ）の工程を経て半導体装置を形成することもできる。なお、上記において、凸部８２Ａの形成と、第２のリード８３Ｂの形成と、の順序は入れ替え可能である。また、この場合も、必要に応じて裏面の側の電極４３を技術的に可能な任意の段階で形成しても良い。

図１４（ａ）及び図１４（ｂ）は、第３実施形態に係る半導体装置の別の製造方法を例示する製造工程図である。
これらの図は、図１１（ａ）の工程の後の工程の別の例を示している。

図１４（ａ）に表したように、複数の半導体素子１１のそれぞれの第２面に第２のリード８３Ｂを形成する（ステップＳ３６２）。そして、銅などを電解メッキして、凸部８２Ａ及び第１のリード８２Ｂを形成して第１の外部電極８２を形成する（ステップＳ３７１及びステップＳ３７２）。なお、ステップＳ３６２と、ステップＳ３７１及びステップ３７２の順序は入れ替えても良い。

次に、図１４（ｂ）に表したように、例えば、第１のリード８２Ｂの部分を例えばブレード・ダイシングソーにより分割する。この時、封止部７０（第１の封止部７０Ａ）の少なくとも一部を切断しても良い。

そして、例えば図１１（ｄ）に関して説明したのと同様に、半導体素子１１を分離して、半導体装置が完成する。この方法においては、レジスト９２を使用しない方法であり、工程が簡略化されている。

また、第１のリード８２Ｂの部分を分割することに連続して、封止部７０（第１の封止部７０Ａ）の全部を切断し、半導体素子１１を分離しても良い。この場合には、例えば、第１のリード８２Ｂの部分の分割の前に、ワークにダイシングシート９４を貼り付けた後に、第１のリード８２Ｂと半導体素子１１とを連続して分割する。

また、例えば、図１２（ｃ）に関して説明した工程の後に、半導体ウェーハ５０の裏面側を研磨して半導体素子１１を分離し、その後、凸部８２Ａ及び第１のリード８２Ｂを形成し、第２のリード８３Ｂを形成して、図１４（ａ）に例示した構造を形成することもできる。なお、上記において、凸８２Ａ及び第１のリード８２Ｂの形成と、第２のリード８３Ｂの形成と、の順序は入れ替え可能である。また、この場合も、必要に応じて裏面の側の電極４３を技術的に可能な任意の段階で形成しても良い。

図１５（ａ）及び図１５（ｂ）は、第３実施形態に係る半導体装置の別の製造方法を例示する製造工程図である。
これらの図は、図１１（ａ）の工程の後の工程の別の例を示している。

図１５（ａ）に表したように、例えば、銅などの電解メッキにより、複数の半導体素子１１のそれぞれの第２面に第２のリード８３Ｂを形成し、それと同時に、凸部８２Ａ及び第１のリード８２Ｂを形成して第１の外部電極８２を形成する。この方法においては、第１のリード８２Ｂは、複数の半導体素子１１のそれぞれの表面の側に連続して設けられ、第２のリード８３Ｂは、複数の半導体素子１１のそれぞれの裏面の側に連続して設けられる。

次に、図１５（ｂ）に表したように、例えば、ワークにダイシングシート９４を貼り付けて、第１のリード８２Ｂ、封止部７０（第１の封止部７０Ａ）、及び、第２のリード８３Ｂを一括して、ブレード・ダイシングソーにより分割する。
この方法においては、さらに工程が簡略化される。

また、例えば、図１２（ｃ）に関して説明した工程の後に、半導体ウェーハ５０の裏面側を研磨して半導体素子１１を分離し、その後、凸部８２Ａ及び第１のリード８２Ｂを形成し、第２のリード８３Ｂを形成して、図１５（ａ）に例示した構造を形成することもできる。なお、上記において、凸８２Ａ及び第１のリード８２Ｂの形成と、第２のリード８３Ｂの形成と、の順序は入れ替え可能である。また、この場合も、必要に応じて裏面の側の電極４３を技術的に可能な任意の段階で形成しても良い。

図１６（ａ）〜図１６（ｃ）は、第３実施形態に係る半導体装置の別の製造方法を例示する製造工程図である。
これらの図は、図１１（ａ）の工程の後の工程の別の例を示している。
図１６（ａ）に表したように、例えば、銅などの電解メッキにより、開口（孔９０）の内部に導電性材料を充填して凸部８２Ａを形成する。この凸部８２Ａの形成には、例えば導電ペーストなどを印刷やポッティングなどの種々の方法で塗布する方法を用いても良い。

次に、図１６（ｂ）に表したように、銅などの電解メッキにより、複数の半導体素子１１のそれぞれの第２面に第２のリード８３Ｂを形成し、それと同時に、第１のリード８２Ｂを形成して第１の外部電極８２を形成する。第２のリード８３Ｂの形成及び第１のリード８２Ｂの形成の少なくともいずれかには、例えば、導電シートを貼り付ける方法を採用しても良い。

次に、図１６（ｃ）に表したように、例えば、ワークにダイシングシート９４を貼り付けて、第１のリード８２Ｂ、封止部７０（第１の封止部７０Ａ）、及び、第２のリード８３Ｂを一括して、ブレード・ダイシングソーにより分割する。
この方法も工程が簡略化された方法である。

また、例えば、図１２（ｃ）に関して説明した工程の後に、半導体ウェーハ５０の裏面側を研磨して半導体素子１１を分離し、その後、凸部８２Ａを形成し、図１６（ａ）に例示した構造を形成することもできる。また、この場合も、必要に応じて裏面の側の電極４３を技術的に可能な任意の段階で形成しても良い。

このように、本実施形態に係る半導体装置の製造方法は、種々の変形が可能である。

なお、本実施形態に係る半導体装置及びその製造方法においても、第１の外部電極８２に凸部８２Ａが設けられ、第２の外部電極８３への凸部の付与が省略されているため、第１の外部電極８２及び第２の外部電極８３の両方に凸部を設ける場合に比べて、製造工程を省略でき、また、部品（凸部）を削減でき、表面と裏面の両方に凸部を設けるよりもさらに低コスト化が可能となる。

例えば、第１の外部電極８２及び第２の外部電極８３の両方に凸部を設ける場合においては、例えば、図９に例示したステップＳ３３０とステップＳ３５０との間に、前記第２の封止部に前記半導体素子の前記裏面側の電極に達する開口を形成する工程（例えばステップＳ３４０）を実施し、ステップＳ３５０とステップＳ３６２との間に、前記第２の封止部の前記開口に導電性材料を埋め込んで第２の凸部を形成する工程（例えばステップＳ３６１）を実施することになる。これに比べて、本実施形態に係る製造方法においては、上記のステップＳ３４０及びステップＳ３６１が省略でき、表面と裏面の両方に凸部を設ける場合よりもさらに低コスト化が可能になる。
このように、本実施形態によれば、工程を省略し、より簡単な工程で半導体装置を製造できる。

なお、第２及び第３の実施形態に係る半導体装置の製造方法によれば、例えば、図１に例示した構成の半導体装置（封止部７０の断面が、第１の外部電極８２及び第２の外部電極８３よりも若干大きい）や、図５に例示した構成の半導体装置（封止部７０の側面と、第１の外部電極８２の側面と、第２の外部電極８３の側面と、が実質的に同一平面上にある）など、任意の構成の半導体装置が製造できる。

（第４の実施の形態）
図１７は、第４実施形態に係る別の半導体装置の模式図である。
すなわち、同図は、図１（ｂ）に相当する模式的断面図である。
図１７に表したように、本具体例の半導体装置においては、半導体素子１１の表面に２つの外部電極、すなわち、第１の外部電極８２及び第３の外部電極８４が設けられている。そして、第３の外部電極８４は、半導体素子１１の表面に略平行な第１の主面に対して垂直な方向に突出し、半導体素子１１の表面の電極と接続された凸部８４Ａを有する。なお、同図において、半導体素子１１の電極は省略されている。第３の外部電極８４は、凸部８４Ａと第３のリード８４Ｂとを有し、第３の外部電極８４の表面にはメッキ層８４Ｃが設けられている。

一方、半導体素子１１の裏面には、第２の外部電極８３が設けられ、本具体例では、第２の外部電極８３は凸部を有していない。

このように、本実施形態に係る半導体装置は、互いに対向する第１面（表面に相当する）及び第２面（裏面に相当する）と、第１面に設けられた電極（例えば電極４４）と、を有する半導体素子１１と、半導体素子１１の第１面に対向し、第１面に対して略平行な第１の主面と、第１の主面に対して略垂直な第１の側面と、第１の主面に対して垂直な方向に突出し、第１電極（電極４４）と接続された凸部（凸部８２Ａ）と、を有する第１の外部電極８２（凸部８２Ａ及び第１のリード８２Ｂを含む）と、半導体素子１１の第２面に対向し、第２面に対して略平行な第２の主面と、第２の主面に対して略垂直な第２の側面と、を有する第２の外部電極８３（第２のリード８３Ｂを含む）と、半導体素子１１の第１面に対向し、第１面に対して略平行な第３の主面と、第３の主面に対して略垂直な第３の側面と、第３の主面に対して垂直な方向に突出し、前記第１面に接触する凸部８４Ａと、を有する第３の外部電極８４（凸部８４Ａ及び第３のリード８４Ｂを含む）と、半導体素子１１と、第１の外部電極８２の凸部８２Ａと、第３の外部電極８４の凸部８４Ａと、を覆う絶縁体（封止部７０）と、を備える。そして、第１の側面と、第２の側面と、第３の側面と、がマウント面とされ、半導体素子１１が、第１の外部電極８２及び第３の外部電極８４と、第２の外部電極８３と、の間に配置されている。

なお、半導体素子１１は、第１面に設けられ、上記の電極（電極４４）と離間した電極（図示しない）を有することができる。この場合には、第３の外部電極８４の凸部８４Ａは、上記の電極（電極４４）と離間した上記の電極と接続される。

なお、本具体例では、第２の外部電極８３は凸部を有しておらず、すなわち、第２の外部電極８３は、第２の主面とは反対側の面であり、第２の主面と実質的に同じ大きさの反対面をさらに有する。すなわち、第２の外部電極８３から半導体素子１１に向かう方向に対して垂直な平面で切断したときの第２の外部電極８３の断面形状は、第２の外部電極８３から半導体素子１１に向かう方向に沿って実質的に一定である。

例えば、半導体素子１１はトランジスタであり、第１の外部電極８２は例えばゲート電極であり、第２の外部電極８３はドレイン電極であり、第３の外部電極８４はソース電極である。

このような構成の半導体装置によれば、全体として小型化されると共に、材料コスト及び製造コストを低減できる半導体装置が提供できる。

このような半導体装置は、図２〜図１６に関して説明した製造方法、及び、それを変形した製造方法によって製造することができる。そして、第２の外部電極８３への凸部の付与を省略することで、第１の外部電極８２（及び第３の外部電極８４）と第２の外部電極８３との両方に凸部を設ける場合に比べて、製造工程を省略でき、また、部品（凸部）を削減でき、表面と裏面の両方に凸部を設ける場合よりもさらに低コスト化が可能となる。

ただし、本発明の実施形態はこれに限らず、第２の外部電極８３も凸部を有していても良い。
すなわち、本発明の実施形態において、半導体素子１１の表面と裏面とにそれぞれ設けられる第１の外部電極８２及び第２の外部電極８３の少なくともいずれかが凸部を有していれば良い。そして、半導体素子１１の表面と裏面との少なくともいずれかに設けられた第３の外部電極８４をさらに備えても良い。この第３の外部電極８４は凸部を有しても良いし、凸部を有していなくも良い。そして、第３の外部電極８４は単数でも良く、複数でも良い。

図１８は、本発明の実施形態に係る半導体装置の実装状態を例示する模式的斜視図である。
図１８に表したように、本発明のいずれかの実施形態に係る半導体装置１０ａは、例えば、基板１８の電極パッド１０２の上にマウント（実装）される。この時、第１の外部電極８２の第１の側面と、第２の外部電極８３の第２の側面と、がマウント面とされる。そして、半導体素子１１は、第１の外部電極８２と第２の外部電極８３との間に配置されている。そして、電極パッド１０２と、第１の外部電極８２及び第２の外部電極８３と、は、例えばハンダ１０４によって電気的に接続される。

本発明の実施形態に係る半導体装置においては、パッケージの側面全体に電極が形成されるため、実装性に優れる。そして、ウェーハ一括処理による大量生産が可能であり、さらに、フレームや基板を使用しない製造工程であり、低コスト化が可能となる。さらに、従来のワイヤボンディング構造においては長いワイヤのために困難であった低クランプ電圧化が、実施形態に係る半導体装置においては可能となる。そして、半導体装置が超小型化され、さらに、半導体装置が用いられる電子機器の超小型化も可能となる。

図１９は、本発明の実施形態に係る半導体装置の実装状態の変形を例示する模式的斜視図である。
図１９に表したように、本発明のいずれかの実施形態に係る半導体装置１０ａが、例えば、基板１８の電極パッド１０２の上にマウント（実装）され、さらに、半導体装置１０ａの上に、本発明のいずれか実施形態に係る半導体装置１０ｂがマウントされている。例えば、下側の半導体装置１０ａの第１の外部電極８２と上側の半導体装置１０ｂの第１の外部電極８２とが例えばハンダ１０４によって接続され、例えば下側の半導体装置１０ａの第２の外部電極８３と上側の半導体装置１０ｂの第２の外部電極８３とが例えばハンダ１０４によって接続される。このように、本発明の実施形態に係る半導体装置によれば、半導体装置を積層する実装方法が容易となり、半導体装置が用いられる電子機器のさらなる小型化が可能となる。

図２０は、本発明の実施形態に係る別の半導体装置の実装状態を例示する模式的斜視図である。
図２０に表したように、図１７に例示した半導体装置（半導体装置１０ｃ）が、例えば、基板１８の電極パッド１０２ａ、１０２ｂ及び１０２ｃの上にマウント（実装）される。例えば電極パッド１０２ａ、１０２ｂ及び１０２ｃは、第１の外部電極８２、第２の外部電極８３及び第３の外部電極８４に、例えばハンダ１０４によってそれぞれ接続される。この時も、第１の外部電極８２の第１の側面と、第２の外部電極８３の第２の側面と、がマウント面とされ、半導体素子１１は、第１の外部電極８２と第２の外部電極８３との間に配置される。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置を構成する半導体素子、電極、凸部、リード、メッキ層、絶縁体、封止部、導電シート等、各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。

１０、１０ａ、１０ｂ、１０ｃ…半導体装置、 １１…半導体素子、 ４３、４４…電極、 ５０…半導体ウェーハ、 ７０…封止部（絶縁体）、 ７０Ａ…第１の封止部、 ７０Ｂ…第２の封止部、 ８２…第１の外部電極、 ８２Ａ…凸部、 ８２Ｂ…第１のリード、 ８２Ｃ…メッキ層、 ８３…第２の外部電極、 ８３Ｂ…第２のリード、 ８３Ｃ…メッキ層、 ８４…第３の外部電極、 ８４Ａ…凸部、 ８４Ｂ…第３のリード、 ８４Ｃ…メッキ層、 ８５…分離溝（溝）、 ８６、８８…導電シート、 ９０…孔、 ８７、９４…ダイシングシート、 ９１…シード層、 ９２…レジスト、 １０２、１０２ａ、１０２ｂ、１０２ｃ…電極パッド、 １０４…ハンダ

Claims (6)

1. 互いに対向する第１面及び第２面と、
   前記第１面に設けられた電極と、
   を有する半導体素子と、
   前記半導体素子の前記第１面に対向し、
   前記第１面に対して略平行な第１の主面と、
   前記第１の主面に対して略垂直な第１の側面と、
   前記第１の主面に対して垂直な方向に突出し、前記半導体素子の前記第１面に設けられた電極と接続された凸部と、
   を有する第１の外部電極と、
   前記半導体素子の前記第２面に対向し、
   前記第２面に対して略平行な第２の主面と、
   前記第２の主面に対して略垂直な第２の側面と、
   前記第２の主面とは反対側の面であり、前記第２の主面と実質的に同じ大きさの反対面と、
   を有する第２の外部電極と、
   前記半導体素子と、前記第１の外部電極の前記凸部と、を覆う絶縁体と、
   を有し、前記第１の側面と、前記第２の側面と、がマウント面とされ、前記半導体素子が、前記第１の外部電極と、前記第２の外部電極と、の間に配置される半導体装置の製造方法であって、
   複数の半導体素子が形成された半導体ウェーハの表面の前記複数の半導体素子どうしの間に溝を形成する工程と、
   前記溝に絶縁体を充填し、前記電極を前記絶縁体で覆って封止部を形成する工程と、 前記封止部に、前記複数の半導体素子のそれぞれの前記表面の側の前記第１面の前記電極に達する開口を形成する工程と、
   前記封止部の前記開口に導電性材料を充填して、前記電極と接続される前記凸部を形成する工程と、
   前記凸部と電気的に接続され、前記第１の外部電極の一部となる第１のリードを形成する工程と、
   前記半導体ウェーハの前記表面と対向する裏面を前記封止部が露出するまで研磨して前記半導体ウェーハを前記半導体素子ごとに分離する工程と、
   前記半導体素子の前記裏面に前記第２の外部電極となる第２のリードとなる導電材料層を直接形成して前記第２のリードを形成する工程と、
   前記封止部を切断して、前記第１のリードが接続された複数の半導体素子どうしを分離する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
2. 前記凸部を形成する工程は、
   前記開口の周囲の前記封止部の表面にレジストを形成し、前記レジストを除く領域において、電解メッキ法により前記開口の内部に導電性材料を充填する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記凸部を形成する工程は、前記開口の内部に前記導電性材料を充填する前記工程の前に、前記開口から露出した前記第１面に設けられた前記電極にシード層を形成する工程をさらに含み、
   前記開口の内部に前記導電性材料を充填する前記工程は、前記電界メッキ法により前記シード層の上の前記開口の内部に前記導電性材料を充填することを含むことを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記第１のリードを形成する前記工程は、前記第１のリードをメッキ法により形成する工程を含む、及び、
   前記第２のリードを形成する前記工程は、前記第２のリードをメッキ法により形成する工程を含む、の少なくともいずれかであることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
5. 前記第１のリードを形成する前記工程は、前記半導体素子の前記第１面の側に前記第１のリードとなる導電シートを貼り付ける工程を含む、及び、
   前記第２のリードを形成する前記工程は、前記半導体素子の前記第２面の側に前記第２のリードとなる導電シートを貼り付ける工程を含む、の少なくともいずれかであることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
6. 前記封止部の切断は、前記封止部と共に、前記第１のリード及び前記第２のリードの少なくともいずれかを一括して切断する工程を含むことを特徴とする請求項１〜５のいずれか１つに記載の半導体装置の製造方法。

Images