JP2004014811A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004014811A JP2004014811A JP2002166422A JP2002166422A JP2004014811A JP 2004014811 A JP2004014811 A JP 2004014811A JP 2002166422 A JP2002166422 A JP 2002166422A JP 2002166422 A JP2002166422 A JP 2002166422A JP 2004014811 A JP2004014811 A JP 2004014811A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- conductive substrate
- conductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
【課題】高スループットおよび低コストにてチップサイズ相当まで小形で信頼性の高い半導体装置を製造する。
【解決手段】表面（素子形成面）に素子毎にバンプ１２が形成された半導体ウェハ１０の裏面をＡｕ−Ｓｉ共晶層等を介して磁性材からなる導体基板３０に貼り付けて半導体ウェハ１０のみをチップ１１単位にブレードでダイシングした後、バンプ１２側に覗き窓が開口された非磁性材の導体基板２０を貼り付け、覗き窓から樹脂４０を注入してチップ１１の周囲の空間に充填して固化させた後、導体基板２０および導体基板３０を一括してより薄いブレードでチップ１１の間隙に沿ってダイシングし、非磁性材の電極材２１（アノード）、磁性材の電極材３１（カソード）がチップ１１のバンプ１２と底面にそれぞれ接続され、周囲を樹脂４０で封止された構造のチップサイズの複数のダイオード１００を得る。
【選択図】 図２
【解決手段】表面（素子形成面）に素子毎にバンプ１２が形成された半導体ウェハ１０の裏面をＡｕ−Ｓｉ共晶層等を介して磁性材からなる導体基板３０に貼り付けて半導体ウェハ１０のみをチップ１１単位にブレードでダイシングした後、バンプ１２側に覗き窓が開口された非磁性材の導体基板２０を貼り付け、覗き窓から樹脂４０を注入してチップ１１の周囲の空間に充填して固化させた後、導体基板２０および導体基板３０を一括してより薄いブレードでチップ１１の間隙に沿ってダイシングし、非磁性材の電極材２１（アノード）、磁性材の電極材３１（カソード）がチップ１１のバンプ１２と底面にそれぞれ接続され、周囲を樹脂４０で封止された構造のチップサイズの複数のダイオード１００を得る。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、ダイオード等の半導体装置の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
たとえば、図５の断面図に示されるように、ダイオード等の半導体装置においては、参考技術のレジンパッケージは、片方のフレーム上にペレットを熱圧着でペレットボンディングし、Ａｌ電極にＡｕ線をボンディングし、もう一方のフレームにそのＡｕ線をつなげ、その後、レジンモールドし、フレームを切断して完成する。
【０００３】
【発明が解決しようとする課題】
上述の参考技術のパッケージ構造は、図５に示すように、フレーム構造及びＡｕ線によるボンディングワイヤーを使用することから、パッケージの高さ、大きさを小さくするためには、▲１▼チップを薄くする、▲２▼Ａｕワイヤーのループ高さを低くする、▲３▼フレーム厚さを薄くする、▲４▼フレーム長さを短くする、等の対策が考えられるが、小型化には以下のような理由で限界がある。
【０００４】
すなわち、チップ厚さを薄くするには、ウェハの割れ等で限界がある。Ａｕ線のループ高さを下げるには、Ａｕの硬度で限界がある（Ａｕ線が切れる）。さらには、チップ側、Ａｕ線側にフレームが必要のため、チップサイズまでの小型化は困難である。Ａｕ線によるワイヤーボンディングが必要のためスループットが悪い。
【０００５】
本発明の目的は、高いスループットにて小形で信頼性の高い半導体装置を製造することが可能な半導体装置の製造技術を提供することにある。
【０００６】
本発明の目的は、低コストにて信頼性の高い半導体装置を製造することが可能な半導体装置の製造技術を提供することにある。
【０００７】
本発明の他の目的は、高スループットおよび低コストにてチップサイズレベルまで小形で信頼性の高い半導体装置を製造することが可能な半導体装置の製造技術を提供することにある。
【０００８】
本発明の他の目的は、チップの極性等に応じた整列作業を容易かつ迅速に行うことが可能な半導体装置を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１１】
本発明は、半導体ウェハの第１主面に複数の半導体装置を一括して形成し、個々の半導体装置にバンプ電極を形成する工程と、半導体ウェハの第１主面と表裏をなす第２主面を第１導体基板に貼り付ける工程と、第１導体基板上の半導体ウェハを選択的に個々の半導体装置毎にダイシングする工程と、半導体ウェハの第１主面側のバンプ電極に第２導体基板を貼り付ける工程と、第１導体基板と第２導体基板の間に封止材を注入する工程と、第１導体基板および第２導体基板を半導体装置単位にダイシングする工程と、を含むものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００１３】
図１（ａ）〜（ｅ）は、本発明の一実施の形態である半導体装置の製造方法の一例を工程順に例示した斜視図であり、図２（ａ）〜（ｅ）は、図１（ａ）〜（ｅ）の各々の工程に対応した断面図である。また図３は、本実施の形態の半導体装置の製造方法にて得られた半導体装置の完成状態の構造の一例を示す断面図である。
【００１４】
本実施の形態では、半導体装置の一例としてダイオードを製造する場合について説明する。
【００１５】
まず、図３を参照して、本実施の形態の半導体装置であるダイオード１００の構造の一例について説明する。
【００１６】
本実施の形態のダイオード１００では、チップ１１の電極にバンプ１２を形成し、これをアノード電極として使用する。バンプ１２の材質はＡｕ，Ｎｉ，Ｃｕ等の導体である。
【００１７】
チップ１１の上下を挟み込む形で、バンプ１２の側に非磁性材（たとえばＣｕ系の導体）の電極材２１、チップ１１の底面側に磁性材（たとえばＦｅ系の導体）からなる電極材３１をつけ、側面を樹脂４０（ＰＩＱ：ポリイミド樹脂その他の絶縁樹脂）で覆う構造とする。この非磁性材（Ｃｕ系）の電極材２１、磁性材（Ｆｅ系）からなる電極材３１の各々に半田を付けてアノード電極２１ａ、カソード電極３１ａとする。
【００１８】
バンプ１２をＡｕ又はＣｕとし、アノード電極２１ａ、カソード電極３１ａに非磁性材のＣｕ系、磁性材のＦｅ系をそれぞれ使用することで、Ｆｅ系のカソード電極３１ａに選択的に磁性が発生し、たとえば図４に例示されるように、磁石２００にＦｅ系のカソード電極３１ａを選択的に吸着させることが可能になり、磁石２００による方向揃え及び整列が可能となり、製品切り離し後又は製品実装時の搬送や極性選別、整列等の作業が容易になる。
【００１９】
上述のような構成の本実施の形態のダイオード１００の製造方法の一例を、図１および図２等を参照して説明する。
【００２０】
（１）．ウェハの準備
表面側がアノード、裏面側がカソードとなるように複数のダイオードがフォトリソグラフィ技術等を用いるウェハプロセスにて、所定の配列ピッチにて格子状に一括して配列形成された半導体ウェハ１０において、半導体ウェハ１０の表面（アノード）にバンプ１２を形成し、裏面（カソード）に図示しないＡｕ−Ｓｉ共晶層又はＡｇペースト層を形成する。
【００２１】
（２）．電極形成方法
カソード電極３１ａとなる導体基板３０（Ｆｅ系）に熱を加えながら上述の半導体ウェハ１０の裏面をＡｕ−Ｓｉ共晶層又はＡｇペースト層を介して接着させる（図１（ａ）および図２（ａ））。
【００２２】
その後、ダイシング代ｔ１（刃部の厚さ）のブレード５０にて、導体基板３０上の半導体ウェハ１０のみをスクライブラインにそって格子状に縦横にダイシングして個々のチップ１１に分離する（図１（ｂ）および図２（ｂ））。
【００２３】
次に、覗き窓２０ａの開口された導体基板２０（Ｃｕ系）をＡｇペースト等で半導体ウェハ１０の表面側のバンプ１２に接着させる（図１（ｃ）および図２（ｃ））。
【００２４】
その後、上側の導体基板２０の覗き窓２０ａから流動状態の樹脂４０（ＰＩＱ他）を下側の導体基板３０との間の空間（すなわち、個別に分離されたチップ１１の周囲の空間）に注入（充填）し、チップ１１の周囲を樹脂４０でコーティングする（図１（ｄ）および図２（ｄ））。
【００２５】
最後に、覗き窓２０ａからスクライブラインを確認しながら、チップ１１の配列間隙に沿って、最初のダイシングに用いたブレード５０よりも刃部の厚さの薄い（ダイシング代ｔ２＜ｔ１）ブレード５１で格子状に縦横に導体基板２０および導体基板３０を一緒にダイシングすることで、図３に例示した構造のダイオード１００を得る（図１（ｅ）および図２（ｅ））。このとき、バンプ１２の周囲は樹脂４０で封止された状態となるとともに、チップ１１の周囲（側面）は、ほぼ（ｔ１−ｔ２）／２の厚さの樹脂４０にて封止された状態となる。また、ｔ１とｔ２の値を適宜設定することで、樹脂４０の被覆厚さを随意に設定可能である。
【００２６】
以上説明したように、本実施の形態によれば、小形化の障害となるＡｕ線等のボンディングワイヤを使用せず、電極材２１および電極材３１でチップ１１を挟み込む構造のため、チップサイズ相当までの小型化が可能となる。
【００２７】
また、電極材２１および電極材３１の片方に磁性材を使用することで、最後のダイシングにて個々のダイオード１００にバラバラになった後に磁石２００等で方向揃えが可能であり、製品切り離し後又は製品実装時の搬送や梱包、極性選別、整列等の作業が容易になる。
【００２８】
また、ペレットボンディング、ワイヤボンディング、モールディング等のチップ一個づつの組立が不要でウェハ単位の多数のチップ１１の一括処理のため、量産性に優れる。
【００２９】
また、後工程の組立設備（ペレットボンディング装置、ワイヤボンディング装置、モールド装置等）が不要であり、ダイオード１００の製造コスト低減が可能となる。
【００３０】
とくに、ダイオード、トランジスターなどペレットサイズが小さく、表面および裏面から電極をひきだせる製品に適用した場合に効果が大きい。
【００３１】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３２】
【発明の効果】
高いスループットにて小形で信頼性の高い半導体装置を製造することができる、という効果が得られる。
【００３３】
低コストにて信頼性の高い半導体装置を製造することができる、という効果が得られる。
【００３４】
高スループットおよび低コストにてチップサイズレベルまで小形で信頼性の高い半導体装置を製造することができる、という効果が得られる。
【００３５】
チップの極性等に応じた整列作業を容易かつ迅速に行うことができる、という効果が得られる。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、本発明の一実施の形態である半導体装置の製造方法の一例を工程順に例示した斜視図である。
【図２】（ａ）〜（ｅ）は、図１（ａ）〜（ｅ）の各々の工程に対応した断面図である。
【図３】本発明の一実施の形態である半導体装置の製造方法にて得られた半導体装置の完成状態の構造の一例を示す断面図である。
【図４】本発明の一実施の形態である半導体装置の製造方法にて得られた半導体装置の整列工程の一例を示す概念図である。
【図５】本発明の参考技術のダイオードの構造を示す断面図である。
【符号の説明】
１０ 半導体ウェハ
１１ チップ
１２ バンプ
２０ 導体基板（第２導体基板）
２０ａ 覗き窓
２１ 電極材
２１ａ アノード電極
３０ 導体基板（第１導体基板）
３１ 電極材
３１ａ カソード電極
４０ 樹脂（封止材）
５０ ブレード
５１ ブレード
１００ ダイオード（半導体装置）
２００ 磁石
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、ダイオード等の半導体装置の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
たとえば、図５の断面図に示されるように、ダイオード等の半導体装置においては、参考技術のレジンパッケージは、片方のフレーム上にペレットを熱圧着でペレットボンディングし、Ａｌ電極にＡｕ線をボンディングし、もう一方のフレームにそのＡｕ線をつなげ、その後、レジンモールドし、フレームを切断して完成する。
【０００３】
【発明が解決しようとする課題】
上述の参考技術のパッケージ構造は、図５に示すように、フレーム構造及びＡｕ線によるボンディングワイヤーを使用することから、パッケージの高さ、大きさを小さくするためには、▲１▼チップを薄くする、▲２▼Ａｕワイヤーのループ高さを低くする、▲３▼フレーム厚さを薄くする、▲４▼フレーム長さを短くする、等の対策が考えられるが、小型化には以下のような理由で限界がある。
【０００４】
すなわち、チップ厚さを薄くするには、ウェハの割れ等で限界がある。Ａｕ線のループ高さを下げるには、Ａｕの硬度で限界がある（Ａｕ線が切れる）。さらには、チップ側、Ａｕ線側にフレームが必要のため、チップサイズまでの小型化は困難である。Ａｕ線によるワイヤーボンディングが必要のためスループットが悪い。
【０００５】
本発明の目的は、高いスループットにて小形で信頼性の高い半導体装置を製造することが可能な半導体装置の製造技術を提供することにある。
【０００６】
本発明の目的は、低コストにて信頼性の高い半導体装置を製造することが可能な半導体装置の製造技術を提供することにある。
【０００７】
本発明の他の目的は、高スループットおよび低コストにてチップサイズレベルまで小形で信頼性の高い半導体装置を製造することが可能な半導体装置の製造技術を提供することにある。
【０００８】
本発明の他の目的は、チップの極性等に応じた整列作業を容易かつ迅速に行うことが可能な半導体装置を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１１】
本発明は、半導体ウェハの第１主面に複数の半導体装置を一括して形成し、個々の半導体装置にバンプ電極を形成する工程と、半導体ウェハの第１主面と表裏をなす第２主面を第１導体基板に貼り付ける工程と、第１導体基板上の半導体ウェハを選択的に個々の半導体装置毎にダイシングする工程と、半導体ウェハの第１主面側のバンプ電極に第２導体基板を貼り付ける工程と、第１導体基板と第２導体基板の間に封止材を注入する工程と、第１導体基板および第２導体基板を半導体装置単位にダイシングする工程と、を含むものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００１３】
図１（ａ）〜（ｅ）は、本発明の一実施の形態である半導体装置の製造方法の一例を工程順に例示した斜視図であり、図２（ａ）〜（ｅ）は、図１（ａ）〜（ｅ）の各々の工程に対応した断面図である。また図３は、本実施の形態の半導体装置の製造方法にて得られた半導体装置の完成状態の構造の一例を示す断面図である。
【００１４】
本実施の形態では、半導体装置の一例としてダイオードを製造する場合について説明する。
【００１５】
まず、図３を参照して、本実施の形態の半導体装置であるダイオード１００の構造の一例について説明する。
【００１６】
本実施の形態のダイオード１００では、チップ１１の電極にバンプ１２を形成し、これをアノード電極として使用する。バンプ１２の材質はＡｕ，Ｎｉ，Ｃｕ等の導体である。
【００１７】
チップ１１の上下を挟み込む形で、バンプ１２の側に非磁性材（たとえばＣｕ系の導体）の電極材２１、チップ１１の底面側に磁性材（たとえばＦｅ系の導体）からなる電極材３１をつけ、側面を樹脂４０（ＰＩＱ：ポリイミド樹脂その他の絶縁樹脂）で覆う構造とする。この非磁性材（Ｃｕ系）の電極材２１、磁性材（Ｆｅ系）からなる電極材３１の各々に半田を付けてアノード電極２１ａ、カソード電極３１ａとする。
【００１８】
バンプ１２をＡｕ又はＣｕとし、アノード電極２１ａ、カソード電極３１ａに非磁性材のＣｕ系、磁性材のＦｅ系をそれぞれ使用することで、Ｆｅ系のカソード電極３１ａに選択的に磁性が発生し、たとえば図４に例示されるように、磁石２００にＦｅ系のカソード電極３１ａを選択的に吸着させることが可能になり、磁石２００による方向揃え及び整列が可能となり、製品切り離し後又は製品実装時の搬送や極性選別、整列等の作業が容易になる。
【００１９】
上述のような構成の本実施の形態のダイオード１００の製造方法の一例を、図１および図２等を参照して説明する。
【００２０】
（１）．ウェハの準備
表面側がアノード、裏面側がカソードとなるように複数のダイオードがフォトリソグラフィ技術等を用いるウェハプロセスにて、所定の配列ピッチにて格子状に一括して配列形成された半導体ウェハ１０において、半導体ウェハ１０の表面（アノード）にバンプ１２を形成し、裏面（カソード）に図示しないＡｕ−Ｓｉ共晶層又はＡｇペースト層を形成する。
【００２１】
（２）．電極形成方法
カソード電極３１ａとなる導体基板３０（Ｆｅ系）に熱を加えながら上述の半導体ウェハ１０の裏面をＡｕ−Ｓｉ共晶層又はＡｇペースト層を介して接着させる（図１（ａ）および図２（ａ））。
【００２２】
その後、ダイシング代ｔ１（刃部の厚さ）のブレード５０にて、導体基板３０上の半導体ウェハ１０のみをスクライブラインにそって格子状に縦横にダイシングして個々のチップ１１に分離する（図１（ｂ）および図２（ｂ））。
【００２３】
次に、覗き窓２０ａの開口された導体基板２０（Ｃｕ系）をＡｇペースト等で半導体ウェハ１０の表面側のバンプ１２に接着させる（図１（ｃ）および図２（ｃ））。
【００２４】
その後、上側の導体基板２０の覗き窓２０ａから流動状態の樹脂４０（ＰＩＱ他）を下側の導体基板３０との間の空間（すなわち、個別に分離されたチップ１１の周囲の空間）に注入（充填）し、チップ１１の周囲を樹脂４０でコーティングする（図１（ｄ）および図２（ｄ））。
【００２５】
最後に、覗き窓２０ａからスクライブラインを確認しながら、チップ１１の配列間隙に沿って、最初のダイシングに用いたブレード５０よりも刃部の厚さの薄い（ダイシング代ｔ２＜ｔ１）ブレード５１で格子状に縦横に導体基板２０および導体基板３０を一緒にダイシングすることで、図３に例示した構造のダイオード１００を得る（図１（ｅ）および図２（ｅ））。このとき、バンプ１２の周囲は樹脂４０で封止された状態となるとともに、チップ１１の周囲（側面）は、ほぼ（ｔ１−ｔ２）／２の厚さの樹脂４０にて封止された状態となる。また、ｔ１とｔ２の値を適宜設定することで、樹脂４０の被覆厚さを随意に設定可能である。
【００２６】
以上説明したように、本実施の形態によれば、小形化の障害となるＡｕ線等のボンディングワイヤを使用せず、電極材２１および電極材３１でチップ１１を挟み込む構造のため、チップサイズ相当までの小型化が可能となる。
【００２７】
また、電極材２１および電極材３１の片方に磁性材を使用することで、最後のダイシングにて個々のダイオード１００にバラバラになった後に磁石２００等で方向揃えが可能であり、製品切り離し後又は製品実装時の搬送や梱包、極性選別、整列等の作業が容易になる。
【００２８】
また、ペレットボンディング、ワイヤボンディング、モールディング等のチップ一個づつの組立が不要でウェハ単位の多数のチップ１１の一括処理のため、量産性に優れる。
【００２９】
また、後工程の組立設備（ペレットボンディング装置、ワイヤボンディング装置、モールド装置等）が不要であり、ダイオード１００の製造コスト低減が可能となる。
【００３０】
とくに、ダイオード、トランジスターなどペレットサイズが小さく、表面および裏面から電極をひきだせる製品に適用した場合に効果が大きい。
【００３１】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３２】
【発明の効果】
高いスループットにて小形で信頼性の高い半導体装置を製造することができる、という効果が得られる。
【００３３】
低コストにて信頼性の高い半導体装置を製造することができる、という効果が得られる。
【００３４】
高スループットおよび低コストにてチップサイズレベルまで小形で信頼性の高い半導体装置を製造することができる、という効果が得られる。
【００３５】
チップの極性等に応じた整列作業を容易かつ迅速に行うことができる、という効果が得られる。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、本発明の一実施の形態である半導体装置の製造方法の一例を工程順に例示した斜視図である。
【図２】（ａ）〜（ｅ）は、図１（ａ）〜（ｅ）の各々の工程に対応した断面図である。
【図３】本発明の一実施の形態である半導体装置の製造方法にて得られた半導体装置の完成状態の構造の一例を示す断面図である。
【図４】本発明の一実施の形態である半導体装置の製造方法にて得られた半導体装置の整列工程の一例を示す概念図である。
【図５】本発明の参考技術のダイオードの構造を示す断面図である。
【符号の説明】
１０ 半導体ウェハ
１１ チップ
１２ バンプ
２０ 導体基板（第２導体基板）
２０ａ 覗き窓
２１ 電極材
２１ａ アノード電極
３０ 導体基板（第１導体基板）
３１ 電極材
３１ａ カソード電極
４０ 樹脂（封止材）
５０ ブレード
５１ ブレード
１００ ダイオード（半導体装置）
２００ 磁石
Claims (5)
- 半導体ウェハの第１主面に複数の半導体装置を一括して形成し、個々の前記半導体装置にバンプ電極を形成する工程と、
前記半導体ウェハの前記第１主面と表裏をなす第２主面を第１導体基板に貼り付ける工程と、
前記第１導体基板上の前記半導体ウェハを選択的に個々の前記半導体装置毎にダイシングする工程と、
前記半導体ウェハの前記第１主面側の前記バンプ電極に第２導体基板を貼り付ける工程と、
前記第１導体基板と前記第２導体基板の間に封止材を注入する工程と、
前記第１導体基板および前記第２導体基板を前記半導体装置単位にダイシングする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、前記第１導体基板および前記第２導体基板の一方は磁性材であり他方は非磁性材からなることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記半導体ウェハを前記半導体装置単位にダイシングする第１ダイシング代の幅寸法は、前記第１導体基板および前記第２導体基板を前記半導体装置単位にダイシングする際の第２ダイシング代の幅寸法よりも広いことを特徴とする半導体装置の製造方法。
- 請求項１，２または３記載の半導体装置の製造方法において、前記半導体装置は外部接続端子としてアノードおよびカソードを有するダイオードであり、前記第１導体基板または前記第２導体基板を前記アノードまたは前記カソードとして用いることを特徴とする半導体装置の製造方法。
- 請求項４記載の半導体装置の製造方法において、前記第１導体基板および前記第２導体基板の一方が磁性材で他方が非磁性材であることを利用して、磁力による極性選別を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002166422A JP2004014811A (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002166422A JP2004014811A (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014811A true JP2004014811A (ja) | 2004-01-15 |
| JP2004014811A5 JP2004014811A5 (ja) | 2005-07-07 |
Family
ID=30433968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002166422A Pending JP2004014811A (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004014811A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011155082A (ja) * | 2010-01-26 | 2011-08-11 | Toshiba Corp | 半導体装置の製造方法 |
| DE102007025950B4 (de) * | 2006-06-05 | 2012-08-30 | Denso Corporation | Halbleitervorrichtung und ihr Herstellungsverfahren |
| CN103779303A (zh) * | 2012-10-18 | 2014-05-07 | 英飞凌科技股份有限公司 | 凸点式封装及其形成方法 |
-
2002
- 2002-06-07 JP JP2002166422A patent/JP2004014811A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007025950B4 (de) * | 2006-06-05 | 2012-08-30 | Denso Corporation | Halbleitervorrichtung und ihr Herstellungsverfahren |
| US8309434B2 (en) | 2006-06-05 | 2012-11-13 | Denso Corporation | Method for manufacturing semiconductor device including semiconductor elements with electrode formed thereon |
| JP2011155082A (ja) * | 2010-01-26 | 2011-08-11 | Toshiba Corp | 半導体装置の製造方法 |
| CN103779303A (zh) * | 2012-10-18 | 2014-05-07 | 英飞凌科技股份有限公司 | 凸点式封装及其形成方法 |
| DE102013111540B4 (de) | 2012-10-18 | 2020-01-16 | Infineon Technologies Ag | Höckergehäuse und Verfahren zu seiner Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553745B2 (en) | Integrated circuit package, panel and methods of manufacturing the same | |
| US7671451B2 (en) | Semiconductor package having double layer leadframe | |
| US7413925B2 (en) | Method for fabricating semiconductor package | |
| US7560302B2 (en) | Semiconductor device fabricating method | |
| TWI437683B (zh) | 具有穿透本體之傳導通孔的已封裝的積體電路裝置及其製造方法 | |
| US7144800B2 (en) | Multichip packages with exposed dice | |
| US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| JP4595265B2 (ja) | 半導体装置の製造方法 | |
| TWI727261B (zh) | 製造堆疊封裝式半導體封裝的方法 | |
| TWI578412B (zh) | 重構的插入式半導體封裝件 | |
| TW201626473A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
| CN217035634U (zh) | 芯片封装结构及芯片结构 | |
| JP2011061073A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| US20090203171A1 (en) | Semiconductor device fabricating method | |
| US8101470B2 (en) | Foil based semiconductor package | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US11721654B2 (en) | Ultra-thin multichip power devices | |
| US9373609B2 (en) | Bump package and methods of formation thereof | |
| JP2002110856A (ja) | 半導体装置の製造方法 | |
| JP2004014811A (ja) | 半導体装置の製造方法 | |
| US20170125293A1 (en) | Substrate array for packaging integrated circuits | |
| JP2003060117A (ja) | 半導体装置の製造方法 | |
| JP2004063515A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041102 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080902 |