DE102013111540B4 - Höckergehäuse und Verfahren zu seiner Herstellung - Google Patents

Höckergehäuse und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102013111540B4
DE102013111540B4 DE102013111540.3A DE102013111540A DE102013111540B4 DE 102013111540 B4 DE102013111540 B4 DE 102013111540B4 DE 102013111540 A DE102013111540 A DE 102013111540A DE 102013111540 B4 DE102013111540 B4 DE 102013111540B4
Authority
DE
Germany
Prior art keywords
bump
solder layer
bumps
frame
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102013111540.3A
Other languages
English (en)
Other versions
DE102013111540A1 (de
Inventor
Kok Chai Goh
Thiam Huat Lim
Meng-Tong Ong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013111540A1 publication Critical patent/DE102013111540A1/de
Application granted granted Critical
Publication of DE102013111540B4 publication Critical patent/DE102013111540B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1112—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2712—Applying permanent coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2782—Applying permanent coating, e.g. in-situ coating
    • H01L2224/27826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/28105—Layer connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. layer connectors on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2916—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2956—Disposition
    • H01L2224/29562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/2957—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/296—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H01L2224/30505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92133—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92135—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]

Abstract

Halbleitergehäuse, welches Folgendes umfasst:einen ersten Halbleiterchip (50) mit einer ersten Kontaktstelle (310) auf einer ersten Hauptfläche,einen ersten Höcker (110), der auf der ersten Kontaktstelle (310) angeordnet ist, undeine erste Lötschicht (120), die auf Seitenwänden des ersten Höckers (110) angeordnet ist,einen zweiten Höcker (210), der auf einer zweiten Kontaktstelle (320) des ersten Halbleiterchips (50) angeordnet ist, wobei die zweite Kontaktstelle (320) auf einer zweiten Hauptfläche entgegengesetzt zur ersten Hauptfläche angeordnet ist, undeine zweite Lötschicht (220), die auf Seitenwänden des zweiten Höckers (210) angeordnet ist;wobei der erste Höcker (110) ein ferromagnetisches Material (130) aufweist und wobei der zweite Höcker (210) ein nicht magnetisches Material (230) aufweist.

Description

  • Die vorliegende Erfindung betrifft allgemein das Verpacken von Halbleitern und insbesondere ein Höckergehäuse und Verfahren zu seiner Herstellung.
  • Halbleitervorrichtungen werden in vielen elektronischen und anderen Anwendungen verwendet. Halbleitervorrichtungen können integrierte Schaltungen umfassen, die auf Halbleiterwafern gebildet werden. Alternativ können Halbleitervorrichtungen als monolithische Vorrichtungen, beispielsweise diskrete Vorrichtungen, gebildet werden. Halbleitervorrichtungen werden durch Aufbringen vieler Typen von Dünnfilmen aus einem Material über den Halbleiterwafern, Strukturieren der Dünnfilme aus dem Material, Dotieren selektiver Gebiete der Halbleiterwafer usw. auf Halbleiterwafern gebildet.
  • In einem herkömmlichen Halbleiterherstellungsprozess wird eine große Anzahl von Halbleitervorrichtungen in einem einzigen Wafer hergestellt. Nach Abschluss von Herstellungsprozessen auf der Vorrichtungsebene und der Zwischenverbindungsebene werden die Halbleitervorrichtungen auf dem Wafer getrennt. Beispielsweise kann der Wafer vereinzelt werden. Während der Vereinzelung wird der Wafer mechanisch und/oder chemisch behandelt, und die Halbleitervorrichtungen werden physikalisch getrennt, um individuelle Einzelchips zu bilden. Die individuellen Einzelchips werden dann gemäß Gehäusespezifikationen verpackt. Beispiele von Gehäuseentwürfen umfassen dünne kleine zuleitungslose Gehäuse, eingebettete Kugelgitteranordnungsgehäuse auf der Waferebene und andere.
  • Aus Dokument JP H01 - 201 930 A dem Dokument JP H07 - 66 208 A und dem Dokument US 3 986 255 A ist jeweils ein Halbleitergehäuse bekannt, aufweisend: einen ersten Halbleiterchip mit einer ersten Kontaktstelle auf einer ersten Hauptfläche und einen ersten Höcker, der auf der ersten Kontaktstelle angeordnet ist. Der erste Höcker weist eine erste Lötschicht auf.
  • Aus Dokument US 2010 / 0 233 856 A1 und Dokument US 2011 / 0 186 982 A1 ist jeweils ein Halbleiterelement bekannt, das eine erste Kontaktstelle auf einer ersten Seite und eine zweite Kontaktstelle auf einer der ersten Seite gegenüberliegenden zweiten Seite aufweist, wobei auf der ersten Kontaktstelle und der zweiten Kontaktstelle jeweils ein Höcker angeordnet ist.
  • Aus dem Dokument JP 2004 - 14 811 A ist ein Wafer bekannt, welcher erste Kontaktstellen auf einer ersten Seiter und zweite Kontaktstelle auf einer der ersten Seite gegenüberliegenden zweiten Seite aufweist, wobei magnetischen Anschlüsse auf der ersten Kontaktstelle angeordnet sind und nicht magnetischen Anschlüsse der auf der zweiten Kontaktstelle angeordnet sind.
  • Diese und andere Probleme werden im Allgemeinen gelöst oder umgangen, und technische Vorteile werden im Allgemeinen durch der Erläuterung dienende Ausführungsformen der vorliegenden Erfindung erreicht.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Halbleitergehäuse einen Halbleiterchip mit einer Kontaktstelle auf einer Hauptfläche, einen Höcker (auch bezeichnet als Bump), der auf der Kontaktstelle angeordnet ist, und eine Lötschicht, die auf Seitenwänden des Höckers angeordnet ist, einen zweiten Höcker, der auf einer zweiten Kontaktstelle des ersten Halbleiterchips angeordnet ist, wobei die zweite Kontaktstelle auf einer zweiten Hauptfläche entgegengesetzt zur ersten Hauptfläche angeordnet ist, und eine zweite Lötschicht, die auf Seitenwänden des zweiten Höckers angeordnet ist; wobei der erste Höcker ein ferromagnetisches Material aufweist und wobei der zweite Höcker ein nicht magnetisches Material aufweist.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Bilden eines Halbleitergehäuses das Bilden mehrerer Chips in einem Substrat, wobei das Substrat mehrere erste Kontakte auf einer ersten Hauptfläche und mehrere zweite Kontakte auf einer zweiten Hauptfläche aufweist, das Bereitstellen eines ersten Höckerrahmens, der mehrere erste Höcker umfasst, wobei die mehreren ersten Höcker ferromagnetische Materialien aufweisen, und wobei eine ersten Lötschicht über allen vier Seitenwänden der mehreren ersten Höcker angeordnet ist, das Anbringen des ersten Höckerrahmens an der ersten Hauptfläche des Substrats, das Bereitstellen eines zweiten Höckerrahmens, der mehrere zweite Höcker umfasst, wobei die mehreren zweiten Höcker nicht magnetische Materialien aufweisen, und wobei eine zweite Lötschicht auf den Seitenwänden des zweiten Höckers angeordnet ist, und das Anbringen des zweiten Höckerrahmens an der zweiten Hauptfläche des Substrats.. Das Substrat wird zur Bildung individueller Einheiten vereinzelt.
  • In einer Ausgestaltung kann die erste Lötschicht auf allen vier Seitenwänden und einer oberen Fläche des ersten Höckers angeordnet sein. In noch einer Ausgestaltung kann wobei das ferromagnetische Material Nickel, Kobalt, Chrom und/oder Eisen umfassen. In noch einer Ausgestaltung kann die erste Lötschicht Gold, Silber, Platin, Zinn, Nickel, Zinn-Blei und/oder Zinklegierungen umfassen. In noch einer Ausgestaltung kann der erste Halbleiterchip einen diskreten vertikalen Transistor umfassen. In noch einer Ausgestaltung kann das Gehäuse ferner eine Verkapselung umfassen, die um den ersten Halbleiterchip herum angeordnet ist. In noch einer Ausgestaltung kann das nicht magnetische Material Kupfer, Silber und/oder Gold umfassen. In noch einer Ausgestaltung kann das Gehäuse ferner umfassen: eine Verkapselung, die um den ersten Halbleiterchip angeordnet ist, und einen zweiten Halbleiterchip, der in der Verkapselung in der Nähe des ersten Halbleiterchips angeordnet ist, wobei der zweite Halbleiterchip eine dritte Kontaktstelle auf der ersten Hauptfläche und eine vierte Kontaktstelle auf der zweiten Hauptfläche umfasst. In noch einer Ausgestaltung kann das Gehäuse ferner umfassen: einen dritten Höcker, der auf der dritten Kontaktstelle angeordnet ist, eine dritte Lötschicht, die auf Seitenwänden des dritten Höckers angeordnet ist, einen vierten Höcker, der auf der vierten Kontaktstelle angeordnet ist, und eine vierte Lötschicht, die auf Seitenwänden des vierten Höckers angeordnet ist. In noch einer Ausgestaltung kann die dritte Lötschicht auf allen vier Seitenwänden und einer oberen Fläche des dritten Höckers angeordnet sein und die vierte Lötschicht kann auf allen vier Seitenwänden und einer oberen Fläche des vierten Höckers angeordnet sein.
  • In einer Ausgestaltung kann das Anbringen des ersten Höckerrahmens an der ersten Hauptfläche des Substrats umfassen: Bilden einer Lötverbindung zwischen den mehreren ersten Höckern und den mehreren ersten Kontakten auf der ersten Hauptfläche. In noch einer Ausgestaltung kann das Vereinzeln des Substrats das Nassätzen des Substrats umfassen. In noch einer Ausgestaltung kann das Verfahren ferner das Anbringen der individuellen Einheiten an einem Band unter Verwendung einer magnetischen Zuführvorrichtung umfassen.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Bilden eines Halbleitergehäuses bereitgestellt, welches folgende Schritte umfasst: Bilden eines rekonstituierten Wafers, der mehrere Chips umfasst, wobei der rekonstituierte Wafer mehrere erste Kontakte auf einer ersten Hauptfläche und mehrere zweite Kontakte auf einer zweiten Hauptfläche aufweist, Bereitstellen eines ersten Höckerrahmens, welcher mehrere erste Höcker umfasst, wobei eine ersten Lötschicht über allen vier Seitenwänden der mehreren ersten Höcker angeordnet ist, Bereitstellen eines zweiten Höckerrahmens, welcher mehrere zweite Höcker umfasst, wobei eine zweite Lötschicht auf Seitenwänden des zweiten Höckers angeordnet ist, Anbringen des ersten Höckerrahmens an der ersten Hauptfläche des rekonstituierten Wafers, Anbringen des zweiten Höckerrahmens an der zweiten Hauptfläche des rekonstituierten Wafers und Vereinzeln des rekonstituierten Wafers zum Bilden individueller Einheiten.
  • In einer Ausgestaltung können die mehreren ersten Höcker ferromagnetische Materialien umfassen und die mehreren zweiten Höcker können nicht magnetische Materialien umfassen. In noch einer Ausgestaltung kann das Anbringen des ersten 1Höckerrahmens an der ersten Hauptfläche des rekonstituierten Wafers umfassen: Bilden einer Lötverbindung zwischen den mehreren ersten Höckern und den mehreren ersten Kontakten auf der ersten Hauptfläche.
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Zusammenhang mit der anliegenden Zeichnung Bezug genommen. Es zeigen:
    • 1, welche die 1A - 1C umfasst, ein Halbleitergehäuse gemäß einer Ausführungsform der Erfindung, wobei 1A eine Schnittansicht zeigt und die 1B und IC Schnitt-Draufsichten zeigen,
    • 2, welche die 2A - 2D umfasst, die Bildung eines ersten Höckerrahmens gemäß einer Ausführungsform der Erfindung,
    • 3, welche die 3A - 3D umfasst, die Bildung eines zweiten Höckerrahmens gemäß einer Ausführungsform der Erfindung,
    • 4 eine Halbleitervorrichtung nach der Herstellung gemäß Ausführungsformen der Erfindung,
    • 5 einen Positionierungsprozess während der Herstellung des Halbleitergehäuses gemäß einer Ausführungsform der Erfindung,
    • 6 eine Schnittansicht eines Halbleitergehäuses während der Anbringung der Höcker am Substrat gemäß Ausführungsformen der Erfindung,
    • 7 eine Schnittansicht eines Halbleitergehäuses nach dem Entfernen der Bandschicht von den Höckerrahmen gemäß Ausführungsformen der Erfindung,
    • 8 eine Schnittansicht eines Halbleitergehäuses nach der Vereinzelung gemäß Ausführungsformen der Erfindung,
    • 9 mehrere Halbleiterchips, die über einem Band und einer Rolle verpackt werden, gemäß einer Ausführungsform der Erfindung,
    • 10 eine Schnittansicht einer Halbleitervorrichtung nach dem Bilden eines rekonstituierten Wafers, der mehrere Chips umfasst, gemäß einer alternativen Ausführungsform der vorliegenden Erfindung,
    • 11 eine Schnittansicht einer Halbleitervorrichtung nach dem Anbringen eines ersten Höckerrahmens und eines zweiten Höckerrahmens am rekonstituierten Wafer gemäß einer alternativen Ausführungsform der vorliegenden Erfindung,
    • 12 eine Schnittansicht einer Halbleitervorrichtung nach dem Vereinzeln des rekonstituierten Wafers mit den angebrachten Höckerrahmen gemäß einer alternativen Ausführungsform der vorliegenden Erfindung,
    • 13 ein Halbleitergehäuse, bei dem die Höcker die Umverteilungsschicht nicht vollständig bedecken, gemäß einer weiteren alternativen Ausführungsform der vorliegenden Erfindung,
    • 14 eine weitere alternative Ausführungsform, wobei jedes Halbleitergehäuse einen in ein isolierendes Material eingebetteten Einzelchip umfasst, und
    • 15 eine weitere alternative Ausführungsform, wobei die Höcker Nuten aufweisen, um die Lötverbindungsfläche zu verbessern.
  • Entsprechende Zahlen und Symbole in den verschiedenen Figuren betreffen im Allgemeinen entsprechende Teile, sofern nichts anderes angegeben wird. Die Figuren sind gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu veranschaulichen, und sie sind nicht notwendigerweise maßstabsgerecht gezeichnet.
  • DETAILLIERTE BESCHREIBUNG DER ERLÄUTERUNG DIENENDER AUSFÜHRUNGSFORMEN
  • Die Herstellung und Verwendung verschiedener Ausführungsformen werden nachstehend detailliert erörtert. Es ist jedoch zu verstehen, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielzahl spezifischer Zusammenhänge verwirklicht werden können. Die spezifischen erörterten Ausführungsformen sollen lediglich spezifische Arten zur Herstellung und Verwendung der Erfindung erläutern und den Schutzumfang der Erfindung nicht einschränken.
  • Eine strukturelle Ausführungsform der vorliegenden Erfindung wird unter Verwendung von 1 beschrieben. Weitere strukturelle Ausführungsformen werden unter Verwendung der 12 - 15 beschrieben. Ein Verfahren zum Bilden einer Halbleitervorrichtung wird unter Verwendung der 2 - 9 beschrieben. Alternative Ausführungsformen zum Bilden der Halbleitervorrichtung werden unter Verwendung der 10 - 12, 13, 14 und 15 beschrieben.
  • 1, welche die 1A - 1C umfasst, zeigt ein Halbleitergehäuse gemäß einer Ausführungsform der Erfindung. 1A zeigt eine Schnittansicht, und die 1B und 1C zeigen Schnitt-Draufsichten.
  • Mit Bezug auf 1A sei bemerkt, dass ein Halbleiterchip 50 eine erste Kontaktstelle 310 auf einer ersten Hauptfläche und eine zweite Kontaktstelle 320 auf einer entgegengesetzten zweiten Hauptfläche umfasst. Der Halbleiterchip 50 kann gemäß einer oder mehreren Ausführungsformen einen diskreten Halbleiterchip umfassen. Alternativ kann der Halbleiterchip 50 gemäß einigen Ausführungsformen einen integrierten Schaltungschip umfassen. Gemäß einer oder mehreren Ausführungsformen kann der Halbleiterchip 50 eine diskrete Vorrichtung in der Art einer Diode, eines Transistors, eines Thyristors, eines Kondensators, eines Induktors und anderer umfassen. Gemäß verschiedenen Ausführungsformen kann der Halbleiterchip 50 eine Leistungshalbleitervorrichtung umfassen, die gemäß einer Ausführungsform eine diskrete Vorrichtung sein kann. Gemäß einer Ausführungsform kann der Halbleiterchip 50 eine Vorrichtung mit zwei Anschlüssen in der Art einer PIN-Diode oder einer Schottky-Diode umfassen. Gemäß einer oder mehreren Ausführungsformen ist der Halbleiterchip 50 eine Vorrichtung mit drei Anschlüssen in der Art eines Leistungs-Metall-Isolator-Halbleiter-Feldeffekttransistors (MISFET), eines Sperrschicht-Feldeffekttransistors (JFET), eines Bipolar-Feldeffekttransistors (BJT), eines Bipolartransistors mit isoliertem Gate (IGBT) oder eines Thyristors.
  • Die erste Kontaktstelle 310 und die zweite Kontaktstelle 320 können Kontaktflecke umfassen, die dafür ausgelegt sind, Lötkontakte mit dem Halbleiterchip 50 zu bilden. Ein erster Höcker 110 ist über der ersten Kontaktstelle 310 des Halbleiterchips 50 angeordnet, während ein zweiter Höcker 210 über der zweiten Kontaktstelle 320 angeordnet ist. Der erste Höcker 110 und der zweite Höcker 210 können gemäß verschiedenen Ausführungsformen die gleiche Querschnittsabmessung aufweisen wie der Halbleiterchip 50. Alternativ können der erste Höcker 110 und der zweite Höcker 210 eine Querschnittsabmessung aufweisen, die kleiner ist als die Querschnittsabmessung des Halbleiterchips 50, jedoch größer als die entsprechende erste Kontaktstelle 310 oder die zweite Kontaktstelle 320.
  • Wie in den 1A und 1B dargestellt ist, umfasst der erste Höcker 110 ein erstes Höckermaterial 130 und eine erste Lötschicht 120, die um das erste Höckermaterial 130 angeordnet ist. Gemäß einer oder mehreren Ausführungsformen ist die erste Lötschicht 120 auf allen vier Seitenwänden des ersten Höckermaterials 130 angeordnet. Ferner kann die erste Lötschicht 120 gemäß einigen Ausführungsformen auf einer oberen Fläche des ersten Höckermaterials 130 angeordnet sein, so dass alle fünf Flächen des ersten Höckers 110 durch die erste Lötschicht 120 bedeckt sind.
  • Ähnlich umfasst der zweite Höcker 210 ein zweites Höckermaterial 230 mit einer zweiten Lötschicht 220, die über dem zweiten Höckermaterial 230 angeordnet ist. Die zweite Lötschicht 220 kann alle vier Seitenwände des zweiten Höckermaterials 230 bedecken. Ähnlich der ersten Lötschicht 120 kann die zweite Lötschicht 220 alle fünf Flächen des zweiten Höckermaterials 230 bedecken.
  • Wie in den 1B und 1C dargestellt ist, können gemäß einer Ausführungsform die erste Kontaktstelle 310 und die zweite Kontaktstelle 320 eine kreisförmige oder ovale Form aufweisen. Gemäß einer anderen Ausführungsform können die erste Kontaktstelle 310 und die zweite Kontaktstelle 320 eine quadratische oder rechteckige Form aufweisen. Gemäß alternativen Ausführungsformen können die erste Kontaktstelle 310 und die zweite Kontaktstelle 320 andere geeignete Formen aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das erste Höckermaterial 130 ein vom zweiten Höckermaterial 230 verschiedenes Material umfassen. Gemäß verschiedenen Ausführungsformen umfasst das erste Höckermaterial 130 ein ferromagnetisches Material, während das zweite Höckermaterial 230 ein nicht ferromagnetisches Material oder ein nicht magnetisches Material umfasst. Alternativ umfasst das erste Höckermaterial 130 ein nicht ferromagnetisches Material oder ein nicht magnetisches Material, während das zweite Höckermaterial 230 ein ferromagnetisches Material umfasst. Gemäß einer oder mehreren Ausführungsformen umfasst das ferromagnetische Material des ersten Höckermaterials 130 (oder des zweiten Höckermaterials 230) Nickel. Gemäß alternativen Ausführungsformen umfasst das ferromagnetische Material Eisen, Chrom, Kobalt und andere. Die ferromagnetischen Materialien und die anderen Materialien, die in den verschiedenen Ausführungsformen der vorliegenden Erfindung offenbart werden, können reine Metalle, Legierungen und Verbindungen sein. Reine Metalle, wie reines Kupfer, können gemäß verschiedenen Ausführungsformen Spurenverunreinigungen aufweisen.
  • Gemäß verschiedenen Ausführungsformen umfasst die erste Lötschicht 120 ein Material, das ein lötbares Material bildet oder alternativ mit einem Lot bondet. Daher kann die erste Lötschicht 120 ein Lötverbindung mit einem Lot bilden und beispielsweise an einer Leiterplatte angebracht werden. Gemäß einer oder mehreren Ausführungsformen umfasst die erste Lötschicht 120 ein Material, das mit dem ersten Höckermaterial 130 zur Bildung eines lötfähigen Materials gemischt werden kann. Ähnlich kann die zweite Lötschicht 220 ein Material umfassen, das ein lötbares Material bildet. Gemäß verschiedenen Ausführungsformen können die erste Lötschicht 120 und die zweite Lötschicht 220 Gold, Silber, Platin und andere umfassen. Gemäß verschiedenen Ausführungsformen können die erste Lötschicht 120 und die zweite Lötschicht 220 Zinn (Sn), Zinn-Blei (SnPb), Nickel und Legierungen, wie Zinnlegierungen, Zinklegierungen und andere, umfassen.
  • Ausführungsformen der vorliegenden Erfindung können viele Vorteile herkömmlicher Gehäuseentwürfe haben. Beispielsweise können Ausführungsformen der vorliegenden Erfindung eine automatische optische Inspektion ermöglichen, weil die unter Verwendung von Ausführungsformen der Erfindung gebildeten Lötverbindungen von außen sichtbar sind.
  • Ausführungsformen der Erfindung verbessern den Lötverbindungsbereich durch Bereitstellen von fünf Flächen (mindestens vier) für das Verbinden. Ferner sind alle Flächen lötbar, wodurch jegliche Anforderung beseitigt wird, die Chips in einer bestimmten Richtung auszurichten. Ferner bieten Ausführungsformen der vorliegenden Erfindung eine große Flexibilität, indem sie Flexibilität beim Auswählen der Lötmaterialien (beispielsweise des Materials der ersten Lötschicht 120 und von anderen) ermöglichen.
  • Ausführungsformen der Erfindung bieten die Möglichkeit, die Polarität des Kontaktflecks durch die Verwendung einer Farbcodierung zu identifizieren. Beispielsweise kann die Farbe der ersten Lötschicht 120 von der Farbe der zweiten Lötschicht 220 verschieden sein. Gemäß einer Ausführungsform kann die erste Lötschicht 120 eine goldene Farbe durch die Verwendung von Gold haben, während die zweite Lötschicht 220 eine Silberfarbe durch die Verwendung von Silber haben kann.
  • Ausführungsformen der Erfindung ermöglichen infolge der selektiven Verwendung ferromagnetischer Materialien auf einer Seite die Handhabung von unverpackten Chips. Zusätzlich legen Ausführungsformen der Erfindung keine Grenzen für das Skalieren auf. Daher können Gehäuse, die viel kleiner sind als aktuelle Entwürfe, ohne eine erhebliche Änderung der Kostenstruktur gebildet werden.
  • Die 2 - 9 zeigen eine Halbleitervorrichtung während verschiedener Herstellungsstufen gemäß Ausführungsformen der Erfindung.
  • Gemäß verschiedenen Ausführungsformen können drei getrennte Komponenten, beispielsweise in parallelen oder in verschiedenen Einrichtungen, hergestellt werden. Zwei individuelle Höckerrahmen und ein Substrat, welches den Halbleiterchip umfasst, können hergestellt werden. Alternativ können die Höckerrahmen direkt über der Vorderseite und der Rückseite des Substrats aufgebracht werden.
  • 2, welche die 2A - 2D umfasst, zeigt die Bildung eines ersten Höckerrahmens gemäß einer Ausführungsform der Erfindung. 3, welche die 3A - 3D umfasst, zeigt die Bildung eines zweiten Höckerrahmens gemäß einer Ausführungsform der Erfindung.
  • Mit Bezug auf die 2A und 3A kann ein erstes Höckermaterial 130 über einem ersten Träger 10 angeordnet werden, und es kann ähnlich ein zweites Höckermaterial 230 über einem zweiten Träger 20 angeordnet werden. Als nächstes sei mit Bezug auf 2B bemerkt, dass das erste Höckermaterial 130 strukturiert werden kann, um erste Höcker 110 zu bilden. Gemäß einer Ausführungsform kann das erste Höckermaterial 130 durch Nassätzen nach einem lithographischen Prozess strukturiert werden. Alternativ können andere Techniken verwendet werden, um die strukturierte Höckerrahmenstruktur zu bilden. Ähnlich kann das zweite Höckermaterial 230 strukturiert werden, um zweite Höcker 210 zu bilden (3B).
  • Mit Bezug auf 2C sei bemerkt, dass die erste Lötschicht 120 über dem ersten Höckermaterial 130 gebildet wird. Gemäß einer oder mehreren Ausführungsformen wird die erste Lötschicht 120 aufgalvanisiert. Gemäß alternativen Ausführungsformen kann die erste Lötschicht 120 unter Verwendung anderer Techniken aufgebracht werden, wobei die erste Lötschicht 120 beispielsweise gemäß einer Ausführungsform auf das erste Höckermaterial 130 gesputtert werden kann. Ähnlich wird die zweite Lötschicht 220 über dem zweiten Höckermaterial 230 gebildet (3C).
  • Wie als nächstes in 2D dargestellt ist, wird der erste Höckerrahmen 105 vom ersten Träger 10 entfernt und auf einem ersten Band 100 angeordnet. Insbesondere wird der erste Höckerrahmen 105 umgedreht, so dass das erste Höckermaterial 130 vom ersten Band 100 weg zeigt. Ähnlich wird der zweite Höckerrahmen 205 vom zweiten Träger 20 entfernt und auf einem zweiten Band 200 angeordnet.
  • 4 zeigt eine Halbleitervorrichtung nach der Herstellung gemäß Ausführungsformen der Erfindung.
  • 4 kann ein Wafer nach Abschluss aller Verarbeitungen gemäß einer oder mehreren Ausführungsformen sein. Wie in 4 dargestellt ist, wird ein Substrat 300 gebildet, das mehrere Kontakte umfasst. Das Substrat 300 umfasst mehrere Halbleiterchips 50, wie in der Schnittansicht aus 4 dargestellt ist. Das Substrat 300 umfasst eine erste Hauptfläche mit mehreren ersten Kontaktstellen 310 und eine entgegengesetzte zweite Hauptfläche mit mehreren zweiten Kontaktstellen 320.
  • 5 zeigt einen Positionierungsprozess während der Herstellung des Halbleitergehäuses gemäß einer Ausführungsform der Erfindung.
  • Der erste Höckerrahmen 105 wird invertiert, so dass das erste Höckermaterial 130 der ersten Hauptfläche des Substrats 300 zugewandt ist. Insbesondere ist jede der mehreren ersten Kontaktstellen 310 einem ersten Höcker 110 des ersten Höckerrahmens 105 zugewandt. Ähnlich ist jede der mehreren zweiten Kontaktstellen 320 einem zweiten Höcker 210 des zweiten Höckerrahmens 205 zugewandt.
  • 6 zeigt eine Schnittansicht eines Halbleitergehäuses während der Anbringung der Höcker am Substrat gemäß Ausführungsformen der Erfindung.
  • Mit Bezug auf 6 sei bemerkt, dass die ersten Höcker 110 an einer oberen Fläche 301 des Substrats 300 angebracht werden, während die zweiten Höcker 210 an einer unteren Fläche 302 des Substrats 300 angebracht werden. Gemäß verschiedenen Ausführungsformen werden die ersten Höcker 110 durch die Anwendung von Druck und/oder Wärme am Substrat 300 angebracht. Beispielsweise kann das erste Band 100 komprimiert werden, um den Druck an der Grenzfläche zwischen dem ersten Höckermaterial 130 und den ersten Kontaktstellen 310 zu erhöhen. Die ersten Kontaktstellen 310 und das erste Höckermaterial 130 umfassen gemäß verschiedenen Ausführungsformen ein lötbares Material. Beispielsweise kann das Material der ersten Kontaktstellen 310 gemäß einer oder mehreren Ausführungsformen mit dem ersten Höckermaterial 130 kombiniert werden, um eine eutektische Festlösung zu bilden.
  • Ähnlich können gemäß einer anderen Ausführungsform das Material der zweiten Kontaktstellen 320 und das zweite Höckermaterial 230 kombiniert werden, um eine andere eutektische Festlösung zu bilden. Daher können das Substrat 300 und die ersten Höcker 110 erwärmt werden, um eine Lötverbindung zwischen den ersten Höckern 110 und den ersten Kontaktstellen 310 zu bilden. Gemäß verschiedenen Ausführungsformen können das Substrat 300 und der erste Höckerrahmen 105 auf über 100 °C erwärmt werden. Gemäß alternativen Ausführungsformen können das Substrat 300 und der erste Höckerrahmen 105 auf etwa 100 °C bis etwa 400 °C erwärmt werden. Gemäß weiteren alternativen Ausführungsformen können das Substrat 300 und der erste Höckerrahmen 105 auf etwa 250 °C bis etwa 350 °C erwärmt werden. Gemäß weiteren alternativen Ausführungsformen können das Substrat 300 und der erste Höckerrahmen 105, beispielsweise in einem Silbersinterprozess, auf etwa 150 °C bis etwa 250 °C erwärmt werden. Alternativ kann gemäß einigen Ausführungsformen ein Ultraschallverbindungsprozess verwendet werden, wobei ein Reibungsbonden verwendet werden kann.
  • Ähnlich werden die zweiten Höcker 210 durch das Anwenden von Druck und/oder Wärme am Substrat 300 angebracht. Beispielsweise kann das zweite Band 200 komprimiert werden, um den Druck an der Grenzfläche zwischen dem zweiten Höckermaterial 230 und den zweiten Kontaktstellen 320 zu erhöhen. Ferner können das Substrat 300 und die zweiten Höcker 210, beispielsweise wie vorstehend mit Bezug auf das Verbinden des ersten Höckerrahmens 105 beschrieben, erwärmt werden, um eine Lötverbindung zwischen den zweiten Höckern 210 und den zweiten Kontaktstellen 320 zu bilden. Gemäß verschiedenen Ausführungsformen kann Druck gleichzeitig auf das erste Band 100 und das zweite Band 200 ausgeübt werden.
  • Gemäß verschiedenen Ausführungsformen können der erste Höckerrahmen 105, das Substrat 300 und der zweite Höckerrahmen 205 gleichzeitig aneinander gebondet werden. Gemäß alternativen Ausführungsformen können der erste Höckerrahmen 105, das Substrat 300 und der zweite Höckerrahmen 205 sequenziell gebondet werden.
  • 7 zeigt eine Schnittansicht eines Halbleitergehäuses nach dem Entfernen der Bandschicht von den Höckerrahmen gemäß Ausführungsformen der Erfindung.
  • Mit Bezug auf 7 sei bemerkt, dass die erste Bandschicht 100 und die zweite Bandschicht 200 entfernt werden. Auf diese Weise werden die erste Lötschicht 120 und die zweite Lötschicht 220 auf den oberen Flächen des ersten Höckers 110 und des zweiten Höckers 210 freigelegt.
  • 8 zeigt eine Schnittansicht eines Halbleitergehäuses nach der Vereinzelung gemäß Ausführungsformen der Erfindung.
  • Das Substrat 300 kann durch die Vereinzelungskanäle vereinzelt werden, welche durch die unterbrochenen Linien dargestellt sind. Vor dem Vereinzeln kann das Substrat 300 mit den Halbleitergehäusen gemäß einer oder mehreren Ausführungsformen auf einer Folie angeordnet werden. Alternativ können die Halbleitergehäuse nach dem Vereinzeln auf einer Folie angeordnet werden, wie in 9 beschrieben ist. Gemäß einer Ausführungsform kann die Vereinzelung mechanisch, beispielsweise unter Verwendung eines Schleifrads, ausgeführt werden. Gemäß einer alternativen Ausführungsform kann die Vereinzelung chemisch, beispielsweise unter Verwendung eines anisotropen Ätzprozesses, ausgeführt werden. Gemäß einer weiteren Ausführungsform kann die Vereinzelung unter Verwendung eines Laserprozesses ausgeführt werden. Gemäß verschiedenen Ausführungsformen kann die Vereinzelung unter Verwendung einer Kombination eines mechanischen, eines chemischen und/oder eines Laserprozesses ausgeführt werden. Der erste Höcker 110 und der zweite Höcker 210 verhalten sich als Ätzmaske, welche das darunter liegende Substrat 300 schützt. Auf diese Weise werden nach der Vereinzelung Chips 50 erzeugt, die auch als unverpackte Chips bezeichnet werden, wenn sie in loser Form vorliegen. Die unverpackten Chips 50 können, falls sie erzeugt wurden, anschließend auf verschiedene Arten verpackt werden. Alternativ können die individuellen Chips 50 an dem Band angebracht bleiben, auf dem sie verarbeitet werden.
  • 9 zeigt mehrere Halbleiterchips, die über einem Band und einer Rolle verpackt werden, gemäß einer Ausführungsform der Erfindung.
  • Die vereinzelten Chips 50 können in einen Sortierer in der Art eines Vibrationsschöpfer-Behandlers eingegeben werden. Herkömmlich kann der Vibrationsschöpfer-Behandler weitere Tests ausführen (typischerweise Grundfunktionalitätstests) und die Chips 50 sequenziell an einem Band anbringen.
  • Herkömmlich werden die getrennten Chips einzeln gegriffen und getestet, und die guten (nicht fehlerhaften) Einheiten werden während des Verpackens auf ein Trägerband (oder ein anderes geeignetes Substrat) gesetzt. Allerdings ist ein solcher Prozess zeitaufwendig und kann zum Engpass für die Gesamtproduktion werden.
  • Vorteilhaft kann der Sortierer unter Verwendung von Ausführungsformen der vorliegenden Erfindung wegen der Unterschiede der magnetischen Eigenschaften des ersten Höckers 110 und des zweiten Höckers 210 leicht die Oberseite und die Unterseite des Chips 50 unterscheiden. Ähnlich können gemäß einer anderen Ausführungsform die optischen Unterschiede zwischen dem ersten Höcker 110 und dem zweiten Höcker 210 verwendet werden, um die verschiedenen Kontakte des Chips 50 zu unterscheiden. Demgemäß werden die Chips 50 mit Bezug auf 9 über einer Band- und Rollenschicht 400 angeordnet.
  • Gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung kann das Testen vorteilhaft als ein Stapelprozess ausgeführt werden. Falls der Chip 50 vor dem Vereinzeln auf einer Vereinzelungsfolie angeordnet wird, kann das Stapeltesten direkt ausgeführt werden. Alternativ kann das Testen gemäß einer Ausführungsform unter Verwendung eines Stapelprozesses ausgeführt werden, nachdem die Chips 50 am Band angebracht wurden. Mit anderen Worten kann gemäß verschiedenen Ausführungsformen ein Wafertestprozess verwendet werden, statt jeden Chip 50 sequenziell zu testen.
  • Gemäß verschiedenen Ausführungsformen werden die Chips 50 so angeordnet, dass alle ersten Höcker 110 nach oben weisen. Gemäß einer alternativen Ausführungsform können die Chips 50 so angeordnet werden, dass alle zweiten Höcker 210 von der Band- und Rollenschicht 400 fort nach oben weisen. Gemäß verschiedenen Ausführungsformen kann die Anordnung der Chips 50 unter Verwendung eines magnetischen Sortierprozesses erleichtert werden. Gemäß verschiedenen Ausführungsformen sind entweder alle ersten Höcker 110 oder alle zweiten Höcker 210 magnetisch. Gemäß einer Ausführungsform können alle ersten Höcker 110 durch die Verwendung der magnetischen Eigenschaft des ersten Höckers 110 in einer Richtung orientiert werden. Daher kann ein magnetischer Sortierer die Chips 50 unter Verwendung des magnetischen Höckers anheben.
  • Die 10 - 13 zeigen Schnittansichten einer Halbleitervorrichtung während verschiedener Herstellungsstufen gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • Ausführungsformen der vorliegenden Erfindung können auch auf Halbleitergehäuse angewendet werden, die mehr als einen Halbleiterchip umfassen.
  • 10 zeigt eine Schnittansicht einer Halbleitervorrichtung nach der Bildung eines rekonstituierten Wafers mit mehreren Chips gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • Mit Bezug auf 10 sei bemerkt, dass ein rekonstituierter Wafer 500, der einen ersten Chip 51, einen zweiten Chip 52 und einen dritten Chip 53 umfasst, gebildet wird. Gemäß verschiedenen Ausführungsformen können der erste Chip 51, der zweite Chip 52 und der dritte Chip 53 unterschiedliche oder gleiche Chiptypen sein und in verschiedenen Prozessen und Einrichtungen hergestellt werden. Beispielsweise können gemäß einer Ausführungsform der erste Chip 51 und der dritte Chip 53 diskrete Leistungshalbleiterchips umfassen, während der zweite Chip 52 einen integrierten Schaltungschip umfassen kann. Gemäß anderen Ausführungsformen umfassen der erste Chip 51, der zweite Chip 52 und der dritte Chip 53 diskrete vertikale Halbleiterchips. Der erste Chip 51, der zweite Chip 52 und der dritte Chip 53 sind in eine Verkapselung 510 eingekapselt, um den rekonstituierten Wafer 500 zu bilden. Gemäß verschiedenen Ausführungsformen sind innerhalb der Verkapselung 510 mehrere erste Chips 51, mehrere zweite Chips 52 und mehrere dritte Chips 53 ausgebildet.
  • 11 zeigt eine Schnittansicht einer Halbleitervorrichtung nach dem Anbringen eines ersten Höckerrahmens und eines zweiten Höckerrahmens am rekonstituierten Wafer gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • Gemäß einer oder mehreren Ausführungsformen können vorderseitige und rückseitige Umverteilungsschichten über und unter dem rekonstituierten Wafer 500 gebildet werden. Eine erste Umverteilungsschicht 505 wird über dem rekonstituierten Wafer 500 gebildet. Die ersten Kontaktstellen 310 können durch erste Umverteilungsmetallleitungen 520 gekoppelt werden. Beispielsweise kann ein Kontaktfleck der ersten Kontaktstellen 310 am ersten Chip 51 mit einem anderen Kontaktfleck der ersten Kontaktstellen 310 am zweiten Chip 52 gekoppelt werden. Ähnlich werden die zweiten Kontaktstellen 320 auf der entgegengesetzten Seite des rekonstituierten Wafers 500 durch zweite Umverteilungsmetallleitungen 540 in der zweiten Umverteilungsschicht 515 gekoppelt.
  • Wie zuvor mit Bezug auf 6 beschrieben wurde, wird der erste Höckerrahmen 105 an den ersten Kontaktstellen 310 angebracht, während ein zweiter Höckerrahmen 205 an den zweiten Kontaktstellen 320 angebracht wird. Die ersten Höcker 110 können gemäß verschiedenen Ausführungsformen durch eine Lötverbindung an den ersten Kontaktstellen 310 angebracht werden. Ähnlich können die zweiten Höcker 210 durch eine Lötverbindung an den zweiten Kontaktstellen 320 angebracht werden. Der erste Höckerrahmen 105 und der zweite Höckerrahmen 205 können unter Verwendung von Druck und/oder Wärmeenergie angebracht werden, wie zuvor beschrieben wurde.
  • Femer können die ersten Höcker 110 an mehr als eine der ersten Kontaktstellen 310 gelötet werden. Beispielsweise kann als eine Folge ein Kontaktfleck auf dem ersten Chip 51 durch einen gemeinsamen ersten Höcker 110 mit einem Kontaktfleck auf dem zweiten Chip 52 gekoppelt werden. Ähnlich kann ein Kontaktfleck auf dem dritten Chip 53 mit einem Kontaktfleck auf dem zweiten Chip 52 gekoppelt werden. Demgemäß können der zweite Chip 52 und der dritte Chip 53 durch einen anderen gemeinsamen ersten Höcker 110 gekoppelt werden. Ähnlich können die zweiten Höcker 210 an mehr als eine der zweiten Kontaktstellen 320 gelötet werden.
  • Gemäß verschiedenen Ausführungsformen gewährleistet eine korrekte Positionierung des ersten Höckerrahmens 105 (des zweiten Höckerrahmens 205) über dem rekonstituierten Wafer 500 vorteilhaft die geeignete Positionierung der ersten Höcker 110 (der zweiten Höcker 210).
  • 12 zeigt eine Schnittansicht einer Halbleitervorrichtung nach dem Vereinzeln des rekonstituierten Wafers mit den angebrachten Höckerrahmen gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • Der rekonstituierte Wafer 500 wird vereinzelt, um ein Halbleitergehäuse zu bilden, das mehrere Chips umfasst. Gemäß verschiedenen Ausführungsformen kann die Vereinzelung unter Verwendung einer Kombination mechanischer, chemischer und/oder Laserprozesse ausgeführt werden. Wie gemäß früheren Ausführungsformen können die ersten Höcker 110 und die zweiten Höcker 210 eine Ätzmaske für den Vereinzelungsprozess bereitstellen, falls er unter Verwendung eines Nassätzens ausgeführt wird. Alternativ kann der rekonstituierte Wafer 500 gemäß einigen Ausführungsformen mechanisch vereinzelt werden. Gemäß weiteren Ausführungsformen kann der rekonstituierte Wafer 500 unter Verwendung eines Laserprozesses in der Art eines Kohlendioxidlaserprozesses oder gemäß einigen Ausführungsformen sogar eines verborgenen Laserprozesses vereinzelt werden.
  • 13 zeigt eine weitere alternative Ausführungsform, bei der die Höcker die Umverteilungsschicht nicht vollständig bedecken.
  • Gemäß dieser Ausführungsform kann der erste Höcker 110 nicht sowohl die erste Kontaktstelle 310 auf dem ersten Chip 51 als auch die erste Kontaktstelle 310 auf dem zweiten Chip 52 bedecken. Vielmehr sind diese Kontaktstellen durch die erste Umverteilungsschicht 505 gekoppelt, welche erste Umverteilungsmetallleitungen 520 aufweist. Ähnlich sind die zweiten Kontaktstellen 320 auf der entgegengesetzten Seite des rekonstituierten Wafers 500 durch zweite Umverteilungsmetallleitungen 540 in der zweiten Umverteilungsschicht 515 gekoppelt.
  • 14 zeigt eine weitere alternative Ausführungsform, gemäß der jedes Halbleitergehäuse anders als die vorstehend mit Bezug auf die 10 - 12 beschriebenen Ausführungsformen einen Einzelchip aufweist. Demgemäß ist der Chip 50 in 14 durch die Verkapselung 510 eingekapselt, während der erste Höcker 110 und der zweite Höcker 210 über und unter dem eingekapselten Chip 50 gebildet sind.
  • 15 zeigt eine weitere alternative Ausführungsform, gemäß der die Höcker Nuten aufweisen, um die Lötverbindungsfläche zu verbessern.
  • Gemäß verschiedenen Ausführungsformen können der erste Höcker 110 und der zweite Höcker 210 Muster in der Art der ersten Nuten 125 oder einer zweiten Nut 225 aufweisen. Gemäß verschiedenen Ausführungsformen können die Nuten oder Muster auf dem ersten Höckermaterial 130 oder dem zweiten Höckermaterial 230 infolge der konformen Natur des für das Aufbringen dieser Lötschichten verwendeten Galvanisierprozesses auf die erste Lötschicht 120 oder die zweite Lötschicht 220 übertragen werden. Diese Muster können verwendet werden, um die Oberfläche des ersten Höckers 110 und/oder des zweiten Höckers 210 zu vergrößern. Als Folge kann das Halbleitergehäuse mit einer besseren Haftung infolge der größeren Lötverbindungsfläche auf eine Leiterplatte gelötet werden.

Claims (15)

  1. Halbleitergehäuse, welches Folgendes umfasst: einen ersten Halbleiterchip (50) mit einer ersten Kontaktstelle (310) auf einer ersten Hauptfläche, einen ersten Höcker (110), der auf der ersten Kontaktstelle (310) angeordnet ist, und eine erste Lötschicht (120), die auf Seitenwänden des ersten Höckers (110) angeordnet ist, einen zweiten Höcker (210), der auf einer zweiten Kontaktstelle (320) des ersten Halbleiterchips (50) angeordnet ist, wobei die zweite Kontaktstelle (320) auf einer zweiten Hauptfläche entgegengesetzt zur ersten Hauptfläche angeordnet ist, und eine zweite Lötschicht (220), die auf Seitenwänden des zweiten Höckers (210) angeordnet ist; wobei der erste Höcker (110) ein ferromagnetisches Material (130) aufweist und wobei der zweite Höcker (210) ein nicht magnetisches Material (230) aufweist.
  2. Gehäuse nach Anspruch 1, wobei die erste Lötschicht (120) auf allen vier Seitenwänden und einer oberen Fläche des ersten Höckers (110) angeordnet ist, und wobei die zweite Lötschicht (220) auf allen vier Seitenwänden und einer oberen Fläche des zweiten Höckers (210) angeordnet ist.
  3. Gehäuse nach Anspruch 1 oder 2, wobei das ferromagnetische Material (130) des ersten Höckers (110) Nickel, Kobalt, Chrom und/oder Eisen umfasst.
  4. Gehäuse nach einem der Ansprüche 1 bis 3, wobei die erste Lötschicht (120) Gold, Silber, Platin, Zinn, Nickel, Zinn-Blei und/oder Zinklegierungen umfasst.
  5. Gehäuse nach einem der Ansprüche 1 bis 4, wobei der erste Halbleiterchip (50) einen diskreten vertikalen Transistor umfasst.
  6. Gehäuse nach einem der Ansprüche 1 bis 5, welches ferner eine Verkapselung umfasst, die um den ersten Halbleiterchip (50) herum angeordnet ist.
  7. Gehäuse nach einem der Ansprüche 1 bis 6, wobei das nicht magnetische Material (230) des zweiten Höckers (210) Kupfer, Silber und/oder Gold umfasst.
  8. Gehäuse nach einem der Ansprüche 6 oder 7, welches ferner umfasst: die Verkapselung, die um den ersten Halbleiterchip (50) angeordnet ist, und einen zweiten Halbleiterchip, der in der Verkapselung in der Nähe des ersten Halbleiterchips (50) angeordnet ist, wobei der zweite Halbleiterchip eine dritte Kontaktstelle auf der ersten Hauptfläche und eine vierte Kontaktstelle auf der zweiten Hauptfläche umfasst.
  9. Gehäuse nach Anspruch 8, welches ferner umfasst: einen dritten Höcker, der auf der dritten Kontaktstelle angeordnet ist, eine dritte Lötschicht, die auf Seitenwänden des dritten Höckers angeordnet ist, einen vierten Höcker, der auf der vierten Kontaktstelle angeordnet ist, und eine vierte Lötschicht, die auf Seitenwänden des vierten Höckers angeordnet ist wobei vorzugsweise die dritte Lötschicht auf allen vier Seitenwänden und einer oberen Fläche des dritten Höckers angeordnet ist und wobei die vierte Lötschicht auf allen vier Seitenwänden und einer oberen Fläche des vierten Höckers angeordnet ist.
  10. Verfahren zur Bildung eines Halbleitergehäuses, wobei das Verfahren folgende Schritte umfasst: Bilden mehrerer Chips (50) in einem Substrat, wobei das Substrat mehrere erste Kontakte auf einer ersten Hauptfläche und mehrere zweite Kontakte auf einer zweiten Hauptfläche aufweist, Bereitstellen eines ersten Höckerrahmens, der mehrere erste Höcker (110) umfasst, wobei die mehreren ersten Höcker (110) ferromagnetische Materialien (130) aufweisen, und wobei eine ersten Lötschicht (120) über allen vier Seitenwänden der mehreren ersten Höcker (110) angeordnet ist, Anbringen des ersten Höckerrahmens an der ersten Hauptfläche des Substrats, Bereitstellen eines zweiten Höckerrahmens, der mehrere zweite Höcker (210) umfasst, wobei die mehreren zweiten Höcker (210) nicht magnetische Materialien (230) aufweisen, und wobei eine zweite Lötschicht (220) auf den Seitenwänden des zweiten Höckers (210) angeordnet ist, Anbringen des zweiten Höckerrahmens an der zweiten Hauptfläche des Substrats, und Vereinzeln des Substrats zum Bilden individueller Einheiten.
  11. Verfahren nach Anspruch 10, wobei das Anbringen des ersten Höckerrahmens an der ersten Hauptfläche des Substrats umfasst: Bilden einer Lötverbindung zwischen den mehreren ersten Höckern (110) und den mehreren ersten Kontakten auf der ersten Hauptfläche.
  12. Verfahren nach einem der Ansprüche 10 oder 11, wobei das Vereinzeln des Substrats das Nassätzen des Substrats umfasst.
  13. Verfahren nach einem der Ansprüche 10 bis 12, welches ferner das Anbringen der individuellen Einheiten an einem Band unter Verwendung einer magnetischen Zuführvorrichtung umfasst.
  14. Verfahren zum Bilden eines Halbleitergehäuses, welches folgende Schritte umfasst: Bilden eines rekonstituierten Wafers, der mehrere Chips (50) umfasst, wobei der rekonstituierte Wafer mehrere erste Kontakte auf einer ersten Hauptfläche und mehrere zweite Kontakte auf einer zweiten Hauptfläche aufweist, Bereitstellen eines ersten Höckerrahmens, welcher mehrere erste Höcker (110) umfasst, wobei eine ersten Lötschicht (120) über allen vier Seitenwänden der mehreren ersten Höcker (110) angeordnet ist, Bereitstellen eines zweiten Höckerrahmens, welcher mehrere zweite Höcker (210) umfasst, wobei eine zweite Lötschicht (220) auf Seitenwänden des zweiten Höckers (210) angeordnet ist, Anbringen des ersten Höckerrahmens an der ersten Hauptfläche des rekonstituierten Wafers, Anbringen des zweiten Höckerrahmens an der zweiten Hauptfläche des rekonstituierten Wafers und Vereinzeln des rekonstituierten Wafers zum Bilden individueller Einheiten, wobei die mehreren ersten Höcker (110) ferromagnetische Materialien (130) umfassen und wobei die mehreren zweiten Höcker (210) nicht magnetische Materialien (230) umfassen.
  15. Verfahren nach Anspruch 14, wobei das Anbringen des ersten Höckerrahmens an der ersten Hauptfläche des rekonstituierten Wafers umfasst: Bilden einer Lötverbindung zwischen den mehreren ersten Höckern (110) und den mehreren ersten Kontakten auf der ersten Hauptfläche.
DE102013111540.3A 2012-10-18 2013-10-18 Höckergehäuse und Verfahren zu seiner Herstellung Expired - Fee Related DE102013111540B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/655,228 US9373609B2 (en) 2012-10-18 2012-10-18 Bump package and methods of formation thereof
US13/655,228 2012-10-18

Publications (2)

Publication Number Publication Date
DE102013111540A1 DE102013111540A1 (de) 2014-04-24
DE102013111540B4 true DE102013111540B4 (de) 2020-01-16

Family

ID=50437182

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013111540.3A Expired - Fee Related DE102013111540B4 (de) 2012-10-18 2013-10-18 Höckergehäuse und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US9373609B2 (de)
CN (1) CN103779303A (de)
DE (1) DE102013111540B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504257B (zh) 2012-11-02 2023-12-08 罗姆股份有限公司 片状电容器、电路组件以及电子设备
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US9472523B2 (en) * 2014-01-14 2016-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9892952B2 (en) 2014-07-25 2018-02-13 Semiconductor Components Industries, Llc Wafer level flat no-lead semiconductor packages and methods of manufacture
US11276661B2 (en) * 2020-05-22 2022-03-15 Advanced Semiconductor Engineering, Inc. Package structure including two joint structures including different materials and method for manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986255A (en) 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
JPH01201930A (ja) 1988-02-05 1989-08-14 Fujitsu Ltd 半導体装置の製造方法
JPH05175201A (ja) * 1991-12-24 1993-07-13 Nitto Denko Corp 転写バンプ実装装置および転写バンプ実装方法
JPH0766208A (ja) 1993-08-27 1995-03-10 Toshiba Corp 半導体装置およびその製造方法
JP2004014811A (ja) 2002-06-07 2004-01-15 Renesas Technology Corp 半導体装置の製造方法
US20100233856A1 (en) 2008-07-28 2010-09-16 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor apparatus
US20110186982A1 (en) 2010-01-29 2011-08-04 Kabushiki Kaisha Toshiba Surface mount diode and method of fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904555A (en) * 1998-02-02 1999-05-18 Motorola, Inc. Method for packaging a semiconductor device
JP3700563B2 (ja) 2000-09-04 2005-09-28 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP4010244B2 (ja) * 2002-12-20 2007-11-21 ヤマハ株式会社 表面実装型パッケージ
US7605451B2 (en) * 2006-06-27 2009-10-20 Hvvi Semiconductors, Inc RF power transistor having an encapsulated chip package
US7423335B2 (en) 2006-12-29 2008-09-09 Advanced Chip Engineering Technology Inc. Sensor module package structure and method of the same
US20080197480A1 (en) * 2007-02-16 2008-08-21 Advanced Chip Engineering Technology Inc. Semiconductor device package with multi-chips and method of the same
JP2008252058A (ja) * 2007-03-08 2008-10-16 Toshiba Corp 半導体装置及びその製造方法
KR100984132B1 (ko) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 반도체 패키지 및 그 실장방법
CN101252092B (zh) 2008-03-12 2011-07-06 日月光半导体制造股份有限公司 多芯片封装结构及其制作方法
KR101109261B1 (ko) * 2010-06-07 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN202394956U (zh) 2011-12-02 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986255A (en) 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
JPH01201930A (ja) 1988-02-05 1989-08-14 Fujitsu Ltd 半導体装置の製造方法
JPH05175201A (ja) * 1991-12-24 1993-07-13 Nitto Denko Corp 転写バンプ実装装置および転写バンプ実装方法
JPH0766208A (ja) 1993-08-27 1995-03-10 Toshiba Corp 半導体装置およびその製造方法
JP2004014811A (ja) 2002-06-07 2004-01-15 Renesas Technology Corp 半導体装置の製造方法
US20100233856A1 (en) 2008-07-28 2010-09-16 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor apparatus
US20110186982A1 (en) 2010-01-29 2011-08-04 Kabushiki Kaisha Toshiba Surface mount diode and method of fabricating the same

Also Published As

Publication number Publication date
US9373609B2 (en) 2016-06-21
CN103779303A (zh) 2014-05-07
US20140110835A1 (en) 2014-04-24
DE102013111540A1 (de) 2014-04-24

Similar Documents

Publication Publication Date Title
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102013111540B4 (de) Höckergehäuse und Verfahren zu seiner Herstellung
DE102014111420B4 (de) Gemoldetes Halbleitergehäuse mit Rückseitennacktchipmetallisierung und Verfahren zur Herstellung eines Halbleitergehäuses
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE102017104430A1 (de) Verfahren zum Herstellen von gemoldeten Halbleiterpackungen aufweisend ein optisches Inspektionsmerkmal
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE10238781A1 (de) Halbleitervorrichtung
DE102017204594A1 (de) Leiterrahmenanschlussbeinchen mit vollständig plattierten Endflächen
DE102014116379A1 (de) Verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE102010033550A1 (de) Verfahren zur Bildung von lötbaren Seitenflächen-Anschlüssen von QFN-(QUAD NO- LEAD FRAME)-Gehäusen für intregrierte Schaltungen
DE102013113558A1 (de) Eingebettetes chipgehäuse, chipgehäuse und verfahren zur herstellung eines eingebetteten chipgehäuses
DE102017217595B4 (de) Verfahren zum Produzieren von Halbleitervorrichtungen mit einer nichtlinearen Mehrzweck-Halbleitergehäuse-Fertigungsstraße
DE102014107729A1 (de) Dreidimensionaler Stapel einer mit Anschlüssen versehenen Packung und eines elektronischen Elements
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE10354020A1 (de) Verfahren zum Testen einer Halbleitervorrichtung
DE202011052204U1 (de) WLCSP für kleine, hochvolumige Chips
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
DE102014115882B3 (de) Elektronikbauelement und ein Verfahren zum Herstellen eines Elektronikbauelements und ein Verfahren zum Anbringen eines Halbleiter-Die an einem Träger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee