DE202011052204U1

DE202011052204U1 - WLCSP für kleine, hochvolumige Chips

Info

Publication number: DE202011052204U1
Application number: DE202011052204U
Authority: DE
Original assignee: Atmel Corp
Current assignee: Atmel Corp
Priority date: 2011-07-26
Filing date: 2011-12-06
Publication date: 2012-03-19
Anticipated expiration: 2021-12-07
Also published as: CN202678301U; US8828846B2; US20130026605A1

Abstract

Vorrichtung mit: einem Halbleitersubstrat mit einer Vorderseite und einer Rückseite; einer Vielzahl von beabstandeten Wafer-Abschnitten, die auf der Vorderseite gefertigt wurden und durch Anritzbereiche auf der Vorderseite physikalisch voneinander getrennt sind; und eine oder mehrere Verbindungsstrukturen, die auf der Vorderseite ausgebildet sind und mit dem Wafer-Abschnitt elektrisch gekoppelt sind, wobei zumindest eine Verbindungsstruktur von zumindest einem Wafer-Abschnitt sich teilweise über eine äußere Kante des Wafer-Abschnitts hinaus in einen Anritzbereich hinein erstreckt, und wobei der Anritzbereich sich über eine Breite hinaus erstreckt, die zumindest auf einer Breite eines Sägeblatts basiert, das verwendet wird, um die Wafer-Abschnitte während eines Sägeprozesses zu trennen.

Description

Technischer Bereich
Die vorliegende Offenbarung bezieht sich allgemein auf die Anschluss- und Verbindungstechnik bei Halbleitern (engl., packaging), und insbesondere auf WLCSP (engl., waver-level chip-scale packaging) für kleine Chips mit hohem Volumen.
Hintergrund
WLCSP bezieht sich auf die Anschluss- und Verbindungstechnik bei integrierten Schaltungen auf Wafer-Ebene und steht damit im Gegensatz zu dem herkömmlichen Prozess des Zusammensetzens der Halbleiterbaugruppe für jede einzelne Einheit nach dem Zerteilen des Wafers in die einzelnen Chips oder Wafer-Abschnitte (engl., wafer dicing). Die herkömmliche WLCSP-Technik erweitert die Wafer-Herstellungsprozesse um Prozesse für Verbindungen zwischen einzelnen Bauelementen und für den Schutz der Baulemente.
Ein herkömmliches Verfahren zur Implementierung der WLCSP-Technik für kleine Wafer-Abschnitte (engl., dice) erfordert, dass der Wafer-Abschnitt auf einem primären Wafer angeritzt wurde und von dem Wafer getrennt wurde. Die Wafer-Abschnitte werden dann weiter auseinander auf einem sekundären Wafer platziert, so dass Lötkugeln, die zur Verbindung des Wafer-Abschnitts mit einer gedruckten Schaltung (PCB) verwendet werden, genug Platz haben, ohne den nächsten Wafer-Abschnitt zu beeinträchtigen. Wenn die Wafer-Abschnitte aus dem primären Wafer geschnitten wurden und auf dem sekundären Wafer platziert wurden, müssen die Wafer-Abschnitte perfekt ausgerichtet werden, da ansonsten das Ergebnis beeinträchtigt würde. Ein separater Prozess verteilt die ursprünglichen Verbindungsflächen (engl., bond pads) auf die nunmehr beabstandeten Kugelflächen (engl., ball pads). Die Verwendung des sekundären Wafers und der zugehörige zusätzliche Prozessschritt führt zu einer zeitaufwendigen und kostspieligen WLCSP Lösung.
Ein weiteres herkömmliches Verfahren zur Implementierung von WLCSP besteht darin, den Wafer-Abschnitt auf eine größere Größe hin auszulegen, um Platz zu schaffen für den größeren Abstand der Kugeln. Dieses Verfahren ist ebenfalls zeitaufwendig und kostspielig, da ein anderer Wafer-Abschnitt mit einem anderen Layout geschaffen werden muss, was zusätzliche Zeit für den Entwurf benötigt. Darüber hinaus muss das Personal für die Produkt- und Qualitätskontrolle den neuen Entwurf charakterisieren und testen, um sicherzustellen, dass er innerhalb der Auslegungswerte arbeitet. Kunden müssen möglicherweise den neuen Wafer-Abschnitt erneut qualifizieren, wenn sie die ursprünglichen Wafer-Abschnitte verwendeten.
Zusammenfassung
Die offenbarte WLCSP-Lösung überwindet die Beschränkungen der WLCSP-Lösungen mit Auffächerung und anderer herkömmlicher Lösungen für WLCSP für kleine, hochvolumige Wafer-Abschnitte, indem die Breite der Anritzregionen (engl. scribe regions) zwischen den Wafer-Abschnitten auf einem Halbleitersubstrat erhöht wird, um die Verbindungsanordnungen (z. B. Lötkugeln) unterzubringen, die sich über die äußeren Ränder des Wafer-Abschnitts hinaus erstrecken. Die Anritzregionen können in der x und der y Richtung des Wafers erweitert werden. Die erweiterten Anritzregionen können in den Entwurf des Maskensets aufgenommen werden.
Konkrete Implementierungen des WLCSP stellen unter anderem die folgenden Vorteile gegenüber herkömmlichen Lösungen zur Verfügung: 1) eine Reduktion von Kosten und Zeit zur Herstellung kleiner WLCSP Wafer-Abschnitte; 2) der Entwurf des Wafer-Abschnitts muss nicht neu entworfen werden; 3) die technische Planungszeit für das Produkt und die Qualitätsüberwachung bei der Evaluierung der WLCSP Wafer-Abschnitte wird nicht erhöht; 4) Kunden müssen nicht einen neuen Wafer-Abschnitt Entwurf erneut qualifizieren; 5) beim Testen einzelner Wafer-Abschnitte kann die gleiche Hardware (Überprüfungskarte) verwendet werden, da sich die Anordnung der Wafer-Abschnitte und der Anschlussstellen nicht geändert hat; 6) die Produkteinführungszeit wird verkürzt, da die zusätzlichen und zeitraubenden Schritte des Anritzens, Sägens und Platzierens der Wafer-Abschnitte auf einem sekundären Wafer nicht durchgeführt werden müssen; und 7) jede Änderung in der ursprünglichen primären Entwurfsdatenbank hat die gleichen Änderungen für den WLCSP Wafer-Abschnitt zur Folge.
Die Einzelheiten für eine oder mehrere der offenbarten Implementierungen werden in den begleitenden Zeichnungen und der untenstehenden Beschreibung erläutert. Weitere Merkmale, Aspekte und Vorteile ergeben sich aus der Beschreibung, den Zeichnungen und den Ansprüchen.
Kurze Beschreibung der Zeichnungen
1 ist eine schematische Querschnittsansicht eines herkömmlichen Auffächerungs-WLCSP.
2A ist eine schematische Draufsicht auf eine beispielhafte Oberseite eines Wafers, die verbreitete Anritzregionen zur Unterbringung der Verbindungsstrukturen, die sich über die äußeren Kanten des Wafer-Abschnitts hinweg erstrecken, beinhaltet.
2B ist eine schematische Draufsicht auf einen beispielhaften Wafer-Abschnitt, der aus dem Wafer der 2A geschnitten wurde.
2C ist eine schematische Querschnittsansicht eines WLCSP, der gemäß der im Zusammenhang mit 2A und 2B beschriebenen Technik gefertigt wurde und in Flip-Chip Technik mit einem PCB verbunden wurde.
3 ist ein Flussdiagramm eines beispielhaften Prozesses zur Herstellung eines WLCSP mit einem Trägerbereich.
Detaillierte Beschreibung
1 ist eine schematische Querschnittsansicht eines herkömmlichen Auffächerungs-WLCSP 100. In manchen Implementierungen umfasst der Auffächerungs-WLCSP 100 einen Wafer-Abschnitt 102 und eine Gußkappe 108, die einen Abschnitt des Halbleiter Wafer-Abschnitts 102 kapselt. Eine Verdrahtungsschichtstruktur 110 ist direkt auf der Vorderseite des Wafer-Abschnitts 102 vorgesehen und auf einem Teil der Oberfläche der Gußkappe 108. Eine Metallschicht in der geschichteten Verdrahtungsstruktur 110 verteilt die Kontaktflächen 104 auf der Vorderseite (Schaltungsseite) des Wafer-Abschnitts 102, um so aufgefächerte Verbindungsflächen 106 auf einer Isolierschicht auszubilden. Danach können die Lötkugeln 112 auf den aufgefächerten Verbindungsflächen 106 angebracht werden. Der aufgefächerte WLCSP 100 kann dann unter Verwendung der Flip-Chip Technik direkt auf einem PCB montiert werden. Die Verwendung der Verdrahtungsschichtstruktur 110 in einem aufgefächerten WLCSP 100 zur erneuten Verteilung der Lötkugeln erfordert zusätzliche zeitaufwendige und kostspielige Verfahrensschritte, die eine mehrschichtige, metallische Dünnfilmverdrahtung für jeden Wafer-Abschnitt des Wafers unter Verwendung von Photolithographie und Dünnfilmabscheidungstechniken erfordern kann.
2A ist eine schematische Draufsicht auf eine beispielhafte Vorderseite eines Wafers, inklusive der verbreiterten Anritzregionen 206 zur Unterbringung der Verbindungsstrukturen 204, die sich über die äußeren Kanten des Wafer-Abschnitts 202 hinaus erstrecken. Die Anritzregionen 206 (die auch als ”Sägestraßen” oder ”Anritzwege” bezeichnet werden) beinhalten ”x” Anritzregionen 206b und ”y” Anritzregionen 206a, wobei ”x” und ”y” sich auf die horizontalen und vertikalen Richtungen auf der Oberseite des Wafers 200 beziehen. Zur Erläuterung sind nur ein Viertel eines Wafer-Abschnitts und zwei Lötkugeln in 2 dargestellt. In der Praxis hätte der Wafer 200 wesentlich mehr Wafer-Abschnitte, die auf der Vorderseite des Wafers 200 verteilt sind, und jeder Wafer-Abschnitt wäre mit mehreren Lötkugeln oder Höckern verbunden (z. B. acht Lötkugeln).
In manchen Implementierungen können die verbreiterten Anritzregionen 206 auf Basis des zu erwartenden Abstands der Lötkugeln (z. B. 400 μm) verbreitert sein. Die Anritzregionen 206 können zum Beispiel in dem Maskenset verbreitert sein, um Abschnitte von Lötkugeln 204 unterzubringen, die sich zum Teil über die äußeren Kanten des Wafer-Abschnitts 202 erstrecken, plus einem gewissen zusätzlichen Abstand, um das Sägen zwischen den Lötkugeln 204 zu ermöglichen, ohne die Lötkugeln 204 oder den Wafer-Abschnitt 202 zu beschädigen. In manchen Implementierungen können die Anritzbereiche 206 D + n μm breit sein, wobei D der Durchmesser der Lötkugeln (z. B. 230 μm) und n ein zusätzlicher Abstand ist, der ausreicht, um ein Sägeblatt aufzunehmen (z. B. 100 μm), so dass die Kugeln oder der Wafer-Abschnitt während des Sägens nicht beschädigt werden. In manchen Implementierungen kann die Breite der Anritzbereiche 206 über eine Standardbreite hinaus durch einen bestimmten Prozess erweitert werden, der durch die Breite eines Sägeblatts begrenzt ist, das verwendet wird, um die Wafer-Abschnitte während eines Sägeprozesses zu trennen, um so die Kugeln unterzubringen, die sich über den Wafer-Abschnitt hinaus erstrecken.
Die Lötkugeln 204 können direkt (ohne Umverteilungsmetall oder Drähte) auf den (nicht gezeigten) Kontaktflächen des Wafer-Abschnitts 202 platziert werden, so dass die verbreiterten Anritzbereiche 206 den Abschnitt der Lötkugeln 204 aufnehmen können, der sich zum Teil über die äußeren Kanten des Wafer-Abschnitts 202 hinaus erstreckt. Es besteht daher keine Notwendigkeit für eine geschichtete Neuverdrahtungsstruktur 110, wie sie in dem herkömmlichen Auffächerungs-WLCSP 100 verwendet werden, oder für die entsprechenden zusätzlichen Verarbeitungsschritte, wie zum Beispiel die mehrschichtige, metallische Dünnfilmumleitungsschicht auf den einzelnen Wafer-Abschnitten 202 des Wafers 200.
2B ist eine schematische Draufsicht eines beispielhaften Wafer-Abschnitts 202, der aus dem Wafer 200 der 2A geschnitten wurde. Nach dem Sägen (auch als ”dicing” oder ”Vereinzelung” bezeichnet), beinhaltet der vereinzelte Wafer-Abschnitt 202 einen integrierten Schaltungsbereich 209 und einen erweiterten Bereich 2308. Der integrierte Schaltungsbereich 209 beinhaltet die integrierte Schaltung und die Kontaktflächen (vergleiche 2C) zur Befestigung der Verdrahtungsstrukturen 204 auf dem Wafer-Abschnitt 202. Der erweiterte Bereich 208 ist ein Abschnitt der verbreiterten Anritzregion 206 vor der Vereinzelung, der nach dem Sägen übrig bleibt und den integrierten Schaltungsbereich 209 zumindest zum Teil umgibt, wie dies in 2B dargestellt ist.
2C ist eine schematische Querschnittsansicht eines WLCSP, der gemäß der im Zusammenhang mit 2A und 2B beschriebenen Technik gefertigt wurde und auch als Flip-Chip mit der PCB 212 verbunden wurde. In dem gezeigten Beispiel ist der Wafer-Abschnitt 202 zum Teil durch eine Gusskappe 214 gekapselt. Die Verbindungsflächen 210 auf der Vorderseite des Wafer-Abschnitts 202 sind mit Verbindungsstrukturen 204 (z. B. Lötkugeln oder Höckern) gekoppelt. Man beachte, dass Abschnitte der Verbindungsstrukturen 204 sich zum Teil seitlich über die äußeren Kanten des integrierten Schaltungsbereichs 209 in den erweiterten Bereich 208 hinein erstrecken, wie dies in 2C dargestellt ist.
3 ist ein Flussdiagramm eines WLCSP Herstellungsprozesses 300 mit verbreiterten Anritzregionen, wie in 2A dargestellt. In manchen Implementierungen kann ein WLCSP unter Verwendung eines einzigen Halbleitersubstrats (z. B. Wafer 200) hergestellt werden, so dass Abschnitte der Verbindungsstrukturen 204 sich teilweise über den integrierten Schaltungsbereich 209 hinaus in die verbreiterten Anritzregionen 206 hinein erstrecken, und zwar aufgrund der geringen Größe des Wafer-Abschnitts 202 relativ zu den Verbindungsstrukturen 204. Die verbreiterten Anritzregionen 206 können in das Design des Maskensets aufgenommen werden und unter Verwendung bekannter WLCSP Prozesse und Techniken auf den Wafer 200 angewendet werden.
In manchen Implementierungen kann der Prozess 300 mit dem Ausbilden beabstandeter Wafer-Abschnitte auf der Vorderseite eines Halbleitersubstrats (z. B. eines Wafers) beginnen. Die Wafer-Abschnitte werden voneinander auf dem Halbleitersubstrat durch Anritzbereiche getrennt, die sich über eine Breite hinaus erstrecken, die zumindest auf der Breite eines Sägeblatts beruht, das zur Trennung der Wafer-Abschnitte während des Sägeprozesses (302) verwendet wird. Für jeden Wafer-Abschnitt kann der Prozess 300 durch Ausbildung von Verbindungsstrukturen auf der Vorderseite des Halbleitersubstrats und eine elektrische Kopplung der Verbindungsstrukturen mit dem Wafer-Abschnitt, z. B. durch metallische Kontaktflächen, fortgesetzt werden. Für jeden Wafer-Abschnitt können sich die Verbindungsstrukturen teilweise über die seitlichen Kanten des Wafer-Abschnitts hinaus in einen verbreiterten Anritzbereich (304) hinein erstrecken.
Das Halbleitersubstrat kann längs der Mitte eines jeden verbreiterten Anritzbereichs gesägt werden, um die Wafer-Abschnitte zu trennen, so dass jeder Wafer-Abschnitt einen erweiterten Bereich um den integrierten Schaltungsbereich (306) herum behält, so wie dies in 2B und 2C dargestellt ist. Die einzelnen Wafer-Abschnitte können mit einer gedruckten Leiterplatte unter Verwendung der Flip-Chip Technik verbunden werden. Die gedruckte Leiterplatte kann in jedes gewünschte elektronische Gerät eingebaut werden.
Obgleich dieses Dokument zahlreiche spezifische Implementierungseinzeilheiten enthält, sollten diese nicht als beschränkend für den beanspruchten Schutzbereich ausgelegt werden, sondern als Beschreibung von Merkmalen, die konkreten Ausführungsformen zu eigen sind. Bestimmte Merkmale, die hier im Zusammenhang von separaten Ausführungsformen beschrieben wurden, können auch in Kombination in einer Ausführungsform implementiert werden. Umgekehrt können verschiedene Merkmale, die im Zusammenhang mit einer einzelnen Ausführungsform beschrieben wurden, in mehreren Ausführungsformen getrennt voneinander oder in jeder geeigneten Unterkombination miteinander implementiert werden. Obwohl manche Merkmale als in einer bestimmten Kombination zusammenwirkend beschrieben wurden und ursprünglich als solche beansprucht wurden, können einzelne oder mehrere Merkmale aus einer beanspruchten Kombination in manchen Fällen aus der Kombination herausgenommen werden und die beanspruchte Kombination kann auf eine Unterkombination oder Variation einer Unterkombination gerichtet werden.

Claims

Vorrichtung mit: einem Halbleitersubstrat mit einer Vorderseite und einer Rückseite; einer Vielzahl von beabstandeten Wafer-Abschnitten, die auf der Vorderseite gefertigt wurden und durch Anritzbereiche auf der Vorderseite physikalisch voneinander getrennt sind; und eine oder mehrere Verbindungsstrukturen, die auf der Vorderseite ausgebildet sind und mit dem Wafer-Abschnitt elektrisch gekoppelt sind, wobei zumindest eine Verbindungsstruktur von zumindest einem Wafer-Abschnitt sich teilweise über eine äußere Kante des Wafer-Abschnitts hinaus in einen Anritzbereich hinein erstreckt, und wobei der Anritzbereich sich über eine Breite hinaus erstreckt, die zumindest auf einer Breite eines Sägeblatts basiert, das verwendet wird, um die Wafer-Abschnitte während eines Sägeprozesses zu trennen.
Vorrichtung nach Anspruch 1, wobei die zumindest eine Verbindungsstruktur eine Kugel oder ein Höcker ist.
Vorrichtung nach Anspruch 2, wobei die Kugel oder der Höcker eine Lötkugel oder ein Löthöcker ist.
Vorrichtung nach Anspruch 1, wobei die Vorrichtung ein Halbleiter Wafer ist.
Gerätebaugruppe einer integrierten Schaltung mit: einem Halbleitersubstrat mit einer Vorderseite und einer Rückseite; einer integrierten Schaltung, die in einem ersten Bereich auf der Vorderseite des Substrats gefertigt wurde und innerhalb des ersten Bereichs enthalten ist; und einer oder mehreren Verbindungsstrukturen, die physikalisch und elektrisch mit der integrierten Schaltung verbunden sind, wobei zumindest eine Verbindungsstruktur sich teilweise in einen zweiten Bereich auf der Vorderseite hinein erstreckt, der außerhalb des ersten Bereichs liegt, wobei der zweite Bereich ein Abschnitt eines verbreiterten Anritzbereichs auf einem Halbleiter Wafer vor der Vereinzelung ist, der nach dem Sägen übrig bleibt und der den ersten Bereich zumindest teilweise umgibt.
Gerätebaugruppe nach Anspruch 5, wobei die zumindest eine Verbindungsstruktur eine Kugel oder ein Höcker ist.
Gerätebaugruppe nach Anspruch 6, wobei die Kugel oder der Höcker eine Lötkugel oder ein Löthöcker ist.