DE102015105954B4 - Halbleitereinrichtung und Herstellungsverfahren dafür - Google Patents

Halbleitereinrichtung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102015105954B4
DE102015105954B4 DE102015105954.1A DE102015105954A DE102015105954B4 DE 102015105954 B4 DE102015105954 B4 DE 102015105954B4 DE 102015105954 A DE102015105954 A DE 102015105954A DE 102015105954 B4 DE102015105954 B4 DE 102015105954B4
Authority
DE
Germany
Prior art keywords
semiconductor device
section
alignment feature
substrate
molding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015105954.1A
Other languages
English (en)
Other versions
DE102015105954A1 (de
Inventor
Ming-Kai Liu
Chao-Wen Shih
Yung-Ping Chiang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015105954A1 publication Critical patent/DE102015105954A1/de
Application granted granted Critical
Publication of DE102015105954B4 publication Critical patent/DE102015105954B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Halbleitereinrichtung (100), umfassend:ein Substrat (101) mit einer Kontaktfläche (102) und einem Ausrichtungsmerkmal (101a), die über dem Substrat (101) angeordnet sind;eine Passivierung (103), die über dem Substrat (101) und einem Umfang (102a) der Kontaktfläche (102) angeordnet ist;eine PPI (104) mit einem Durchkontaktierungsabschnitt (104a), der auf der Kontaktfläche (102) angeordnet ist, und einem länglichen Abschnitt (104b), der einen leitfähigen Bump (107) zum elektrischen Verbinden der Kontaktfläche (102) mit dem leitfähigen Bump (107) aufnimmt;ein Polymer (105), das die PPI (104) abdeckt; undein Gussmaterial (106), das über dem Polymer (105) und um den leitfähigen Bump (107) angeordnet ist,wobei das Gussmaterial (106) einen ersten Abschnitt (106a), der orthogonal am Ausrichtungsmerkmal (101a) ausgerichtet und einer Kante (101b) der Halbleitereinrichtung (100) benachbart ist, und einen zweiten Abschnitt (106b) distal zur Kante (101b) der Halbleitereinrichtung (100) umfasst, wobei die Dicke (T_erste) des ersten Abschnitts (106a) kleiner als die Dicke (T_zweite) des zweiten Abschnitts (106b) ist, wodurch das Ausrichtungsmerkmal (101a) unter einer vorgegebenen Strahlung durch das Gussmaterial (106) sichtbar ist,wobei die vorgegebene Strahlung Infrarot ist,wobei der zweite Abschnitt (106b) des Gussmaterials (106) undurchsichtig und für die vorgegebene Strahlung undurchdringlich ist.

Description

  • STAND DER TECHNIK
  • Elektronische Ausstattungen, die Halbleiterbauelemente nutzen, sind für zahlreiche moderne Anwendungen unumgänglich. Mit dem Fortschreiten der elektronischen Technologie werden die Halbleiterbauelemente zunehmend kleiner, während sie größere Funktionalität und größere Mengen integrierter Schaltungen aufweisen. Aufgrund des miniaturisierten Ausmaßes des Halbleiterbauelements ist der Gebrauch eines Wafer Level Packaging (WLP) wegen seiner geringen Kosten und verhältnismäßig einfachen Herstellungsvorgänge weit verbreitet. Während des WLP-Vorgangs wird eine Anzahl von Halbleiterkomponenten auf dem Halbleiterbauelement zusammengefügt. Zudem werden in einem derart kleinen Halbleiterbauelement zahlreiche Herstellungsvorgänge implementiert.
  • Die Vorgänge zur Herstellung des Halbleiterbauelements umfassen jedoch zahlreiche Schritte und Prozesse auf einem derart kleinen und dünnen Halbleiterbauelement. Die Herstellung des Halbleiterbauelements in einem miniaturisierten Ausmaß wird komplizierter. Eine Zunahme der Komplexität der Herstellung des Halbleiterbauelements kann Mängel hervorrufen, wie etwa ungenaue Anordnung von Komponenten, schlechte elektrische Verbindung untereinander, Entstehung von Rissen, Delaminierung der Komponenten oder hoher Leistungsverlust des Halbleiterbauelements. Das Halbleiterbauelement wird mit einer unerwünschten Konfiguration erzeugt, wodurch Materialausschuss weiter verschärft und dadurch die Herstellungskosten erhöht würden. Von daher gibt es zahlreiche Herausforderungen zum Modifizieren der Halbleiterbauelemente und Verbessern der Herstellungsvorgänge.
  • Da mehr unterschiedliche Komponenten mit verschiedenen Materialien beteiligt sind, erhöht sich die Komplexität der Herstellungsvorgänge des Halbleiterbauelements. Die Herausforderungen zum Modifizieren des Halbleiterbauelements und Verbessern der Herstellungsvorgänge wachsen. Von daher besteht fortlaufender Bedarf, die Herstellung des Halbleiters zu verbessern und die obigen Mängel zu beheben.
  • US 2013 / 0 341 800 A1 beschreibt ein Verfahren zur Herstellung einer Halbleiterstruktur. Ein elektrischer Verbinder wird über einem Substrat eines Wafers gebildet und eine Polymerschicht geformt, wobei mindestens ein Teil des elektrischen Verbinders in der Polymerschicht gebildet wird. Ein erster Sägeschritt wird durchgeführt, um einen Graben in der Polymerschicht zu bilden. Nach dem ersten Sägeschritt wird ein zweiter Sägeschritt durchgeführt, um den Wafer in mehrere Chips zu vereinzeln.
  • US 2013 / 0 187 269 A1 beschreibt eine Package-Anordnung mit einem Halbleiterchip, der durch eine miteinander verbundene Verbindungsstruktur elektrisch mit einem Substrat gekoppelt ist. Der Halbleiterchip umfasst eine Erhebung, die über einem Halbleitersubstrat liegt, und eine Formverbundschicht, die über dem Halbleitersubstrat liegt und in physikalischem Kontakt mit einem ersten Teil der Erhebung steht. Das Substrat enthält eine flussundurchlässige Unterfüllschicht auf einem leitenden Bereich. Ein zweiter Teil der Erhebung steht in physikalischem Kontakt mit der flussundurchlässigen Unterfüllschicht, um die miteinander verbundene Verbindungsstruktur zu bilden.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung gehen am besten aus der folgenden detaillierten Beschreibung in Zusammenhang mit den beiliegenden Figuren hervor. Es wird betont, dass gemäß Standardpraxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Verdeutlichung der Besprechung willkürlich vergrößert oder verkleinert sein; es zeigen:
    • 1 eine schematische Ansicht eines Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 1A eine Draufsicht eines Halbleiterbauelements von 1 mit einem ersten Abschnitt eines Gussmaterials entlang einer Kante des Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 1B eine Draufsicht eines Halbleiterbauelements von 1 mit einem ersten Abschnitt eines Gussmaterials an einer Ecke des Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 2 eine Querschnittansicht eines Halbleiterbauelements von 1, das mit einem anderen Substrat bondet, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 3 eine schematische Ansicht eines Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 3A eine Draufsicht eines Halbleiterbauelements von 3 mit einem ersten Abschnitt eines Gussmaterials entlang Kanten des Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 3B eine Draufsicht eines Halbleiterbauelements von 3 mit einem ersten Abschnitt eines Gussmaterials an einer Ecke des Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 4 eine Querschnittansicht eines Halbleiterbauelements von 3, das mit einem anderen Substrat bondet, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 5 eine Draufsicht von Halbleiterbauelementen in einer Gruppierung gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 5A eine Querschnittansicht von benachbarten Halbleiterbauelementen von 5 entlang AA' gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 5B eine schematische Ansicht von benachbarten Halbleiterbauelementen, wobei das Gussmaterial auf einem Abschnitt des Substrats angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 6 ein Ablaufdiagramm eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 6A eine schematische Ansicht eines Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 6B eine schematische Ansicht einer Kontaktfläche und eines Ausrichtungsmerkmals, das über einem Substrat angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 6C eine schematische Ansicht einer Passivierung, die eine Kontaktfläche umgibt, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 6D eine schematische Ansicht einer Post Passivation Interconnect (PPI), die auf einer Passivierung angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 6E eine schematische Ansicht eines Polymers, das auf einer Post Passivation Interconnect (PPI) angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 6F eine schematische Ansicht eines leitfähigen Bumps, der auf einem länglichen Abschnitt eines PPI angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 6G eine schematische Ansicht eines Gussmaterials, das ein Polymer abdeckt und einen leitfähigen Bump umgibt, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 6H eine schematische Ansicht eines Gussmaterials mit einer verringerten Höhe gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 7 ein Ablaufdiagramm eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 8A eine Draufsicht eines Halbleiterwafers, der mit mehreren Bauelementbereichen definiert ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 8B eine Draufsicht eines Halbleiterwafers, der im Wesentlichen durch ein Gussmaterial abgedeckt ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 8C eine Querschnittansicht eine Halbleiterwafers von 8B entlang AA' gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 8D eine Draufsicht eines Halbleiterwafers, der entlang mehrerer Risslinienbereiche gesägt ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 8E eine Querschnittansicht von benachbarten Halbleiterbauelementen von 8D entlang AA' gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 8F eine Draufsicht von mehreren Halbleiterbauelementen mit dem Gussmaterial in verringerten Höhen gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 8G eine Querschnittansicht von benachbarten Halbleiterbauelementen von 8F entlang AA' gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 8H eine Draufsicht eines Halbleiterbauelement von 8F mit einem ersten Abschnitt und einem zweiten Abschnitt von einem Gussmaterial gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 81 eine Querschnittansicht eines Halbleiterbauelements von 8H gemäß einigen Ausführungsformen der vorliegenden Offenbarung;
    • 8J eine Querschnittansicht eines Halbleiterbauelements von 81, das mit einem anderen Substrat bondet, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG DER OFFENBARUNG
  • Die folgende Offenbarung sieht zahlreiche unterschiedliche Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorgesehenen Gegenstands vor. Spezifische Beispiele von Komponenten und Anordnungen sind zum Vereinfachen der vorliegenden Offenbarung unten beschrieben. Beispielsweise kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen erste und zweite Merkmale in direktem Kontakt ausgebildet sind, und kann außerdem Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen ausgebildet sind, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein könnten. Zudem können sich in der vorliegenden Offenbarung Bezugszeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Deutlichkeit und schreibt an sich keine Beziehung zwischen den besprochenen verschiedenen Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumlich relative Begriffe, wie etwa „unter“, „unterhalb“, „untere/r/s“, „über“, „obere/r/s“ und dergleichen, hierin zur Erläuterungsvereinfachung zum Beschreiben der Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Figuren dargestellt, benutzt sein. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen des Geräts in Gebrauch oder des Vorgangs neben der Ausrichtung, die in den Figuren dargestellt ist, erfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die hierin benutzten, räumlich relativen Beschreiber können gleichermaßen demgemäß ausgelegt werden.
  • Dies (Chips) werden aus einem Halbleiterwafer hergestellt. Der Halbleiterwafer umfasst mehrere Die-Bereiche. Verschiedene Arten von Komponenten, wie etwa leiterbahnen, Polymere, leitfähige Bumps oder dergleichen, werden während der Fertigung über einer Vorderseite der Die-Bereiche angeordnet. Ein Gussmaterial wird über dem gesamten Halbleiterwafer angeordnet und deckt die obere Oberfläche des Halbleiterwafers zum Schützen dieser Komponenten und der Vorderseite jeden Die-Bereichs ab. Die Die-Bereiche sind durch mehrere Risslinienbereiche getrennt, die auf einer oberen Oberfläche des Halbleiterwafers zum Erleichtern der Sägevorgänge definiert sind. Zudem ist ein Merkmal oder eine Markierung zum Unterstützen einer Ausrichtung des Halbleiterwafers während der Sägevorgänge auf oder innerhalb jedes Die-Bereichs angeordnet.
  • Das Gussmaterial, das über dem ganzen Halbleiterwafer angeordnet ist, ist jedoch undurchsichtig und nicht lichtdurchlässig. Von daher sind die Risslinienbereiche, die auf der oberen Oberfläche des Halbleiterwafers und dem Merkmal definiert sind, nicht durch das Gussmaterial sichtbar. Es ist unerwünscht, die Dies vom Wafer zu sägen, ohne Bezug auf die Risslinienbereiche oder das Merkmal zur Ausrichtung und Kalibration auf die Sägevorgänge hin zu nehmen. Die Dies könnten nicht akkurat aus dem Halbleiterwafer ausgesägt werden, und daher würde eine Zuverlässigkeit jedes Dies herabgesetzt. Daher könnten akkurate und präzise Sägevorgänge nach dem Anordnen des undurchsichtigen Gussmaterials über dem Halbleiterwafer nicht durchgeführt werden.
  • In der vorliegenden Offenbarung ist ein Halbleiterbauelement oder eine Halbleitereinrichtung mit einer strukturellen Verbesserung offenbart. Das Halbleiterbauelement umfasst einen undurchsichtigen Gusskörper mit einer verringerten Höhe über einem Ausrichtungsmerkmal. Ein wenig des undurchsichtigen Gusskörpers, das über dem Ausrichtungsmerkmal angeordnet ist, wird zum Dünnen des undurchsichtigen Gusskörpers abgetragen, sodass das Ausrichtungsmerkmal von einer Oberseite einer Vorderseite eines Halbleiterbauelements unter einer vorgegebenen Strahlung sichtbar ist. Unter Bezugnahme auf das sichtbare Ausrichtungsmerkmal könnte das Halbleiterbauelement selbst dann akkurat von einem Halbleiterwafer vereinzelt werden, wenn die Vereinzelung nach dem Anordnen des undurchsichtigen Gusskörpers durchgeführt wird. Zudem ist der undurchsichtige Gusskörper mit der verringerten Höhe einer Kante des Halbleiterbauelements benachbart angeordnet. Anders gesagt ist das der Kante benachbart angeordnete Volumen des undurchsichtigen Gusskörpers geringer. Infolgedessen wird die Beanspruchung durch den undurchsichtigen Gusskörper nahe der Kante verringert, und somit die Zuverlässigkeit oder Leistung des Halbleiterbauelements verbessert.
  • 1 zeigt ein Halbleiterbauelement 100 gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. 1 zeigt eine Querschnittansicht des Halbleiterbauelements 100. In einigen Ausführungsformen ist das Halbleiterbauelement 100 ein Halbleiter-Die. In einigen Ausführungsformen umfasst das Halbleiterbauelement 100 ein Substrat 101, eine Kontaktfläche 102, ein Ausrichtungsmerkmal 101a, eine Passivierung 103, eine Post Passive Interconnect (PPI) 104, ein Polymer 105, ein Gussmaterial 106 und einen leitfähigen Bump 107.
  • In einigen Ausführungsformen ist das Substrat 101 ein Stück, das Halbleitermaterialien wie etwa Silizium umfasst, und ist mit einer vorgegebenen funktionellen Schaltung über dem Substrat 101 gefertigt, die durch verschiedene Verfahren erzeugt wird, wie etwa Fotolithografievorgänge, Ätzen oder dergleichen. In einigen Ausführungsformen sind aktive Bauelemente (nicht gezeigt), wie etwa Transistoren, auf einer Oberfläche des Substrats 101 ausgebildet. Einige Verbindungsstrukturen (nicht gezeigt) mit Metallleitungen sind über dem Substrat 101 ausgebildet.
  • In einigen Ausführungsformen umfasst das Substrat 101 ein Ausrichtungsmerkmal 101a. In einigen Ausführungsformen ist das Ausrichtungsmerkmal 101a innerhalb des oder über dem Substrat 101 und benachbart zu einer Kante 101b des Substrats 101 angeordnet. Das Ausrichtungsmerkmal 101a kann verschiedene Konfigurationen und Formen aufweisen. In einigen Ausführungsformen ist das Ausrichtungsmerkmal 101a eine Ausrichtungsmarkierung, die zum Unterstützen der Ausrichtung oder Kalibration des Halbleiterwafers bei Vereinzelung des Halbleiterbauelements 100 vom Halbleiterwafer auf dem oder innerhalb des Substrats 101 angeordnet ist. In einigen Ausführungsformen weist ein Querschnitt der Ausrichtungsmarkierung von der Oberseite des Halbleiterbauelements 100 her eine rechteckige, dreieckige, vierseitige oder vieleckige Form auf.
  • In einigen Ausführungsformen ist das Ausrichtungsmerkmal 101a eine Dichtungsringstruktur, die zum Unterstützen der Ausrichtung eines Halbleiterwafers zur Vereinzelung des Halbleiterbauelements 100 vom Halbleiterwafer hin konfiguriert ist. In einigen Ausführungsformen verhindert die Dichtungsringstruktur, dass unerwünschte Feuchtigkeit und bewegliche ionische Schmutzstoffe in das Substrat 101 eindringen. In einigen Ausführungsformen ist die Dichtungsringstruktur vollständig oder teilweise in das Substrat 101 eingelassen.
  • 1A ist eine Draufsicht des Halbleiterbauelements 100 von 1, die das Ausrichtungsmerkmal 101a als die Dichtungsringstruktur konfiguriert zeigt. In einigen Ausführungsformen ist die Dichtungsringstruktur durch die Passivierung 103, das Polymer 105 und das Gussmaterial 106 abgedeckt, wodurch die Dichtungsringstruktur von der Oberseite des Halbleiterbauelements 100 her unter Normallicht (in gestrichter Linie gezeigt) unsichtbar ist. In einigen Ausführungsformen ist die Dichtungsringstruktur entlang der Kante 101b des Substrats 101 länglich oder gestreckt. In einigen Ausführungsformen weist ein Querschnitt der Dichtungsringstruktur von der Oberseite des Halbleiterbauelements 100 her eine rechteckige, dreieckige, vierseitige oder vieleckige Form auf. Die Dichtungsringstruktur verläuft in Form einer fortlaufenden Linie. In einigen Ausführungsformen umfasst die Dichtungsringstruktur zumindest eines von Metallen oder Metalllegierungen.
  • Unter erneuter Bezugnahme auf 1 umfasst das Substrat 101 eine Kontaktfläche 192, die über dem Substrat 101 angeordnet ist. In einigen Ausführungsformen ist die Kontaktfläche 102 elektrisch mit den aktiven Bauelementen oder den Verbindungsstrukturen des Substrats 101 verbunden. In einigen Ausführungsformen ist die Kontaktfläche 102 mit Aluminium (Al), Kupfer (Cu), Zinn (Sn), Nickel (Ni), Gold (Au), Silber (Ar), anderen elektrisch leitfähigen Materialien, Legierungen davon oder Multischichten davon hergestellt.
  • In einigen Ausführungsformen ist die Passivierung 103 über dem Substrat 101 und einem Umfang 102a der Kontaktfläche 102 angeordnet. In einigen Ausführungsformen umfasst die Passivierung 103 eine Öffnung 103a zum Freilegen eines Abschnitts der Kontaktfläche 102, sodass die Kontaktfläche 102 elektrisch mit einer Verbindungsstruktur verbunden werden kann. In einigen Ausführungsformen umfasst die Passivierung 103 dielektrische Materialien, wie etwa Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Polyimid (PI), Benzocyclobuten (BCB), Polybenzoxazol (PBO) oder andere Isoliermaterialien.
  • In einigen Ausführungsformen ist die Post Passivation Interconnect (PPI) 104 über der Passivierung 103 und dem Abschnitt der Kontaktfläche 102, der von der Passivierung 103 freiliegt, angeordnet. In einigen Ausführungsformen ist die PPI 104 mit der Kontaktfläche 102 elektrisch verbunden. In einigen Ausführungsformen umfasst die PPI 104 Kupfer, Aluminium oder andere leitfähige Materialien. In einigen Ausführungsformen ist die PPI 104 eine leitfähige Leitung, die die Kontaktfläche 102 mit einem leitfähigen Bump 107 verbindet, der auf einem Abschnitt der leitfähigen Leitung sitzt.
  • In einigen Ausführungsformen umfasst die PPI 104 einen Durchkontaktierungsabschnitt 104a, der auf der Kontaktfläche 102 angeordnet ist, und einen länglichen Abschnitt 104b, der den leitfähigen Bump 107 zum elektrischen Verbinden der Kontaktfläche 102 mit dem leitfähigen Bump 106 aufnimmt. In einigen Ausführungsformen ist der Durchkontaktierungsabschnitt 104a innerhalb der Öffnung 103a angeordnet und steht mit dem Abschnitt der Kontaktfläche 102 in Kontakt, die von der Passivierung 103 freiliegt. In einigen Ausführungsformen ist der Durchkontaktierungsabschnitt 104a mit einer Seitenwand der Öffnung 103a konform.
  • In einigen Ausführungsformen ist der längliche Abschnitt 104b auf der Passivierung 103 angeordnet. In einigen Ausführungsformen ist der längliche Abschnitt 104b mit einer Oberfläche 103b der Passivierung 103 konform. In einigen Ausführungsformen ist der längliche Abschnitt 104b zum Aufsetzen des leitfähigen Bumps 107 darauf konfiguriert, sodass die Kontaktfläche 102 durch die PPI 104 mit dem leitfähigen Bump 107 verbunden ist. In einigen Ausführungsformen ist eine Bump-Kontaktfläche, wie etwa eine Under Bump Metallurgy- (UBM-) Kontaktfläche, über dem länglichen Abschnitt 104b der PPI 104 angeordnet und zum Aufnehmen des leitfähigen Bumps 107 konfiguriert, sodass die Kontaktfläche 102 elektrisch durch die PPI 104 und die UBM-Kontaktfläche mit dem leitfähigen Bump 107 verbunden ist.
  • In einigen Ausführungsformen weist der leitfähige Bump 107 eine Halbkugelform wie eine Lotkugel auf. In einigen Ausführungsformen umfasst der leitfähige Bump 107 Metalle wie etwa Blei, Zinn, Kupfer, Gold, Nickel usw. oder Metalllegierung, wie etwa eine Kombination von Blei, Zinn, Kupfer, Gold, Nickel usw.
  • In einigen Ausführungsformen deckt das Polymer 105 die PPI 104 ab. In einigen Ausführungsformen ist das Polymer 105 über der PPI 104 und der Passivierung 103 angeordnet. In einigen Ausführungsformen ist das Polymer 105 zum Schützen der PPI 104 konfiguriert. In einigen Ausführungsformen ist das Polymer 105 konform mit der PPI 104 und der Oberfläche 103b der Passivierung 103. In einigen Ausführungsformen umfasst das Polymer 105 Polyimid (PI), Benzocyclobuten (BCB), Polybenzoxazol (PBO) oder dergleichen.
  • In einigen Ausführungsformen ist das Gussmaterial 106 über dem Polymer 105 und dem leitfähigen Bump 107 angeordnet. In einigen Ausführungsformen ist das Gussmaterial 106 mit einer Oberfläche des Polymers 105 und einem Abschnitt 107a einer Außenfläche des leitfähigen Bumps 107 konform. Der leitfähige Bump 107 ist durch das Gussmaterial 106 teilweise eingekapselt.
  • In einigen Ausführungsformen ist das Gussmaterial 106 mit Verbundmaterialien ausgebildet, die Epoxidharze, Phenolhärter, Silica, Katalysatoren, Pigmente und Formtrennmittel umfassen. In einigen Ausführungsformen weist das Gussmaterial 106 eine hohe Wärmeleitfähigkeit, eine niedrige Feuchtigkeitsaufnahmerate, eine hohe Biegefestigkeit auf Plattenaufbringungstemperatur oder eine Kombination davon auf. In einigen Ausführungsformen ist das Gussmaterial 106 eine flüssige Gusszusammensetzung (LMC). In einigen Ausführungsformen ist das Gussmaterial 106 undurchsichtig oder schwarz. In einigen Ausführungsformen ist das Gussmaterial 106 ein undurchsichtiger Gusskörper, der den leitfähigen Bump 107 umgibt.
  • In einigen Ausführungsformen hat das einer Kante 100a des Halbleiterbauelements 100 benachbarte Gussmaterial 106 eine abgestufte Konfiguration. In einigen Ausführungsformen umfasst das Gussmaterial 106 einen ersten Abschnitt 106a und einen zweiten Abschnitt 106b. In einigen Ausführungsformen ist der erste Abschnitt 106a orthogonal am Ausrichtungsmerkmal 101a ausgerichtet. In einigen Ausführungsformen weist der erste Abschnitt 106a des Gussmaterials 106 eine Dicke Terste von ungefähr 10 µm bis ungefähr 30 µm auf. In einigen Ausführungsformen weist der erste Abschnitt 106a eine Länge Lerste von ungefähr 20 µm bis ungefähr 40 µm auf.
  • In einigen Ausführungsformen ist der erste Abschnitt 106a über dem Ausrichtungsmerkmal 101a angeordnet. In einigen Ausführungsformen ist der erste Abschnitt 106a der Kante 100a des Halbleiterbauelements 100 benachbart angeordnet. In einigen Ausführungsformen erstreckt sich der erste Abschnitt 106a entlang der Kante 100a und verläuft in rechteckiger oder vierseitiger Form, wie in 1A gezeigt. In einigen Ausführungsformen ist ein Oberflächenbereich des ersten Abschnitts 106a im Wesentlichen größer als ein Oberflächenbereich des Ausrichtungsmerkmals 101a.
  • 1B zeigt eine Draufsicht des Halbleiterbauelements 100, wobei der erste Abschnitt 106a an einer Ecke 100b des Halbleiterbauelements 100 angeordnet ist. In einigen Ausführungsformen ist der erste Abschnitt 106a an der Ecke 100b angeordnet und orthogonal an einem Abschnitt des Ausrichtungsmerkmals 101a ausgerichtet.
  • Unter erneuter Bezugnahme auf 1 gibt es einen Abstand D1 zwischen dem Ausrichtungsmerkmal 101a und einer oberen Oberfläche 106c des ersten Abschnitts 106a des Gussmaterials 106. In einigen Ausführungsformen ist das Ausrichtungsmerkmal 101a in einem Abstand D1 von ungefähr 20 µm von der oberen Oberfläche 106c des ersten Abschnitts 106a weg angeordnet. In einigen Ausführungsformen ist das Ausrichtungsmerkmal 101a in einem Abstand D2 von der Kante 100a des Halbleiterbauelements 100 weg angeordnet. In einigen Ausführungsformen beträgt der Abstand D2 zwischen dem Ausrichtungsmerkmal 101a und der Kante 100a ungefähr 20 µm.
  • In einigen Ausführungsformen ist der zweite Abschnitt 106b des Gussmaterials 106 distal zur Kante 100a des Halbleiterbauelements 100 angeordnet. In einigen Ausführungsformen ist der zweite Abschnitt 106b nicht über dem oder orthogonal am Ausrichtungsmerkmal 101a ausgerichtet. In einigen Ausführungsformen ist der zweite Abschnitt 106b des Gussmaterials 106 undurchsichtig und für eine vorgegebene Strahlung, wie etwa Infrarot (IR), undurchdringlich. Der zweite Abschnitt 106b ist für IR undurchdringlich, wenn eine Dicke Tzweite des zweiten Abschnitts 106b größer als ungefähr 40 µm ist. In einigen Ausführungsformen weist der zweite Abschnitt 106b die Dicke Tzweite von ungefähr 100 µm bis ungefähr 120 µm auf.
  • In einigen Ausführungsformen ist die Dicke Terste des ersten Abschnitts 106a im Wesentlichen kleiner als die Dicke Tzweite des zweiten Abschnitts 106b. In einigen Ausführungsformen ist die Dicke Terste des ersten Abschnitts 106a um ungefähr 90 µm kleiner als die Dicke Tzweite des zweiten Abschnitts 106b. Da der erste Abschnitt 106a dünner als der zweite Abschnitt 106b ist, ist das Ausrichtungsmerkmal 101a, das unterhalb des ersten Abschnitts 106a angeordnet ist, bei der vorgegebenen Strahlung durch das Gussmaterial 106 sichtbar.
  • In einigen Ausführungsformen ist das Ausrichtungsmerkmal 101a bei IR-Strahlung von der Oberseite des Halbleiterbauelements 100 her durch den ersten Abschnitt 106a sichtbar. Das Ausrichtungsmerkmal 101a kann bei IR-Strahlung Ausrichtungsvorgänge während der Vereinzelung des Halbleiterbauelements 100 von einem Halbleiterwafer unterstützen, sodass die Ausrichtungsvorgänge präzise durchgeführt werden können und das Halbleiterbauelement 100 akkurat vom Halbleiterwafer vereinzelt werden kann.
  • 2 ist eine Ausführungsform des Halbleiterbauelements 100, das mit einem weiteren Halbleiterbauelement 200 gebondet ist. In einigen Ausführungsformen ist das Halbleiterbauelement 100 mit einem weiteren Halbleiterbauelement 200 durch Bonden des leitfähigen Bumps 107 des Halbleiterelements 100 mit einer Bond-Kontaktfläche 200a des Halbleiterbauelements 200 elektrisch verbunden. Daher sind das Substrat 101, die Kontaktfläche 102, die PPI 104 durch den leitfähigen Bump 107 und die Bond-Kontaktfläche 200a elektrisch mit Schaltungen des Halbleiterbauelements 200 verbunden.
  • 3 ist eine Ausführungsform des Halbleiterbauelements 300 gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. 3 ist eine Querschnittansicht des Halbleiterbauelements 300. In einigen Ausführungsformen umfasst das Halbleiterbauelement 300 ein Substrat 301, eine Kontaktfläche 102, ein Ausrichtungsmerkmal 101a, eine Passivierung 103, eine Post Passivation Interconnect (PPI) 104, ein Polymer 105, einen Gusskörper 106 und einen leitfähigen Bump 107, die eine ähnliche Konfiguration wie in 1 aufweisen.
  • In einigen Ausführungsformen weist der Gusskörper 106 eine verringerte Höhe Terste entlang Kanten 100a des Halbleiterbauelements 300 auf, wie in 3A gezeigt, die eine Draufsicht des Halbleiterbauelements 300 von 3 ist. In einigen Ausführungsformen ist der Gusskörper 106 mit der verringerten Höhe Terste entsprechend einer Position des Ausrichtungsmerkmals 101a angeordnet. In einigen Ausführungsformen ist der Gusskörper 106 mit der verringerten Höhe Terste über dem oder orthogonal ausgerichtet am Ausrichtungsmerkmal 101a angeordnet. In einigen Ausführungsformen weist der Gusskörper 106 mit der verringerten Höhe Terste ungefähr 20 µm auf.
  • In einigen Ausführungsformen, wie in 3A gezeigt, erstreckt sich der Gusskörper 106 mit der verringerten Höhe Terste entlang der Kanten 101a in einer konsistenten Breite Lerste auf ähnliche Art und Weise wie in 1A. In einigen Ausführungsformen, wie in 3B gezeigt, ist der Gusskörper 106 mit der verringerten Höhe Terste an Ecken 100b des Halbleiterbauelements 300 auf ähnliche Art und Weise wie in 1B angeordnet. Der Gusskörper 106 über einem Abschnitt des Ausrichtungsmerkmals 101a an jeder Ecke 1100b weist die verringerte Höhe Terste auf. Da der Gusskörper 106 über dem Ausrichtungsmerkmal 101a oder dem Abschnitt des Ausrichtungsmerkmals 101a mit der verringerten Höhe Terste dünner als der Rest des Gusskörpers 106 mit einer Höhe Tzweite ist, ist das Ausrichtungsmerkmal 101a unter einer vorgegebenen Strahlung, wie etwa IR, durch den Gusskörper 106 sichtbar.
  • 4 ist eine Ausführungsform des Halbleiterbauelements 300, der mit einem weiteren Halbleiterbauelement 400 gebondet ist. In einigen Ausführungsformen ist das Halbleiterbauelement 300 mit einem weiteren Halbleiterbauelement 400 durch Bonden der leitfähigen Bumps 107 des Halbleiterbauelements 300 mit entsprechenden Bond-Kontaktflächen 400a des Halbleiterbauelements 400 elektrisch verbunden, ähnlich wie in 2.
  • 5 ist eine Draufsicht einer Ausführungsform mit mehreren Halbleiterbauelementen 300, die in einer regelmäßigen Gruppierung angeordnet sind. In einigen Ausführungsformen sind die Halbleiterbaugruppen horizontal und vertikal aneinander ausgerichtet und angeordnet. 5A ist eine Querschnittansicht der benachbarten Halbleiterbauelemente 300 von 5 entlang AA'. In einigen Ausführungsformen sind die Halbleiterbauelemente 300 durch eine Distanz L2 voneinander getrennt. In einigen Ausführungsformen ist die Distanz L2 ein Abstand zwischen Kanten 100a der benachbarten Halbleiterbauelemente 300. In einigen Ausführungsformen beträgt die Distanz L2 ungefähr 25 µm bis ungefähr 35 µm.
  • In einigen Ausführungsformen umfasst jedes der Halbleiterbauelemente 300 den ersten Abschnitt 106a und den zweiten Abschnitt 106b. In einigen Ausführungsformen sind der erste Abschnitt 106a und der zweite Abschnitt 106b benachbart zueinander angeordnet, und die Dicke Terste des ersten Abschnitts 106a weicht von der Dicke Tzweite des zweiten Abschnitts 106b ab und ist kleiner als diese. Daher weist der Gusskörper 106 die abgestufte Konfiguration 106e benachbart der Kante 100a des Halbleiterbauelements 300 auf.
  • In einigen Ausführungsformen liegen die zweiten Abschnitte 106b der Halbleiterbauelemente 300 einander gegenüber und sind in einem Abstand L1 zueinander beabstandet. In einigen Ausführungsformen ist der Abstand L1 ein horizontaler Abstand zwischen Seitenwänden 106f der zweiten Abschnitte 106b der Halbleiterbauelemente 300. In einigen Ausführungsformen ist der Abstand L1 größer als ungefähr 100 µm. In einigen Ausführungsformen beträgt der Abstand L1 ungefähr 80 µm bis ungefähr 120 µm.
  • 5B ist eine Querschnittansicht einer anderen Ausführungsform der benachbarten Halbleiterbauelemente 300 von 5 entlang AA'. In einigen Ausführungsformen weist der erste Abschnitt 106a jedes Halbleiterbauelements 300 eine unregelmäßige Dicke auf, wie in 5B gezeigt. Ein Teil des Gusskörpers 106 ist zum weiteren Schützen von Komponenten, wie etwa Inter-Metal Dielectrics (IMD) oder Materialien mit extrem niedriger dielektrischer Konstante (ELK) innerhalb des Substrats 101, über dem Substrat 101 angeordnet.
  • In einigen Ausführungsformen weist der erste Abschnitt 106a des Gussmaterials 106 eine Dicke T' zwischen der Kante 100a und einer Seitenwand 103c der Passivierung 103 oder einer Seitenwand 105b des Polymers 105 auf. In einigen Ausführungsformen ist die Dicke T' größer als die Dicke Terste des ersten Abschnitts 106a, der über dem Ausrichtungsmerkmal 101a angeordnet ist. In einigen Ausführungsformen ist eine Grenzfläche 106d zwischen dem Substrat 101 und dem Gusskörper 106 zur Kante 100a hin geneigt, wodurch die Dicke T' des ersten Abschnitts 106a zur Kante 100a hin zunimmt.
  • In der vorliegenden Offenbarung ist außerdem ein Verfahren zum Herstellen eines Halbleiterbauelements oder einer Halbleitereinrichtung offenbart. In einigen Ausführungsformen wird ein Halbleiterbauelement durch ein Verfahren 300 ausgebildet. Das Verfahren 300 umfasst eine Anzahl von Vorgängen, und die Beschreibung und Darstellung werden nicht als eine Einschränkung hinsichtlich der Abfolge der Vorgänge erachtet.
  • 6 ist ein Diagramm eines Verfahrens 600 zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Das Verfahren 600 umfasst eine Anzahl von Vorgängen (601, 602, 603, 604, 605, 606, 607 und 608).
  • In Vorgang 601 wird ein Substrat 101 erhalten oder bereitgestellt, wie in 6A. In einigen Ausführungsformen ist das Substrat 101 ein Siliziumsubstrat. In einigen Ausführungsformen weist das Substrat 101 eine ähnliche Konfiguration wie in 1 oder 3 auf.
  • In Vorgang 602 werden eine Kontaktfläche 102 und ein Ausrichtungsmerkmal 101a über dem Substrat 101 ausgebildet, wie in 6B. In einigen Ausführungsformen wird die Kontaktfläche 102 elektrisch mit einer Verbindungsstruktur oder Schaltungen innerhalb des Substrats 101 verbunden. In einigen Ausführungsformen wird die Kontaktfläche 102 durch verschiedene geeignete Vorgänge, wie etwa elektrolytische Beschichtung oder stromlose Metallabscheidung, über dem Substrat 101 angeordnet. In einigen Ausführungsformen weist die Kontaktfläche 102 eine ähnliche Konfiguration wie in 1 oder 3 auf. In einigen Ausführungsformen wird das Ausrichtungsmerkmal 101a auf dem oder innerhalb des Substrats 101 angeordnet. In einigen Ausführungsformen ist das Ausrichtungsmerkmal 101a eine Dichtungsringstruktur. In einigen Ausführungsformen weisen das Substrat 101 und das Ausrichtungsmerkmal 101a eine ähnliche Konfiguration wie in 1 oder 3 auf.
  • Im Vorgang 603 wird eine Passivierung 103 über dem Substrat 101 und einem Umfang 102a der Kontaktfläche 102 angeordnet, wie in 6C. Die Passivierung 103 deckt das Substrat 101 ab und umgibt die Kontaktfläche 102. In einigen Ausführungsformen umfasst die Passivierung 103 eine Öffnung 103a durch Abtragen eines Abschnitts der Passivierung 103 unter Nutzung eines maskendefinierten Photoresist-Ätzens zum Freilegen eines Abschnitts einer oberen Oberfläche 102a der Kontaktfläche 102. In einigen Ausführungsformen weist die Passivierung 103 eine ähnliche Konfiguration wie in 1 und 3 auf.
  • Im Vorgang 604 wird eine Post Passivation Interconnect (PPI) 104 über der Passivierung 103 ausgebildet, wie in 6D. In einigen Ausführungsformen wird die PPI 104 konform zur Öffnung 103a und einer Oberfläche 103b der Passivierung 103 angeordnet. In einigen Ausführungsformen wird die PPI 104 durch verschiedene geeignete Vorgänge ausgebildet, wie etwa elektrolytische Beschichtung oder stromlose Metallabscheidung. In einigen Ausführungsformen wird ein Durchkontaktierungsabschnitt 104a der PPI 104 innerhalb der Öffnung 103a ausgebildet und ein länglicher Abschnitt 104b entlang der Oberfläche 103b ausgebildet. In einigen Ausführungsformen wir der Durchkontaktierungsabschnitt 104a mit dem freiliegenden Abschnitt der oberen Oberfläche 102b der Kontaktfläche 102 in Kontakt gebracht. In einigen Ausführungsformen weist die PPI 104 eine ähnliche Konfiguration wie in 1 und 3 auf.
  • Im Vorgang 605 wird ein Polymer 105 über der PPI 104 angeordnet, wie in 6E. In einigen Ausführungsformen wird das Polymer 105 durch verschiedene geeignete Verfahren angeordnet, wie etwa Schleuderbeschichtung. In einigen Ausführungsformen wird ein Abschnitt des Polymers 105 zum Freilegen eines Abschnitts des länglichen Abschnitts 104b der PPI 104 abgetragen. In einigen Ausführungsformen umfasst das Polymer 105 eine Öffnung 105c, die durch verschiedene geeignete Verfahren ausgebildet wird, wie etwa Fotolithografie, Ätzen oder Laserbohren. In einigen Ausführungsformen legt die Öffnung 105c den Abschnitt des länglichen Abschnitts 104b der PPI 104 vom Polymer 105 frei. In einigen Ausführungsformen weist das Polymer 105 eine ähnliche Konfiguration wie in 1 oder 3 auf.
  • Im Vorgang 606 wird ein leitfähiger Bump 107 aufgebracht, wie in 6F. In einigen Ausführungsformen wird der leitfähige Bump 107 auf dem länglichen Abschnitt 104b angeordnet, der vom Polymer 105 freiliegt. In einigen Ausführungsformen wird der leitfähige Bump 107 durch Aufbringen eines Lötmaterials auf dem länglichen Abschnitt 104b und anschließendes Aufschmelzen des Lötmaterials ausgebildet. In einigen Ausführungsformen wird der leitfähige Bump 107 durch Aufkleben des Lötmaterials über eine Schablone auf dem länglichen Abschnitt 104b ausgebildet. In einigen Ausführungsformen weist der leitfähige Bump 107 eine ähnliche Konfiguration wie in 1 oder 3 auf.
  • Im Vorgang 607 wird ein Gussmaterial 106 zum Ausbilden eines Gusskörpers über dem Polymer 105 und um den leitfähigen Bump 107 angeordnet, wie in 6G. In einigen Ausführungsformen wird das Gussmaterial 106 angeordnet und dann zum Ausbilden des Gusskörpers gehärtet. In einigen Ausführungsformen wird der Gusskörper durch Spritzpressverfahren oder jegliche andere geeignete Vorgänge ausgebildet. In einigen Ausführungsformen wird der Gusskörper konform zu einem Abschnitt einer Außenfläche 107a des leitfähigen Bumps 107 ausgebildet, sodass der leitfähige Bump 107 teilweise von einer oberen Oberfläche 106c' des Gusskörpers vorsteht. In einigen Ausführungsformen weist das Gussmaterial 106 eine ähnliche Konfiguration wie in 1 oder 3 auf.
  • Im Vorgang 608 wird ein vorgegebener Abschnitt des Gussmaterials 106 abgetragen, wie in 6H. In einigen Ausführungsformen wird das Halbleiterbauelement 700 mit ähnlicher Konfiguration wie das Halbleiterbauelement 100 in 1 oder das Halbleiterbauelement 300 in 3 nach dem Abtragen des vorgegebenen Abschnitts des Gussmaterials 106 ausgebildet. In einigen Ausführungsformen wird der vorgegebene Abschnitt des Gussmaterials 106, der orthogonal am Ausrichtungsmerkmal 101a ausgerichtet und einer Kante 100a des Halbleiterbauelements 700 benachbart ist, abgetragen, wodurch das Ausrichtungsmerkmal 101a durch das Gussmaterial 106 unter einer vorgegebenen Strahlung, wie etwa IR, sichtbar ist.
  • In einigen Ausführungsformen wird der vorgegebene Abschnitt durch Schleifen des Gussmaterials 106 von der oberen Oberfläche 106c' (siehe 6G) des Gussmaterials 106 abgetragen. In einigen Ausführungsformen wird der vorgegebene Abschnitt des Gussmaterials 106 durch Verringern des Gussmaterials 106 in einer Höhe zum Ausrichtungsmerkmal 101a hin von der oberen Oberfläche 106c' (siehe 6G) zur oberen Oberfläche 106c zum Ausbilden eines ersten Abschnitts 106a und eines zweiten Abschnitts 106b abgetragen.
  • In einigen Ausführungsformen wird der erste Abschnitt 106a des Gussmaterials 106 entsprechend einer Position des Ausrichtungsmerkmals 101a angeordnet. In einigen Ausführungsformen wird der erste Abschnitt 106a über dem Ausrichtungsmerkmal 101a angeordnet. In einigen Ausführungsformen weist der zweite Abschnitt 106b des Gussmaterials 106 eine größere Dicke als der erste Abschnitt 106a auf und ist dadurch für die vorgegebene Strahlung undurchdringlich.
  • In einigen Ausführungsformen wird der vorgegebene Abschnitt des Gussmaterials 106 durch jegliche geeignete Vorgänge abgetragen, wie etwa Schleifen, Schneiden, Lasersägen usw. In einigen Ausführungsformen wird der vorgegebene Abschnitt des Gussmaterials 106 mittels eines Schneidwerkzeugs abgetragen, der eine Breite über ungefähr 80 µm aufweist.
  • 7 ist ein Diagramm eines Verfahrens 800 zum Herstellen eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Das Verfahren 800 umfasst eine Anzahl von Vorgängen (801, 802, 803, 804, 805, 806, 807, 808 und 809).
  • Im Vorgang 801 wird ein Halbleiterwafer 900 aufgenommen, wie in 8A. In einigen Ausführungsformen ist der Halbleiterwafer 900 mit mehreren Bauelementbereichen 901 definiert. In einigen Ausführungsformen sind die Bauelementbereiche 901 in einer Gruppierung angeordnet und in Reihen und Spalten aneinander ausgerichtet. In einigen Ausführungsformen sind die Bauelementbereiche 901 durch mehrere Risslinienbereiche 902 aufgeteilt. In einigen Ausführungsformen umfasst jeder Bauelementbereich 901 ein Substrat 101. In einigen Ausführungsformen weist das Substrat 101 eine ähnliche Konfiguration wie in 1 und 3 auf.
  • In den Vorgängen 802 bis 807 werden eine Kontaktfläche 102, ein Ausrichtungsmerkmal 101a, eine Passivierung 103, eine PPI 104, ein Polymer 105, ein leitfähiger Bump 107 und ein Gussmaterial 106 jeweils ähnlich wie in den Vorgängen 602 bis 607 von 6 angeordnet und ausgebildet. In einigen Ausführungsformen umfasst jeder Bauelementbereich 901 das Ausrichtungsmerkmal 101a auf dem oder innerhalb des Substrats 101. In einigen Ausführungsformen ist das Ausrichtungsmerkmal 101a eine Dichtungsringstruktur. In einigen Ausführungsformen weisen die Kontaktfläche 102, das Ausrichtungsmerkmal 101a, die Passivierung 103, die PPI 104, das Polymer 105, der leitfähige Bump 107 und das Gussmaterial 106 eine ähnliche Konfiguration wie in 1 oder 3 auf. Im Vorgang 807 wird der Halbleiterwafer 900 durch das Gussmaterial 106 im Wesentlichen abgedeckt, und mehrere leitfähige Bumps 107 stehen teilweise vom Gussmaterial 106 vor, wie in 8B. 8C ist eine Querschnittansicht des Halbleiterwafers 900 entlang Linie AA' von Figur B. In einigen Ausführungsformen ist auf eine Rückseite des Halbleiterwafers 900 eine Die-Anbringungsfolie (DAF) oder Sägefolie 903 für anschließende Sägevorgänge angebracht.
  • Im Vorgang 808 wird der Halbleiterwafer 900 entlang und innerhalb der Risslinienbereiche 902 gesägt, wie in 8D. In einigen Ausführungsformen werden nach den Sägevorgängen mehrere Halbleiterbauelemente 904 ausgebildet. 8E ist eine Querschnittansicht der benachbarten Halbleiterbauelemente 904 entlang AA' von 8D. In einigen Ausführungsformen wird der Halbleiterwafer 900 durch ein Schneidwerkzeug oder andere geeignete Werkzeuge von einer oberen Oberfläche 106c' des Gusskörpers 106 zum Substrat 101 gemäß den Risslinienbereichen 902 gesägt. In einigen Ausführungsformen werden die benachbarten Halbleiterbauelemente 904 in einem Abstand L2 voneinander getrennt. In einigen Ausführungsformen beträgt der Abstand L2 zwischen Kanten 100a der benachbarten Halbleiterbauelemente 904 ungefähr 25 µm bis ungefähr 35 µm.
  • Im Vorgang 809 werden mehrere vorgegebene Abschnitte des Gussmaterials 106 abgetragen, wie in 8F. 8G ist eine Querschnittansicht der benachbarten Halbleiterbauelemente 904 entlang AA' von 8F. In einigen Ausführungsformen werden die vorgegebenen Abschnitte des Gussmaterials 106, die orthogonal an den Ausrichtungsmerkmalen 101a ausgerichtet sind, abgetragen, sodass erste Abschnitte 106a und zweite Abschnitte 106b des Gussmaterials 106 ausgebildet werden. In einigen Ausführungsformen werden die vorgegebenen Abschnitte des Gussmaterials 106 durch Schleifen des Gussmaterials 106 von der oberen Oberfläche 106c' (siehe 8E) zum Substrat 101 hin entlang des Risslinienbereichs 902 unter Benutzung eines Schneidwerkzeugs mit einer Breite, die größer als der Risslinienbereich 902 ist, abgetragen. In einigen Ausführungsformen wird das Gussmaterial 106 von der oberen Oberfläche 106c' her geschliffen, bis das Ausrichtungsmerkmal 101a unter der vorgegebenen Strahlung, wie etwa IR, durch das Gussmaterial 106 sichtbar ist. Die vorgegebenen Abschnitte des Gussmaterials 106 werden abgetragen und der erste Abschnitt 106a und der zweite Abschnitt 106b werden ausgebildet, sodass das Ausrichtungsmerkmal 101a unter der vorgegebenen Strahlung durch das Gussmaterial 106 sichtbar ist.
  • In einigen Ausführungsformen sind die zweiten Abschnitte 106b der benachbarten Halbleiterbauelemente 904 in einem Abstand L1 voneinander getrennt. In einigen Ausführungsformen beträgt der Abstand L1 zwischen Seitenwänden 106f ungefähr 80 µm bis ungefähr 120 µm. In einigen Ausführungsformen ist der Abstand L1 im Wesentlichen größer als der Risslinienbereich 902 (siehe 8C).
  • In einigen Ausführungsformen ist das Halbleiterbauelement 904 mit dem ersten Abschnitt 106a und dem zweiten Abschnitt 106b wie in 8H und 81 ausgebildet. 8H ist eine Draufsicht des Halbleiterbauelements 904, und 81 ist eine Querschnittansicht des Halbleiterbauelements 904. In einigen Ausführungsformen weist das Halbleiterbauelement 904 eine ähnliche Konfiguration wie das Halbleiterbauelement 300 in 3 und 3A auf.
  • In einigen Ausführungsformen ist das Halbleiterbauelement 904 mit einem anderen Substrat 400 oder Leiterplatte durch Bonden des leitfähigen Bumps 107 des Halbleiterbauelements 904 mit einer Bond-Kontaktfläche 400 auf einem anderen Substrat 400 elektrisch verbunden, wie in 8J gezeigt, ähnlich 4.
  • Die vorliegende Erfindung sieht eine Halbleitereinrichtung, auch als Halbleiterbauelement bezeichnet, mit einer strukturellen Verbesserung vor. Das Halbleiterbauelement umfasst einen undurchsichtigen Gusskörper mit einer verringerten Höhe über einem Ausrichtungsmerkmal, sodass das Ausrichtungsmerkmal von einer Oberseite einer Vorderseite eines Halbleiterbauelements unter einer vorgegebenen Strahlung sichtbar ist. Unter Bezugnahme auf das sichtbare Ausrichtungsmerkmal kann die Halbleitereinrichtung selbst dann akkurat von einem Halbleiterwafer vereinzelt werden, wenn die Vereinzelung nach der Anordnung des undurchsichtigen Gusskörpers durchgeführt wird. Zudem ist ein der Kante benachbart angeordnetes Volumen des undurchsichtigen Gusskörpers geringer, und daher ist die Belastung durch undurchsichtigen Guss in Nachbarschaft der Kante geringer und dadurch ist die Zuverlässigkeit oder Leistung der Halbleitereinrichtung verbessert.
  • In einigen Ausführungsformen umfasst eine Halbleitereinrichtung ein Substrat mit einer Kontaktfläche und einem Ausrichtungsmerkmal, die über dem Substrat angeordnet sind, eine Passivierung, die über dem Substrat und einem Umfang der Kontaktfläche angeordnet ist, eine Post Passive Interconnect (PPI) mit einem Durchkontaktierungsabschnitt, der auf der Kontaktfläche angeordnet ist, und einem länglichen Abschnitt, der einen leitfähigen Bump zum elektrischen Verbinden der Kontaktfläche mit dem leitfähigen Bump aufnimmt, ein Polymer, das die PPI abdeckt, und ein Gussmaterial, das über dem Polymer und um den leitfähigen Bump angeordnet ist, wobei das Gussmaterial einen ersten Abschnitt, der orthogonal am Ausrichtungsmerkmal ausgerichtet und einer Kante des Halbleiterbauelements benachbart ist, und einen zweiten Abschnitt distal zur Kante des Halbleiterbauelements umfasst, wobei die Dicke des ersten Abschnitts im Wesentlichen kleiner als die Dicke des zweiten Abschnitts ist, wodurch das Ausrichtungsmerkmal unter einer vorgegebenen Strahlung durch das Gussmaterial sichtbar ist.
  • In einigen Ausführungsformen ist die Dicke des ersten Abschnitts um ungefähr 90 µm geringer als die Dicke des zweiten Abschnitts. In einigen Ausführungsformen weist das Gussmaterial in der Nachbarschaft der Kante des Halbleiterbauelements eine abgestufte Konfiguration auf. In einigen Ausführungsformen ist der erste Abschnitt des Gussmaterials an einer Ecke des Halbleiterbauelements angeordnet. In einigen Ausführungsformen ist die vorgegebene Strahlung Infrarot (IR). In einigen Ausführungsformen beträgt die Dicke des ersten Abschnitts des Gussmaterials ungefähr 10 µm bis 30 µm. In einigen Ausführungsformen beträgt die Dicke des zweiten Abschnitts des Gussmaterials ungefähr 100 µm bis ungefähr 120 µm. In einigen Ausführungsformen ist das Ausrichtungsmerkmal ungefähr 20 µm von einer oberen Oberfläche des ersten Abschnitts des Gussmaterials weg angeordnet. In einigen Ausführungsformen ist das Ausrichtungsmerkmal ungefähr 20 µm von der Kante des Halbleiterbauelements weg angeordnet. In einigen Ausführungsformen ist das Ausrichtungsmerkmal eine Dichtungsringstruktur oder eine Ausrichtungsmarkierung. In einigen Ausführungsformen ist der zweite Abschnitt des Gussmaterials undurchsichtig und für die vorgegebene Strahlung undurchdringlich.
  • In einigen Ausführungsformen umfasst eine Halbleitereinrichtung ein Substrat mit einer Kontaktfläche und einem Ausrichtungsmerkmal, die über dem Substrat angeordnet sind, eine Passivierung, die über dem Substrat und einem Umfang der Kontaktfläche angeordnet ist, eine leitfähige Leitung, die die Kontaktfläche mit einem leitfähigen Bump, der auf einen Abschnitt der leitfähigen Leitung aufgesetzt ist, elektrisch verbindet, und einen undurchsichtigen Gusskörper, der den leitfähigen Bump umgibt, wobei der undurchsichtige Gusskörper mit einer verringerten Höhe entsprechend einer Position des Ausrichtungsmerkmals angeordnet ist, wodurch das Ausrichtungsmerkmal unter einer vorgegebenen Strahlung durch den undurchsichtigen Gusskörper sichtbar ist.
  • In einigen Ausführungsformen beträgt der undurchsichtige Gusskörper mit der verringerten Höhe ungefähr 20 µm. In einigen Ausführungsformen ist das Ausrichtungsmerkmal eine Dichtungsringstruktur, die in das Substrat eingelassen ist. In einigen Ausführungsformen ist der undurchsichtige Gusskörper eine flüssige Gusszusammensetzung (LMC).
  • In einigen Ausführungsformen umfasst ein Verfahren zum Herstellen eines Halbleiterbauelements das Aufnehmen eines Substrats, Ausbilden einer Kontaktfläche und eines Ausrichtungsmerkmals über dem Substrat, Anordnen einer Passivierung über dem Substrat und einem Umfang der Kontaktfläche, Ausbilden einer Post Passivation Interconnect (PPI) über der Passivierung, Anordnen eines Polymers über der PPI, Anbringen eines leitfähigen Bumps auf einem länglichen Abschnitt der PPI, der vom Polymer freiliegt, zum elektrischen Verbinden mit der Kontaktfläche, Anordnen eines Gussmaterials über dem Polymer und um den leitfähigen Bump und Abtragen eines vorgegebenen Abschnitts des Gussmaterials, der orthogonal am Ausrichtungsmerkmal ausgerichtet und einer Kante des Halbleiterbauelements benachbart ist, wodurch das Ausrichtungsmerkmal unter einer vorgegebenen Strahlung durch das Gussmaterial sichtbar ist.
  • In einigen Ausführungsformen umfasst das Abtragen des vorgegebenen Abschnitts des Gussmaterials das Verringern der Höhe des Gussmaterials zum Ausrichtungsmerkmal hin. In einigen Ausführungsformen umfasst das Abtragen des vorgegebenen Abschnitts des Gussmaterials das Schleifen des Gussmaterials von einer oberen Oberfläche des Gussmaterials her. In einigen Ausführungsformen wird der vorgegebene Abschnitt des Gussmaterials mit einem Schneidwerkzeug mit einer Breite von mehr als 80 µm abgetragen. In einigen Ausführungsformen umfasst der vorgegebene Abschnitt des Gussmaterials das Ausbilden eines ersten Abschnitts des Gussmaterials, der entsprechend einer Position des Ausrichtungsmerkmals angeordnet wird.

Claims (18)

  1. Halbleitereinrichtung (100), umfassend: ein Substrat (101) mit einer Kontaktfläche (102) und einem Ausrichtungsmerkmal (101a), die über dem Substrat (101) angeordnet sind; eine Passivierung (103), die über dem Substrat (101) und einem Umfang (102a) der Kontaktfläche (102) angeordnet ist; eine PPI (104) mit einem Durchkontaktierungsabschnitt (104a), der auf der Kontaktfläche (102) angeordnet ist, und einem länglichen Abschnitt (104b), der einen leitfähigen Bump (107) zum elektrischen Verbinden der Kontaktfläche (102) mit dem leitfähigen Bump (107) aufnimmt; ein Polymer (105), das die PPI (104) abdeckt; und ein Gussmaterial (106), das über dem Polymer (105) und um den leitfähigen Bump (107) angeordnet ist, wobei das Gussmaterial (106) einen ersten Abschnitt (106a), der orthogonal am Ausrichtungsmerkmal (101a) ausgerichtet und einer Kante (101b) der Halbleitereinrichtung (100) benachbart ist, und einen zweiten Abschnitt (106b) distal zur Kante (101b) der Halbleitereinrichtung (100) umfasst, wobei die Dicke (T_erste) des ersten Abschnitts (106a) kleiner als die Dicke (T_zweite) des zweiten Abschnitts (106b) ist, wodurch das Ausrichtungsmerkmal (101a) unter einer vorgegebenen Strahlung durch das Gussmaterial (106) sichtbar ist, wobei die vorgegebene Strahlung Infrarot ist, wobei der zweite Abschnitt (106b) des Gussmaterials (106) undurchsichtig und für die vorgegebene Strahlung undurchdringlich ist.
  2. Halbleitereinrichtung nach Anspruch 1, wobei die Dicke (T_erste) des ersten Abschnitts (106a) um 90 µm geringer als die Dicke (T_zweite) des zweiten Abschnitts (106b) ist.
  3. Halbleitereinrichtung nach Anspruch 1 oder 2, wobei das Gussmaterial (106) nahe der Kante (101b) der Halbleitereinrichtung (100) eine abgestufte Konfiguration aufweist.
  4. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, wobei der erste Abschnitt (106a) des Gussmaterials (106) an einer Ecke der Halbleitereinrichtung (100) angeordnet ist.
  5. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, wobei die Dicke (T_erste) des ersten Abschnitts (106a) des Gussmaterials (106) 10 µm bis 30 µm beträgt.
  6. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, wobei die Dicke (T_zweite) des zweiten Abschnitts (106b) des Gussmaterials (106) 100 µm bis 120 µm beträgt.
  7. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, wobei das Ausrichtungsmerkmal (101a) 20 µm von einer oberen Oberfläche (106c) des ersten Abschnitts (106a) des Gussmaterials (106) weg angeordnet ist.
  8. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, wobei das Ausrichtungsmerkmal (101a) 20 µm von der Kante (101b) der Halbleitereinrichtung (100) entfernt angeordnet ist.
  9. Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, wobei das Ausrichtungsmerkmal (101a) eine Dichtungsringstruktur oder eine Ausrichtungsmarkierung ist.
  10. Halbleitereinrichtung, umfassend: ein Substrat (101) mit einer Kontaktfläche (102) und einem Ausrichtungsmerkmal (101a), die über dem Substrat (101) angeordnet sind; eine Passivierung (103), die über dem Substrat (101) und einem Umfang (102a) der Kontaktfläche (102) angeordnet ist; eine leitfähige Leitung (104), die die Kontaktfläche (102) mit einem leitfähigen Bump (107), der auf einen Abschnitt der leitfähigen Leitung (104) aufgesetzt ist, elektrisch verbindet; ein Polymer (105), das die leitfähige Leitung (104) abdeckt; und einen Gusskörper (106), der den leitfähigen Bump (107) umgibt, wobei der Gusskörper (106) mit einer verringerten Höhe (T_erste) entsprechend einer Position des Ausrichtungsmerkmals (101a) angeordnet ist, wodurch das Ausrichtungsmerkmal (101a) unter einer vorgegebenen Strahlung durch den Gusskörper (106) sichtbar ist, wobei die vorgegebene Strahlung Infrarot ist, wobei der zweite Abschnitt (106b) des Gusskörpers (106) undurchsichtig und für die vorgegebene Strahlung undurchdringlich ist, wobei ein erster Abschnitt (106a) des Gusskörpers (106) eine Dicke (T') zwischen einer Kante (100a) der Halbleitereinrichtung (100) und einer Seitenwand (103c) der Passivierung (103) oder einer Seitenwand (105b) des Polymers (105) aufweist, wobei die Dicke (T') des ersten Abschnitts (106a) größer als die verringerte Höhe (T_erste) des ersten Abschnitts (106a) über dem Ausrichtungsmerkmal (101a) ist, wobei eine Grenzfläche (106d) zwischen dem Substrat (101) und dem Gusskörper (106) zu der Kante (100a) hin geneigt ist, wodurch die Dicke (T') des ersten Abschnitts (106a) zu der Kante (100a) hin zunimmt.
  11. Halbleitereinrichtung nach Anspruch 10, wobei die verringerte Höhe (T_erste) des Gusskörpers 20 µm beträgt.
  12. Halbleitereinrichtung nach einem der Ansprüche 10 oder 11, wobei das Ausrichtungsmerkmal (101a) eine Dichtungsringstruktur ist, die auf dem oder innerhalb des Substrats (101) angeordnet ist.
  13. Halbleitereinrichtung nach einem der Ansprüche 10 bis 12, wobei der Gusskörper ein flüssiges Gussverbundmaterial ist.
  14. Verfahren zum Herstellen einer Halbleitereinrichtung (100), umfassend: Empfangen eines Substrats (101); Ausbilden einer Kontaktfläche (102) und eines Ausrichtungsmerkmals (101a) über dem Substrat (101); Anordnen einer Passivierung (103) über dem Substrat (101) und einem Umfang (102a) der Kontaktfläche (102); Ausbilden einer PPI (104) über der Passivierung (103); Anordnen eines Polymers (105) über der PPI (104); Anbringen eines leitfähigen Bumps (107) auf einem länglichen Abschnitt (104b) der PPI (104), der vom Polymer (105) freiliegt, zum elektrischen Verbinden mit der Kontaktfläche (102); Anordnen eines Gussmaterials (106) über dem Polymer (105) und um den leitfähigen Bump (107); und Abtragen eines vorgegebenen Abschnitts des Gussmaterials (106), der orthogonal am Ausrichtungsmerkmal (101a) ausgerichtet und einer Kante (101b) des Halbleiterbauelements (100) benachbart ist, wodurch das Ausrichtungsmerkmal (101a) unter einer vorgegebenen Strahlung durch das Gussmaterial (106) sichtbar ist, wobei die vorgegebene Strahlung Infrarot ist, wobei der zweite Abschnitt (106b) des Gussmaterials (106) undurchsichtig und für die vorgegebene Strahlung undurchdringlich ist.
  15. Verfahren nach Anspruch 14, wobei das Abtragen des vorgegebenen Abschnitts des Gussmaterials (106) das Verringern des Gussmaterials (106) in einer Höhe zum Ausrichtungsmerkmal (101a) hin umfasst.
  16. Verfahren nach Anspruch 14 oder 15, wobei das Abtragen des vorgegebenen Abschnitts des Gussmaterials (106) das Schleifen des Gussmaterials (106) von einer oberen Oberfläche des Gussmaterials (106) her umfasst.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei der vorgegebene Abschnitt des Gussmaterials (106) mit einem Schneidwerkzeug um eine Breite von mehr als 80 µm abgetragen wird.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei der vorgegebene Abschnitt des Gussmaterials (106) das Ausbilden eines ersten Abschnitts (106a) des Gussmaterials (106) umfasst, der entsprechend einer Position des Ausrichtungsmerkmals (101a) angeordnet wird.
DE102015105954.1A 2014-06-25 2015-04-18 Halbleitereinrichtung und Herstellungsverfahren dafür Active DE102015105954B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/314,779 2014-06-25
US14/314,779 US9484308B2 (en) 2014-06-25 2014-06-25 Semiconductor device

Publications (2)

Publication Number Publication Date
DE102015105954A1 DE102015105954A1 (de) 2015-12-31
DE102015105954B4 true DE102015105954B4 (de) 2021-12-09

Family

ID=54839876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015105954.1A Active DE102015105954B4 (de) 2014-06-25 2015-04-18 Halbleitereinrichtung und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (1) US9484308B2 (de)
KR (1) KR101712271B1 (de)
CN (1) CN105321911B (de)
DE (1) DE102015105954B4 (de)
TW (1) TWI556391B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899285B2 (en) * 2015-07-30 2018-02-20 Semtech Corporation Semiconductor device and method of forming small Z semiconductor package
US10163807B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment pattern for package singulation
CN106847783B (zh) * 2017-01-19 2020-03-27 通富微电子股份有限公司 制作凸点封装结构的方法及凸点封装结构
CN110660809B (zh) * 2018-06-28 2023-06-16 西部数据技术公司 包含分支存储器裸芯模块的垂直互连的半导体装置
CN108987377B (zh) * 2018-07-20 2021-06-04 上海华虹宏力半导体制造有限公司 一种定位场区域的边界的方法
US10784222B2 (en) 2018-10-31 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection
US11791192B2 (en) * 2020-01-19 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Workpiece holder, wafer chuck, wafer holding method
US11682626B2 (en) * 2020-01-29 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Chamfered die of semiconductor package and method for forming the same
US20220165694A1 (en) * 2020-11-26 2022-05-26 Mediatek Inc. Semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130187269A1 (en) 2012-01-24 2013-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and method of forming the same
US20130341800A1 (en) 2012-06-21 2013-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Packages and Methods for Forming the Same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583966B1 (ko) * 2004-06-08 2006-05-26 삼성전자주식회사 재배치된 금속 배선들을 갖는 집적회로 패키지들 및 그제조방법들
US7833881B2 (en) * 2007-03-02 2010-11-16 Micron Technology, Inc. Methods for fabricating semiconductor components and packaged semiconductor components
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
US9905520B2 (en) * 2011-06-16 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Solder ball protection structure with thick polymer layer
US8952530B2 (en) 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect structures and methods for forming the same
KR101681437B1 (ko) * 2012-09-23 2016-11-30 도호쿠 다이가쿠 칩 지지 기판, 칩 지지 방법, 3차원 집적 회로, 어셈블리 장치 및 3차원 집적 회로의 제조 방법
US8785299B2 (en) * 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US9082761B2 (en) * 2013-06-01 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer layers embedded with metal pads for heat dissipation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130187269A1 (en) 2012-01-24 2013-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and method of forming the same
US20130341800A1 (en) 2012-06-21 2013-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Circuit Packages and Methods for Forming the Same

Also Published As

Publication number Publication date
KR20160000869A (ko) 2016-01-05
US20150380357A1 (en) 2015-12-31
CN105321911B (zh) 2018-06-22
KR101712271B1 (ko) 2017-03-13
TW201601273A (zh) 2016-01-01
CN105321911A (zh) 2016-02-10
US9484308B2 (en) 2016-11-01
TWI556391B (zh) 2016-11-01
DE102015105954A1 (de) 2015-12-31

Similar Documents

Publication Publication Date Title
DE102015105954B4 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102014114630B4 (de) Metall-Platte für Lasermarkierung
DE102015108684B4 (de) Beseitigen von durch sägen hervorgerufenes ablösen durch ausbilden von gräben
DE102013104369B4 (de) Einbetten von Materialien mit niedrigem k-Wert in Antennen
DE102019105763A1 (de) Integriertes photonisches package undverfahren zu dessen herstellung
DE102018130035B4 (de) Package und verfahren
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102015106733A1 (de) Struktur und herangehensweise zum verhindern von dünnwaferriss
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102016101089B4 (de) Mehrfachaufprallprozess zum Bonden
DE102014105098A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102015110019B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur
DE102018108932B4 (de) Package mit Info-Struktur und Verfahren zu dessen Ausbildung
DE102019114968B3 (de) Package von integrierten schaltungsvorrichtungen und sein herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final