CN106847783B - 制作凸点封装结构的方法及凸点封装结构 - Google Patents

制作凸点封装结构的方法及凸点封装结构 Download PDF

Info

Publication number
CN106847783B
CN106847783B CN201710043626.4A CN201710043626A CN106847783B CN 106847783 B CN106847783 B CN 106847783B CN 201710043626 A CN201710043626 A CN 201710043626A CN 106847783 B CN106847783 B CN 106847783B
Authority
CN
China
Prior art keywords
organic material
photosensitive organic
chip
sealing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710043626.4A
Other languages
English (en)
Other versions
CN106847783A (zh
Inventor
高国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201710043626.4A priority Critical patent/CN106847783B/zh
Publication of CN106847783A publication Critical patent/CN106847783A/zh
Application granted granted Critical
Publication of CN106847783B publication Critical patent/CN106847783B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种制作凸点封装结构的方法及凸点封装结构，该方法包括：在基板上形成芯片有效区域层以及密封件，其中，芯片有效区域层包括裸露的金属端子窗口，密封件靠近芯片有效区域层而形成；在基板上的芯片有效区域层以及密封件上覆盖一层光敏有机材料；通过光罩对光敏有机材料进行曝光，进而进行显影，以形成光敏有机材料层，使得光敏有机材料层覆盖在除了裸露的金属端子窗口之外的其它芯片有效区域层上，其边缘延伸至密封件上端的一部分；在裸露的金属端子窗口所在位置的上面形成凸点。通过上述方式，本发明能够既可以最大面积的保护芯片有效区域，又能起到强化密封件的保护作用，从而满足新的圆片工艺的要求，有效保护芯片的有效区域。

Description

制作凸点封装结构的方法及凸点封装结构
技术领域
本发明涉及芯片封装技术领域，特别是涉及一种制作凸点封装结构的方法及凸点封装结构。
背景技术
铜柱凸点将改变倒装芯片的市场和供应链。之所以这样说，是因为除了移动产品用处理器和内存外，其他互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)也需要在比现在更小的芯片面积上实现更多的I/O个数以及更高的带宽，并采取更好的散热措施。
一般的铜柱凸点封装的光敏有机材料在芯片上的边缘均在密封圈以内，因为一旦有机材料越过密封圈，会占用划片槽的位置，且易导致胶丝引起外观不良和可靠性问题。随着前道半导体工厂(Fab)的圆片工艺由28nm提升为16nm、14nm，甚至是10nm，芯片上的有效面积占整个芯片的面积比例越来越高，密封圈内都是芯片有效区域。
但是，现有技术中凸点封装的光敏有机材料不能满足新的圆片工艺的要求，无法有效保护芯片的有效区域。
发明内容
本发明主要解决的技术问题是提供一种制作凸点封装结构的方法及凸点封装结构，能够既可以最大面积的保护芯片有效区域，又能起到强化密封件的保护作用，从而满足新的圆片工艺的要求，有效保护芯片的有效区域。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种制作凸点封装结构的方法，所述方法包括：在基板上形成芯片有效区域层以及密封件，其中，所述芯片有效区域层包括裸露的金属端子窗口，所述密封件靠近所述芯片有效区域层而形成，用于保护所述芯片有效区域层；在所述基板上的所述芯片有效区域层以及密封件上覆盖一层光敏有机材料；通过光罩对所述光敏有机材料进行曝光，进而进行显影，以形成光敏有机材料层，使得所述光敏有机材料层覆盖在除了所述裸露的金属端子窗口之外的其它所述芯片有效区域层上，其边缘延伸至所述密封件上端的一部分，以覆盖所述密封件上端的一部分；在所述裸露的金属端子窗口所在位置的上面形成凸点。
其中，所述通过光罩对所述光敏有机材料进行曝光，进而进行显影，以形成光敏有机材料层的步骤之前，包括：预加热以将所述光敏有机材料中的溶剂蒸发掉，并冷却到室温。
其中，所述密封件为密封圈；所述密封圈包括第一密封圈和第二密封圈，所述第一密封圈靠近所述芯片有效区域层而形成，所述第二密封圈靠近所述第一密封圈而形成。
其中，所述光敏有机材料层的边缘延伸至所述第一密封圈上端的一部分，以覆盖所述第一密封件上端的一部分。
其中，所述光敏有机材料层的边缘延伸至所述第一密封圈上端的距离为2-5微米。
其中，所述在所述裸露的金属端子窗口所在位置的上面形成凸点的步骤包括：在所述裸露的金属端子窗口所在位置的上面形成铜柱；在所述铜柱上面形成焊锡。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种凸点封装结构，所述凸点封装结构包括：基板；芯片有效区域层，形成在所述基板上，其中，所述芯片有效区域层包括裸露的金属端子窗口；密封件，靠近所述芯片有效区域层而形成，用于保护所述芯片有效区域层；光敏有机材料层，覆盖在除了所述裸露的金属端子窗口之外的其它所述芯片有效区域层上，其边缘延伸至所述密封件上端的一部分，以覆盖所述密封件上端的一部分；凸点，形成在所述裸露的金属端子窗口所在位置的上面。
其中，所述密封件为密封圈；所述密封圈包括第一密封圈和第二密封圈，所述第一密封圈靠近所述芯片有效区域层而形成，所述第二密封圈靠近所述第一密封圈而形成。
其中，所述光敏有机材料层的边缘延伸至所述第一密封圈上端的一部分，以覆盖所述第一密封件上端的一部分。
其中，所述光敏有机材料层的边缘延伸至所述第一密封圈上端的距离为2-5微米。
本发明的有益效果是：区别于现有技术的情况，本发明在基板上形成芯片有效区域层以及密封件，其中，所述芯片有效区域层包括裸露的金属端子窗口，所述密封件靠近所述芯片有效区域层而形成，用于保护所述芯片有效区域层；在所述基板上的所述芯片有效区域层以及密封件上覆盖一层光敏有机材料；通过光罩对所述光敏有机材料进行曝光，进而进行显影，以形成光敏有机材料层，使得所述光敏有机材料层覆盖在除了所述裸露的金属端子窗口之外的其它所述芯片有效区域层上，其边缘延伸至所述密封件上端的一部分，以覆盖所述密封件上端的一部分；在所述裸露的金属端子窗口所在位置的上面形成凸点。由于光敏有机材料层覆盖在除了所述裸露的金属端子窗口之外的其它芯片有效区域层上，其边缘延伸至密封件上端的一部分，从而覆盖密封件上端的一部分，通过这种方式，能够既可以最大面积的保护芯片有效区域，又能起到强化密封件的保护作用，从而满足新的圆片工艺的要求，有效保护芯片的有效区域。
附图说明
图1是本发明制作凸点封装结构的方法一实施方式的流程图；
图2是本发明制作凸点封装结构的方法中步骤S101制作的示意图；
图3是本发明制作凸点封装结构的方法中步骤S102制作的示意图；
图4是本发明制作凸点封装结构的方法中步骤S103制作的一示意图；
图5是本发明制作凸点封装结构的方法中步骤S103制作的另一示意图；
图6是本发明制作凸点封装结构的方法中一实施方式中制作出来的最终芯片表面的形貌示意图；
图7是本发明凸点封装结构一实施方式的结构示意图。
具体实施方式
下面结合附图和实施方式对本发明进行详细说明。
参阅图1，图1是本发明制作凸点封装结构的方法一实施方式的流程图，该方法包括：
步骤S101：在基板上形成芯片有效区域层以及密封件，其中，芯片有效区域层包括裸露的金属端子窗口，密封件靠近芯片有效区域层而形成，用于保护芯片有效区域层。
基板的材料根据实际应用确定，例如：可以是玻璃、或者硅晶片、或者其他普通的基板材料。
芯片有效区域层设置的是各种各样的芯片，芯片有效区域层上裸露的金属端子窗口是为了和外界实现电连接。密封件靠近芯片有效区域层而形成，密封件的作用是为了保护芯片有效区域层。
参见图2，在基板101上形成芯片有效区域层103以及密封件104、105(图中以两个密封件为例)，其中，芯片有效区域层103包括裸露的金属端子窗口102，密封件104、105靠近芯片有效区域层103而形成，用于保护芯片有效区域层103。
步骤S102：在基板上的芯片有效区域层以及密封件上覆盖一层光敏有机材料。
光敏有机物质是光毒反应和光敏反应的帮凶，它们能诱发或激发光反应。在基板上的芯片有效区域层以及密封件上覆盖一层光敏有机材料，通过光罩，进行后续曝光和显影，可以将不需要覆盖光敏有机材料的部分裸露出来，需要覆盖光敏有机材料的部分依然覆盖着光敏有机材料。
参见图3，在基板101上的芯片有效区域层103以及密封件104、105上覆盖一层光敏有机材料109。
步骤S103：通过光罩对光敏有机材料进行曝光，进而进行显影，以形成光敏有机材料层，使得光敏有机材料层覆盖在除了裸露的金属端子窗口之外的其它芯片有效区域层上，其边缘延伸至密封件上端的一部分，以覆盖密封件上端的一部分。
在通过光罩进行曝光的时候，首先需要将光罩对准标记。例如，应用于圆片工艺时，进行对准标记时，一般位于划片槽上，为蝴蝶形或者十字，进行预对准；套刻精度的调整，可以保证图形与硅片上已存在的图形之间的对准；然后通过汞灯曝光将特殊设计的光罩图形精确转移至光敏有机材料上。
显影的时候，可以通过显影液浸渍或者是旋转滴注将图形显现出来，使用浸渍的方法可以防止动态过程中造成光敏材料显影开口边缘的位移，确保光敏有机材料的位置骑在密封件上端的一部分上，这样既可以最大面积的保护芯片有效区域，又能起到强化密封件的保护作用。
参见图4和图5，图4是通过光罩对光敏有机材料进行曝光的示意图，图5是显影后的示意图。通过光罩110对光敏有机材料109进行曝光，进而进行显影，以形成光敏有机材料层106，使得光敏有机材料层106覆盖在除了裸露的金属端子窗口之外的其它芯片有效区域层103上，其边缘延伸至密封件105或104上端的一部分，以覆盖密封件105或104上端的一部分。
参见图6，图6是一实施方式中最终芯片表面的形貌示意图，包括：基板101、芯片有效区域层103、裸露的金属端子窗口102、密封件104和105以及光敏有机材料层106，其中，光敏有机材料层106覆盖在除了裸露的金属端子窗口102之外的其它芯片有效区域层103上，其边缘延伸至密封件104上端的一部分，以覆盖密封件104上端的一部分。
步骤S104：在裸露的金属端子窗口所在位置的上面形成凸点。
在裸露的金属端子窗口所在位置的上面形成凸点，通过凸点和裸露的金属端子窗口，芯片有效区域层的芯片与外界实现电连接。
本发明实施方式在基板上形成芯片有效区域层以及密封件，其中，所述芯片有效区域层包括裸露的金属端子窗口，所述密封件靠近所述芯片有效区域层而形成，用于保护所述芯片有效区域层；在所述基板上的所述芯片有效区域层以及密封件上覆盖一层光敏有机材料；通过光罩对所述光敏有机材料进行曝光，进而进行显影，以形成光敏有机材料层，使得所述光敏有机材料层覆盖在除了所述裸露的金属端子窗口之外的其它所述芯片有效区域层上，其边缘延伸至所述密封件上端的一部分，以覆盖所述密封件上端的一部分；在所述裸露的金属端子窗口所在位置的上面形成凸点。由于光敏有机材料层覆盖在除了所述裸露的金属端子窗口之外的其它芯片有效区域层上，其边缘延伸至密封件上端的一部分，从而覆盖密封件上端的一部分，通过这种方式，能够既可以最大面积的保护芯片有效区域，又能起到强化密封件的保护作用，从而满足新的圆片工艺的要求，有效保护芯片的有效区域。
其中，步骤S103中，通过光罩对光敏有机材料进行曝光，进而进行显影，以形成光敏有机材料层的步骤之前，包括：预加热以将光敏有机材料中的溶剂蒸发掉，并冷却到室温。通过这种方式，能够减小光敏有机材料的溶胀率。
其中，密封件为密封圈；密封圈包括第一密封圈和第二密封圈，第一密封圈靠近芯片有效区域层而形成，第二密封圈靠近第一密封圈而形成。通过两个密封圈，可以更好地有效保护芯片的有效区域，且便于为后续光敏有机材料层的边缘进行定位。
其中，光敏有机材料层的边缘延伸至第一密封圈上端的一部分，以覆盖第一密封件上端的一部分。
进一步，光敏有机材料层的边缘延伸至第一密封圈上端的距离为2-5微米。
其中，步骤S104包括：在裸露的金属端子窗口所在位置的上面形成铜柱；在铜柱上面形成焊锡。
参见图7，图7是本发明凸点封装结构一实施方式的结构示意图，本实施方式的凸点封装结构与上述方法制作后形成的凸点封装结构一致，相关内容的详细说明请参见上述方法部分，在此不再赘叙。
该凸点封装结构包括：基板101、芯片有效区域层103、密封件、光敏有机材料层106以及凸点。
芯片有效区域层103形成在基板101上，其中，芯片有效区域层103包括裸露的金属端子窗口102；密封件靠近芯片有效区域层103而形成，用于保护芯片有效区域层103；光敏有机材料层106覆盖在除了裸露的金属端子窗口102之外的其它芯片有效区域层103上，其边缘延伸至密封件上端的一部分，以覆盖密封件上端的一部分；凸点形成在裸露的金属端子窗口102所在位置的上面。
其中，密封件为密封圈；密封圈包括第一密封圈104和第二密封圈105，第一密封圈104靠近芯片有效区域层103而形成，第二密封圈105靠近第一密封圈104而形成。
进一步，光敏有机材料层106的边缘延伸至第一密封圈104上端的一部分，以覆盖第一密封件104上端的一部分。
其中，光敏有机材料层106的边缘延伸至第一密封圈104上端的距离为2-5微米。
其中，凸点包括铜柱107和焊锡108。
本发明实施方式芯片有效区域层形成在基板上，其中，芯片有效区域层包括裸露的金属端子窗口；密封件靠近芯片有效区域层而形成，用于保护芯片有效区域层；光敏有机材料层覆盖在除了裸露的金属端子窗口之外的其它芯片有效区域层上，其边缘延伸至密封件上端的一部分，以覆盖密封件上端的一部分；凸点形成在裸露的金属端子窗口所在位置的上面。由于光敏有机材料层覆盖在除了所述裸露的金属端子窗口之外的其它芯片有效区域层上，其边缘延伸至密封件上端的一部分，从而覆盖密封件上端的一部分，通过这种方式，能够既可以最大面积的保护芯片有效区域，又能起到强化密封件的保护作用，从而满足新的圆片工艺的要求，有效保护芯片的有效区域。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种制作凸点封装结构的方法，其特征在于，所述方法包括：
在基板上形成芯片有效区域层以及密封件，其中，所述芯片有效区域层包括裸露的金属端子窗口，所述密封件靠近所述芯片有效区域层而形成，用于保护所述芯片有效区域层；
在所述基板上的所述芯片有效区域层以及密封件上覆盖一层光敏有机材料；
预加热以将所述光敏有机材料中的溶剂蒸发掉，并冷却到室温；
通过光罩对所述光敏有机材料进行曝光，进而进行显影，以形成光敏有机材料层，使得所述光敏有机材料层覆盖在除了所述裸露的金属端子窗口之外的其它所述芯片有效区域层上，其边缘延伸至所述密封件上端的一部分，以覆盖所述密封件上端的一部分；
在所述裸露的金属端子窗口所在位置的上面形成凸点。
2.根据权利要求1所述的方法，其特征在于，所述密封件为密封圈；所述密封圈包括第一密封圈和第二密封圈，所述第一密封圈靠近所述芯片有效区域层而形成，所述第二密封圈靠近所述第一密封圈而形成。
3.根据权利要求2所述的方法，其特征在于，所述光敏有机材料层的边缘延伸至所述第一密封圈上端的一部分，以覆盖所述第一密封圈上端的一部分。
4.根据权利要求3所述的方法，其特征在于，所述光敏有机材料层的边缘延伸至所述第一密封圈上端的距离为2-5微米。
5.根据权利要求1所述的方法，其特征在于，所述在所述裸露的金属端子窗口所在位置的上面形成凸点的步骤包括：
在所述裸露的金属端子窗口所在位置的上面形成铜柱；
在所述铜柱上面形成焊锡。
6.一种凸点封装结构，其特征在于，所述凸点封装结构包括：
基板；
芯片有效区域层，形成在所述基板上，其中，所述芯片有效区域层包括裸露的金属端子窗口；
密封件，靠近所述芯片有效区域层而形成，用于保护所述芯片有效区域层；
光敏有机材料层，覆盖在除了所述裸露的金属端子窗口之外的其它所述芯片有效区域层上，其边缘延伸至所述密封件上端的一部分，以覆盖所述密封件上端的一部分；
凸点，形成在所述裸露的金属端子窗口所在位置的上面；
其中，所述密封件为密封圈；所述密封圈包括第一密封圈和第二密封圈，所述第一密封圈靠近所述芯片有效区域层而形成，所述第二密封圈靠近所述第一密封圈而形成，且所述光敏有机材料层的边缘延伸至所述第一密封圈上端的一部分，以覆盖所述第一密封圈上端的一部分，其中，所述光敏有机材料层的边缘延伸至所述第一密封圈上端的距离为2-5微米。
CN201710043626.4A 2017-01-19 2017-01-19 制作凸点封装结构的方法及凸点封装结构 Active CN106847783B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710043626.4A CN106847783B (zh) 2017-01-19 2017-01-19 制作凸点封装结构的方法及凸点封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710043626.4A CN106847783B (zh) 2017-01-19 2017-01-19 制作凸点封装结构的方法及凸点封装结构

Publications (2)

Publication Number Publication Date
CN106847783A CN106847783A (zh) 2017-06-13
CN106847783B true CN106847783B (zh) 2020-03-27

Family

ID=59119461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710043626.4A Active CN106847783B (zh) 2017-01-19 2017-01-19 制作凸点封装结构的方法及凸点封装结构

Country Status (1)

Country Link
CN (1) CN106847783B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388464A (zh) * 2009-02-09 2012-03-21 森普留斯公司 集中器型光电(cpv)模块、接收器和子接收器及其形成方法
CN103474402A (zh) * 2013-09-29 2013-12-25 南通富士通微电子股份有限公司 半导体封装结构
CN105321911A (zh) * 2014-06-25 2016-02-10 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode
CN102034720B (zh) * 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
US9780046B2 (en) * 2015-11-13 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Seal rings structures in semiconductor device interconnect layers and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102388464A (zh) * 2009-02-09 2012-03-21 森普留斯公司 集中器型光电(cpv)模块、接收器和子接收器及其形成方法
CN103474402A (zh) * 2013-09-29 2013-12-25 南通富士通微电子股份有限公司 半导体封装结构
CN105321911A (zh) * 2014-06-25 2016-02-10 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN106847783A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
US5883425A (en) Circuit device
TW201407699A (zh) 封裝體及其製造方法
TWI475618B (zh) 晶圓級封裝半導體之方法
CN103050476A (zh) 形成用于导电互连结构的保护和支撑结构的器件和方法
US20060022316A1 (en) Semiconductor package with flip chip on leadless leadframe
CN106847783B (zh) 制作凸点封装结构的方法及凸点封装结构
CN107275195B (zh) 膜层图案化方法、阵列基板及其制作方法
TWI556366B (zh) 薄膜覆晶封裝結構及其可撓性線路載板
TW200408095A (en) Chip size semiconductor package structure
KR100812085B1 (ko) 반도체 소자의 개별화 방법
TW201530707A (zh) 封裝基板及其製法暨半導體封裝件及其製法
CN210467824U (zh) 半导体封装结构
JP2007110114A (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
CN105070683A (zh) 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构
KR20220007674A (ko) 플레이스드 볼 구조 및 제조 공정
KR20090031289A (ko) 플립 칩 구조물 및 그 제조방법
JP2004349611A (ja) 半導体基板、半導体基板の製造方法および半導体素子の製造方法
CN103762202B (zh) 芯片封装方法及封装结构
CN103887191A (zh) 半导体器件和制作无凸块倒装芯片互连结构的方法
TWI420645B (zh) 在半導體封裝件形成全表面包覆電磁干擾遮蔽層的方法
JP2004047637A (ja) 半導体パッケージおよびその製造方法
US20040256719A1 (en) MEMS micro-cap wafer level chip scale package
CN110383440A (zh) 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法
TWI241001B (en) Method of improving adhesive characteristic between photoresist layer and substrate, and bumping process
CN110718537A (zh) 半导体封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant