TWI475618B - 晶圓級封裝半導體之方法 - Google Patents

晶圓級封裝半導體之方法 Download PDF

Info

Publication number
TWI475618B
TWI475618B TW098121378A TW98121378A TWI475618B TW I475618 B TWI475618 B TW I475618B TW 098121378 A TW098121378 A TW 098121378A TW 98121378 A TW98121378 A TW 98121378A TW I475618 B TWI475618 B TW I475618B
Authority
TW
Taiwan
Prior art keywords
lithographically
openings
processable
semiconductor wafer
lithography
Prior art date
Application number
TW098121378A
Other languages
English (en)
Other versions
TW201017780A (en
Inventor
William J Davis
Ward G Fillmore
Scott Macdonald
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of TW201017780A publication Critical patent/TW201017780A/zh
Application granted granted Critical
Publication of TWI475618B publication Critical patent/TWI475618B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

晶圓級封裝半導體之方法
本發明係大致有關封裝(例如，封膠(encapsulating))半導體，尤係有關在晶圓級下封裝半導體(亦即，晶圓級封裝)之方法。
如此項技術中習知的，傳統上在微電子工業中，係在晶圓上製造電子裝置，然後將晶圓切割成個別的晶片。然後將裸晶片連同其他組件組裝到一封裝單體中，以便提供環境及機械保護。在商業應用中，晶片通常被組裝到塑膠封裝中。在軍事應用中，由於電子設備通常要暴露於惡劣的環境，所以通常將零件封裝到密封模組中。然後將這些封裝或模組進一步組裝到電路板及系統中。然而，由於電子系統在進步中，因而需要增加功能且同時減少組件及子系統的尺寸及成本。
減少尺寸及成本的一種方式是製造晶圓級的封裝，然後將該晶圓切割成個別的被封裝之半導體(亦即，晶圓級封裝)。已提出了用來製造晶圓級封裝之許多方法。被稱為晶圓接合(wafer bonding)的一種方法是將一晶圓接合到裝置晶圓上的預先形成之腔(cavity)。可利用熱接合(thermal bonding)、黏著劑或銲料接合而完成該接合，例如，請參閱Rainer Pelzer、Herwig Kirchberger、Paul Kettner所發表的論文“Wafer-to-Wafer Bonding Techniques:From MEMS Packaging to IC Integration Applications”(發表於6th IEEE International Conference on Electronic Packaging Technology2005)、以及A. Jourdain,P. De Moor,S. Pamidighantam,H. A. C. Tilmans所發表的論文“Investigation of the Hermeticity of BCB-Sealed Cavities For Housing RF-MEMS Devices”(發表於IEEE Electronic Article,2002。
然而，該方法將許多複雜性及問題帶入了製程。通常是在超過攝氏400度的極高溫度下完成熱接合。可在較低溫度下完成黏著劑接合，但是黏著劑釋氣(outgassing)是一顧慮。因此，在某些應用中，晶圓接合不是一種合乎成本效益的適當方法。
另一種方法是使用液晶聚合物(Liquid Crystal Polymer；簡稱LCP)。由於LCP優異的電氣、機械、及環境特性，所以LCP最近已成了各種封裝方法的常見候選材料。材料是以捲帶之方式進料，且可以薄膜之方式疊合到晶圓上。一種一般性的方法是使用多個LCP堆疊。在一LCP層中產生個別的孔，並將該等孔疊合到晶圓上，因而經由該等孔而露出裝置或場效電晶體(FET)。該第一LCP層形成腔的側壁。然後將第二LCP層疊合到整個晶圓上，因而封住了該腔，請參閱Dane C. Thompson、Manos M. Tentzeris、John Papapolymerou所發表的論文“Packaging of MMICs in Multilayer of LCP Substrates”(發表於IEEE Microwave and Wireless Components Letters,vol.16,No. 7,July2006)。亦可使用單一LCP堆疊，但是仍然必須在疊合到晶圓之前先在材料上形成腔，請參閱Dane. C. Thompson、Nickolas Kinglsley、Guoan Wang、John Papapolymerou、Manos M. Tentzeris所發表的論文“RF Characteristics of Thin Film Liquid Crystal Polymer(LCP)Packages for RF MEMS and MMIC Integration”(發表於Microwave Symposium Digest,2005 IEEE MTT-S International,12-17 June 2005 Page(s):4pp.)、以及Mogan Jikang Chen、Anh-Vu H. Pham、Nicole Andrea Evers、Chris Kapusta、Joseph Jannotti、William Kornrumpf、John J. Maciel、Nafiz Karabudak所發表的論文“Design and Development of a Package Using LCP for RF/Microwave MEMS Switches”(發表於IEEE Transactions on Microwave Theory and Techniques,vol.54,No.11,November2006)。上述的先前技術涉及：先在腔材料上形成圖案，然後將形成圖案的腔材料接合到裝置晶圓。這些先前技術有幾個缺點：第一，有複雜且麻煩的製程。必須保證於圖案形成及晶圓接合時有極準確的對準；第二，腔通常是大的，且該等腔由於對準的困難而覆蓋了整個晶片。在產生只覆蓋主動裝置及個別的被動組件之腔這方面沒有很大的彈性。一般而言，有較大的腔時，不只是發生機械故障的風險較大，而且也影響到對封裝的環境保護，請參閱Aaron Dermarderosian所發表的論文“Behavior of Moisturein Sealed Electronic Enclosures”發表於International IMAPS conference in San Diego,October of2006。傳統方法的這些問題限制了封裝的可製造性(manufacturability)及性能。
除了尺寸及成本之外，晶圓級封裝也需要提供與傳統封裝相同等級的環境保護。這些封裝通常需要通過在MIL-STD-883的Method1014中規範的洩漏偵測測試、以及在JEDEC Standard No.22-A101-B中規範的溼度測試。保護該等裝置的一種方式是利用密封塗層的施加，請參閱M. D. Groner、S. M. George、R. S. McLean、以及P. F. Carcia所發表的論文“Gas diffusion barriers on polymers using Al2O3atomic layer deposition”(發表於Applied Physics Letters,88,051907(2006))，但是將該塗層直接施加到某些半導體裝置時，可能使性能降低。
另一種方式是使封裝本身是密封的。將矽或玻璃熔合在一起的晶圓接合方法通常可實現密封的性能。可通過MIL-STD-883 Method1014規定的初級密封性測試之諸如LCP及BCB等的塑膠封裝因通過這些材料的擴散率類似於玻璃及金屬而被描述為近似密封，請參閱A. Jourdain、P. De Moor、S. Pamidighantam、H. A. C. Tilmans所發表的論文“Investigation of the Hermeticity of BCB-Sealed Cavities For Housing RF-MEMS Devices”(發表於IEEE Electronic Article,2002)、以及Dane. C. Thompson、Nickolas Kinglsley、Guoan Wang、John Papapolymerou、Manos M. Tentzeris所發表的論文“"RF Characteristics of Thin Film Liquid Crystal Polymer(LCP)Packages for RF MEMS and MMIC Integration”(發表於Microwave Symposium Digest,2005 IEEE MTT-S International,12-17 June 2005 Page(s):4pp)。
在多晶片模組封裝方法中，係將介電薄膜旋塗或疊合在整個晶片上，而封裝該等晶片。已利用Kapton E、BCB、SPIE等的各種組合完成了先前技術，請參閱Vikram B. Krishnamurthy、H. S. Cole、T. Sitnik-Nieters所著的論文“Use of BCB in High Frequency MCM Interconnects”(發表於IEEE Transactions on Components,Packaging,and Manufacturing Technology--Part B,vol.19,No.1,February1996)。雖然此種方式減少了處理的複雜度，但是因為在主動裝置之上並無氣腔而降低了性能。在電晶體的上表面上直接沈積的介電薄膜通常因較大的寄生電容而降低了電晶體的性能。多晶片模組封裝是一種晶片級的方法，而不是晶圓級的方法。
在另一晶圓級封裝法中，將以諸如LCP、玻璃等的不同材料製成之覆蓋層落下到晶圓上，以便覆蓋個別的晶片。使用黏著劑將該等覆蓋層密封到適當的位置。此種方法仍然是一種將覆蓋層撿拾且放置在個別晶片上的複雜製成；請參閱George Riley所發表的論文“Wafer Level Hermetic Cavity Packaging”(發表於http://www.flipchips.com/tutoria143.html)。
根據本發明，提供了一種封裝在半導體晶圓的表面部分中形成的複數個半導體裝置之方法。該方法包含下列步驟：在該表面部分上被配置的一第一可以微影法處理的材料中以微影法形成用來露出裝置之裝置露出開口、及電接觸墊開口；設置一支承部，該支承部的一被選擇部分上具有由一第二可以微影法處理的材料構成之一堅硬介電層，使該堅硬材料懸浮在該等裝置露出開口(亦即，腔)之上，且自材料中之各電接觸墊開口去除該堅硬材料。
在一實施例中，該第一可以微影法處理的材料及該第二可以微影法處理的材料包含相同類型的材料。
在一實施例中，該第一可以微影法處理的材料及該第二可以微影法處理的材料包含BCB。
在一實施例中，形成一堅硬介電層之該步驟包含下列步驟：在一支承部上沈積該第二可以微影法處理的材料；以微影法處理該第二材料，以便在該支承部上提供該第二可以微影法處理的材料之一想要區域，並自該支承部去除該第二可以微影法處理的材料之不想要部分；將該支承部上的該第二可以微影法處理的材料之該想要區域設置在該等裝置露出開口之上，並將去除該等不想要部分的該等區域設置在該等裝置露出開口之上；將該第二可以微影法處理的材料之該想要區域接合到該第一可以微影法處理的材料；以及去除該支承部，且留下被接合到該第一可以微影法處理的材料之該第二可以微影法處理的材料。
在該方法中，係在施加該第一可以微影法處理的材料之前，先執行該堅硬介電層之一完全成像(或圖案產生)程序。
根據本發明的另一特徵，提供了一種在半導體晶圓的表面部分中形成的半導體裝置之封裝。該封裝包含：被配置在該半導體晶圓的該表面部分上之一第一可以微影法處理且可蝕刻的材料，該第一可以微影法處理且可蝕刻的材料中具有露出裝置之開口、及露出電接觸墊之開口；一支承部；以及由被配置在該支承部的一被選擇區域上且該支承部的其他區域並未配置之一第二可以微影法處理且可蝕刻的材料構成之一堅硬介電層，由該第二可以微影法處理且可蝕刻的材料構成之該堅硬介電層被接合到該第一可以微影法處理且可蝕刻的材料，該堅硬材料係懸浮在該裝置露出開口之上，且該支承部的該等其他區域係被配置在該第一可以微影法處理且可蝕刻中材料中之該等電接觸墊開口之上。
發展出本發明所述之該方法，用以在BCB塗層中開啟不會影響到FET的性能之腔。當在電路板層級下進行裝配時，塗層或填膠(under fill)被施加到III-V MMIC裝置，因而又影響到裝置性能，這是因為填充開啟的腔時將使性能降低。
現在需要對BCB中產生的氣袋(air pocket)進行封頂(capping)、加蓋(lidding)、或覆蓋，以便使裝置FET不會受到所施加塗層的影響，而將空氣介電常數保持在1。此種方式將被施加塗層對裝置性能的影響最小化。腔中產生的氣隙之必須高度將取決於拓撲及工作頻率。
雖然整個晶粒的封頂在業界是常見的，但是就我們所知，只覆蓋FET氣腔(air cavity)而能夠易於直接連接到或以導線接合連接到各開啟的I/O之方法是新穎的。
易於對準及移除載具晶圓之方法也被視為新穎的處理。
在各附圖及下文的說明中述及了本發明的一或多個實施例之細節。若參照該說明及圖式、以及申請專利範圍，將可易於了解本發明的其他特徵、目的、及優點。
現在請參閱第1圖，圖中示出一半導體晶圓10，該半導體晶圓10具有在其一表面部分(此處為該半導體晶圓的上表面部分)中形成的複數個半導體裝置12。第2圖中示出裝置12中之一個例子。因此，如圖所示，此處的晶圓是諸如砷化鎵(GaAs)或碳化矽(SiC)晶圓10，且該等裝置是諸如場效電晶體(Field Effect Transistor；簡稱FET)，該等FET係分別經由傳輸線20、22而被連接到接合墊16、18。
然後，如第3圖所示，在半導體晶圓10的上表面部分之上沈積一可以微影法處理且可蝕刻的材料30。此處，例如，可以微影法處理且可蝕刻的材料30可以是可使用傳統的微影及蝕刻製程而易於在晶圓上產生圖案以便形成將要述及的腔的側壁之一有機或無機材料。在一實施例中，所使用的苯並環丁烯(Benzocyclobutane(BCB))是一種具有優異電氣特性之介電材料。BCB已被用於諸如介電塗層、三維互連、及封裝等的許多應用，請參閱諸如Kenjiro Nishikawa、Suehiro Sugitani、Koh Inoue、Kenji Kamogawa、Tsuneo Tokumitsu、Ichihiko Toyoda、Masayoshi Tanaka所發表的論文“A Compact V-Band3-D MMIC Single-Chip Down-Converter Using Photosensitive BCB Dielectric Film”(發表於IEEE Transactions on Microwave Theory and Techniques, vol.47,No.12,December1999)、以及Rainer Pelzer、Viorel Dragoi、Bart Swinnen、Philippe Soussan、Thorsten Matthias所發表的論文“Wafer-Scale BCB Resist-Processing Technologies for High Density Integration and Electronic Packaging”(發表於2005International Symposium on Electronics Materials and Packaging,December11-14)。
可使用傳統的半導體製造設備而以液體、旋塗、曝光、顯影、及硬化之方式施加BCB材料30。因為可利用傳統的微影技術使BCB圖案化，所以可達到類似於光阻所能達到的對準公差及關鍵尺寸(受限於薄膜厚度)。自機械及製程簡化之觀點而論，旋塗(spin-on)製程比疊合(lamination)製程(諸如用於LCP的疊合製程)更佳。旋塗製程將較小的應力施加到晶圓(尤其是對於諸如氣橋(air bridge)等的機械特性較脆弱之結構施加了較小的應力)，且更能在複雜的電路拓撲中進行自動整平(self leveling)。
然後，如第4圖所示，使用具有被配置在半導體裝置12及接觸墊16、18之上的窗口35之一光罩31對材料30進行微影處理。在將BCB材料30的各被曝光部分顯影之後，如第5圖所示，露出了材料30中之裝置12的裝置開口32，且露出了材料30中之電接觸墊16、18的電接觸墊開口34。
在BCB材料30上形成了圖案之後，使用對BCB材料30具有良好黏著性的機械性堅固之(亦即，堅硬之)自承層40包封該等開口或腔32、34。更具體而言，係在所形成的第一可以微影法處理的材料之上提供由第二可以微影法處理的材料40構成之一堅硬介電層40，且該堅硬材料40係懸浮在材料30中之裝置露出開口32(亦即，腔)之上。
此處，第一可以微影法處理的材料30及第二可以微影法處理的材料40包含相同類型的材料。在該實施例中，第一可以微影法處理的材料30及第二可以微影法處理的材料40包含在此處具有諸如大約17微米的厚度之BCB。
更具體而言，在形成堅硬自承層40的過程中，開始時係如第6圖所示，提供諸如透明石英基材、或薄矽基材、或其他可撓性基材等的一支承部或基材42，在支承部42的上表面上配置由傳統的剝離(lift off)材料(例如，由Shipley公司(位於Marlborough MA)製造的LOL1000剝離材料)構成之一覆蓋或剝離層(release layer)44、以及在剝離層44上的由第二可以微影法處理的材料40構成之層40(此處，如圖所示，係將層40旋塗在剝離層44上)。
然後，如第7圖所示，以如圖所示的紫外線輻射通過一光罩51中之開口45之方式，使第二可以微影法處理的材料40的所選擇之未被掩蔽區40'暴露於紫外線輻射，而以微影法處理該第二可以微影法處理的材料(亦即，層40)。因此，在如第8圖所示將該結構浸泡在顯影液之後，自支承部42去除第二可以微影法處理的材料40的未被曝光部分40"。因此，提供了遺留在支承部42上的第二可以微影法處理的材料40之想要區域40'，且自支承部42去除了第二可以微影法處理的材料40之不想要部分40"。因此，如第8圖所示，想要區域40'是層44及支承部42上之一島形區(island)。
然後，請參閱第9圖，如第9圖所示，根據該基材為透明石英基材、或薄矽基材、或其他可撓性基材而利用紅外線或可見光對準，而使用諸如EVG-620對準機(aligner)/接合機(bonder)之習知接觸對準工具以翻轉支承部42上之該第二可以微影法處理的材料並將其對準第5圖所示之該結構。因此，如第10圖所示，該支承部上的該第二可以微影法處理的材料之想要區域40被設置於裝置露出開口32之上，然後加熱及加壓(如第10圖的箭頭所示)，以便將第二可以微影法處理的材料40的該想要區域接合到第一可以微影法處理的材料30。然後，如第11圖中之箭頭所示，使用諸如Clariant公司(位於Somerville,NJ)製造的AZ400K顯影劑，剝離支承部42，並自第二可以微影法處理的材料40去除支承部42，而留下被接合到第一可以微影法處理的材料30之第二可以微影法處理的材料40。
然後，以諸如將晶圓的背面削薄以及將該晶圓切割成個別的裝置等的任何傳統之方式繼續該製程；然後，封裝晶片。
然後，如第12圖所示，被保護的裝置12已準備好進行導線接合50及最後裝配。或者，如第13圖所示，使第12圖所示之結構設有銲球52，以供進行覆晶式裝配(flipped assembly)。
已說明了本發明的一些實施例。例如，可使用BCB以外的諸如SU_8等的材料。然而，我們應可了解：可在不脫離本發明的精神及範圍下，作出各種修改。因此，其他的實施例也將在最後的申請專利範圍之範圍內。
10．．．半導體晶圓
12．．．半導體裝置
30．．．第一可以微影法處理的材料
31,51．．．光罩
35．．．窗口
32．．．裝置開口
16,18．．．電接觸墊
34．．．電接觸墊開口
40．．．第二可以微影法處理的材料
42．．．支承部
44．．．剝離層
40'．．．未被掩蔽區
45．．．開口
40"．．．未被曝光部分
50．．．導線接合
52．．．銲球
第1至13圖示出具有根據本發明而封裝的裝置之一半導體晶圓，且該等圖中示出該封裝之各步驟。
在各圖式中，類似的代號表示類似的元件。
10．．．半導體晶圓
12．．．半導體裝置
22．．．傳輸線
30．．．第一可以微影法處理的材料
32．．．裝置開口
16,18．．．電接觸墊
34．．．電接觸墊開口
40．．．第二可以微影法處理的材料
50．．．導線接合

Claims (10)

  1. 一種封裝在半導體晶圓的表面部分中形成的複數個間隔電晶體的半導體裝置之方法，該方法包含下列步驟：以微影法在一第一可以微影法處理的材料中形成複數個開口，該第一可以微影法處理的材料被配置在該半導體晶圓的該表面部分上且接觸於該半導體晶圓的該表面部分，該半導體晶圓的該表面部分具有在該第一可以微影法處理的材料中的該複數個開口，該第一可以微影法處理的材料中的該複數個開口的第一部分中的每一個開口露出該複數個間隔電晶體的對應單一電晶體，且該第一可以微影法處理的材料中的該複數個開口的第二部分中的每一個開口露出用於該複數個間隔電晶體之電接觸墊；以及設置一支承部，該支承部具有在該支承部的一被選擇部分上形成之一堅硬介電層，該堅硬介電層包含一第二可以微影法處理的材料，該堅硬材料係懸浮在該複數個開口之上，且自該支承部中被配置在該第一可以微影法處理的材料中之露出該等電接觸墊的該等開口之上的部分去除該堅硬材料。
  2. 一種在半導體晶圓的表面部分中形成的複數個間隔電晶體的半導體裝置之封裝，包含：一第一可以微影法處理且可蝕刻的材料，被配置在該半導體晶圓的該表面部分上且接觸於該半導體晶圓的該表面部分，該半導體晶圓的該表面部分具有在該第一可以微影法處理的材料中的複數個開口，該第一可以微影法處理 的材料中的該複數個開口的第一部分中的每一個開口露出該複數個間隔電晶體的對應單一電晶體，且該第一可以微影法處理的材料中的該複數個開口的第二部分中的每一個開口露出用於該複數個間隔電晶體之電接觸墊；一支承部；以及一堅硬介電層，該堅硬介電層包含被配置在該支承部的一被選擇區域上且該支承部的其他區域並未配置之一第二可以微影法處理的材料，該第二可以微影法處理的材料係懸浮在該第一可以微影法處理且可蝕刻的材料中用來露出該複數個間隔電晶體之該等開口之上；其中該支承部的該等其他區域被配置在用來露出該等電接觸墊的該等開口之上。
  3. 如申請專利範圍第2項之封裝，其中該第一可以微影法處理且可蝕刻的材料是苯並環丁烯(BCB)。
  4. 如申請專利範圍第2項之封裝，其中該第二可以微影法處理且可蝕刻的材料是BCB。
  5. 如申請專利範圍第3項之封裝，其中該第二可以微影法處理且可蝕刻的材料是BCB。
  6. 一種封裝在半導體晶圓的表面部分中形成的複數個間隔電晶體的半導體裝置之方法，該方法包含下列步驟：以微影法在一第一可以微影法處理的材料中形成複數個開口，該第一可以微影法處理的材料被配置在該表面部分上且接觸於該半導體晶圓的該表面部分，該半導體晶圓的該表面部分具有在該第一可以微影法處理的材料中的該 複數個開口，該第一可以微影法處理的材料中的該複數個開口的第一部分中的每一個開口露出該複數個間隔電晶體的對應單一電晶體，且該第一可以微影法處理的材料中的該複數個開口的第二部分中的每一個開口露出用於該複數個間隔電晶體之電接觸墊；以及在被形成的該第一可以微影法處理的材料之上形成由一第二可以微影法處理的材料構成之一堅硬介電層，且形成該堅硬介電層之該步驟包含下列步驟：在一支承部上沈積該第二可以微影法處理的材料；以微影法處理該第二可以微影法處理的材料，以便提供該支承部上的該第二可以微影法處理的材料之一想要區域，並自該支承部去除該第二可以微影法處理的材料之不想要部分；將該支承部上的該第二可以微影法處理的材料之該想要區域設置在該複數個開口之上，並將去除該等不想要部分的該等區域設置在該複數個開口之上；將該第二可以微影法處理的材料之該想要區域接合到該第一可以微影法處理的材料；以及去除該支承部，且留下被接合到該第一可以微影法處理的材料之該第二可以微影法處理的材料。
  7. 如申請專利範圍第6項之方法，其中該第一可以微影法處理的材料及該第二可以微影法處理的材料包含相同類型的材料。
  8. 如申請專利範圍第7項之方法，其中該第一可以微影法處理的材料及該第二可以微影法處理的材料包含BCB。
  9. 如申請專利範圍第1項之方法，其中該堅硬介電層形成步驟包含下列步驟：在一支承部上沈積該第二可以微影法處理的材料；以微影法處理該第二可以微影法處理的材料，以便提供該支承部上的該第二可以微影法處理的材料之一想要區域，並自該支承部去除該第二可以微影法處理的材料之不想要部分；將該支承部上的該第二可以微影法處理的材料之該想要區域設置在該複數個開口之上，並將去除該等不想要部分的該等區域設置在該複數個開口之上；將該第二可以微影法處理的材料之該想要區域接合到該第一可以微影法處理的材料；以及去除該支承部，且留下被接合到該第一可以微影法處理的材料之該第二可以微影法處理的材料。
  10. 一種在半導體晶圓的表面部分中形成的複數個間隔電晶體的半導體裝置之封裝，包含：電接觸墊，設置於該半導體晶圓上；傳輸線，設置於該半導體晶圓上用於將該電接觸墊電互連至複數個間隔電晶體；一第一可以微影法處理且可蝕刻的材料，被配置在該半導體晶圓的該表面部分上且接觸於該半導體晶圓的該表 面部分，該半導體晶圓的該表面部分具有在該第一可以微影法處理的材料中的複數個第一開口及複數個第二開口，該複數個第一開口中的每一個開口露出該複數個間隔電晶體的對應單一電晶體及該傳輸線的第一部分，且該複數個第二開口中的每一個開口露出用於該複數個間隔電晶體之電接觸墊，且其中部分該第一可以微影法處理且可蝕刻的材料被配置在該傳輸線的第二部分上，該傳輸線的第二部分被配置在該電接觸墊與該傳輸線的該第一部分之間；一支承部；以及一堅硬介電層，該堅硬介電層包含被配置在該支承部的一被選擇區域上且該支承部的其他區域並未配置之一第二可以微影法處理的材料，該第二可以微影法處理的材料係懸浮在該第一可以微影法處理且可蝕刻的材料中用來露出該複數個間隔電晶體之該等開口之上；其中該支承部的該等其他區域被配置在用來露出該等電接觸墊的該等開口之上。
TW098121378A 2008-07-18 2009-06-25 晶圓級封裝半導體之方法 TWI475618B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/175,692 US8035219B2 (en) 2008-07-18 2008-07-18 Packaging semiconductors at wafer level

Publications (2)

Publication Number Publication Date
TW201017780A TW201017780A (en) 2010-05-01
TWI475618B true TWI475618B (zh) 2015-03-01

Family

ID=41008943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121378A TWI475618B (zh) 2008-07-18 2009-06-25 晶圓級封裝半導體之方法

Country Status (9)

Country Link
US (2) US8035219B2 (zh)
EP (1) EP2315719A1 (zh)
JP (1) JP5346372B2 (zh)
KR (1) KR101219619B1 (zh)
CN (1) CN102099282B (zh)
AU (1) AU2009271367B2 (zh)
CA (1) CA2730378C (zh)
TW (1) TWI475618B (zh)
WO (1) WO2010008781A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308922A1 (en) * 2007-06-14 2008-12-18 Yiwen Zhang Method for packaging semiconductors at a wafer level
US8035219B2 (en) * 2008-07-18 2011-10-11 Raytheon Company Packaging semiconductors at wafer level
US8969176B2 (en) 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
CN102424355A (zh) * 2011-11-16 2012-04-25 中国科学院上海微系统与信息技术研究所 一种增强BCB和Au之间粘附性的方法
US9564412B2 (en) * 2011-12-06 2017-02-07 Intel Corporation Shaped and oriented solder joints
US8653673B2 (en) * 2011-12-20 2014-02-18 Raytheon Company Method for packaging semiconductors at a wafer level
US8581406B1 (en) 2012-04-20 2013-11-12 Raytheon Company Flip chip mounted monolithic microwave integrated circuit (MMIC) structure
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
US9219024B2 (en) 2013-11-21 2015-12-22 Raytheon Company Air bridge structure having dielectric coating

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175287B1 (en) * 1997-05-28 2001-01-16 Raytheon Company Direct backside interconnect for multiple chip assemblies
US20050104204A1 (en) * 2003-09-30 2005-05-19 Takashi Kawakubo Wafer-level package and its manufacturing method
US20070181979A1 (en) * 2006-02-03 2007-08-09 Gottfried Beer Microelectromechanical semiconductor component with cavity structure and method for producing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965933A (en) 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
FR2780200B1 (fr) 1998-06-22 2003-09-05 Commissariat Energie Atomique Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
TWI267927B (en) * 2005-01-19 2006-12-01 Touch Micro System Tech Method for wafer level package
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
JP2006351591A (ja) * 2005-06-13 2006-12-28 Sony Corp マイクロデバイスのパッケージング方法及びマイクロデバイス
DE602007013181D1 (de) * 2006-01-24 2011-04-28 Nxp Bv Spannungspufferungsgehäuse für ein halbleiterbauelement
JP2008135690A (ja) * 2006-10-30 2008-06-12 Denso Corp 半導体力学量センサおよびその製造方法
JP2008135971A (ja) * 2006-11-28 2008-06-12 Fujitsu Media Device Kk 弾性波デバイス
US8035219B2 (en) * 2008-07-18 2011-10-11 Raytheon Company Packaging semiconductors at wafer level

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175287B1 (en) * 1997-05-28 2001-01-16 Raytheon Company Direct backside interconnect for multiple chip assemblies
US20050104204A1 (en) * 2003-09-30 2005-05-19 Takashi Kawakubo Wafer-level package and its manufacturing method
US20070181979A1 (en) * 2006-02-03 2007-08-09 Gottfried Beer Microelectromechanical semiconductor component with cavity structure and method for producing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
B1; *

Also Published As

Publication number Publication date
AU2009271367B2 (en) 2012-08-16
CA2730378C (en) 2015-01-13
KR101219619B1 (ko) 2013-01-21
CN102099282A (zh) 2011-06-15
TW201017780A (en) 2010-05-01
JP2011528851A (ja) 2011-11-24
CN102099282B (zh) 2014-08-13
CA2730378A1 (en) 2010-01-21
EP2315719A1 (en) 2011-05-04
US8035219B2 (en) 2011-10-11
US20100013088A1 (en) 2010-01-21
US8178391B2 (en) 2012-05-15
KR20110025218A (ko) 2011-03-09
AU2009271367A1 (en) 2010-01-21
WO2010008781A1 (en) 2010-01-21
JP5346372B2 (ja) 2013-11-20
US20120009735A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
TWI475618B (zh) 晶圓級封裝半導體之方法
TWI501376B (zh) 晶片封裝體及其製造方法
US9686870B2 (en) Method of forming a microelectronic device package
KR20100044165A (ko) 웨이퍼 레벨에서의 반도체 패키징 방법
JP2000323614A (ja) イメージセンサ・ボールグリッドアレイ・パッケージ及びその製造方法
US9799588B2 (en) Chip package and manufacturing method thereof
TW202133258A (zh) 半導體元件以及其製造方法
TWI649856B (zh) 晶片封裝體與其製造方法
JP2012069918A (ja) チップパッケージビルドアップのシステム及び方法
US8653673B2 (en) Method for packaging semiconductors at a wafer level
KR100812085B1 (ko) 반도체 소자의 개별화 방법
CN104659019B (zh) 扇出式封装结构及其形成方法
US7998834B2 (en) Substrate level bonding method and substrate level package
KR20100027934A (ko) 접착 보호층을 구비한 반도체 웨이퍼
JP7335036B2 (ja) 半導体パッケージの製造方法
TWI239082B (en) Semiconductor package and manufacturing method thereof