JP2012069918A - チップパッケージビルドアップのシステム及び方法 - Google Patents

チップパッケージビルドアップのシステム及び方法 Download PDF

Info

Publication number
JP2012069918A
JP2012069918A JP2011158524A JP2011158524A JP2012069918A JP 2012069918 A JP2012069918 A JP 2012069918A JP 2011158524 A JP2011158524 A JP 2011158524A JP 2011158524 A JP2011158524 A JP 2011158524A JP 2012069918 A JP2012069918 A JP 2012069918A
Authority
JP
Japan
Prior art keywords
die
chip package
adhesive layer
layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011158524A
Other languages
English (en)
Other versions
JP5806534B2 (ja
JP2012069918A5 (ja
Inventor
Alan Mcconnelee Paul
ポール・アラン・マクコネリー
Matthew Durocher Kevin
ケヴィン・マシュー・ドゥローシャー
Smith Scott
スコット・スミス
A Principe Laura
ローラ・エイ・プリンシプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2012069918A publication Critical patent/JP2012069918A/ja
Publication of JP2012069918A5 publication Critical patent/JP2012069918A5/ja
Application granted granted Critical
Publication of JP5806534B2 publication Critical patent/JP5806534B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ダイを汚染から保護する安価なチップパッケージの製造方法を提供する。
【解決手段】チップパッケージは、開口部が形成されているベース再配線層１６と、接着材料が塗布されていない窓部２６が形成された接着剤層２４と、接着剤層を介してベース再配線層に固着されたダイ１２とを含み、ダイの周囲部のみが接着剤層と接触するように、ダイは窓部と位置合わせされる。シールド要素２０はベース再配線層と接着剤層との間に配置され、シールド要素の周囲部のみが接着剤層に装着されるように、シールド要素は、ベース再配線層に形成された開口部及び接着剤層の窓部とほぼ位置合わせされる。シールド要素は、エアギャップによりダイから分離され且つダイの前面５２を露出させるように接着剤層から選択的に除去できるように構成される。
【選択図】図７

Description

本発明の実施形態は、一般に集積回路チップパッケージに関し、特にチップパッケージのビルドアップに関する。チップパッケージは、チップパッケージのビルドアップ処理中にダイを汚染から保護する技術を使用して製造される。
集積回路（ＩＣ）チップパッケージは、通常、積層再配線層に装着される１つ以上のダイを含むように製造される。積層再配線層はＫａｐｔｏｎ（登録商標）などの誘電体積層材料から形成され且つ接着剤層を介してダイに固着される。ベース再配線層に接着された複数の追加積層再配線層を介して引き回された金属配線部を介して、ダイは入出力システムに電気接続される。
標準的なチップパッケージの製造処理、すなわちビルドアップ処理は、通常、ベース積層再配線層を提供すること及びベース積層再配線層の一方の面に接着剤を塗布することから始まる。次に、ダイの前面、すなわち活性面と接着剤層との間にダイの全面にわたって接合が形成されるようにダイの前面を接着剤層に接着させることにより、ベース積層再配線層に対して１つ以上のダイが固着される。次に、ベース積層再配線層及び後にチップパッケージのビルドアップ中に追加される追加積層再配線層を介して金属配線部が形成され且つ引き回される。
しかし、このようにしてベース再配線層にダイを接着させる方法には、製造工程並びに製造後のチップパッケージの構造及び機能性に関して固有の制限がある。すなわち、用途によっては、チップパッケージのビルドアップ処理中に起こりうる汚染からダイの活性面を保護することが望ましい。例えば、ウルトラカメラ又はそれに類似する感知装置のような撮影装置にチップパッケージが適用される場合、ビルドアップ処理中にイメージャ領域（すなわちダイ）の汚染を防止することが望ましい。このような用途では、チップパッケージのビルドアップ終了後、イメージャ領域／ダイは露出されたままであるので、ビルドアップ処理中にダイの全面にわたってダイの活性面と接着剤層との間に接合を形成するのは望ましくない。このようなビルドアップ方法を採用した場合、後に撮像領域から接着剤を除去することが必要になり、撮像領域に汚染物質が侵入するおそれがあるので、ウルトラカメラ／感知装置の性能に悪影響が生じるだろう。
米国特許第６９３３８１３号明細書
従って、ビルドアップ処理中にダイを汚染から保護するチップパッケージ製造方法が必要とされる。さらに、組み立て処理に容易に組み込むことができ、レーザードリリングに適合し、スケーラブル且つ組み立てに要する費用が安価な製造方法が必要とされる。
本発明の実施形態は、ダイを覆うように配置され且つエアポケットによりダイから分離される除去可能なシールド要素を使用してチップパッケージを製造するチップ製造方法を提供することにより上記の欠点を克服する。シールド要素はビルドアップ処理中にダイの汚染を防止し、ビルドアップ処理終了後、ダイの清浄な前面を露出させるためにダイからシールド要素を除去できる。
本発明の１つの態様によれば、チップパッケージは、中央領域に開口部が形成されているベース再配線層と、ベース再配線層の一方の面に塗布され且つ接着材料が塗布されていない窓部が形成された接着剤層と、接着剤層を介してベース再配線層に固着された前面を有するダイとを含み、ダイの前面の周囲部のみが接着剤層と接触するように、ダイは接着剤層に形成された窓部と位置合わせされる。チップパッケージは、ベース再配線層をダイに電気接続するためにベース再配線層に形成された複数のビア及び複数の金属配線部と、ベース再配線層と接着剤層との間に配置されたシールド要素とをさらに含み、シールド要素の周囲部のみが接着剤層に装着されるように、シールド要素はベース再配線層に形成された開口部及び接着剤層の窓部とほぼ位置合わせされ、シールド要素はエアギャップによりダイから分離される。シールド要素は、ダイの前面を露出させるように接着剤層から選択的に除去できるように構成される。
本発明の別の態様によれば、チップパッケージを形成する方法は、初期ポリマー積層構造を提供することと、初期ポリマー積層構造の一方の面の一部分のみを覆うように初期ポリマー積層構造のその面に金属シールド要素を堆積させることと、金属シールド要素を覆うように初期ポリマー積層構造に接着剤層を塗布することとを含み、金属シールド要素の表面積とほぼ等しい面積を有し且つ金属シールド要素と位置合わせが行われた窓部を接着剤層に形成するために接着剤層の一部分が除去される。方法は、接着剤層を介して初期ポリマー積層構造にダイを接着させることをさらに含み、ダイの周囲部が接着剤層と接触し且つダイの中央部分とシールド要素との間にエアポケットが形成されるように、ダイは窓部を覆うように位置決めされる。方法は、初期ポリマー積層構造をダイに電気接続するために複数のビア及び複数の金属配線部を含むように初期ポリマー積層構造をパターニングすることと、接着剤層の窓部に対応する初期ポリマー積層構造の部分を規定することと、ダイの前面を露出させるように、初期ポリマー積層構造のその部分及び金属シールド要素を接着剤層から除去することとをさらに含む。
本発明のさらに別の態様によれば、チップモジュールを製造する方法は、ベース再配線層を提供することと、ベース再配線層の一方の面の一部分を覆うようにベース再配線層のその面にシールド要素を堆積させることと、シールド要素を覆うようにベース再配線層に接着剤層を塗布することと、少なくともシールド要素の大部分を露出させるようにシールド要素に隣接する領域で接着剤層の一部分をアブレーションによって除去することと、ダイがシールド要素と位置合わせが行われるようにダイの前面を接着剤層に接着させることとを含み、ダイの周囲部は接着剤層と接触し且つダイとシールド要素との間に形成されるエアギャップによってダイの中央部分はシールド要素から分離される。方法は、ベース再配線層をダイに電気接続するために複数のビア及び複数の金属配線部を形成する後続のベース再配線層のパターニング中にシールド要素を所定の場所に維持することと、シールド要素に隣接するベース再配線層の部分に対してアブレーションを実行することと、ダイの前面を露出させるようにシールド要素及びベース再配線層のその部分を除去することとをさらに含む。
上記の利点及び特徴並びに他の利点及び特徴は、添付の図面と関連させた以下の本発明の好適な実施形態の詳細な説明からさらに容易に理解されるだろう。
図面は、本発明を実施するために現在考えられている実施形態を示す。
図１は本発明の一実施形態に係る複数の埋め込みチップパッケージを示す平面図である。 図２は本発明の一実施形態に係る製造／ビルドアップ処理の種々の段階における埋め込みチップパッケージを示す平面図である。 図３は本発明の一実施形態に係る製造／ビルドアップ処理の種々の段階における埋め込みチップパッケージを示す横断面側面図である。 図４は本発明の一実施形態に係る製造／ビルドアップ処理の種々の段階における埋め込みチップパッケージを示す横断面側面図及び平面図である。 図５は本発明の一実施形態に係る製造／ビルドアップ処理の種々の段階における埋め込みチップパッケージを示す横断面側面図である。 図６は本発明の一実施形態に係る製造／ビルドアップ処理の種々の段階における埋め込みチップパッケージを示す横断面側面図及び平面図である。 図７は本発明の一実施形態に係る製造／ビルドアップ処理の種々の段階における埋め込みチップパッケージを示す横断面側面図及び平面図である。 図８は本発明の一実施形態に係る製造／ビルドアップ処理の種々の段階における埋め込みチップパッケージを示す横断面側面図である。 図９は本発明の一実施形態に係る製造／ビルドアップ処理の種々の段階における埋め込みチップパッケージを示す横断面側面図である。 図１０は本発明の一実施形態に係る製造／ビルドアップ処理の種々の段階における埋め込みチップパッケージを示す横断面側面図である。 図１１は本発明の一実施形態に係る製造／ビルドアップ処理の種々の段階における埋め込みチップパッケージを示す横断面側面図である。
本発明の実施形態は、チップパッケージを形成する方法を提供する。チップパッケージの積層再配線層のビルドアップ中及びパターニング中にダイの表面を保護するために、チップパッケージはシールド要素又は保護層を使用して製造される。
図１を参照すると、製造後の複数のチップパッケージ１０又はチップモジュールが示される。各チップパッケージ１０は、複数の再配線層１４（すなわち積層構造）と接続されたダイ１２を含む。各ダイ１２は、単結晶シリコンインゴット又は多結晶シリコンインゴットから形成され且つ表面上に集積回路（ＩＣ）レイアウトが形成されるように準備される。本発明の一実施形態では、ダイ１２は、ウルトラカメラ、携帯電話カメラ又はそれに類似する感知装置などの撮影装置において使用されるように構成される。従って、ダイ１２は、画像感知のための撮像領域を形成する「カメラダイ」として構成される。チップパッケージ１０の複数の再配線層１４に関して説明すると、各再配線層１４は、ダイ１２に対して位置決め可能なプレフォーム積層シート又は積層膜の形態である。再配線層１４は、Ｋａｐｔｏｎ（登録商標）、Ｕｌｔｅｍ（登録商標）、ポリテトラフルオロエチレン（ＰＴＦＥ）、あるいは液晶ポリマー（ＬＣＰ）などの別のポリマー膜又は他のポリイミド材料から形成されてもよい。図１に示されるように、隣接するチップパッケージ１０の間の領域で再配線層１４を貫通してダイシングを実行することにより、各チップパッケージ１０は形成される。
図２〜図９を参照して、本発明の一実施形態に係る複数のチップパッケージ１０を製造する技術（すなわちチップビルドアップ）のステップを説明する。図２〜図９には、ビルドアップ処理の種々の段階におけるチップパッケージ１０の側面横断面図及び平面図が示される。図２を参照すると、初期再配線層又はベース再配線層１６のフレームが完全に形成されており、それを基礎としてさらに製造ステップを実行できるように、初期再配線層１６はフレーム１８に実装される。前述のように、初期再配線層１６は、Ｋａｐｔｏｎ（登録商標）、Ｕｌｔｅｍ（登録商標）、ポリテトラフルオロエチレン（ＰＴＦＥ）その他のポリマー／ポリイミド膜などの可撓性ポリマー積層構造の形態であり且つそこから複数のチップパッケージ１０を製造できるような大きさである。
１つのチップパッケージ１０のビルドアップを例示するように、初期再配線層１６の完全フレームの一部、並びにそれに追加される追加層及び要素が図３〜図９に示される。図３に示されるように、初期再配線層１６が提供される。ビルドアップ処理によれば、図４Ａ及び図４Ｂに示されるように、次に初期再配線層１６の一方の面に金属層１８が堆積される。この金属層１８は、その後に塗布される接着剤と適切に接合する材料（例えばＴｉ／Ｃｕ／Ｔｉ、クロムなど）から形成される。金属層１８は初期再配線層１６上にスパッタリングにより形成されてもよいが、電気めっきなどの他の任意の適切な方法により追加されてもよい。一実施形態では、以下に詳細に説明されるように後にチップパッケージ１０に追加されるダイ１２（図１）の面積とほぼ等しい面積を有する保護シールド要素２０が形成されるように、金属層１８はパターニングされる。あるいは、ダイ１２（図１）の面積よりかなり小さい面積を有するように保護シールド要素２０が形成されてもよいことは認められる。さらに図４Ａ及び図４Ｂに示されるように、シールド要素２０から後に追加されるダイ１２（図１）の領域を超えて延在するベントベース２１を形成するように、金属層１８はさらにパターニングされる。一実施形態では、初期再配線層１６上に複数のベース金属配線部２２を形成するように金属層１８はさらにパターニングされてもよい。
次に図５を参照すると、チップパッケージ１０のビルドアップ処理の次のステップにおいて、金属層１８を覆うように初期再配線層１６に接着剤層２４が塗布される。接着剤層２４は、アブレーションにより除去可能なエポキシをスピンコーティングで塗布することによって初期再配線層１６に塗布されてもよいが、初期再配線層１６上に塗布される接着剤膜の形態であってもよい。接着剤層２４は部分的に硬化又は焼成される。部分硬化後、図６Ａ及び図６Ｂに示されるような窓部２６を形成するように、紫外線（ＵＶ）レーザーなどの方法によって接着剤層２４に対してアブレーションが実行される。さらに詳細には、シールド要素２０を露出させる窓部２６を形成するように、先にシールド要素２０に塗布されていた接着剤層２４はレーザーアブレーションによって除去される。さらに、ダイ領域の外側に小さなベント２８（すなわち窓部２６から外へ延在するベント）をさらに形成するように、ベントベース２１に塗布されていた接着剤層２４はレーザーアブレーションによって除去される。窓部２６及びベント２８を形成するための接着剤層２４のレーザーアブレーション中、シールド要素２０及びベントベース２１は、レーザーが初期再配線層１６まで透過するのを防止する「背面ストッパ」として作用することが認められる。
チップパッケージ１０をビルドアップするための製造方法の別の実施形態において、予め窓部が切り取られている積層膜を初期再配線層１６に接着させてもよいことは認められる。すなわち、図５及び図６Ａ／図６Ｂに示されるようにスピンコーティングによって連続する接着剤層２４を塗布し、その後に窓部２６を形成するためにレーザーアブレーションにより接着剤層２４を除去するのではなく、予め窓部が形成されている接着剤膜を初期再配線層１６に接着させてもよい。従って、接着剤層のレーザーアブレーションは不要である。
接着剤層２４のレーザーアブレーションの終了後、除去された領域（すなわち、窓部２６）を取り囲む接着剤層２４の部分３０はＵＶ光に暴露される。ＵＶ光に暴露することにより部分３０の一部は硬化するので、アブレーション後の窓部２６の中に接着剤層２４が侵入する事態は防止される。
次に図７Ａ及び図７Ｂを参照すると、チップパッケージ１０のビルドアップの続くステップにおいて、接着剤層２４を介して初期再配線層１６上にダイ１２（すなわち、ＩＣ）が位置合わせされ且つ配置される。ダイ１２は窓部２６の中心と位置合わせされ且つダイ１２は接着剤層２４に押し付けられる。この時点で、ダイ１２を初期再配線層１６に固着するために、真空ラミネーション及び圧力焼成硬化処理などによって接着剤層２４は完全に硬化される。図７Ａ及び図７Ｂに示されるように、ダイ１２の大きさは、ダイ１２がシールド要素２０を超えて延在するように規定される。従って、ダイ１２の周囲に沿って形成されたダイパッド３２への電気的接続を後のステップで可能にするために、ダイパッド３２はシールド要素２０により覆われているダイ１２の領域の外側に位置決めされるという利点が得られる。さらにダイ１２は、シールド要素２０を超えて延在しているので、接着剤層２４の上に載っており、ダイ１２とシールド要素２０との間にエアポケット３６を形成する。このエアギャップ３６は、シールド要素２０と関連して、ダイ１２の上面への汚染物質の付着を防止するように作用する。先に図５に関して説明したように、アブレーションによって接着剤層２４にベントポート２８が形成されており、ベントポート２８は、エアポケット３６からダイ１２により覆われている領域の外側にあるチップパッケージ１０の領域まで外側へ延在する。このような構造を採用しない場合、チップパッケージ１０のビルドアップ処理と関連する温度サイクルの間にエアポケット３６の内部圧力が上昇することもあると考えられるが、ベントポート２８はエアギャップ３６とダイ１２により覆われている領域の外側の周囲環境とを流体連通させるので、エアギャップ３６内部の圧力を制御可能である。
次に図８を参照すると、初期再配線層１６にダイ１２が固着された後、複数のビア３８が形成されるように初期再配線層１６はパターニングされる。ビア３８は、初期再配線層１６を形成するポリマー材料を貫通して形成される。例示的な一実施形態では、ビア３８はレーザーアブレーション処理又はレーザードリリング処理によって形成され且つベース金属配線部２２及びダイパッド３２を露出させるようにベース金属配線部２２及びダイパッド３２に対応する位置に形成される。あるいは、プラズマエッチング、フォトデフィニション又は機械的穴あけ処理を含む他の方法によってビア３８が形成されてもよいことはさらに認められる。
さらに図８に示されるように、金属配線部４０を形成するために、初期再配線層１６のパターニングは、例えばスパッタリング処理又は電気めっき処理を実行することによって再配線層１６に金属層／材料（例えばシードメタル及び／又は銅）を塗布することと、それに続いて堆積した金属層／材料をパターニング／エッチングすることとを含む。本発明の一実施形態では、初期再配線層１６の上面からビア３８を通って延在する金属配線部４０が形成されるように金属層／材料はパターニングされ且つエッチングされる。従って、金属配線部４０はベース金属配線部２２及びダイパッド３２との間に電気接続を形成する。
次に図９を参照して説明する。製造技術の次のステップにおいて、ダイ１２が塗布された面とは反対の側のチップパッケージ１０の初期再配線層１６の面に１つ以上の追加再配線層４２が積層される。追加再配線層４２は一連の積層ステップ及びパターニングステップによって初期再配線層１６に塗布される。初期再配線層１６とそれに塗布された追加再配線層４２との間に接着剤層４４が塗布される。追加再配線層４２に複数のビア３８が形成され、且つ各追加再配線層４２を電気接続するためにビア３８及び追加再配線層４２を貫通するように金属配線部４０は形成／パターニングされる。チップパッケージ１０を形成するために１つの追加再配線層４２のみが初期再配線層１６に塗布されるものとして示されているが、所望の構成に基づいて２つ以上の再配線層が塗布されてもよいだろうということは認められる。図９に示されるように、ビルドアップ処理の後続するステップにおいて、最も外側に位置する追加再配線層４２を保護するために、その追加再配線層４２にはんだマスク４６を塗布し、続いてパターニングすることができる。また、受動デバイス（図示せず）などの追加素子をチップパッケージ１０に追加してもよいと考えられ、そのような受動素子の実装中にダイ１２が保護されるように、受動素子の実装は保護シールド要素２０が所定の場所にある間に実行される。
チップ製造方法の次のステップにおいて、図１０に示されるように、初期再配線層１６、追加再配線層４２及び接着剤層４４の一部を規定するか又は切り離すように、保護シールド要素２０の周囲に対応する経路４８に沿って初期再配線層１６、追加再配線層４２及び接着剤層４４はレーザーアブレーションによって除去される。レーザーアブレーションは、初期再配線層１６、追加再配線層４２及び接着剤層４４を貫通して保護シールド要素２０に到達するまで実行され、レーザーは保護シールド要素２０により阻止される。アブレーション終了後、レーザーアブレーションが周囲で実行された後に残っている保護シールド要素２０の上方の初期再配線層１６、追加再配線層４２及び接着剤層４４の部分５０は、保護シールド要素２０と共にチップパッケージ１０から除去される。すなわち、保護シールド要素２０は初期再配線層１６に固着しており、接着剤層４４から容易に剥離するので、１回の除去ステップで保護シールド要素２０を部分５０と共にチップパッケージ１０から除去できる。本発明の実施形態では、真空ピックアップ又は水洗浄などのいくつかの技術のうち１つを使用して部分５０及び保護シールド要素２０を除去できる。
図１１に示されるように、部分５０及び保護シールド要素２０を除去することにより、完成したチップパッケージ１０からダイ１２の前面５２（すなわちダイの正面）が露出する。ビルドアップ処理の継続中、ダイ前面５２の上方に保護シールド要素２０が（エアポケット３６により分離された状態で）存在しているため、ダイ前面５２に汚染物質が付着しないという利点が得られる。
図２〜図９に示される技術に従ったチップパッケージ１０の構成は、ビルドアップ処理中にダイ１２の汚染を防止するようなチップパッケージビルドアップを可能にするという利点を有する。さらに、このビルドアップ技術は薄型のチップパッケージ１０の製造を可能にし、チップパッケージの厚さはダイ１２及び再配線層１６、４２に必要とされる最小限の厚さのみに限定される。そのような薄型チップパッケージ１０は、ウルトラカメラ、携帯電話カメラ又はそれに類似する感知装置などの撮影装置で使用するのに適するように構成されてもよく、ビルドアップ処理はチップパッケージ１０へのカメラレンズ（図示せず）の直接取り付けを可能にする。しかし、マイクロ波装置などの他の種類の装置又は先に説明した製造技術を採用すると有利だろうと考えられる他の装置において使用するように薄型チップパッケージ１０を構成してもよい。
限られた数の実施形態のみに関連して本発明を詳細に説明したが、開示された実施形態に本発明が限定されないことは容易に理解されるべきである。説明はされていないが、本発明の趣旨及び範囲に適合する任意の数の変形、変更、置き換え又は同等の構成を含むように本発明を変形することは可能である。さらに、本発明の種々の実施形態が説明されたが、説明された実施形態のうちいくつかの実施形態のみを本発明の態様が含んでもよいことは理解されるべきである。従って、本発明は以上の説明により限定されるとみなされてはならず、添付の特許請求の範囲の範囲によってのみ限定される。
従って、本発明の一実施形態では、チップパッケージは、中央領域に開口部が形成されているベース再配線層と、ベース再配線層の一方の面に塗布され且つ接着材料が塗布されていない窓部が形成された接着剤層と、接着剤層を介してベース再配線層に固着された前面を有するダイとを含み、ダイの前面の周囲部のみが接着剤層と接触するように、ダイは接着剤層に形成された窓部と位置合わせされる。チップパッケージは、ベース再配線層をダイに電気接続するためにベース再配線層に形成された複数のビア及び複数の金属配線部と、ベース再配線層と接着剤層との間に配置されたシールド要素とをさらに含み、シールド要素の周囲部のみが接着剤層に装着されるように、シールド要素はベース再配線層に形成された開口部及び接着剤層の窓部とほぼ位置合わせされ、シールド要素はエアギャップによりダイから分離される。シールド要素は、ダイの前面を露出させるように接着剤層から選択的に除去できるように構成される。
本発明の別の実施形態では、チップパッケージを形成する方法は、初期ポリマー積層構造を提供することと、初期ポリマー積層構造の一方の面の一部分のみを覆うように初期ポリマー積層構造のその面に金属シールド要素を堆積させることと、金属シールド要素を覆うように初期ポリマー積層構造に接着剤層を塗布することとを含み、金属シールド要素の表面積とほぼ等しい面積を有し且つ金属シールド要素と位置合わせが行われた窓部を接着剤層に形成するために接着剤層の一部分が除去される。方法は、接着剤層を介して初期ポリマー積層構造にダイを接着させることをさらに含み、ダイの周囲部が接着剤層と接触し且つダイの中央部分とシールド要素との間にエアポケットが形成されるように、ダイは窓部を覆うように位置決めされる。方法は、初期ポリマー積層構造をダイに電気接続するために複数のビア及び複数の金属配線部を含むように初期ポリマー積層構造をパターニングすることと、接着剤層の窓部に対応する初期ポリマー積層構造の部分を規定することと、ダイの前面を露出させるように、初期ポリマー積層構造のその部分及び金属シールド要素を接着剤層から除去することとをさらに含む。
本発明のさらに別の実施形態では、チップモジュールを製造する方法は、ベース再配線層を提供することと、ベース再配線層の一方の面の一部分を覆うようにベース再配線層のその面にシールド要素を堆積させることと、シールド要素を覆うようにベース再配線層に接着剤層を塗布することと、少なくともシールド要素の大部分を露出させるようにシールド要素に隣接する領域で接着剤層の一部分をアブレーションによって除去することと、ダイがシールド要素と位置合わせが行われるようにダイの前面を接着剤層に接着させることとを含み、ダイの周囲部は接着剤層と接触し且つダイとシールド要素との間に形成されるエアギャップによってダイの中央部分はシールド要素から分離される。方法は、ベース再配線層をダイに電気接続するために複数のビア及び複数の金属配線部を形成する後続のベース再配線層のパターニング中にシールド要素を所定の場所に維持することと、シールド要素に隣接するベース再配線層の部分に対してアブレーションを実行することと、ダイの前面を露出させるようにシールド要素及びベース再配線層のその部分を除去することとをさらに含む。
１０ チップパッケージ
１２ ダイ
１４ 再配線層
１６ ベース（初期）再配線層
１８ 金属層
２０ 保護シールド要素
２１ ベントベース
２２ ベース金属配線部
２４ 接着剤層
２６ 窓部
２８ ベントポート
３０ 接着剤層の一部分
３２ ダイパッド
３６ エアギャップ
３８ ビア
４０ 金属配線部
４２ 追加再配線層
４４ 接着剤層
４６ はんだマスク
４８ 経路
５０ 接着剤層の一部分
５２ ダイ前面

Claims (10)

  1. 中央領域に開口部が形成されているベース再配線層（１６）と、
    前記ベース再配線層（１６）の一方の面に塗布され且つ接着材料が塗布されていない窓部（２６）が形成された接着剤層（２４）と、
    前記接着剤層（２４）を介して前記ベース再配線層（１６）に固着された前面（５２）を有し、且つ前記前面（５２）の周囲部のみが前記接着剤層（２４）と接触するように前記接着剤層（２４）に形成された前記窓部（２６）と位置合わせが行われたダイ（１２）と、
    前記ベース再配線層（１６）を前記ダイ（１２）に電気接続するために前記ベース再配線層（１６）に形成された複数のビア（３８）及び複数の金属配線部（４０）と、
    前記ベース再配線層（１６）と前記接着剤層（２４）との間に配置され、周囲部のみが前記接着剤層（２４）に装着されるように前記ベース再配線層（１６）に形成された前記開口部及び前記接着剤層（２４）の前記窓部（２６）とほぼ位置合わせされ、且つエアギャップ（３６）により前記ダイ（１２）から分離されるシールド要素（２０）と
    を備えるチップパッケージ（１０）であって、前記シールド要素（２０）は、前記ダイ（１２）の前記前面（５２）を露出させるように前記接着剤層（２４）から選択的に除去できるように構成される、チップパッケージ（１０）。
  2. 前記接着剤層（２４）に形成されたベントポート（２８）をさらに備えていて、前記ベントポート（２８）は前記エアギャップ（３６）から前記ダイ（１２）の前記周囲部を超えて延在する、請求項１記載のチップパッケージ（１０）。
  3. 前記ベントポート（２８）が、前記エアギャップ（３６）を周囲環境と流体連通させるように構成される、請求項２記載のチップパッケージ（１０）。
  4. 前記ベントポート（２８）の形成を可能にするために前記ベントポート（２８）の下方に配置された金属ベントベース（２１）をさらに備える、請求項２記載のチップパッケージ（１０）。
  5. 前記ベース再配線層（１６）の前記ダイ（１２）とは反対側の面に接着された少なくとも１つの追加再配線層（４２）と、前記追加再配線層（４２）の各々に形成された複数のビア（３８）及び複数の金属配線部（４０）とをさらに備える、請求項１記載のチップパッケージ（１０）。
  6. 一番上の追加再配線層（４２）の上に配置されたはんだマスク（４６）をさらに備える、請求項５記載のチップパッケージ（１０）。
  7. 前記シールド要素（２０）はパターニングされた金属シールドを備える、請求項１記載のチップパッケージ（１０）。
  8. 前記ダイ（１２）が、画像感知領域を形成するように構成されたカメラダイである、請求項１記載のチップパッケージ（１０）。
  9. 前記シールド要素（２０）が前記ダイ（１２）の面積より狭い面積を有する、請求項１記載のチップパッケージ（１０）。
  10. 前記ダイ（１２）が、前記ダイ（１２）の周囲に沿って形成された複数のダイパッド（３２）をさらに備えていて、前記複数のダイパッド（３２）は、前記シールド要素（２０）により被覆されている前記ダイ（１２）の領域の外側に配置される、請求項９記載のチップパッケージ（１０）。
JP2011158524A 2010-07-26 2011-07-20 チップパッケージビルドアップ方法 Active JP5806534B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/843,606 US8623699B2 (en) 2010-07-26 2010-07-26 Method of chip package build-up
US12/843,606 2010-07-26

Publications (3)

Publication Number Publication Date
JP2012069918A true JP2012069918A (ja) 2012-04-05
JP2012069918A5 JP2012069918A5 (ja) 2014-08-28
JP5806534B2 JP5806534B2 (ja) 2015-11-10

Family

ID=44532619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011158524A Active JP5806534B2 (ja) 2010-07-26 2011-07-20 チップパッケージビルドアップ方法

Country Status (6)

Country Link
US (2) US8623699B2 (ja)
EP (1) EP2434539B1 (ja)
JP (1) JP5806534B2 (ja)
KR (1) KR101846548B1 (ja)
CN (1) CN102347301B (ja)
TW (1) TWI536509B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8969176B2 (en) * 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
US9117813B2 (en) 2012-06-15 2015-08-25 General Electric Company Integrated circuit package and method of making same
US9324664B2 (en) * 2013-02-22 2016-04-26 Unimicron Technology Corp. Embedded chip package structure
KR102647496B1 (ko) * 2015-09-30 2024-03-15 스카이워크스 솔루션즈, 인코포레이티드 실드된 모듈들의 제조에 관한 디바이스들 및 방법들
CN110164839B (zh) * 2019-05-27 2020-01-31 广东工业大学 一种高密度线路嵌入转移的扇出型封装结构与方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305199A (ja) * 2000-12-18 2002-10-18 General Electric Co <Ge> 配線方法及び構造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5401687A (en) * 1993-04-15 1995-03-28 Martin Marietta Corporation Process for high density interconnection of substrates and integrated circuit chips containing sensitive structures
US5635762A (en) * 1993-05-18 1997-06-03 U.S. Philips Corporation Flip chip semiconductor device with dual purpose metallized ground conductor
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US6255137B1 (en) * 1999-07-01 2001-07-03 Lockheed Martin Corp. Method for making air pockets in an HDI context
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7880297B2 (en) * 2007-12-31 2011-02-01 Mediatek Inc. Semiconductor chip having conductive member for reducing localized voltage drop
US8259454B2 (en) 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305199A (ja) * 2000-12-18 2002-10-18 General Electric Co <Ge> 配線方法及び構造

Also Published As

Publication number Publication date
JP5806534B2 (ja) 2015-11-10
TWI536509B (zh) 2016-06-01
US8829690B2 (en) 2014-09-09
US20140110866A1 (en) 2014-04-24
EP2434539A2 (en) 2012-03-28
CN102347301A (zh) 2012-02-08
TW201216420A (en) 2012-04-16
KR101846548B1 (ko) 2018-04-06
US20120018857A1 (en) 2012-01-26
KR20120010985A (ko) 2012-02-06
EP2434539A3 (en) 2018-01-17
CN102347301B (zh) 2015-11-25
US8623699B2 (en) 2014-01-07
EP2434539B1 (en) 2022-01-26

Similar Documents

Publication Publication Date Title
JP5806534B2 (ja) チップパッケージビルドアップ方法
US8564123B2 (en) Chip package and fabrication method thereof
KR102566839B1 (ko) 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법
TWI529821B (zh) 晶片封裝體及其形成方法
US9966400B2 (en) Photosensitive module and method for forming the same
US20160190353A1 (en) Photosensitive module and method for forming the same
US20150054108A1 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
WO2008018524A1 (en) Semiconductor device and its manufacturing method
TW201227937A (en) Image sensor chip package and method for forming the same
US8810012B2 (en) Chip package, method for forming the same, and package wafer
US20140154840A1 (en) Chip package and method for forming the same
US20150284244A1 (en) Method for forming chip package
US20170117242A1 (en) Chip package and method for forming the same
JP6933697B2 (ja) チップパッケージおよびその製造方法
US9024437B2 (en) Chip package and method for forming the same
CN107369695B (zh) 晶片封装体与其制造方法
TW200950046A (en) Electronics device package and fabrication method thereof
US8338918B2 (en) Method for manufacturing a semiconductor device, method for detecting a semiconductor substrate and semiconductor chip package
JP2009176955A (ja) 半導体装置およびその製造方法
US9978788B2 (en) Photosensitive module and method for forming the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150904

R150 Certificate of patent or registration of utility model

Ref document number: 5806534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250