KR102566839B1 - 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법 - Google Patents

실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법 Download PDF

Info

Publication number
KR102566839B1
KR102566839B1 KR1020160042873A KR20160042873A KR102566839B1 KR 102566839 B1 KR102566839 B1 KR 102566839B1 KR 1020160042873 A KR1020160042873 A KR 1020160042873A KR 20160042873 A KR20160042873 A KR 20160042873A KR 102566839 B1 KR102566839 B1 KR 102566839B1
Authority
KR
South Korea
Prior art keywords
substrate
integrated circuit
shield structure
packaging system
conformal shield
Prior art date
Application number
KR1020160042873A
Other languages
English (en)
Other versions
KR20160121779A (ko
Inventor
병준 한
일권 심
경희 박
야오지안 린
교왕 구
인상 윤
승용 채
성원 조
성수 김
현택 이
덕경 양
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20160121779A publication Critical patent/KR20160121779A/ko
Application granted granted Critical
Publication of KR102566839B1 publication Critical patent/KR102566839B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

집적회로 패키징 시스템 및 그 제조 방법은 기판 상부 사이드, 기판 하부 사이드 및 수직 사이드들 사이에 내부 회로망을 구비한 기판; 내부 회로망에 결합된 집적회로; 집적 회로 및 기판의 기판 상부 사이드 바로 위에 직접 형성된 몰드 패키지 바디; 및 몰드 패키지 바디 및 수직 사이드들 바로 위에 직접 도포되고, 내부 회로에 결합된 기판 하부 사이드 아래에서 연장하는 도전성 적응 실드 구조를 포함한다.

Description

실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법{INTEGRATED CIRCUIT PACKAGING SYSTEM WITH SHIELDING AND METHOD OF MANUFACTURE THEREOF}
본 발명은 주로 집적회로 패키징 시스템에 관한 것이고, 특히 집적회로 다이를 전자파 장해 실딩으로 패키징하는 시스템에 관한 것이다.
전자 제품은 일상생활의 필요불가결한 부분이 되었다. 반도체 회로들, 트랜지스터들, 다이오드들 및 기타 전자 소자들과 같은 컴포넌트들로 된 패키지는 더 많은 기능들과 연결부들을 가지면서 더 작아지고 더 얇아졌다. 컴포넌트들의 패키징에 있어서, 컴포넌트들을 외부의 전자파 장해로부터 신뢰성 있게 실딩해야 하는 필요성은 제조 공정에 영향을 줄 수 있다.
더 작은 공간에 더 많은 기능을 집적해야 하는 상업적인 요구는 제조업체가 컴포넌트들을 서로 아주 가깝게 실장되도록 만들게 할 수 있다. 전자기장들의 연결은 이 컴포넌트들의 신뢰성 있는 작동에 영향을 미칠 수 있다. 컴포넌트들에 전자기 실드를 제공해야 하는 요구는 비용을 상승시키고 컴포넌트들의 제조 수율을 감소시킬 수 있다. 비용 절감에 대한 추가적인 압력은 제조업체가 집적회로 제품들의 장기적인 신뢰성을 감소시킬 수 있는 절충을 하도록 압력을 가할 수 있다.
이에 따라 패키지 크기를 감소시킬 수 있고, 증가된 기능을 지지할 수 있고 그리고 제조 수율 및 장기 신뢰성 둘 다를 유지할 수 있는 실딩을 구비한 집적회로 패키징 시스템에 대한 필요성은 여전하다. 고용량, 작은 크기 및 신뢰성에 대한 광범위한 상업적 압력을 고려하면, 이 문제점들에 대한 해답을 찾는 것이 점점 더 중요해지고 있다. 점점 커지는 소비자의 기대 및 시장에서 유의미한 제품 차별화의 기회 감소와 함께, 점점 증가하는 시장 경쟁의 압력을 고려하면, 이 문제점들에 대한 해답을 찾는 것이 중요하다. 또한, 비용을 절감하고, 효율과 성능을 개선하고 그리고 경쟁 압력을 충족시켜야 하는 필요는 이 문제들에 대한 해답을 찾아야 하는 중요한 필요성에 더 심각한 긴급함까지 부가한다.
이 문제들에 대한 해결 방안들을 오랫동안 찾았으나, 종래의 개발품들은 어떤 해결 방안도 교시하거나 제시하지 않았고, 이에 따라 통상의 기술자들은 오랫동안 이 문제들을 해결하지 못했다.
본 발명은, 기판 상측면, 기판 하측면 및 수직 측면들 사이에 내부 회로망을 구비한 기판을 제공하는 단계; 집적회로를 내부 회로망에 결합하는 단계; 몰드 패키지 바디를 집적회로 및 기판의 기판 상측면 바로 위에 직접 형성하는 단계; 및 도전성 컨포멀 실드 구조(conductive conformal shield structure)를 몰드 패키지 바디, 수직 측면들 바로 위에 직접 그리고 내부 회로망의 결합을 위한 기판 하측면 아래에서 연장하도록 도포하는 단계를 포함하는 집적회로 패키징 시스템 제조 방법을 제공한다.
본 발명은, 기판 상측면, 기판 하측면 및 수직 측면들 사이에 내부 회로망을 구비한 기판; 내부 회로망에 결합된 집적회로; 집적회로 및 기판의 기판 상측면 바로 위에 직접 형성된 몰드 패키지 바디; 및 몰드 패키지 바디, 수직 측면들 바로 위에 그리고 내부 회로망에 결합된 기판 하측면 아래에서 연장하도록 도포된 도전성 컨포멀 실드 구조를 포함하는 집적회로 패키징 시스템을 제공한다.
본 발명의 어떤 실시예들은 위에서 언급한 단계들 또는 요소들에 추가하여 또는 이들 대신에 다른 단계들 또는 요소들을 구비한다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 첨부 도면들을 참조하여 하기의 상세한 설명을 읽음으로써 이러한 단계들 또는 요소들을 명확하게 알 것이다.
도 1은 집적회로 패키징 시스템의 제1 실시예를 도시한 저면도이다.
도 2는 도 1의 2-2선을 따라 취한 집적회로 패키징 시스템의 제1 실시예의 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 집적회로 패키징 시스템을 도시한 저면도이다.
도 4는 본 발명의 제3 실시예에 따른 집적회로 패키징 시스템을 도시한 단면도이다.
도 5는 본 발명의 제4 실시예에 따른 집적회로 패키징 시스템을 도시한 단면도이다.
도 6은 본 발명의 제5 실시예에 따른 집적회로 패키징 시스템을 도시한 단면도이다.
도 7은 제조 공정의 마스크 형성 단계에 있는 집적회로 패키징 시스템의 마스킹 스크린을 도시한 단면도이다.
도 8은 제조 공정의 패키지 쏘잉 단계에 있는 집적회로 패키징 시스템의 싱귤레이션 구조를 도시한 단면도이다.
도 9는 제조 공정의 도포 단계에 있는 집적회로 패키지 조립체의 패키지 조립체 어레이를 도시한 단면도이다.
도 10은 집적회로 패키징 시스템의 물리적 기상 증착(PVD) 제조 툴을 도시한 단면도이다.
도 11은 본 발명의 제6 실시예에 따른 집적회로 패키징 시스템을 도시한 단면도이다.
도 12는 본 발명의 제7 실시예에 따른 집적회로 패키징 시스템을 도시한 단면도이다.
도 13은 본 발명의 제8 실시예에 따른 집적회로 패키징 시스템을 도시한 단면도이다.
도 14는 제조 공정의 시스템 인터커넥트 인케이싱 단계에 있는 집적회로 패키징 시스템의 인터커넥트 인케이싱(interconnect encasing)을 도시한 단면도이다.
도 15는 제조 공정의 패키지 쏘잉 단계에 있는 집적회로 패키징 시스템의 싱귤레이션 구조를 도시한 단면도이다.
도 16은 제조 공정의 도포 단계에 있는 집적회로 패키지 조립체의 패키지 조립체 어레이를 도시한 단면도이다.
도 17은 본 발명의 다른 실시예에 따른 집적회로 패키징 시스템의 제조 방법을 도시한 흐름도이다.
다음의 실시예들은 통상의 기술자가 본 발명을 실시할 수 있도록 충분히 상세하게 설명된다. 다른 실시예들은 본 명세서의 개시 내용에 기초하여 명확히 알 수 있을 것이고, 본 발명의 범위를 벗어나지 않으면서 시스템 변경, 공정 변경 또는 기계적 변경들이 행해질 수 있음을 이해할 있을 것이다.
하기의 설명에서, 본 발명을 충분히 이해할 수 있도록 많은 세부 사항들이 구체적으로 제시될 것이다. 그러나 본 발명이 이러한 구체적인 세부 사항들 없이 실시될 수 있음은 확실하다. 본 발명을 모호하게 하지 않기 위하여, 일부 공지의 회로들, 시스템 구성들 및 공정 단계들은 상세하게 개시하지 않는다.
시스템의 실시예들을 도시하는 도면들은 반블록도이고 반드시 축척에 맞추지는 않았으며, 치수들 중 일부는 명확한 표현을 위해 도면들에서 과장하여 도시되었다. 유사하게, 설명의 편의를 위해 도면들은 보통 유사한 방향들로 방향 설정되어 있지만, 이러한 도시는 대부분 임의적이다. 보통은, 본 발명은 임의로 방향 설정되어 작동될 수 있다.
동일한 숫자들이 모든 도면들에서 동일한 요소들과 관련하여 사용된다. 실시예들은 설명의 편의를 위해 제1 실시예, 제2 실시예 등으로 번호를 매겼고, 어떤 다른 중요성을 가지거나 혹은 본 발명을 한정하려는 의도는 아니다.
설명을 위한 목적으로, 본 명세서에서 "수평(horizontal)"이란 용어는 그 방향 설정과 관계없이 집적회로의 평면 또는 활성 표면과 평행한 평면으로 규정된다. "수직(vertical)"이라는 용어는 이제 막 규정된 수평과 직교하는 방향을 가리킨다. "위(above)", "아래(below)", "하부(bottom)", "상부(top)", ("측벽(sidewall)"에서의) "측(side)", "더 높은(higher)", "더 낮은(lower)", "상부(upper)", "위(over)" 및 "아래(under)"와 같은 용어들은 도면들에 도시된 것처럼 수평 평면에 대해 규정된다. "바로 위에(on)"는 요소들이 그 사이에 다른 요소가 개재되지 않고 물리적으로 직접 접촉하는 것을 의미한다.
본 명세서에서, "프로세싱(processing)"이란 용어는 상술한 구조를 형성하는 데 필요한 소재 또는 포토레지스트의 증착, 패터닝, 노출, 현상, 식각, 세척 및/또는 소재 또는 포토레지스트의 제거를 포함한다. "접한다(abut)"는 용어는 대상물 또는 구조와 접촉하거나 혹은 이를 밀어 붙이는 것을 의미한다.
도 1을 참조하면, 집적회로 패키징 시스템의 제1 실시예의 저면도가 도시되어 있다. 집적회로 패키징 시스템(100)의 제1 실시예의 저면도는 솔더 레지스트층(106)과 접촉하게 실장된 시스템 인터커넥트들(system interconnects)의 어레이(104)를 구비하는 집적회로 패키지(102) 및 집적회로 패키지(102)의 주변 영역에 노출되는 도전성 컨포멀 실드 구조(108)를 나타내고 있다. 솔더 레지스트층(106)은 폴리머 필름, 에폭시층, 플라스틱 코팅 등일 수 있다. 집적회로 패키지(102)는 웨이퍼 레벨 패키지(WLP: wafer level package), 단일 집적회로 패키지, 멀티칩 패키지, 집적수동소자(IPD: integrated passive device), 패키지-인-패키지(package-in-package), 패키지-온-패키지(package-on-package) 또는 멀티 테크놀로지 패키지(multi-technology package)를 포함하는 임의의 유형의 패키지 구조일 수 있는 것으로 이해된다. 솔더 레지스트층(106)은 도전성 컨포멀 실드 구조(108)의 하측면(116)의 내주(114)를 따라 솔더 레지스트 트렌치(112)를 포함할 수 있다. 솔더 레지스트 트렌치(112)는 도전성 컨포멀 실드 구조(108)의 하측면(116)의 내주(114) 전체를 따라 연속적으로 연장할 수 있다. 솔더 레지스트 트렌치(112)는 솔더 레지스트층(106)의 외주 둘레에 있는 솔더 레지스트층(106)의 일부분을 노출시키는 연속적인 개구일 수 있다.
도전성 컨포멀 실드 구조(108)는, 솔더 레지스트층(106)과 접촉하게 혹은 기판 하부층(110)이 노출되는 상태로 솔더 레지스트층(106)과 이격되게, 스프레이(spray)되거나, 도금(plating)되거나, 스퍼터링(sputtering)되거나, 프린트(print)되거나, 도장(paint)되거나, 라미네이팅(laminating)되는 구리, 아연, 은, 주석 합금 또는 도전성 수지층과 같은 도전성 코팅일 수 있거나 혹은 PVD에 의해 도포될 수 있다. 실시예에서, 도전성 컨포멀 실드 구조(108)는 집적회로 패키징 시스템(100)의 하측면 바로 위에서 그리고 기판 하부층의 레벨 아래에서 노출될 수 있다.
시스템 인터커넥트(104)들의 수와 위치는 단지 예일 뿐이며 실제 수와 위치는 다를 수 있는 것으로 이해된다. 예시에 의해, 집적회로 패키징 시스템(100)은 동일한 수의 시스템 커넥트 열들 및 시스템 커넥트 행들을 갖는 정방형으로 도시되어 있지만, 시스템 커넥트(104)들이 집적회로 패키징 시스템(100) 바로 위에 임의의 패턴을 형성할 수 있는 것으로 이해된다. 2-2 단면선은 도 2의 집적회로 패키징 시스템(100)의 도시 위치와 방향을 나타낼 수 있다.
이제 도 2를 참조하면, 도 1의 2-2 단면선을 따라 취한 집적회로 패키징 시스템(100)의 제1 실시예의 단면도가 도시되어 있다. 집적회로 패키징 시스템(100)의 제1 실시예의 단면도는 활성면이 솔더 볼들, 솔더 범프들. 스터드 범프들 또는 필라 인터커넥트들과 같은 칩 인터커넥트(206)들에 의해 기판 상측면(204)에 결합된 제1 집적회로(202)를 구비하는 집적회로 패키지(102)를 도시한다. 제1 집적회로(202)는 기판(210)의 내부 회로망(208)에 전기적으로 결합될 수 있다. 내부 회로망(202)은 콘택 패드들(contact pads), 필드 비아 인터커넥트들(filled via interconnects), 시스템 인터커넥트 패드들, 라우팅 트레이스들(routing traces), 개별 컴포넌트 패드들(discrete component pads) 또는 이들의 조합일 수 있다. 내부 회로망(208)은 기판(210) 내에 재배선층을 형성할 수 있다.
제2 집적회로 (212) 및 개별 컴포넌트(214)가 칩 인터커넥트(206)들 또는 솔더 페이스트, 도전성 에폭시, 도전성 테이프 등과 같은 도전성 접착제(216)에 의해 기판 상측면(204)에 결합될 수 있다. 개별 컴포넌트(214)는 저항, 커패시터, 인덕터, 전압 조절기, 다이오드, 트랜지스터 등일 수 있다. 제2 집적회로(212)는 집적회로 다이, 집적회로 패키지, 아날로그 회로 또는 하이브리드 회로, 메모리 등일 수 있다. 몰드 패키지 바디(molded package body)(218)가 제1 집적회로(202), 제2 집적회로(212), 개별 컴포넌트(214) 및 기판 상측면(204) 바로 위에 직접 형성될 수 있다.
솔더 레지스트층(106)은 기판 하측면(110), 시스템 인터커넥터(104)들, 기판 내부 회로망(208) 바로 위에 직접 형성될 수 있다. 솔더 레지스트층(106)은 기판 하측면(110)의 가장자리까지 쭉 연장할 수 있거나 혹은 가장자리로부터 이격되어 기판 하부(110)를 노출시킬 수 있다.
도전성 컨포멀 실드 구조(108)는 몰드 패키지 바디(218), 기판(210)의 수직 측면(220)들 및 기판 하측면(110)의 주변 영역 바로 위에 직접 형성될 수 있다. 도전성 컨포멀 실드 구조(108)는 기판(210)의 수직 측면(220)들까지 연장하거나 혹은 기판 하측면(110) 바로 위에 노출된 내부 회로망(208)에 전기적으로 연결될 수 있다. 도전성 컨포멀 실드 구조(108)는 기판 하측면(110) 아래에서 연장할 수 있거나 혹은 기판(210) 아래에서 수평으로 연장할 수 있다. 내부 회로망(208)은 도전성 컨포멀 실드 구조(108)를 집적회로 패키징 시스템(100)을 접지하는 연결을 제공하는 시스템 인터커넥트(104)들 중 하나에 연결한다. 솔더 레지스트층(106)은 기판 하부(110)를 노출시키는 솔더 레지스트 트렌치(112)를 포함할 수 있다. 솔더 레지스트 트렌치(112)는 기판 하측면(110)의 외주(222)를 따를 수 있다. 솔더 레지스트 트렌치(112)는 도전성 컨포멀 실드 구조(108)로부터 내측으로 오프셋될 수 있다.
집적회로 패키지(102)가 다수의 집적회로들을 EMI가 차폐되는 단일 패키지 형식으로 조립하기 위한 얇고 신뢰성 있는 플랫폼을 제공할 수 있다는 것을 발견했다. 집적회로 패키지(102)는 추가 조립되기 전에 시험될 수 있고, 집적회로 패키징 시스템(102)의 전기적 일체성을 유지하기 위한 신뢰성 있고 제조 가능한 패키지에 해당할 수 있다.
이제 도 3을 참조하면, 본 발명의 제2 실시예에 따른 집적회로 패키징 시스템(300)의 저면도가 도시되어 있다. 집적회로 패키징 시스템(100)의 제2 실시예(300)의 저면도는 집적회로 패키지(302)를 나타내고 있으며, 집적회로 패키지는 집적회로 패키지(302)의 중앙 영역에 위치된 시스템 인터커넥트(104)들을 포함한다. 솔더 레지시트(106)가 집적회로 패키지(302)의 하부에 도포될 수 있다.
다수의 도금 통공(304)들이 집적회로 패키지(302)의 각각의 주변 가장자리들을 따라 정렬될 수 있다. 도금 통공(304)들은 구리, 은, 주석, 아연 또는 그 합금과 같은 도금된 도전성 소재로 된 원통형 중앙부를 구비할 수 있다. 다수의 도금 통공(304)들은 각각 싱귤레이션 후에도 남아 있기에 충분히 넓은 직경을 가질 수 있는데, 예를 들면 직경은 100 내지 200um 범위일 수 있고 싱귤레이션 후에는 적어도 5um일 수 있다. 도금 통공(304)들의 상부와 하부는 도 2의 내부 회로망에 연결되기 위해 원통형 중앙부 너머로 연장할 수 있다. 도전성 컨포멀 실드 구조(108)가 도금 통공(304)들을 포함하도록 형성될 수 있다.
시스템 인터커넥트(104)들의 위치와 수는 단지 예일 뿐이며 시스템 인터커넥트(104)들의 실제로 실시되는 수와 위치는 다를 수 있는 것으로 이해된다. 다수의 도금 통공(304)들의 위치 설정은 단지 하나의 예이지만, 다수의 도금 통공(304)들은 집적회로 패키지(302)의 쏘 스트리트(saw street)를 따라 정렬될 것이다.
이제 도 4를 참조하면, 본 발명의 제3 실시예에 따른 집적회로 패키징 시스템(400)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(400)의 단면도는 기판(210)의 수직 측면(220)들 근처에 있는 도금 통공(304)들을 나타내고 있다. 솔더 레지스트(106)가 기판 하부층(110)을 덮을 수 있다. 도전성 컨포멀 실드 구조(108)는 몰드 패키지 바디(218) 바로 위에 형성될 수 있고, 도금 통공(304)들의 상부와 하부를 포함할 수 있는데 이는 도금 통공들 상부와 하부가 쏘 스트리트 바로 위에 직접 위치되고 기판(210)의 수직 측면(220)들 바로 위에 도전성 고체 표면을 나타내기 때문이다. 도전성 컨포멀 실드 구조(108)는 도금 통공(304)들의 상부와 하부를 포함할 수 있는데, 이는 도금 통공들의 상부와 하부가 기판(210)의 수직 측면(220)들에서 전기적으로 연결되기 때문이다.
도전성 컨포멀 실드 구조(108)는 기판 하측면(110) 아래에서 연장할 수 있고 솔더 레지스트(106)와 직접 접촉할 수 있다. 시스템 인터커넥트(104)들은 기판 하측면(110)과 결합될 수 있고 솔더 레지스트(106)와 접촉할 수 있다. 도전성 컨포멀 실드 구조(108)의 박리를 방지하는 포획 메커니즘을 제공하기 위하여, 도전성 컨포멀 실드 구조(108)의 일부분이 솔더 레지스트(106)를 가로질러 연장할 수 있다. 도금 통공들이 기판(210)의 수직 측면(220)들에서 전기적으로 연결되기 때문에 도전성 컨포멀 실드 구조(108)가 도금 통공(304)들을 포함하는 것으로 이해된다.
도 2의 제1 집적회로(202), 도 2의 제2 집적회로(212) 및 도 2의 개별 컴포넌트(214) 중 임의의 것이 집적회로 패키징 시스템(400)에 실시될 수 있는 것으로 이해된다. 명료성과 설명의 편의를 위해, 이들을 도시하지 않았다.
도전성 컨포멀 실드 구조(108) 내의 전기 콘택들을 증가시키기 위하여 도전성 컨포멀 실드 구조(108)가 도금 통공(304)들을 포함하도록 형성될 수 있는 것을 발견했다. 도금 통공(304)들의 수를 증가시키는 것에 의해, 도전성 컨포멀 실드 구조(108)의 구조적 일체성이 증가될 수 있다.
이제 도 5를 참조하면, 본 발명의 제4 실시예에 따른 집적회로 패키징 시스템(500)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(500)의 단면도는 기판(210)의 수직 측면(220)들 근처에 있는 도금 통공(304)들을 나타내고 있다. 솔더 레지스트(106)는 기판 하부층(110)을 덮을 수 있다. 시스템 인터커넥트(104)들은 기판 하측면(110)과 결합될 수 있고 솔더 레지스트(106)와 접촉할 수 있다. 도전성 컨포멀 실드 구조(108)는 몰드 패키지 바디(218) 바로 위에 형성될 수 있고, 도금 통공(304)들을 포함할 수 있는데 이는 도금 통공들이 쏘 스트리트 바로 위에 직접 위치되고 기판(210)의 수직 측면(220)들 바로 위에 도전성 고체 표면을 나타내기 때문이다. 다수의 도금 통공(304)들은 각각 직경이 100 내지 200um 범위일 수 있고, 싱귤레이션 후에는 적어도 5um이 그 자리에 남을 것이다.
도전성 컨포멀 실드 구조(108)는 기판 하측면(110) 아래에서 연장할 수 있고 기판 하측면(110)과 직접 접촉할 수 있다. 도전성 컨포멀 실드 구조(108)의 박리를 방지하는 포획 메커니즘을 제공하기 위하여, 도전성 컨포멀 실드 구조(108)의 일부분이 기판 하측면(110)을 가로질러 연장할 수 있다. 도금 통공들이 기판(210)의 수직 측면(220)들에서 전기적으로 연결되기 때문에 도전성 컨포멀 실드 구조(108)가 도금 통공(304)들을 포함하는 것으로 이해된다.
도 2의 제1 집적회로(202), 도 2의 제2 집적회로(212) 및 도 2의 개별 컴포넌트(214) 중 임의의 것이 집적회로 패키징 시스템(500)에 실시될 수 있는 것으로 이해된다. 명료성과 설명의 편의를 위해, 이들을 도시하지 않았다.
도전성 컨포멀 실드 구조(108) 내의 전기 콘택들을 증가시키기 위하여 도전성 컨포멀 실드 구조(108)가 도금 통공(304)들을 포함하도록 형성될 수 있는 것을 발견했다. 도금 통공(304)들의 수를 증가시키는 것에 의해, 도전성 컨포멀 실드 구조(108)의 구조적 일체성이 증가될 수 있다.
이제 도 6을 참조하면, 본 발명의 제5 실시예에 따른 집적회로 패키징 시스템(600)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(600)의 단면도는 기판(210)의 수직 측면(220)들 근처에 있는 도금 통공(304)들을 나타내고 있다. 솔더 레지스트(106)는 기판 하부층(110)을 덮을 수 있다. 시스템 인터커넥트(104)들은 기판 하측면(110)과 결합될 수 있고 솔더 레지스트(106)와 접촉할 수 있다. 도전성 컨포멀 실드 구조(108)는 몰드 패키지 바디(218) 바로 위에 형성될 수 있고, 도금 통공(304)들을 포함할 수 있는데 이는 도금 통공들이 쏘 스트리트 바로 위에 직접 위치되고 기판(210)의 수직 측면(220)들 바로 위에 도전성 고체 표면을 나타내기 때문이다.
도전성 컨포멀 실드 구조(108)는 기판 하측면(110) 아래에서 연장할 수 있고 기판 하측면(110)과 직접 접촉할 수 있다. 도전성 컨포멀 실드 구조(108)의 박리를 방지하는 포획 메커니즘을 제공하기 위하여, 도전성 컨포멀 실드 구조(108)의 일부분이 기판 하측면(110)을 가로질러 연장할 수 있다. 도금 통공들이 기판(210)의 수직 측면(220)들에서 전기적으로 연결되기 때문에 도전성 컨포멀 실드 구조(108)가 도금 통공(304)들을 포함하는 것으로 이해된다.
도 2의 제1 집적회로(202), 도 2의 제2 집적회로(212) 및 도 2의 개별 컴포넌트(214) 중 임의의 것이 집적회로 패키징 시스템(600)에 실시될 수 있는 것으로 이해된다. 명료성과 설명의 편의를 위해, 이들을 도시하지 않았다.
도전성 컨포멀 실드 구조(108) 내의 전기 콘택들을 증가시키기 위하여 도전성 컨포멀 실드 구조(108)가 도금 통공(304)들을 포함하도록 형성될 수 있는 것을 발견했다. 도금 통공(304)들의 수를 증가시키는 것에 의해, 도전성 컨포멀 실드 구조(108)의 구조적 일체성이 증가될 수 있다.
이제 도 7을 참조하면, 제조 공정의 마스크 형성 단계에 있는 집적회로 패키징 시스템(100)의 마스킹 스크린(701)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(100)의 마스킹 스크린(701)의 단면도는 몰드 패키지 스트립(704)이 그 위에 장착된 캐리어(702)를 나타내고 있다. 캐리어(702)는 금속, 세라믹, 플라스틱, 섬유, 유리 등으로 이루어질 수 있다. 몰드 패키지 스트립(704)은 캐리어(702) 반대쪽을 향하는 시스템 인터커텍트(104)들 및 솔더 레지스트(106)를 구비할 수 있다.
프린팅 스크린(706)이 웨이퍼 기판(708) 바로 위에 위치될 수 있다. 프린팅 스크린(706)은 페이스트, 필름, 실리콘 에폭시 또는 경화성 내열 소재와 같은 인터커넥터 마스크(710)를 패터닝하는 데 사용될 수 있다. 프린팅 스크린(706)은 인터커넥트 마스크(710)가 몰드 패키지 스트립(704)의 쏘 스트리트(712)들 주위에 분포되는 것을 막을 수 있다. 프린팅 스크린(706)의 위치 설정에 의해 싱귤레이션 쏘(미도시)가 쏘 스트리트(712)들 및 쏘 스트리트(712)들 근처의 고정된 범위(dimension) 위로 접근할 수 있다.
프린팅 스크린(706)이 대량 생산 환경에서 도 1의 도전성 컨포멀 실드 구조(108)의 수평 연장 범위를 규정할 수 있음을 발견했다. 범위는 예측 가능하고 재현 가능하다.
이제 도 8을 참조하면, 제조 중의 패키지 쏘잉 단계에 있는 집적회로 패키징 시스템(100)의 싱귤레이션 구조(801)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(100)의 싱귤레이션 구조(801)의 단면도는 싱귤레이션 쏘(802)가 도 7의 몰드 패키지 스트립(704)로부터 일체형 패키지 조립체(804)들을 분리하고 난 상태를 나타내고 있다.
마스크 간격(806)은 도 7의 쏘 스트리트(712)의 폭 및 수평 오버랩 거리(808)를 확립할 수 있는데, 이는 기판 하측면(110)의 수평 간격인 10um보다 크거나 같다. 실시예들 중 일부가 마스크 간격(806)을 없애고 인터커넥트 마스크(710)를 바로 관통하여 쏘잉할 수 있는 것으로 이해된다. 이 실시예들에서는, 도 1의 도전성 컨포멀 실드 구조(108)가 기판 하측면(110) 아래에서 연장하는 도 1의 솔더 레지스트(106)에 접할 수 있다.
이제 도 9를 참조하면, 제조 공정의 도포 단계에 있는 집적회로 패키지 조립체(902)의 패키지 조립체 어레이(901)의 단면도가 도시되어 있다. 패키지 조립체 어레이(901)의 단면도는 일체형 패키지 조립체(804)들이 부착 테이프(deposition tape)로 이송된 상태를 나타내고 있다. 부착 테이프(904)는 도전성 컨포멀 실드 구조(108)가 노출된 표면들 전부의 바로 위에 형성될 수 있도록 집적회로 패키지 조립체(902)를 위치시킬 수 있다. 부착 테이프(904)는 도전성 컨포멀 실드 구조(108)를 도포하는 코팅 공정 중에 일체형 조립체(804)들의 위치를 유지시키기 위한 폴리이미드층 또는 기타 내열성 접착제층일 수 있다. 도전성 컨포멀 실드 구조(108)가 스프레이, 도금, 스퍼터링, 프린트, 도장, 라미네이팅에 의해 또는 PVD에 의해 도포될 수 있는 것으로 이해된다.
도 2의 기판(210)의 도 2의 수직 측면(220)들이 싱귤레이션 쏘(802)가 도 7의 몰드 패키지 스트립(704)으로부터 일체형 패키지 조립체(804)들을 분리한 것에 의해 노출되는 금속층들을 구비할 수 있는 것으로 이해된다. 도전성 컨포멀 실드 구조(108)는 수직 측면(220)들의 노출부들에 또는 기판 하측면(110)의 노출부들에 대한 물리적 및 전기적 직접 연결을 형성할 수 있다. 도전성 컨포멀 실드 구조(108)의 물리적 및 전기적 연결은 취급 중에 도전성 컨포멀 실드 구조(108)의 박리 또는 손상을 방지할 수 있고, 튼튼하며 품질이 우수한 장치를 보장할 수 있다.
집적회로 패키지(902)가 도전성 컨포멀 실드 구조(108)의 도포 중에 시스템 인터커넥트(104)들의 오염을 방지할 수 있는 것을 발견했다. 도전성 컨포멀 실드 구조(108)가 시스템 인터커넥트(104)들을 오염시켰을 경우, 도 1의 집적회로 패키지(102)는 제조 시험들을 통과하지 못하고 불합격 처리되었을 것이다. 집적회로 패키지 조립체(902)를 실시하는 것에 의해, 시스템 인터커넥트(104)들이 오염 및 단락 가능성으로부터 보호된다.
이제 도 10을 참조하면, 도 1의 집적회로 패키징 시스템(100)의 PVD 제조툴(1001)의 단면도가 도시되어 있다. PVD 제조툴(1001)의 단면도는 진공 처킹 메커니즘(1006)을 구비하는 PVD 칩 캐리어(1004)를 지지하는 PVD 척(1002)을 나타내고 있다.
진공 처킹 메커니즘(1006)은 접착제 댐(1010)이 주변에 장착되어 있는 다수의 진공 챔버(1008)들을 구비할 수 있다. 접착제 댐(1010)은 집적회로 패키지(102) 바로 위를 밀폐하여 진공 씰을 형성할 수 있다. 접착제 댐(1010)은 진공 챔버(1008)들 외부의 기판 하측면(110)의 주변(1012)을 노출하도록 위치된다. 진공 챔버(1008)들은 양호한 기계적 내성 및 열 내성을 갖는 연성 중합체(compliant polymer)와 같은 인터커넥트 접착제(1101)를 포함할 수 있다. 진공 챔버(1008) 내의 압력은 집적회로 패키지(102)를 접착제 댐(1010) 바로 위에서 제자리에 고정하기 위하여 PVD 공정 전에 감소될 수 있다. 일 실시예에서, 접착제 댐(1010)을 망가뜨릴 수 있는 압력차를 방지하기 위하여 진공 챔버(1008)는 PVD 챔버(미도시)와 동일한 압력으로 유지될 수 있다.
PVD 척(1002)은 집적회로 패키지(102)의 노출된 표면들 전부의 바로 위에 도전성 컨포멀 실드 구조(108)를 부착시킬 수 있는 PVD 챔버(미도시)에 배치될 수 있다. 도전성 컨포멀 실드 구조(108)는 몰드 패키지 바디(218)의 상부, 기판(210)의 수직 측면(220)들 및 기판 하측면(110)의 주변(1012) 바로 위에 직접 형성될 수 있다.
PVD 제조툴(1001)이 도전성 컨포멀 실드 구조(108)를 집적회로 패키지(102) 바로 위에 다량으로 반복해서 생성할 수 있다는 것을 발견했다. 접착제 댐(1010)을 인터커넥트 접착제(1011)에 대해 위치시키는 것에 의해, 시스템 인터커넥트(104)들의 오염을 방지하도록 주변(1012)의 정확한 범위가 제어될 수 있다.
이제 도 11을 참조하면, 본 발명의 제6 실시예에 따른 집적회로 패키징 시스템(1100)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1100)의 단면도는 집적회로 패키지(1102)를 포함하고 있다. 집적회로 패키지(1102)는 칩 인터커넥트(206)들을 통해 다층 기판(1104)에 결합되는 제1 집적회로(202)를 구비할 수 있다. 몰드 패키지 바디(218)는 제1 집적회로(202), 칩 인터커넥트(206)들 및 다층 기판(1104) 바로 위에 직접 형성될 수 있다.
도전성 컨포멀 실드 구조(108)는 몰드 패키지 바디(218), 수직 측면(220) 및 기판 하측면(110) 바로 위에 형성될 수 있다. 집적회로 패키징 시스템(1100)에서, 다층 기판(1104)의 수직 측면(220)들은 노출된 금속을 구비하지 않는다. 기판 하측면(110)을 가로질러 도전성 컨포멀 실드 구조(108)를 도포하는 것에 의해, 물리적 및 전기적 연결이 이루어질 수 있다. 시스템 인터커넥트(104)들은 기판 하측면(110)에 결합될 수 있고 솔더 레지스트(106)와 접촉될 수 있다. 도전성 컨포멀 실드 구조(108)를 기판 하측면(110)에 부착하면 도전성 컨포멀 실드 구조(108)의 박리를 방지할 수 있고 집적회로 패키징 시스템(1100)의 신뢰성 있고 제조 가능한 장치를 보장할 수 있다. 도전성 컨포멀 실드 구조(108)는 전기 연결을 이루기 위한 10um보다 크거나 같은 거리만큼 기판 하측면(110)을 가로질러 연장할 수 있다.
이제 도 12를 참조하면, 본 발명의 제7 실시예에 따른 집적회로 패키징 시스템(1200)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1200)의 단면도는 도전성 컨포멀 실드 구조(108)에 결합되는 상부 내부층(1204)을 구비하는 층상 기판(1202)을 나타내고 있다. 솔더 레지스트(106)는 기판 하부층(110)을 덮을 수 있다. 상부 내부층(1204)이 쏘 스트리트 바로 위에 직접 위치되고 층상 기판(1202)의 수직 측면(220)들 바로 위에 도전성 고체 표면을 나타내기 때문에 도전성 컨포멀 실드 구조(108)는 상부 내부층(1204)을 포함하도록 몰드 패키지 바디(218) 및 층상 기판(1202)의 수직 측면(220)들 바로 위에 형성될 수 있다.
도전성 컨포멀 실드 구조(108)는 기판 하측면(110) 아래에서 연장할 수 있고 기판 하측면(110)과 직접 접촉한다. 도전성 컨포멀 실드 구조(108)의 박리를 방지하는 포획 메커니즘을 제공하기 위하여, 도전성 컨포멀 실드 구조(108)의 일부분은 기판 하측면(110)을 가로질러 연장할 수 있다. 상부 내부층이 층상 기판(1202)의 수직 측면(220)들에서 전기적으로 연결되기 때문에 도전성 컨포멀 실드 구조(108)가 상부 내부층(1204)을 포함하는 것으로 이해된다.
도전성 컨포멀 실드 구조(108)는 수직 측면(220)들 가까이에서 솔더 레지스트(106)와 접촉할 수 있는데, 도전성 컨포멀 실드 구조(108)는 10um보다 크거나 같은 거리만큼 기판 하측면(110)을 가로질러 연장할 수 있다. 솔더 레지스트 트렌치(1206)는 도전성 컨포멀 실드 구조(108)의 수평부의 단부로부터 적어도 10um 떨어져 위치될 수 있다. 솔더 레지스트 트렌치(1206)는 기판 하측면(110)까지 쭉 관통할 수 있고, 10um보다 크거나 같은 폭을 가질 수 있다. 도전성 컨포멀 실드 구조(108)가 의도된 범위 이상으로 퍼지는 것을 방지하기 위하여 솔더 레지스트 트렌치(1206)는 도 10의 접착제 댐(1010)의 접착력을 향상시킬 수 있다. 솔더 레지스트 트렌치(1206)는 기판 하측면(110)을 노출시킬 수 있다. 솔더 레지스트 트렌치(1206)는 도전성 컨포멀 실드 구조(108)의 하측면(116)의 내주(114)를 따를 수 있다. 솔더 레지스트 트렌치(1206)는 도전성 컨포멀 실드 구조(108)로부터 내측으로 오프셋될 수 있다.
도 2의 제1 집적회로(202), 도 2의 제2 집적회로(212) 및 도 2의 개별 컴포넌트(214) 중 임의의 것이 집적회로 패키징 시스템(1200)에 실시될 수 있는 것으로 이해된다. 명료성과 설명의 편의를 위해, 이들을 도시하지 않았다.
도전성 컨포멀 실드 구조(108) 내의 전기 콘택들을 증가시키기 위하여 도전성 컨포멀 실드 구조(108)가 상부 내부층(1204)을 포함하도록 형성될 수 있는 것을 발견했다. 상부 내부층(1204)의 연결부의 수를 증가시키는 것에 의해 도전성 컨포멀 실드 구조(108)의 구조적 일체성이 증가될 수 있다.
이제 도 13을 참조하면, 본 발명의 제8 실시예에 따른 집적회로 패키징 시스템(1300)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(1300)의 단면도는 도전성 컨포멀 실드 구조(108)에 결합되는 상부 내부층(1204)을 구비하는 층상 기판(1202)을 나타내고 있다. 솔더 레지스트(106)는 기판 하부층(110)을 덮을 수 있다. 상부 내부층(1204)이 쏘 스트리트 바로 위에 직접 위치되고 층상 기판(1202)의 수직 측면(220)들 바로 위에 도전성 고체 표면을 나타내기 때문에 도전성 컨포멀 실드 구조(108)는 상부 내부층(1204)을 포함하도록 몰드 패키지 바디(218) 및 층상 기판(1202)의 수직 측면(220)들 바로 위에 형성될 수 있다.
도전성 컨포멀 실드 구조(108)는 기판 하측면(110) 아래에서 연장할 수 있고 기판 하측면(110)과 직접 접촉한다. 상부 내부층이 층상 기판(1202)의 수직 측면(220)들에서 전기적으로 연결되기 때문에 도전성 컨포멀 실드 구조(108)가 상부 내부층(1204)을 포함하는 것으로 이해된다. 도전성 컨포멀 실드 구조(108)는 수직 측면(220)들 가까이에서 솔더 레지스트(106)에 접할 수 있는데, 도전성 컨포멀 실드 구조(108)는 0um보다 크거나 같은 거리만큼 기판 하측면(110)을 따라 연장할 수 있다.
도전성 컨포멀 실드 구조(108)는 0um보다 크거나 같은 거리만큼 기판 하측면(110) 아래에서 연장할 수 있다. 솔더 레지스트 트렌치(1206)는 도전성 컨포멀 실드 구조(108)의 가장자리로부터 적어도 10um 떨어져 위치될 수 있다. 솔더 레지스트 트렌치(1206)는 기판 하측면(110)까지 쭉 관통할 수 있고, 10um보다 크거나 같은 폭을 가질 수 있다. 도전성 컨포멀 실드 구조(108)가 의도된 범위 이상으로 퍼지는 것을 방지하기 위하여 솔더 레지스트 트렌치(1206)는 도 10의 접착제 댐(1010)의 접착력을 향상시킬 수 있다.
도 2의 제1 집적회로(202), 도 2의 제2 집적회로(212) 및 도 2의 개별 컴포넌트(214) 중 임의의 것이 집적회로 패키징 시스템(1300)에 실시될 수 있는 것으로 이해된다. 명료성과 설명의 편의를 위해, 이들을 도시하지 않았다.
도전성 컨포멀 실드 구조(108) 내의 전기 콘택들을 증가시키기 위하여 도전성 컨포멀 실드 구조(108)가 상부 내부층(1204)을 포함하도록 형성될 수 있는 것을 발견했다. 상부 내부층(1204)의 연결부의 수를 증가시키는 것에 의해 도전성 컨포멀 실드 구조(108)의 구조적 일체성이 증가될 수 있다.
이제 도 14를 참조하면, 제조 공정의 시스템 인터커넥트 인케이싱 단계에 있는 집적회로 패키징 시스템(100)의 인터커넥트 인케이싱(1401)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(100)의 인터커넥트 인케이싱(1401)의 단면도는 몰드 패키지 스트립(704)이 그 위에 장착된 캐리어(702)를 나타내고 있다. 캐리어(702)는 금속, 세라믹, 플라스틱, 섬유, 유리 등으로 이루어질 수 있다. 몰드 패키지 스트립(704)은 시스템 인터커넥트(104)들 및 캐리어(702) 반대쪽을 향하는 웨이퍼 기판(708)에 도포되는 솔더 레지스트(106)를 포함할 수 있다.
페이스트, 필름, 실리콘 에폭시 또는 경화성 내열 소재와 같은 인터커넥트 인케이싱층(1402)이 시스템 인터커넥트(104)들 및 웨이퍼 기판(708)의 솔더 레지스트(106) 바로 위에 형성될 수 있다. 인터커넥트 인케이싱층(1402)은 몰드 패키지 스트립(704)의 쏘 스트리트(712)를 덮는다.
인터커넥트 인케이싱층(1402)이 핸들링 중에 시스템 인터커넥트(104)들을 위한 보호층을 제공할 수 있는 것을 발견했다. 인터커넥트 인케이싱층(1402)은 시스템 인터커넥트(104)들과 솔더 레지스트(106)의 노출된 모든 표면들을 완전히 감쌀 수 있다.
이제 도 15를 참조하면, 제조 공정의 패키지 쏘잉 단계에 있는 도 1의 집적회로 패키징 시스템(100)의 싱귤레이션 구조(1501)의 단면도가 도시되어 있다. 집적회로 패키징 시스템(100)의 싱귤레이션 구조(1501)의 단면도는 싱귤레이션 쏘(802)가 도 7의 몰드 패키지 스트립(704)으로부터 일체형 패키지 조립체(804)들을 분리하고 난 상태를 나타내고 있다.
쏘 스트리트 간격(1502)이 도 7의 쏘 스트리트(712)의 폭을 설정할 수 있다. 실시예들 중 일부가 인터커넥트 인케이싱층(1402)을 직접 관통하여 쏘잉할 수 있는 것으로 이해된다. 본 실시예에서는, 도 1의 도전성 컨포멀 실드 구조(108)가 도 1의 솔더 레지스트에 접할 수 있는데, 솔더 레지스트는 기판 하측면(110) 아래에서 연장한다.
이제 도 16을 참조하면, 제조 공정의 도포 단계에 있는 집적회로 패키지 조립체(1602)의 패키지 조립체 어레이(1601)의 단면도가 도시되어 있다. 집적회로 패키지 조립체(1602)의 패키지 조립체 어레이(1601)의 단면도는 일체형 패키지 조립체(804)들이 부착 테이프(904)로 이송되고 난 상태를 나타내고 있다. 부착 테이프(904)는 도전성 컨포멀 실드 구조(108)가 노출된 표면들 전부의 바로 위에 형성될 수 있도록 집적회로 패키지 조립체(1602)를 위치시킬 수 있다. 부착 테이프(904)는 도전성 컨포멀 실드 구조(108)를 도포하는 코팅 공정 중에 일체형 조립체(804)들의 위치를 유지시키기 위한 폴리이미드층 또는 기타 내열성 접착제층일 수 있다. 도전성 컨포멀 실드 구조(108)가 스프레이, 도금, 스퍼터링, 프린트, 도장, 라미네이팅에 의해 또는 PVD에 의해 도포될 수 있는 것으로 이해된다.
도 2의 기판(210)의 도 2의 수직 측면(220)들이 싱귤레이션 쏘(802)가 도 7의 몰드 패키지 스트립(704)으로부터 일체형 패키지 조립체(804)들을 분리한 것에 의해 노출되는 금속층들을 구비할 수 있는 것으로 이해된다. 도전성 컨포멀 실드 구조(108)는 수직 측면(220)들의 노출부들에 또는 기판 하측면(110)의 노출부들에 대한 물리적 및 전기적 직접 연결을 형성할 수 있다. 도전성 컨포멀 실드 구조(108)의 물리적 및 전기적 연결은 취급 중에 도전성 컨포멀 실드 구조(108)의 박리 또는 손상을 방지할 수 있고, 튼튼하며 품질이 우수한 장치를 보장할 수 있다.
시스템 인터커넥트(104)들이 인터커넥트 인케이싱층(1402)에 의해 완전히 감싸이기 때문에 집적회로 패키지(902)가 도전성 컨포멀 실드 구조(108)의 도포 중에 시스템 인터커넥트(104)들의 오염을 방지할 수 있는 것을 발견했다. 도전성 컨포멀 실드 구조(108)가 시스템 인터커넥트(104)들을 오염시켰을 경우, 도 1의 집적회로 패키지(102)는 제조 시험들을 통과하지 못하고 불합격 처리되었을 것이다. 집적회로 패키지 조립체(1602)를 실시하는 것에 의해, 시스템 인터커넥트(104)들이 오염 및 단락 가능성으로부터 보호된다.
이제 도 17을 참조하면, 본 발명의 다른 실시예에 따른 집적회로 패키징 시스템(100)의 제조 방법(1700)의 흐름도가 도시되어 있다. 방법(1700)은 블록(1702)에서 기판 상측면, 기판 하측면 및 수직 측면들 사이에 내부 회로망을 구비한 기판을 제공하는 단계; 블록(1704)에서 집적회로를 내부 회로망에 결합하는 단계; 블록(1706)에서 몰드 패키지 바디를 집적회로 및 기판의 기판 상측면 바로 위에 직접 형성하는 단계; 및 블록(1708)에서 도전성 컨포멀 실드 구조를 몰드 패키지 바디, 수직 측면들 바로 위에 직접 도포하고, 내부 회로망의 결합을 위한 기판 하측면 아래에서 연장하도록 도포하는 단계를 포함한다.
본 발명에 따른 방법, 공정, 장치(apparatus), 장치(device), 제품 및/또는 시스템은 간단하고, 비용 면에서 효과적이고, 복잡하지 않고, 범용성이 높고 효과적이며, 의외로 그리고 비자명하게 공지의 기술들을 채택하여 실시될 수 있으며, 이에 따라 통상의 제조 방법들 또는 공정들 및 기술들과 완전히 호환되는 집적회로 패키징 시스템을 효과적이고 경제적으로 제조하기 위해 용이하게 조정될 수 있다.
본 발명의 다른 중요한 태양은 비용을 절감하고, 시스템을 단순화하고 성능을 증가시키는 역사적인 추세를 유익하게 지지하고 제공한다는 것이다.
결과적으로 본 발명의 이러한 그리고 다른 유익한 태양들은 현재의 기술을 적어도 다른 레벨까지 향상시킨다.
본 발명을 특정한 최선의 실시예에 관하여 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상술한 설명에 비추어 볼 때 많은 대안예들, 개조예들 및 변형예들을 명확히 알 것이라는 점을 이해해야 한다. 따라서, 본 발명은 본 명세서에 포함된 특허청구범위의 범위 내에 있는 이러한 모든 대안예들, 개조예들 및 변형예들을 포함하는 것을 의미한다. 본 명세서에서 지금까지 설명하거나 첨부 도면에 도시된 한 모든 것들은 예시적이고 비한정적인 것으로 해석되어야 한다.

Claims (10)

  1. 집적회로 패키징 시스템 제조 방법으로,
    기판 상측면, 기판 하측면 및 수직 측면들 사이에 내부 회로망을 구비한 기판을 제공하는 단계;
    기판 하측면을 가로지르는 솔더 레지스트층으로, 기판 하측면의 일부분을 노출시키는 솔더 레지스트 트렌치를 기판 하측면의 외주를 따라 연속적으로 구비하는 솔더 레지스트층을 형성하는 단계;
    집적회로를 내부 회로망에 결합하는 단계;
    몰드 패키지 바디를 집적회로 및 기판의 기판 상측면 바로 위에 직접 형성하는 단계; 및
    도전성 컨포멀 실드 구조를 몰드 패키지 바디 및 수직 측면들 바로 위에 직접, 그리고 도전성 컨포멀 실드 구조가 내부 회로망에 결합된 상태에서 솔더 레지스트 트렌치에 인접하도록 도포하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  2. 제1항에 있어서,
    도금 통공들을 수직 측면들 근처에 형성하는 단계를 더 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  3. 제1항에 있어서,
    도전성 컨포멀 실드 구조를 수직 측면들 바로 위에 도포하는 단계가 도금 통공을 결합하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  4. 제1항에 있어서,
    도전성 컨포멀 실드 구조를 기판 하측면 아래에 도포하는 단계가 솔더 레지스트층을 접하게 하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  5. 제1항에 있어서,
    기판 하측면을 노출시키기 위한 솔더 레지스트 트렌치를 형성하는 단계를 더 포함하되, 솔더 레지스트 트렌치는 도전성 컨포멀 실드 구조의 가장자리로부터 적어도 10um 떨어져 있는 것을 특징으로 하는 집적회로 패키징 시스템 제조 방법.
  6. 집적회로 패키징 시스템으로,
    기판 상측면, 기판 하측면 및 수직 측면들 사이에 내부 회로망을 구비한 기판;
    내부 회로망에 결합된 집적회로;
    집적회로 및 기판의 기판 상측면 바로 위에 직접 형성된 몰드 패키지 바디;
    몰드 패키지 바디 및 수직 측면들 바로 위에 있는 도전성 컨포멀 실드 구조; 및
    기판 하측면 위에 있으며 도전성 컨포멀 실드 구조에 인접해 있는 솔더 레지스트층으로, 기판 하측면의 외주를 따라 이어지며 기판 하측면을 노출시키는 솔더 레지스트 트렌치를 구비하는 솔더 레지스트층을 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  7. 제6항에 있어서,
    수직 측면들 근처에 도금 통공들을 더 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  8. 제6항에 있어서,
    수직 측면들 바로 위에 도포된 도전성 컨포멀 실드가 도전성 컨포멀 실드 구조에 결합된 도금 통공을 포함하는 것을 특징으로 하는 집적회로 패키징 시스템.
  9. 제6항에 있어서,
    솔더 레지스트층이 도전성 컨포멀 실드 구조에 접하는 것을 특징으로 하는 집적회로 패키징 시스템.
  10. 제6항에 있어서,
    솔더 레지스트 트렌치가 기판 하측면 위에 있고, 솔더 레지스트 트렌치는 도전성 컨포멀 실드 구조의 가장자리로부터 적어도 10um 떨어져 있는 것을 특징으로 하는 집적회로 패키징 시스템.
KR1020160042873A 2015-04-10 2016-04-07 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법 KR102566839B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562146209P 2015-04-10 2015-04-10
US62/146,209 2015-04-10

Publications (2)

Publication Number Publication Date
KR20160121779A KR20160121779A (ko) 2016-10-20
KR102566839B1 true KR102566839B1 (ko) 2023-08-17

Family

ID=57112090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160042873A KR102566839B1 (ko) 2015-04-10 2016-04-07 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법

Country Status (4)

Country Link
US (3) US9997468B2 (ko)
KR (1) KR102566839B1 (ko)
CN (1) CN106057688B (ko)
TW (1) TWI695468B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997468B2 (en) 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof
US10103125B2 (en) * 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US10700011B2 (en) * 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
US10804119B2 (en) * 2017-03-15 2020-10-13 STATS ChipPAC Pte. Ltd. Method of forming SIP module over film layer
JP6887326B2 (ja) * 2017-06-28 2021-06-16 株式会社ディスコ 半導体パッケージの形成方法
WO2019005171A1 (en) * 2017-06-30 2019-01-03 Intel Corporation ENCLOSURE FOR ELECTRONIC COMPONENT
GB2567812A (en) * 2017-10-19 2019-05-01 Raspberry Pi Trading Ltd Radio module
US10796976B2 (en) * 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
CN109767993B (zh) * 2019-01-15 2020-08-04 江苏长电科技股份有限公司 半导体封装件的溅镀方法
CN109803523B (zh) 2019-02-23 2021-01-29 华为技术有限公司 一种封装屏蔽结构及电子设备
WO2020184180A1 (ja) * 2019-03-08 2020-09-17 株式会社村田製作所 電子部品の製造方法及び電子部品
JP2021034600A (ja) * 2019-08-27 2021-03-01 ローム株式会社 半導体装置
US20210111131A1 (en) * 2019-10-15 2021-04-15 Cirrus Logic International Semiconductor Ltd. Conformal shield for blocking light in an integrated circuit package
WO2021131663A1 (ja) * 2019-12-26 2021-07-01 株式会社村田製作所 モジュール
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
CN112490219B (zh) * 2020-11-27 2022-05-03 海宁利伊电子科技有限公司 一种抗辐射泄露的共形屏蔽sip封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194851A1 (en) * 2008-02-05 2009-08-06 Chi-Tsung Chiu Semiconductor device packages with electromagnetic interference shielding

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694300A (en) 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
JP3447908B2 (ja) * 1997-02-13 2003-09-16 富士通株式会社 ボールグリッドアレイパッケージ
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
CN101300911B (zh) * 2005-11-28 2010-10-27 株式会社村田制作所 电路模块以及制造电路模块的方法
US7626247B2 (en) 2005-12-22 2009-12-01 Atmel Corporation Electronic package with integral electromagnetic radiation shield and methods related thereto
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
CN101567328B (zh) * 2008-04-25 2011-04-06 中芯国际集成电路制造(上海)有限公司 芯片卡盘
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
US8101460B2 (en) * 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
TW201013881A (en) * 2008-09-10 2010-04-01 Renesas Tech Corp Semiconductor device and method for manufacturing same
KR101046250B1 (ko) * 2008-12-18 2011-07-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 전자파 차폐장치
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI420644B (zh) * 2010-04-29 2013-12-21 Advanced Semiconductor Eng 具有遮蔽電磁干擾的半導體裝置封裝件
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
US8508023B1 (en) 2010-06-17 2013-08-13 Amkor Technology, Inc. System and method for lowering contact resistance of the radio frequency (RF) shield to ground
KR20120101965A (ko) * 2011-03-07 2012-09-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
TWI459521B (zh) * 2012-03-08 2014-11-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US8766654B2 (en) 2012-03-27 2014-07-01 Universal Scientific Industrial Co., Ltd. Package structure with conformal shielding and inspection method using the same
US9196958B2 (en) * 2012-07-26 2015-11-24 Apple Inc. Antenna structures and shield layers on packaged wireless circuits
KR20140084801A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
JP6282451B2 (ja) * 2013-12-03 2018-02-21 新光電気工業株式会社 電子装置及び電子装置の製造方法
US9455228B2 (en) 2014-01-03 2016-09-27 Apple Inc. Self-shielded components and methods for making the same
JP2015154032A (ja) * 2014-02-19 2015-08-24 株式会社東芝 配線基板とそれを用いた半導体装置
US9754897B2 (en) 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
US20160268213A1 (en) * 2015-03-09 2016-09-15 Intel Corporation On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
JP2016192445A (ja) * 2015-03-30 2016-11-10 株式会社東芝 メモリ装置
US9997468B2 (en) 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194851A1 (en) * 2008-02-05 2009-08-06 Chi-Tsung Chiu Semiconductor device packages with electromagnetic interference shielding

Also Published As

Publication number Publication date
US20160300799A1 (en) 2016-10-13
CN106057688A (zh) 2016-10-26
CN106057688B (zh) 2021-03-26
US20180294236A1 (en) 2018-10-11
US11024585B2 (en) 2021-06-01
US9997468B2 (en) 2018-06-12
TW201712821A (zh) 2017-04-01
US11145603B2 (en) 2021-10-12
TWI695468B (zh) 2020-06-01
KR20160121779A (ko) 2016-10-20
US20180294235A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
KR102566839B1 (ko) 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법
TWI387070B (zh) 晶片封裝體及其製作方法
JP6476231B2 (ja) 半導体パッケージおよびその製造方法
JP6527640B2 (ja) キャリア超薄型基板
TWI475660B (zh) 在多晶片模組中用於電磁干擾屏蔽之方法及裝置
KR20230116761A (ko) 반도체 장치 및 그 제조 방법
US20170141046A1 (en) Semiconductor device with an electromagnetic interference (emi) shield
US20110115036A1 (en) Device packages and methods of fabricating the same
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
CN210223952U (zh) 面板组件、晶圆封装体以及芯片封装体
CN108122876A (zh) 芯片封装结构
US20130307147A1 (en) Chip package and method for forming the same
KR20190091799A (ko) 반도체 패키지 및 제조 방법
US20160196990A1 (en) Method of fabricating semiconductor package
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
KR100910233B1 (ko) 적층 웨이퍼 레벨 패키지
JP5806534B2 (ja) チップパッケージビルドアップ方法
US9299650B1 (en) Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
JP2006519475A (ja) ケーシングのないモジュール上に直接に形成された自立コンタクト構造体
TWI663663B (zh) 電子封裝構件及其製作方法
CN107946285B (zh) 电子封装件及其制法
TWI730375B (zh) 線路載板及其製造方法
TW202221884A (zh) 使用預先形成的遮罩的選擇性電磁干擾屏蔽
US20230230949A1 (en) Semiconductor package with exposed electrical contacts

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant