CN101567328B - 芯片卡盘 - Google Patents

芯片卡盘 Download PDF

Info

Publication number
CN101567328B
CN101567328B CN2008100366629A CN200810036662A CN101567328B CN 101567328 B CN101567328 B CN 101567328B CN 2008100366629 A CN2008100366629 A CN 2008100366629A CN 200810036662 A CN200810036662 A CN 200810036662A CN 101567328 B CN101567328 B CN 101567328B
Authority
CN
China
Prior art keywords
chip
carriage
chuck
base
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100366629A
Other languages
English (en)
Other versions
CN101567328A (zh
Inventor
王炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008100366629A priority Critical patent/CN101567328B/zh
Publication of CN101567328A publication Critical patent/CN101567328A/zh
Application granted granted Critical
Publication of CN101567328B publication Critical patent/CN101567328B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种芯片卡盘，包括底座和位于底座表面的芯片托架，芯片托架顶端部分的截面为上窄下宽的形状；在目标芯片未置于芯片卡盘之上的情况下，顶端部分的上边沿的宽度小于目标芯片两排管脚之间的距离，下边沿的宽度大于目标芯片两排管脚之间的距离；所述顶端部分的高度小于目标芯片管脚的长度；底座与芯片托架采用导电材料制作，并且接地。本发明的优点在于，所提供的芯片卡盘可以方便迅速地将芯片的管脚接地，避免发生静电击穿，满足规模化生产对效率的要求。

Description

芯片卡盘
【技术领域】
本发明涉及半导体封装技术，尤其涉及可以防止静电击穿的芯片卡盘。
【背景技术】
引线键合是半导体封装技术中不可缺少的一个环节。通常的引线键合技术是将芯片置于引线卡盘上，采用专门的引线键合设备进行引线键合操作。
附图1所示为现有的芯片卡盘的俯视图，包括底座1和位于底座1表面的芯片托架2、3和4。根据实际需要，也可以设计更多的芯片托架。附图2所示为附图1之芯片卡盘沿a-a方向的剖面图。芯片托架2、3和4的侧壁是竖直的，芯片托架的宽度小于目标芯片两排管脚之间的距离，保证芯片可以顺利的置于芯片托架之上。附图3所示为将芯片置于卡盘上的芯片托架之上的情况，芯片的两排管脚5和6分别置于托架3的两侧，可以保证在引线键合的过程中芯片不会产生大幅度的位移。
在此步骤中，被放置于芯片卡盘上的芯片的管脚是悬空的，因此芯片很容易被设备或者操作人员所携带的静电击穿，从而影响到芯片的产率。采用引线将管脚接地的方法需要每安装一个芯片都要为该芯片的管脚连接一次引线，操作过于繁琐，效率低下，并不适合规模生产。
【发明内容】
本发明所要解决的技术问题是，提供一种芯片卡盘，可以方便迅速地将芯片的管脚接地，满足规模化生产对效率的要求。
为了解决上述问题，本发明提供了一种芯片卡盘，包括底座和位于底座表面的芯片托架，芯片托架顶端部分的截面为上窄下宽的形状；在目标芯片未置于芯片卡盘之上的情况下，顶端部分的上边沿的宽度小于目标芯片两排管脚之间的距离，下边沿的宽度大于目标芯片两排管脚之间的距离；所述顶端部分的高度小于目标芯片管脚的长度；底座与芯片托架采用导电材料制作，并且接地。
作为较佳的技术方案，所述上窄下宽的形状为梯形
作为较佳的技术方案，所述梯形为等腰梯形。
作为较佳的技术方案，所述芯片托架的高度大于目标芯片引脚的长度。
本发明的优点在于，所提供的芯片卡盘可以方便迅速地将芯片的管脚接地，避免发生静电击穿，满足规模化生产对效率的要求。
【附图说明】
附图1至附图3为本发明之现有技术中的芯片卡盘结构示意图；
附图4所示为本发明所述芯片卡盘的第一具体实施方式的卡盘结构剖面示意图；
附图5所示为本发明所述芯片卡盘的第二具体实施方式的卡盘结构剖面示意图；
附图6所示为本发明所述芯片卡盘的第三具体实施方式的卡盘结构剖面示意图；
附图7所示为本发明所述芯片卡盘的第四具体实施方式的卡盘结构剖面示意图。
【具体实施方式】
下面结合附图对本发明提供的芯片卡盘的具体实施方式做详细说明。
附图4所示为本发明所述芯片卡盘的第一具体实施方式的卡盘结构剖面示意图。包括底座101和位于底座101表面的芯片托架102，以及置于其上的目标芯片。根据实际需要，也可以在底座101的表面设计更多的托架。芯片托架102的顶端部分120是附图4中虚线以上的部分，顶端部分120的界面为上窄下宽的形状。
在目标芯片未置于芯片卡盘之上时，芯片的两排管脚111和112之间是相互平行的，两排管脚111和112根部之间的距离即为两排管脚之间的距离。顶端部分120的上边沿的宽度x小于目标芯片两排管脚111和112之间的距离，其目的在于可以保证目标芯片可以顺利的安放在芯片托架102上。顶端部分120的下边沿的宽度y大于目标芯片两排管脚111和112之间的距离，并且顶端部分120的高度h小于目标芯片管脚的长度l，其目的在于保证芯片的管脚与托架之间电学导通。芯片的管脚的材料通常选自于铜以及铝等金属材料，具有一定的弹性，因此可以保证在下底边的宽度y大于目标芯片两排管脚之间的距离的情况下，两排管脚111和112虽然向两个方向撑开，如图4所示，但是不会发生弯折，并且管脚具有一定的弹性可以使管脚与托架的侧面之间产生相互挤压的作用力，保证管脚与托架之间具有较为牢靠的接触。
底座101与芯片托架102采用导电材料制作，例如铝、铜以及铁等材料中的一种。并且底座101与芯片托架102接地，此设计可以保证安放于芯片托架102上的芯片在引线键合的过程中始终与地保持相同电位，可以把静电通过底座传导出去，避免静电击穿现象的发生。
芯片托架102的总高度H大于目标芯片引脚的长度l，此设计可以保证芯片在安放于芯片托架102上时，芯片的背面两个引脚111和112之间的部分可以与芯片托架102相接触，这可以使芯片在芯片托架102上安放得更加稳定。
附图5所示为本发明所述芯片卡盘的第二具体实施方式的卡盘结构剖面示意图。包括底座201和位于底座201表面的芯片托架202，以及置于其上的目标芯片。底座201与芯片托架202采用导电材料制作，并且底座201与芯片托架202接地。作为一种较佳的设计方案，可以将芯片托架202顶端截面的上窄下宽的形状设计成梯形。梯形的特点在于上底边和下底边是平行的，因此在芯片安装于芯片托架102上时，两侧的管脚211和212同芯片托架202的接触位置是处在同一高度的，可以使芯片在引线键合的过程中在水平方向保持受力均衡。
附图6所示为本发明所述芯片卡盘的第三具体实施方式的卡盘结构剖面示意图。包括底座301和位于底座301表面的芯片托架302，以及置于其上的目标芯片。底座301与芯片托架302采用导电材料制作，并且底座301与芯片托架302接地。将芯片托架302顶端的截面进一步设计成等腰梯形，不仅有利于芯片在引线键合的过程中保持受力均衡，并且可以进一步保证在将芯片插入芯片托架302的过程中，芯片两侧的引脚311和312在被撑开的动态过程之中所受的力始终是对称的，可以保护引脚不发生变形，因此是一种较佳的设计方案。
附图7所示为本发明所述芯片卡盘的第四具体实施方式的卡盘结构剖面示意图。包括底座401和位于底座401表面的芯片托架402和403，以及置于其上的目标芯片。底座401与芯片托架402、403采用导电材料制作，并且底座401与芯片托架402、403接地。芯片托架402的上底宽度为x1，下底边的宽度为y1，芯片托架403的上底宽度为x2，下底边的宽度为y2。芯片托架402与403下底边的距离为d1，上底边之间的距离为d2。在实际操作中，可以根据芯片的尺寸选择使用两个或者多个芯片托架。当遇到目标芯片两侧管脚411与412之间的距离大于x1+x2+d2，并且小于y1+y2+d1时，则将目标芯片置于芯片托架402与403之上时，即可保证芯片的管脚同托架是电学导通的。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种芯片卡盘，包括底座和位于底座表面的芯片托架，其特征在于：
芯片托架顶端部分的截面为上窄下宽的形状；
在目标芯片未置于芯片卡盘之上的情况下，顶端部分的上边沿的宽度小于目标芯片两排管脚之间的距离，下边沿的宽度大于目标芯片两排管脚之间的距离；
所述顶端部分的高度小于目标芯片管脚的长度，且所述芯片托架的高度大于目标芯片引脚的长度；
底座与芯片托架采用导电材料制作，并且接地。
2.根据权利要求1所述的芯片卡盘，其特征在于，所述上窄下宽的形状为梯形
3.根据权利要求2所述的芯片卡盘，其特征在于，所述梯形为等腰梯形。
CN2008100366629A 2008-04-25 2008-04-25 芯片卡盘 Expired - Fee Related CN101567328B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100366629A CN101567328B (zh) 2008-04-25 2008-04-25 芯片卡盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100366629A CN101567328B (zh) 2008-04-25 2008-04-25 芯片卡盘

Publications (2)

Publication Number Publication Date
CN101567328A CN101567328A (zh) 2009-10-28
CN101567328B true CN101567328B (zh) 2011-04-06

Family

ID=41283429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100366629A Expired - Fee Related CN101567328B (zh) 2008-04-25 2008-04-25 芯片卡盘

Country Status (1)

Country Link
CN (1) CN101567328B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997468B2 (en) * 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650011B2 (en) * 2002-01-25 2003-11-18 Texas Instruments Incorporated Porous ceramic work stations for wire and die bonders
CN1652340A (zh) * 2004-02-03 2005-08-10 旺宏电子股份有限公司 光感测芯片封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650011B2 (en) * 2002-01-25 2003-11-18 Texas Instruments Incorporated Porous ceramic work stations for wire and die bonders
CN1652340A (zh) * 2004-02-03 2005-08-10 旺宏电子股份有限公司 光感测芯片封装结构

Also Published As

Publication number Publication date
CN101567328A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN101567328B (zh) 芯片卡盘
CN108963891A (zh) 一种线夹及其制造方法
CN204375763U (zh) 太阳能电池的背面电极结构
CN203260976U (zh) 电缆终端塔
CN202595207U (zh) 热处理淬火夹具
CN205248260U (zh) 一种电子器件封装结构
CN105177509A (zh) 一种背板夹取装置、对位装置及蒸镀设备
CN204334435U (zh) 一种建筑物屋面的光伏阵列结构
CN204209321U (zh) 一种led焊线夹具
CN203219619U (zh) 用于电路板的夹持治具
CN103809341B (zh) 阵列基板和显示装置
KR102393953B1 (ko) 에지 수집전극을 구비하는 태양전지 및 이를 포함하는 태양전지 모듈
CN111277201B (zh) 一种光伏电站的防雷系统和光伏电站
CN215933591U (zh) 高功率密度的半导体器件
CN105871312A (zh) 太阳能光伏组件安装支架
CN207124302U (zh) 一种接地线悬挂板
CN102013407A (zh) 镀膜用挂钩及采用该挂钩的硅片载片器
CN106141409A (zh) 断路器触头系统焊接电极
CN105587156A (zh) 便拆式电力杆的支撑装置
CN215933592U (zh) 半导体功率器件
CN204210139U (zh) 用于制作太阳能电池电极的印刷网版及太阳能电池
CN209753721U (zh) 折弯工装
CN206766565U (zh) 一种陶瓷电路插板架
CN221407664U (zh) 一种光伏电站防雷接地装置
CN217602265U (zh) 一种双回输电线路导线垂直排列耐张型铁塔

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

Termination date: 20190425