CN110164839B - 一种高密度线路嵌入转移的扇出型封装结构与方法 - Google Patents

一种高密度线路嵌入转移的扇出型封装结构与方法 Download PDF

Info

Publication number
CN110164839B
CN110164839B CN201910446516.1A CN201910446516A CN110164839B CN 110164839 B CN110164839 B CN 110164839B CN 201910446516 A CN201910446516 A CN 201910446516A CN 110164839 B CN110164839 B CN 110164839B
Authority
CN
China
Prior art keywords
layer
rewiring
circuit
density
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910446516.1A
Other languages
English (en)
Other versions
CN110164839A (zh
Inventor
崔成强
俆广东
杨冠南
张昱
张凯
陈新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201910446516.1A priority Critical patent/CN110164839B/zh
Publication of CN110164839A publication Critical patent/CN110164839A/zh
Application granted granted Critical
Publication of CN110164839B publication Critical patent/CN110164839B/zh
Priority to PCT/CN2020/092384 priority patent/WO2020238914A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

一种高密度线路嵌入转移的扇出型封装结构，包括塑封层，以及封装固化于塑封层中露出功能面凸点的芯片；塑封层下有一层或多层介电层；介电层内有热压入的高密度嵌入再布线层；通过激光打孔贯穿嵌入的再布线层和介电层，电镀填充铜形成铜柱，实现介电层上面线路及下面线路电连接；高密度再布线层的外表面除了焊球的位置外均设置有介电层。本发明根据上述内容提出一种高密度线路嵌入转移的扇出型封装结构与方法，利用晶圆级制程设备制备再布线层，并进行线路转移，形成嵌入式再布线层，实现亚微米级的再布线线距，在相同芯片面积下可满足更多数量I/O连接。

Description

一种高密度线路嵌入转移的扇出型封装结构与方法
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种高密度线路嵌入转移的扇出型封装结构与方法。
背景技术
当前随着电子产品朝着轻薄化多功能化方向发展，集成电路的尺寸越来越小、功能越来越强、引脚越来越多，这就对线路的集成密度、制程和稳定性提出了更高的要求。晶圆制程在10nm～1um，PCB基板制程最低为10um，有机基板制程最低为8um，晶圆和基板在制程上存在较大数量级的间隔，扇出型封装填补了晶圆制程和基板制程能力缺口。再布线技术是I/O从周边向面阵列排布的关键工艺，使晶圆级封装成为可能；同时使得消除底部填充成为可能，提高组装的良率和可靠性。传统的再布线方法是在芯片有凸点一面涂覆一层钝化层，通过曝光显影蚀刻出预设线路图案，然后在凹槽内镀铜形成一层再布线层，重复上述操作可制备多层再布线层线路，最后对再布线层表面进行局部再钝化留出连接焊球的位置，再进行UBM沉积和连接焊球。
发明内容
本发明的目的在于提出一种高密度线路嵌入转移的扇出型封装结构与方法，利用晶圆级制程设备制备再布线层，并进行线路转移，形成嵌入式再布线层，实现亚微米级的再布线线距，在相同芯片面积下可满足更多数量I/O连接。
为达此目的，本发明采用以下技术方案：
一种高密度线路嵌入转移的扇出型封装结构，包括塑封层，以及封装固化于所述塑封层中露出功能面凸点的芯片；
所述塑封层下有一层或多层介电层；
所述介电层内有热压入的高密度嵌入再布线层；
通过激光打孔贯穿嵌入的再布线层和介电层，电镀填充铜形成铜柱，实现介电层上面线路及下面线路电连接；
所述高密度再布线层的外表面除了焊球的位置外均设置有介电层。
优选的，
所述高密度再布线层根据线路设计互连需要，在嵌入的再布线层表面作标记，通过激光打孔贯穿嵌入的再布线层和介电层，在孔内电镀填充铜形成铜柱，实现介电层上面线路及下面线路电连接。
优选的，
所述高密度再布线层线路两侧面及背面均被介电材料包覆，已嵌入再布线线路固化的介电层与新熔融介电层堆叠，形成表面全包覆的嵌入式再布线层。
优选的，
所述高密度再布线层线宽为1um～10um，线距为1um～10um，线路铜层厚度1um～10um。
优选的，
所述高密度再布线层线路的材质为铜线或金线。
一种高密度线路嵌入转移的扇出型封装的制作方法，包括：
a)在一载板上涂覆一层临时键合胶，再在临时键合胶上溅射一层薄铜，然后在薄铜上涂一层光刻胶，经曝光显影后留下下凹预设线路图形，在凹槽内镀铜，然后洗去光刻胶，即完成再布线线路制备；
b)在所述塑封层露出芯片凸点一面涂覆一层熔融的介电层；
c)将已制备的再布线线路通过线路转移，热压入熔融的介电层内，固化后去除临时键合胶和载板；
d)根据线路设计互连需要，在再布线层上做标记，用激光打孔贯穿嵌入的再布线层和介电层，电镀填充铜形成铜柱，实现介电层上、下面电路互连，然后进行退火处理；
e)在再布线层表面用化学腐蚀法去掉底铜，得到高密度嵌入再布线线路；
f)重复上述步骤可在一个塑封芯片上制作多层嵌入式再布线层结构；
g)在最外层介电层上预留出植球区域，并在所述区域植入焊球。
本发明的有益效果：1、本方案通过上述步骤，利用晶圆级设备先在一块载板上制备再布线线路，实现亚微米级再布线线距，用于大板级的封装中，满足了芯片与基板制程上封装互连的要求；2、本方案通过将再布线线路热压入熔融介电层的方式进行线路转移，固化后形成嵌入式线路，保证了埋入的再布线线路具有更可靠稳定性。
附图说明
图1为本申请实施例一提供的一种高密度线路嵌入转移的扇出型封装结构的再布线线路制作过程剖面示意；
图2为本申请实施例一提供的一种高密度线路嵌入转移的扇出型封装结构的制作过程剖面示意；
图3为本申请实施例二提供的一种高密度线路嵌入转移的扇出型封装结构剖面示意；
图4为本申请实施例二提供的一种高密度线路嵌入转移的扇出型封装结构的制作流程图。
其中：1-载板、2-临时键合胶、3-再布线线路、4-光刻胶、5-塑封层5、6-芯片、7-芯片凸点、8-介电层、9-激光打孔、10-第一再布线层、11-第二再布线层、12-第三再布线层、13-焊球。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
本申请实施例提供的一种高密度线路嵌入转移的扇出型封装结构剖面示意图如图2中的2h所示，包括塑封层5，以及封装固化于所述塑封层5中露出功能面凸点的芯片6，可先将芯片6放置于涂有临时键合胶2的载板1上注塑，固化后去除临时键合胶2和载板1，然后将有芯片凸点7一面磨平；所述塑封层5的下方设有一层或多层介电层8，可根据再布线层的需要而定，此处并不限制；所述介电层8内设有热压入的布线层，固化后可形成嵌入式再布线层；所述高密度再布线层由晶圆级制程设备制备，经线路转移至介电层8内，通过激光打孔9贯穿嵌入的再布线层和介电层8，电镀填充铜形成铜柱，实现介电层8上面线路及下面线路电连接，可先在再布线线路3表面作标记，根据线路层连接需要打孔，电镀完后需要退火处理使接触面紧密互连；所述高密度再布线层的外表面除了焊球13的位置外均设置有介电层8。
本方案利用晶圆级制程设备制备再布线层，并进行线路转移，形成嵌入式再布线层，实现亚微米级的再布线线距，在相同芯片6面积下可满足更多数量I/O连接。
本申请实施例提供的一种高密度线路嵌入转移的扇出型封装结构的制作过程剖面示意如图2所示，包括如下步骤：
S1：在一载板1上涂覆一层临时键合胶2，再在临时键合胶2上溅射一层薄铜，然后在薄铜上涂一层光刻胶4，经曝光显影后留下下凹预设线路图形，在凹槽内镀铜，然后洗去光刻胶4，即完成再布线线路3制备，如图1中1a～1g所示。
S2:在所述塑封层5露出芯片凸点7一面涂覆一层熔融的介电层8，如图2中2b所示；
S3:将已制备的再布线线路3通过线路转移，热压入熔融的介电层8内，固化后去除临时键合胶2和载板1，如图2中2c～2d；
S4:根据线路设计互连需要，在再布线层上做标记，用激光打孔9贯穿再布线层和介电层8，电镀填充铜形成铜柱，实现介电层8上、下面电路互连，然后退火处理,如图2中2e-2f所示；
S5:在再布线层表面用化学腐蚀法去掉底铜，得到高密度嵌入再布线线路3，如图2中2g所示；
S6:重复上述步骤可制作多层嵌入式再布线层结构；
S7:在最外层介电层8上预留出植球区域，并在所述区域植入焊球13，如图2中2h所示。
本方案通过上述步骤，利用晶圆级设备先在一块载板1上制备再布线线路3，实现亚微米级再布线线距，用于大板级的封装中，满足了芯片6与基板制程上封装互连的要求；本方案通过将再布线线路3热压入熔融介电层8的方式进行线路转移，固化后形成嵌入式线路，保证了埋入的再布线线路3具有更可靠稳定性。
实施例一
S1：在一载板1上涂覆一层8um厚临时键合胶2，再在临时键合胶2上溅射一层3um厚薄铜，然后在薄铜上涂一层光刻胶4，经曝光显影后留下下凹预设线路图形，在凹槽内镀铜5um厚，然后洗去光刻胶4，即完成再布线线路3制备；
S2：在所述塑封层5露出芯片凸点7一面涂覆一层熔融的介电层8；
S3：将已制备的再布线线路3通过线路转移，热压入熔融的介电层8内，热压温度180℃，热压时间1h，后固化温度150℃，后固化时间2h，固化后通过激光照射的方法使临时键合胶2解键合失去粘性与线路铜层分离。
S4：根据线路设计互连需要，在再布线层上做标记，用激光打孔9贯穿再布线层和介电层8，将孔内金属与负极电路连接，在线路凹槽内镀铜将凹槽填满，铜层沉积速度2μm/min，电镀填充铜形成铜柱，实现介电层8上、下面电路互连，然后退火处理，，退火温度150℃，退火时间6h；
S5：在再布线层表面用化学腐蚀法去掉底铜，蚀刻铜层速度2um/min，得到高密度嵌入再布线线路3；
S6：在最外层介电层8上预留出植球区域，并在所述区域植入焊球13，即完成了一种高密度线路嵌入转移的扇出型封装结构。
实施例二
S1：在一载板1上涂覆一层10um厚临时键合胶2，再在临时键合胶2上溅射一层1um厚薄铜，然后在薄铜上涂一层光刻胶4，经曝光显影后留下下凹预设线路图形，在凹槽内镀铜5um厚，然后洗去光刻胶4，即完成再布线线路3制备；
S2：在所述塑封层5露出芯片凸点7一面涂覆一层熔融的介电层8；
S3：将已制备的再布线线路3通过线路转移，热压入熔融的介电层8内，热压温度200℃，热压时间10min，后固化温度150℃，后固化时间1h，固化后通过激光照射的方法使临时键合胶2解键合失去粘性与线路铜层分离。
S4：根据线路设计互连需要，在再布线层上做标记，用激光打孔9贯穿再布线层和介电层8，将孔内金属与负极电路连接，在线路凹槽内镀铜将凹槽填满，铜层沉积速度2μm/min，电镀填充铜形成铜柱，实现介电层8上、下面电路互连，然后退火处理，，退火温度150℃，退火时间5h；
S5：在再布线层表面用化学腐蚀法去掉底铜，蚀刻铜层速度2um/min，得到高密度嵌入再布线线路3；
S6：重复上述步骤制作三层嵌入式再布线层结构；
S7：在最外层介电层8上预留出植球区域，并在所述区域植入焊球13，即完成了一种高密度线路嵌入转移的扇出型封装结构。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (6)

1.一种高密度线路嵌入转移的扇出型封装结构，其特征在于：包括塑封层，以及封装固化于所述塑封层中露出功能面凸点的芯片；
所述塑封层下有一层或多层介电层；
所述介电层内有热压入的高密度嵌入再布线层；
通过激光打孔贯穿嵌入的再布线层和介电层，电镀填充铜形成铜柱，实现介电层上面线路及下面线路电连接；
所述高密度再布线层的外表面除了焊球的位置外均设置有介电层。
2.根据权利要求1所述的一种高密度线路嵌入转移的扇出型封装结构，其特征在于：
所述高密度再布线层根据线路设计互连需要，在嵌入的再布线层表面作标记，通过激光打孔贯穿嵌入的再布线层和介电层，在孔内电镀填充铜形成铜柱，实现介电层上面线路及下面线路电连接。
3.根据权利要求1所述的一种高密度线路嵌入转移的扇出型封装结构，其特征在于：
所述高密度再布线层线路两侧面及背面均被介电材料包覆，已嵌入再布线线路固化的介电层与新熔融介电层堆叠，形成表面全包覆的嵌入式再布线层。
4.根据权利要求1所述的一种高密度线路嵌入转移的扇出型封装结构，其特征在于：
所述高密度再布线层线宽为1um～10um，线距为1um～10um，线路铜层厚度1um～10um。
5.根据权利要求1所述的一种高密度线路嵌入转移的扇出型封装结构，其特征在于：
所述高密度再布线层线路的材质为铜线或金线。
6.一种高密度线路嵌入转移的扇出型封装的制作方法，其特征在于：包括：
a)在一载板上涂覆一层临时键合胶，再在临时键合胶上溅射一层薄铜，然后在薄铜上涂一层光刻胶，经曝光显影后留下下凹预设线路图形，在凹槽内镀铜，然后洗去光刻胶，即完成再布线线路制备；
b)在塑封层露出芯片凸点一面涂覆一层熔融的介电层；
c)将已制备的再布线线路通过线路转移，热压入熔融的介电层内，固化后去除临时键合胶和载板；
d)根据线路设计互连需要，在再布线层上做标记，用激光打孔贯穿嵌入的再布线层和介电层，电镀填充铜形成铜柱，实现介电层上、下面电路互连，然后进行退火处理；
e)在再布线层表面用化学腐蚀法去掉底铜，得到高密度嵌入再布线线路；
f)重复上述步骤可在一个塑封芯片上制作多层嵌入式再布线层结构；
g)在最外层介电层上预留出植球区域，并在所述区域植入焊球。
CN201910446516.1A 2019-05-27 2019-05-27 一种高密度线路嵌入转移的扇出型封装结构与方法 Active CN110164839B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910446516.1A CN110164839B (zh) 2019-05-27 2019-05-27 一种高密度线路嵌入转移的扇出型封装结构与方法
PCT/CN2020/092384 WO2020238914A1 (zh) 2019-05-27 2020-05-26 一种高密度线路嵌入转移的扇出型封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910446516.1A CN110164839B (zh) 2019-05-27 2019-05-27 一种高密度线路嵌入转移的扇出型封装结构与方法

Publications (2)

Publication Number Publication Date
CN110164839A CN110164839A (zh) 2019-08-23
CN110164839B true CN110164839B (zh) 2020-01-31

Family

ID=67629250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910446516.1A Active CN110164839B (zh) 2019-05-27 2019-05-27 一种高密度线路嵌入转移的扇出型封装结构与方法

Country Status (2)

Country Link
CN (1) CN110164839B (zh)
WO (1) WO2020238914A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164839B (zh) * 2019-05-27 2020-01-31 广东工业大学 一种高密度线路嵌入转移的扇出型封装结构与方法
CN113725086B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725087B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN111755350B (zh) * 2020-05-26 2022-07-08 甬矽电子(宁波)股份有限公司 封装结构制作方法和封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4902558B2 (ja) * 2007-01-31 2012-03-21 三洋電機株式会社 半導体モジュールの製造方法
US8659154B2 (en) * 2008-03-14 2014-02-25 Infineon Technologies Ag Semiconductor device including adhesive covered element
US8604600B2 (en) * 2011-12-30 2013-12-10 Deca Technologies Inc. Fully molded fan-out
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
CN102522366B (zh) * 2011-11-25 2017-06-20 北京大学深圳研究生院 一种集成电路芯片重新布线的压印方法
CN202839599U (zh) * 2012-08-23 2013-03-27 江阴长电先进封装有限公司 一种芯片嵌入式三维圆片级封装结构
US9721799B2 (en) * 2014-11-07 2017-08-01 Advanced Semiconductor Engineering, Inc. Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof
US9570406B2 (en) * 2015-06-01 2017-02-14 Qorvo Us, Inc. Wafer level fan-out with electromagnetic shielding
US20170243845A1 (en) * 2016-02-19 2017-08-24 Qualcomm Incorporated Fan-out wafer-level packages with improved topology
CN110661936B (zh) * 2018-06-29 2024-04-16 宁波舜宇光电信息有限公司 线路板组件、感光组件、摄像模组及感光组件制作方法
CN110164839B (zh) * 2019-05-27 2020-01-31 广东工业大学 一种高密度线路嵌入转移的扇出型封装结构与方法

Also Published As

Publication number Publication date
WO2020238914A1 (zh) 2020-12-03
CN110164839A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
CN110164839B (zh) 一种高密度线路嵌入转移的扇出型封装结构与方法
US20180366403A1 (en) Embedded silicon substrate fan-out type 3d packaging structure
US6627998B1 (en) Wafer scale thin film package
US7498200B2 (en) Electronic-parts-packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film
KR100265616B1 (ko) 도전성 폴리머 및 유전체를 이용한 플립칩
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
WO2009048604A2 (en) Robust multi-layer wiring elements and assemblies with embedded microelectronic elements
CN105140213A (zh) 一种芯片封装结构及封装方法
CN109786274A (zh) 半导体器件及其制造方法
CN106611747A (zh) 模封互连基板及其制造方法
CN111668120A (zh) 一种高密度芯片的扇出型封装结构及其制备方法
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
CN113643986B (zh) 提高嵌入式硅桥与芯片间互联精度的结构的制作方法
JP6573415B1 (ja) ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法
CN218887167U (zh) 半导体封装装置
US20230136778A1 (en) Semiconductor substrate structure and manufacturing method thereof
WO2024007440A1 (zh) 高密度3d堆叠扇出型封装结构及其制造方法
US20230326819A1 (en) Dam structure for integrated passive device integration and methods of forming the same
CN116504651A (zh) 硅桥嵌入三维互联封装结构的制造方法及其结构
CN116130458A (zh) 一种预制垂直模通孔模封互连基板结构及制造方法
TW202320276A (zh) 半導體基板結構及其製造方法
CN113013112A (zh) 半导体结构及其制造方法
CN115424946A (zh) 基于铜凸点Frame载板嵌入芯片的三维异构封装结构的制作方法
CN115527972A (zh) 高密度互联三维集成器件封装结构及其制造方法
CN110943055A (zh) 一种扇出型双面布线的封装方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240227

Address after: Room A107, Research Building A, Neifo High tech Think Tank Center, Nanhai Software Technology Park, Shishan Town, Nanhai District, Foshan City, Guangdong Province, 528000

Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Country or region after: China

Address before: 510006 No. 100 West Ring Road, University of Guangdong, Guangzhou

Patentee before: GUANGDONG University OF TECHNOLOGY

Country or region before: China

TR01 Transfer of patent right