CN116504651A - 硅桥嵌入三维互联封装结构的制造方法及其结构 - Google Patents

硅桥嵌入三维互联封装结构的制造方法及其结构 Download PDF

Info

Publication number
CN116504651A
CN116504651A CN202310309925.3A CN202310309925A CN116504651A CN 116504651 A CN116504651 A CN 116504651A CN 202310309925 A CN202310309925 A CN 202310309925A CN 116504651 A CN116504651 A CN 116504651A
Authority
CN
China
Prior art keywords
silicon bridge
manufacturing
chip
plastic package
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310309925.3A
Other languages
English (en)
Inventor
肖智轶
马书英
赵艳娇
付东之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN202310309925.3A priority Critical patent/CN116504651A/zh
Publication of CN116504651A publication Critical patent/CN116504651A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Abstract

本发明公开了硅桥嵌入三维互联封装结构的制造方法及其结构，所述方法包括以下步骤：S1：将硅桥固定在载板上；S2：通过塑封成型的方式对硅桥进行包封，形成电介质层；S3：在电介质层内制备导电柱；S4：移除载板；S5：将带有芯片的转接板倒装在电介质层上。本发明先将硅桥固定在载板上，再通过塑封成型的方式对硅桥进行塑封，无需在有机衬底上制备尺寸精细的硅槽，硅桥的形状也不受限制，可以简化制造工艺，缩短制造周期，提高生产效率。

Description

硅桥嵌入三维互联封装结构的制造方法及其结构
技术领域：
本发明属于半导体封装技术领域，特别涉及硅桥嵌入三维互联封装结构的制造方法及其结构。
背景技术：
随着电子产品的迭代更新，对于芯片的性能的需求也在不断提高，集成电路的封装经历从2D到2.5D、3D也得到了快速的发展，其中2.5D封装的应用也越来越广泛。2.5D封装中可实现芯片到芯片的短距离互联，其中TSMC的CoWoS封装(Chip on Wafer onSubstrate)以及Intel的EMIB封装(Embedded Multi-Die Interconnect Bridge，嵌入式多管芯互连桥)实现了芯片之间精细的高密度电通路。然而现有的封装技术中，需要先在封装的有机衬底上面制备出硅槽以用来埋入硅桥，硅槽的尺寸必须十分精细，过程较为复杂，同时该技术涉及到硅桥嵌入有机衬底复杂的制造工艺，需要在基板厂商以及芯片公司之间多轮制备，其成本高且周期长，流程比较复杂，生产效率比较低。目前急需开发出一种技术解决硅桥直接嵌入有机衬底的工艺制造流程复杂、效率底的问题。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容：
本发明的目的在于提供硅桥嵌入三维互联封装结构的制造方法及其结构，从而克服上述现有技术中的缺陷。
为了实现上述目的，本发明提供了硅桥嵌入三维互联封装结构的制造方法，包括以下步骤：
S1：将硅桥固定在载板上；
S2：通过塑封成型的方式对硅桥进行包封，形成电介质层；
S3：在电介质层内制备导电柱；
S4：移除载板；
S5：将带有芯片的转接板倒装在电介质层上。
进一步的，作为优选，所述S1中载板为可分离载板或复合载板。
进一步的，作为优选，所述复合载板的制备方法包括以下步骤：
SS1：在玻璃基板上涂覆一层临时键合胶；
SS2：在临时键合胶的表面溅射一层种子层；
SS3：在种子层上制作若干RDL层，并在远离玻璃基板的一层RDL层上形成焊盘，得到复合载板。
进一步的，作为优选，所述S3中的导电柱制备时首先通过激光钻孔的方式或者离子刻蚀的方式去除塑封材料以形成通孔，再通过电镀方式对通孔进行金属化填充形成金属导柱。
进一步的，作为优选，所述S4移除载板时首先通过激光接键合将玻璃基板与临时键合胶去除，再通过湿法刻蚀的方式将种子层刻蚀掉。
进一步的，作为优选，所述S5倒装时通过回流或者热压键合的方式进行倒装。
本发明还提供硅桥嵌入三维互联封装结构，包括：
塑封体，所述塑封体内包封硅桥和铜柱；
第一焊盘，所述第一焊盘沉积在铜柱的两端；
第二焊盘，所述第二焊盘沉积在塑封体的其中一侧并与塑封体内部的硅桥导通；
芯片，所述芯片通过第一焊球焊接到第一焊盘及第二焊盘上，芯片与塑封体内的硅桥及铜柱均导通；
转接板，所述转接板通过第二焊球焊接在芯片上。
进一步的，作为优选，所述塑封体的其中一侧上还制作有若干层RDL线路层，RDL线路层通过第一焊盘、第二焊盘与塑封体内的硅桥及铜柱导通，所述芯片通过第一焊球焊接在RDL线路层上，芯片与塑封体内的硅桥及铜柱均导通。
进一步的，作为优选，所述芯片至少有一个。
进一步的，作为优选，所述塑封体采用环氧树脂塑封料或者环氧液体灌封料。
与现有技术相比，本发明的一个方面具有如下有益效果：
(1)本发明先将硅桥固定在载板上，再通过塑封成型的方式对硅桥进行塑封，无需在有机衬底上制备尺寸精细的硅槽，可以简化制造工艺，缩短制造周期，提高生产效率；
(2)本发明由于硅桥是通过封装的方式埋在塑封材料内的，因此硅桥的形状也不会因为硅槽而受到影响。
附图说明：
图1为本发明中实施例1硅桥固定在可分离载板上的示意图；
图2为本发明中实施例1对硅桥进行包封的示意图；
图3为本发明中实施例1对塑封材料钻孔的示意图；
图4为本发明中实施例1形成导电柱的示意图；
图5为本发明中实施例1移除可分离载板的示意图；
图6为本发明中实施例1在电介质层的两侧沉积焊盘的示意图；
图7为本发明中实施例1芯片倒装到电介质层上的示意图；
图8为本发明中实施例2在玻璃载板上涂覆临时键合胶的示意图；
图9为本发明中实施例2在临时键合胶表面溅射种子层的示意图；
图10为本发明中实施例2在种子层上制作RDL层的示意图；
图11为本发明中实施例2将硅桥固定在复合载板上的示意图；
图12为本发明中实施例2在RDL层表面制作铜柱的示意图；
图13为本发明中实施例2对硅桥及铜柱进行包封的示意图；
图14为本发明中实施例2去除玻璃载板和临时键合胶的示意图；
图15为本发明中实施例2去除种子层的示意图；
图16为本发明中实施例2在焊盘上制作焊球的示意图；
图17为本发明中实施例2芯片倒装到电介质层上的示意图；
图标记：10-可分离载板、11-硅桥、12-塑封料、13-通孔、14-导电柱、15-焊盘、16-焊球、17-芯片、18-转接板、07-玻璃载板、08-临时键合胶、09-种子层、19-钝化层、20-RDL层。
具体实施方式：
下面对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
实施例1：
硅桥嵌入三维互联封装结构的制造方法，包括以下步骤：
S1：如图1所示，将硅桥11通过黏合剂固定在可分离载板10上，可分离载板具有一定的结构强度，便于给后续的制程提供足够的支撑，可采用玻璃、不锈钢板、覆铜板、陶瓷或者其他树脂性绝缘材料制成；
S2：如图2所示，通过塑封成型的方式对硅桥11进行包封，形成电介质层，塑封料12可以为环氧树脂塑封料或者环氧液体灌封料，硅桥11的形状可以为任意形状，且硅桥11的尺寸大小也不受限制；
S3：如图3所示，通过激光钻孔的方式或者离子刻蚀的方法去除塑封材料以形成通孔13；如图4所示，再通过电镀的方式对通孔13处进行金属化填充形成导电柱14，填充的材料可以是铜或钨，材料优选为铜，因为铜块不仅具有良好的导电性，而且具有非常好的延展性；
S4：如图5所示，移除可分离载板10；
S5：如图6所示，在电介质层的两侧表面上沉积焊盘15，并通过高温回流焊形成互联焊球16；如图7所示，将带有芯片17的转接板18通过回流焊或者热压键合的方式倒装在电介质层上，本实施例中芯片17和转接板18采用2对，2对芯片分别与塑封材料内部的导电柱14及硅桥11导通。
采用本实施例制成的结构如图7所示。
实施例2：
硅桥嵌入三维互联封装结构的制造方法，包括以下步骤：
S1：如图11所示，将硅桥11通过倒装上芯以及回流焊的方式固定在复合载板上，其中复合载板的制备方法如下：
SS1：如图8所示，在玻璃载板07上涂覆一层临时键合胶08，该键合胶能够耐受强碱腐蚀，便于后续制程不会分层；
SS2：如图9所示，在临时键合胶08的表面溅射一层种子层09，种子层09可以是Al层或者Ti/Cu层；
SS3：如图10所示，在种子层09上涂覆一层钝化层19，经过曝光、显影等方式形成凸块下金属化层的图案，再通过电镀、去胶、刻蚀等工艺形成焊盘15，从而制作4层RDL层20，在远离玻璃载板07的一面上也形成一层焊盘15，得到复合载板。
S2：如图12所示，在RDL层20表面的焊盘15上通过图形化光刻、电镀、去除光刻胶等工艺制作形成铜柱14；
S3：如图13所示，通过塑封成型的方式对硅桥11以及铜柱14进行包封，形成电介质层，塑封料可以是环氧树脂塑封料或者环氧液体灌封料，硅桥11的形状不受限制，然后在铜柱14表面制备一层焊盘15；
S4：如图14所示，通过激光解键合的方式将玻璃载板07与临时键合胶08去除；如图15所示，通过湿法刻蚀的工艺将种子层09刻蚀掉；
S5：如图16所示，在上下两层表面的焊盘15上制备焊球16；如图17再将带有芯片17的转接板18通过回流焊或者热压键合的方式倒装在电介质层上。本实施例中芯片17和转接板18采用2对，2对芯片分别与塑封材料内部的导电柱14及硅桥11导通。
采用本实施例制成的结构如图17所示。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.硅桥嵌入三维互联封装结构的制造方法，其特征在于，包括以下步骤：
S1：将硅桥固定在载板上；
S2：通过塑封成型的方式对硅桥进行包封，形成电介质层；
S3：在电介质层内制备导电柱；
S4：移除载板；
S5：将带有芯片的转接板倒装在电介质层上。
2.根据权利要求1所述的硅桥嵌入三维互联封装结构的制造方法，其特征在于，所述S1中载板为可分离载板或复合载板。
3.根据权利要求2所述的硅桥嵌入三维互联封装结构的制造方法，其特征在于，所述复合载板的制备方法包括以下步骤：
SS1：在玻璃基板上涂覆一层临时键合胶；
SS2：在临时键合胶的表面溅射一层种子层；
SS3：在种子层上制作若干RDL层，并在远离玻璃基板的一层RDL层上形成焊盘，得到复合载板。
4.根据权利要求1所述的硅桥嵌入三维互联封装结构的制造方法，其特征在于，所述S3中的导电柱制备时首先通过激光钻孔的方式或者离子刻蚀的方式去除塑封材料以形成通孔，再通过电镀方式对通孔进行金属化填充形成金属导柱。
5.根据权利要求3所述的硅桥嵌入三维互联封装结构的制造方法，其特征在于，所述S4移除载板时首先通过激光接键合将玻璃基板与临时键合胶去除，再通过湿法刻蚀的方式将种子层刻蚀掉。
6.根据权利要求1所述的硅桥嵌入三维互联封装结构的制造方法，其特征在于，所述S5倒装时通过回流或者热压键合的方式进行倒装。
7.一种采用权利要求1的制造方法制造的封装结构，其特征在于，包括：
塑封体，所述塑封体内包封硅桥和铜柱；
第一焊盘，所述第一焊盘沉积在铜柱的两端；
第二焊盘，所述第二焊盘沉积在塑封体的其中一侧并与塑封体内部的硅桥导通；
芯片，所述芯片通过第一焊球焊接到第一焊盘及第二焊盘上，芯片与塑封体内的硅桥及铜柱均导通；
转接板，所述转接板通过第二焊球焊接在芯片上。
8.根据权利要求7所述的采用权利要求1的制造方法制造的封装结构，其特征在于，所述塑封体的其中一侧上还制作有若干层RDL线路层，RDL线路层通过第一焊盘、第二焊盘与塑封体内的硅桥及铜柱导通，所述芯片通过第一焊球焊接在RDL线路层上，芯片与塑封体内的硅桥及铜柱均导通。
9.根据权利要求7所述的采用权利要求1的制造方法制造的封装结构，其特征在于，所述芯片至少有一个。
10.根据权利要求7所述的采用权利要求1的制造方法制造的封装结构，其特征在于，所述塑封体采用环氧树脂塑封料或者环氧液体灌封料。
CN202310309925.3A 2023-03-28 2023-03-28 硅桥嵌入三维互联封装结构的制造方法及其结构 Pending CN116504651A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310309925.3A CN116504651A (zh) 2023-03-28 2023-03-28 硅桥嵌入三维互联封装结构的制造方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310309925.3A CN116504651A (zh) 2023-03-28 2023-03-28 硅桥嵌入三维互联封装结构的制造方法及其结构

Publications (1)

Publication Number Publication Date
CN116504651A true CN116504651A (zh) 2023-07-28

Family

ID=87315741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310309925.3A Pending CN116504651A (zh) 2023-03-28 2023-03-28 硅桥嵌入三维互联封装结构的制造方法及其结构

Country Status (1)

Country Link
CN (1) CN116504651A (zh)

Similar Documents

Publication Publication Date Title
CN107689333B (zh) 半导体封装件及其形成方法
CN108231601B (zh) 半导体装置及其制造方法
US9985005B2 (en) Chip package-in-package
TWI467668B (zh) 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法
CN115910814A (zh) 形成封装结构的方法
KR101486722B1 (ko) 단일층 코어리스 기판
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
WO2020238914A1 (zh) 一种高密度线路嵌入转移的扇出型封装结构及其制作方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
TWI792346B (zh) 半導體裝置及其製造方法
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
EP1579496A2 (en) Electronic device and method of manufacturing same
CN116504651A (zh) 硅桥嵌入三维互联封装结构的制造方法及其结构
CN115842004A (zh) 具有到重分布层的无焊接管芯连接的半导体装置
WO2022182465A1 (en) Nested interposer with through-silicon via bridge die
CN111668120A (zh) 一种高密度芯片的扇出型封装结构及其制备方法
CN111403355A (zh) 一种完全塑封天线的封装结构及其制备工艺
CN104659021A (zh) 一种三维圆片级扇出PoP封装结构及其制造方法
EP1732127B1 (en) Method for bonding and device manufactured according to such method
CN114914196B (zh) 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺
CN117542794B (zh) 基于转接板的三维堆叠封装结构及其制作方法
CN109545691B (zh) 一种超薄扇出型封装结构的制造方法
US20240063130A1 (en) Package structure and fabricating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination