CN113643986B - 提高嵌入式硅桥与芯片间互联精度的结构的制作方法 - Google Patents

提高嵌入式硅桥与芯片间互联精度的结构的制作方法 Download PDF

Info

Publication number
CN113643986B
CN113643986B CN202110912826.5A CN202110912826A CN113643986B CN 113643986 B CN113643986 B CN 113643986B CN 202110912826 A CN202110912826 A CN 202110912826A CN 113643986 B CN113643986 B CN 113643986B
Authority
CN
China
Prior art keywords
density
chip
silicon bridge
flip
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110912826.5A
Other languages
English (en)
Other versions
CN113643986A (zh
Inventor
杨杰
王启东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110912826.5A priority Critical patent/CN113643986B/zh
Publication of CN113643986A publication Critical patent/CN113643986A/zh
Application granted granted Critical
Publication of CN113643986B publication Critical patent/CN113643986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法，包括：提供一基础结构，所述基础结构至少包括：封装基板，以及设置在所述封装基板一侧的至少两个高密度焊盘区；对所述封装基板背离所述高密度焊盘区的一侧表面进行开槽处理，以暴露出所述高密度焊盘区；采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联。该制作方法中硅桥和芯片的互联精度仅仅由TCB工艺带来的精度决定，相比较现有技术的方法而言，可极大程度的提高芯片与硅桥的键合互联精度。

Description

提高嵌入式硅桥与芯片间互联精度的结构的制作方法
技术领域
本发明涉及半导体工艺技术领域，更具体地说，涉及一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法。
背景技术
在嵌入式硅桥2.5D异质集成技术中，通过具有高密度多层布线的硅桥埋入有机基板中，实现多个异质芯片间的高速高密度互联。
在传统的基于嵌入式硅桥的有机基板制造工艺中，需要多个关键工艺来完成硅桥埋入基板后表面高密度焊盘引出，这些工艺会带来多个精度的叠加，主要包括：介质层开孔精度、硅桥放置精度、硅桥置入后介质层压合硅桥Shift精度、介质层开孔对接硅桥表面焊盘的对准精度；这些精度的叠加最终会影响硅桥表面高密度焊盘的引出，从而引起互联失效。
那么，在嵌入式硅桥2.5D异质集成技术中，如何解决硅桥埋入基板后表面高密度焊盘开孔引出时，对准精度差，互联失效等问题，提高芯片与硅桥的键合互联精度，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，为解决上述问题，本发明提供一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法，技术方案如下：
一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法，所述制作方法包括：
提供一基础结构，所述基础结构至少包括：封装基板，以及设置在所述封装基板一侧的至少两个高密度焊盘区；
对所述封装基板背离所述高密度焊盘区的一侧表面进行开槽处理，以暴露出所述高密度焊盘区；
采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联。
优选的，在上述制作方法中，所述提供一基础结构，所述基础结构至少包括：封装基板，以及设置在所述封装基板一侧的至少两个高密度焊盘区，包括：
提供一封装基板；
在所述封装基板上完成孔内金属化和形成表面线路；
在所述封装基板上依次压合第一介质层和第二介质层；
形成至少两个低密度焊盘区和至少两个高密度焊盘区。
优选的，在上述制作方法中，所述制作方法还包括：
将多个异质芯片倒装固定，所述异质芯片包括高密度倒装区和低密度倒装区；
其中，所述高密度倒装区与所述高密度焊盘区对应，所述低密度倒装区与所述低密度焊盘区对应。
优选的，在上述制作方法中，所述制作方法还包括：
对多个所述异质芯片进行第一次塑封处理。
优选的，在上述制作方法中，所述制作方法还包括：
对多个所述异质芯片进行第二次塑封处理。
优选的，在上述制作方法中，所述对所述封装基板背离所述高密度焊盘区的一侧表面进行开槽处理，以暴露出所述高密度焊盘区，包括：
对所述封装基板背离所述高密度焊盘区的一侧表面进行第一次开槽处理，以暴露出所述第一介质层；
对所述第一介质层进行第二次开槽处理，以暴露出所述第二介质层，以暴露出所述高密度焊盘区。
优选的，在上述制作方法中，所述第一次开槽处理的槽尺寸大于所述第二次开槽处理的槽尺寸。
优选的，在上述制作方法中，所述采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联，包括：
对所述硅桥进行底填处理；
采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联，其中，所述硅桥的高密度倒装区域所述高密度焊盘区对应。
优选的，在上述制作方法中，所述制作方法还包括：
在所述硅桥背离所述封装基板的一侧压合第三介质层。
优选的，在上述制作方法中，所述制作方法还包括：
在所述第三介质层背离所述封装基板的一侧形成焊球。
相较于现有技术，本发明实现的有益效果为：
本发明提供的一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法包括：提供一基础结构，所述基础结构至少包括：封装基板，以及设置在所述封装基板一侧的至少两个高密度焊盘区；对所述封装基板背离所述高密度焊盘区的一侧表面进行开槽处理，以暴露出所述高密度焊盘区；采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联。该制作方法中硅桥和芯片的互联精度仅仅由TCB工艺带来的精度决定，相比较现有技术的方法而言，可极大程度的提高芯片与硅桥的键合互联精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图；
图2为本发明实施例提供的另一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图；
图3-图4为图2所示制作方法对应的结构示意图；
图5为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图；
图6为图5所示制作方法对应的结构示意图；
图7为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图；
图8为图7所示制作方法对应的结构示意图；
图9为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图；
图10为图9所示制作方法对应的结构示意图；
图11为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图；
图12-图15为图11所示制作方法对应的结构示意图；
图16为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图；
图17为图16所示制作方法对应的结构示意图；
图18为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图；
图19为图18所示制作方法对应的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图。
所述制作方法包括：
S101：提供一基础结构，所述基础结构至少包括：封装基板，以及设置在所述封装基板一侧的至少两个高密度焊盘区；
S102：对所述封装基板背离所述高密度焊盘区的一侧表面进行开槽处理，以暴露出所述高密度焊盘区；
S103：采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联。
在该实施例中，该制作方法中硅桥和芯片的互联精度仅仅由TCB(ThermalCompression Bonding，原位热压工艺)工艺带来的精度决定，相比较现有技术的方法而言，可极大程度的提高芯片与硅桥的键合互联精度。
可选的，在本发明另一实施例中，参考图2，图2为本发明实施例提供的另一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图。
步骤S101中，提供一基础结构，所述基础结构至少包括：封装基板，以及设置在所述封装基板一侧的至少两个高密度焊盘区，包括：
S1011：提供一封装基板；
S1012：在所述封装基板上完成孔内金属化和形成表面线路；
S1013：在所述封装基板上依次压合第一介质层和第二介质层；
S1014：形成至少两个低密度焊盘区和至少两个高密度焊盘区。
在该实施例中，如图3所示，准备一封装基板双面覆铜核心板，有机Core(核心)层制作金属化通孔和表面线路，根据需求选择有机Core(核心)板，材料一般为BT(Bismaleimide Triazine)树脂，FR4等。
通过机械/激光钻孔形成通孔，通过化学沉铜或溅射、光刻、电镀等工艺完成孔内金属化和形成表面线路。
如图4所示，在所述封装基板上依次压合第一介质层和第二介质层，介质材料一般为PP(Prepreg，半固化片)、ABF(Ajinomote Build-up Layer)等介质材料。
如图4所示，完成第一介质层和第二介质层的压合之后，通过激光开孔、化学沉铜/溅射、光刻、电镀形成低密度焊盘度和高密度焊盘区，同时完成介质层表面线路与封装基板层的互联导通。
可选的，在本发明另一实施例中，参考图5，图5为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图。
所述制作方法还包括：
S104：将多个异质芯片倒装固定，所述异质芯片包括高密度倒装区和低密度倒装区；
其中，所述高密度倒装区与所述高密度焊盘区对应，所述低密度倒装区与所述低密度焊盘区对应。
在该实施例中，如图6所示，将至少两个异质芯片(Die1和Die2)通过原位热压(TCB)工艺进行倒装固定，每个异质芯片上具有两种不同类型的凸点(Bumping)，分为高密度凸点(Bumping)区和低密度凸点(Bumping)区，又可命名为高密度倒装区和低密度倒装区。
基于此，在异质芯片的倒装过程中，使其所述高密度倒装区与所述高密度焊盘区对应，所述低密度倒装区与所述低密度焊盘区对应。
可选的，在本发明另一实施例中，参考图7，图7为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图。
所述制作方法还包括：
S105：对多个所述异质芯片进行第一次塑封处理。
在该实施例中，如图8所示，将多个异质芯片的周围和底部填充塑封材料，以提高异质芯片凸点(Bumping)与焊盘焊接后的稳定性。
可选的，在本发明另一实施例中，参考图9，图9为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图。
所述制作方法还包括：
S106：对多个所述异质芯片进行第二次塑封处理。
在该实施例中，如图10所示，将异质芯片进行环氧树脂塑封，以保护异质芯片不受外界污染以及使芯片顶部平坦化，为后续TCB工艺做准备。
可选的，在本发明另一实施例中，参考图11，图11为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图。
步骤S102中，对所述封装基板背离所述高密度焊盘区的一侧表面进行开槽处理，以暴露出所述高密度焊盘区，包括：
S1021：对所述封装基板背离所述高密度焊盘区的一侧表面进行第一次开槽处理，以暴露出所述第一介质层；
S1022：对所述第一介质层进行第二次开槽处理，以暴露出所述第二介质层，以暴露出所述高密度焊盘区。
在该实施例中，如图12所示，包括但不限于利用激光烧蚀的方式去除部分封装基板材料，直至第一介质层的表面停止，实现粗开槽。
如图13所示，包括但不限定于利用激光烧蚀的方式去除部分第一介质层，直至第二介质层的表面停止，露出第二介质层表面的高密度焊盘区，实现精开槽。
可选的，如图14和图15所示，所述第一次开槽处理的槽尺寸大于所述第二次开槽处理的槽尺寸。即槽1的尺寸大于槽2的尺寸。
可选的，槽1的长A减去槽2的长C需大于或等于50μm；槽1的宽B减去槽2的宽D需大于或等于50μm；C/D-硅桥轮廓尺寸≥硅桥埋入精度，以提高后续硅桥埋入后的互联精度。
可选的，在本发明另一实施例中，参考图16，图16为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图。
步骤S103中，采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联，包括：
S1031：对所述硅桥进行底填处理；
S1032：采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联，其中，所述硅桥的高密度倒装区域所述高密度焊盘区对应。
在该实施例中，如图17所示，通过原位热压工艺(TCB)加工硅桥与高密度焊盘区倒装互联，其中硅桥是进行底填之后再进行TCB贴装的。
可选的，底填材料可以为NCF或NCP等。
通过原位热压工艺(TCB)加工硅桥与高密度焊盘区倒装互联，可实现对准精度＜0.5μm，从而大大提高了硅桥和芯片之间的互联精度。
可选的，在本发明另一实施例中，参考图18，图18为本发明实施例提供的又一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法的流程示意图。
所述制作方法还包括：
S107：在所述硅桥背离所述封装基板的一侧压合第三介质层。
S108：在所述第三介质层背离所述封装基板的一侧形成焊球。
在该实施例中，如图19所示，在上述倒装玩硅桥的背面压合第三介质层，其材料可以与第一介质层和第二介质层的材料类同。
在完成第三介质层的压合之后，通过激光开孔、化学沉铜/溅射、光刻、电镀等工艺形成焊盘和表面线路，另外完成焊球的植入。
通过上述描述可知，该制作方法不涉及封装基板开槽精度、硅桥埋入后介质层压合引起的硅桥shift精度，激光开孔对位精度等问题，硅桥与芯片的互联精度仅仅由TCB工艺带来的精度决定，可大幅度提高硅桥与芯片的互联精度，并且可实现多个异质芯片与多颗埋入式硅桥之间的高精度键合互联，且工艺简单，成本较低。
以上对本发明所提供的一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种提高嵌入式硅桥与芯片间互联精度的结构的制作方法，其特征在于，所述制作方法包括：
提供一基础结构，所述基础结构至少包括：封装基板，以及设置在所述封装基板一侧的至少两个高密度焊盘区，所述提供一基础结构，包括：提供一封装基板；在所述封装基板上完成孔内金属化和形成表面线路；在所述封装基板上依次压合第一介质层和第二介质层；形成至少两个低密度焊盘区和至少两个高密度焊盘区；
将多个异质芯片倒装固定，所述异质芯片包括高密度倒装区和低密度倒装区；其中，所述高密度倒装区与所述高密度焊盘区对应，所述低密度倒装区与所述低密度焊盘区对应；
对所述封装基板背离所述高密度焊盘区的一侧表面进行开槽处理，以暴露出所述高密度焊盘区；
采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联。
2.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：
对多个所述异质芯片进行第一次塑封处理。
3.根据权利要求2所述的制作方法，其特征在于，所述制作方法还包括：
对多个所述异质芯片进行第二次塑封处理。
4.根据权利要求3所述的制作方法，其特征在于，所述对所述封装基板背离所述高密度焊盘区的一侧表面进行开槽处理，以暴露出所述高密度焊盘区，包括：
对所述封装基板背离所述高密度焊盘区的一侧表面进行第一次开槽处理，以暴露出所述第一介质层；
对所述第一介质层进行第二次开槽处理，以暴露出所述第二介质层，以暴露出所述高密度焊盘区。
5.根据权利要求4所述的制作方法，其特征在于，所述第一次开槽处理的槽尺寸大于所述第二次开槽处理的槽尺寸。
6.根据权利要求4所述的制作方法，其特征在于，所述采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联，包括：
对所述硅桥进行底填处理；
采用TCB工艺将硅桥与所述高密度焊盘区进行倒装互联，其中，所述硅桥的高密度倒装区域所述高密度焊盘区对应。
7.根据权利要求6所述的制作方法，其特征在于，所述制作方法还包括：
在所述硅桥背离所述封装基板的一侧压合第三介质层。
8.根据权利要求7所述的制作方法，其特征在于，所述制作方法还包括：
在所述第三介质层背离所述封装基板的一侧形成焊球。
CN202110912826.5A 2021-08-10 2021-08-10 提高嵌入式硅桥与芯片间互联精度的结构的制作方法 Active CN113643986B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110912826.5A CN113643986B (zh) 2021-08-10 2021-08-10 提高嵌入式硅桥与芯片间互联精度的结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110912826.5A CN113643986B (zh) 2021-08-10 2021-08-10 提高嵌入式硅桥与芯片间互联精度的结构的制作方法

Publications (2)

Publication Number Publication Date
CN113643986A CN113643986A (zh) 2021-11-12
CN113643986B true CN113643986B (zh) 2024-04-09

Family

ID=78420415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110912826.5A Active CN113643986B (zh) 2021-08-10 2021-08-10 提高嵌入式硅桥与芯片间互联精度的结构的制作方法

Country Status (1)

Country Link
CN (1) CN113643986B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971895A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入基板的封装结构
CN111357102A (zh) * 2017-11-29 2020-06-30 国际商业机器公司 用于多芯片模块的非嵌入式硅桥芯片
CN111834326A (zh) * 2019-04-17 2020-10-27 英特尔公司 用于具有高精度和高密度的基于emib的基板的新型无芯架构和处理策略

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558395B2 (en) * 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US9190380B2 (en) * 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US8866308B2 (en) * 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
US10056267B2 (en) * 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10643945B2 (en) * 2017-12-28 2020-05-05 Intel Corporation Pitch translation architecture for semiconductor package including embedded interconnect bridge
WO2019132963A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Quantum computing assemblies
US11373951B2 (en) * 2018-03-27 2022-06-28 Intel Corporation Via structures having tapered profiles for embedded interconnect bridge substrates
US11094637B2 (en) * 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971895A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入基板的封装结构
CN111357102A (zh) * 2017-11-29 2020-06-30 国际商业机器公司 用于多芯片模块的非嵌入式硅桥芯片
CN111834326A (zh) * 2019-04-17 2020-10-27 英特尔公司 用于具有高精度和高密度的基于emib的基板的新型无芯架构和处理策略

Also Published As

Publication number Publication date
CN113643986A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US10212818B2 (en) Methods and apparatus for a substrate core layer
US11164754B2 (en) Fan-out packages and methods of forming the same
US7498200B2 (en) Electronic-parts-packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film
KR101096614B1 (ko) 전자 부품 실장 구조 및 그 제조 방법
US7198986B2 (en) Electronic parts built-in substrate and method of manufacturing the same
KR101041011B1 (ko) 전자 부품 실장 구조 및 그 제조 방법
US9024422B2 (en) Package structure having embedded semiconductor component and fabrication method thereof
KR20080088403A (ko) 배선 기판의 제조 방법, 반도체 장치의 제조 방법 및 배선기판
KR102383912B1 (ko) 팬-아웃 패키지 및 그 형성 방법
KR101003437B1 (ko) 전자 부품 실장 구조 및 그 제조 방법
TWI768874B (zh) 封裝結構及其製作方法
CN113643986B (zh) 提高嵌入式硅桥与芯片间互联精度的结构的制作方法
CN107104091A (zh) 一种半埋入线路基板结构及其制造方法
US7964106B2 (en) Method for fabricating a packaging substrate
US7963031B2 (en) Package for semiconductor device and method of manufacturing the same
TWI789151B (zh) 電子封裝件及其製法
TWI834298B (zh) 電子封裝件及其製法
TW202414700A (zh) 電子封裝件及其製法
JP2020087981A (ja) ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法
KR20100118884A (ko) 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant