JP2006351591A - マイクロデバイスのパッケージング方法及びマイクロデバイス - Google Patents
マイクロデバイスのパッケージング方法及びマイクロデバイス Download PDFInfo
- Publication number
- JP2006351591A JP2006351591A JP2005172308A JP2005172308A JP2006351591A JP 2006351591 A JP2006351591 A JP 2006351591A JP 2005172308 A JP2005172308 A JP 2005172308A JP 2005172308 A JP2005172308 A JP 2005172308A JP 2006351591 A JP2006351591 A JP 2006351591A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- cap
- microdevice
- functional
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスの基板とキャップを異なるサイズにして容易にパッケージング可能であるマイクロデバイスのパッケージング方法およびそれによってパッケージ化されたマイクロデバイスを提供する。
【解決手段】機能面に可動部または振動子が形成された機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハ10wを形成し、一方、キャビティを構成するキャップが複数個集積されてなるキャップウェハ12wを、各キャップ領域を区分するようにハーフダイシングして溝12hを形成する。次に、機能面とキャップウェハ及び接着層13の表面とからキャビティCを構成するように、デバイスウェハとキャップウェハを接着層で貼り合わせ、ハーフダイシングの位置でキャップウェハを各キャップ12に分割し、さらにデバイスウェハを各デバイス基板10に分割する。
【選択図】図3
【解決手段】機能面に可動部または振動子が形成された機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハ10wを形成し、一方、キャビティを構成するキャップが複数個集積されてなるキャップウェハ12wを、各キャップ領域を区分するようにハーフダイシングして溝12hを形成する。次に、機能面とキャップウェハ及び接着層13の表面とからキャビティCを構成するように、デバイスウェハとキャップウェハを接着層で貼り合わせ、ハーフダイシングの位置でキャップウェハを各キャップ12に分割し、さらにデバイスウェハを各デバイス基板10に分割する。
【選択図】図3
Description
本発明は、マイクロデバイスのパッケージング方法及びマイクロデバイスに関し、特に、MEMS(Micro Electro Mechanical Systems)、SAW(Surface Acoustic Wave)素子、あるいはF−BAR(Thin Film Bulk Acoustic Wave Resonators)などの機能面に可動部または振動子を持つ機能素子を有するマイクロデバイスのパッケージング方法及びそのような方法でパッケージ化されたマイクロデバイスに関する。
近年、携帯電話やパーソナルコンピュータに代表されるモバイル機器においては、小型軽量化や多機能および高機能化が進んでおり、これらの機器を構成する部品や基板も同様に小型、薄型、軽量化や高密度実装化が進んでいる。また、半導体等のデバイスの実装に関しても、実装面積の小型化や伝達信号の高速化に伴い、モールドやセラミックパッケージによる実装から、いわゆるフリップチップ実装技術によりデバイスのベアチップを直接基板に実装し、封止する試みがとられている。
ところが、このフリップチップによるデバイスのダイレクト実装方法は、たとえば、MEMS(Micro Electro Mechanical Systems)、SAW(Surface Acoustic Wave)素子あるいはF−BAR(Thin Film Bulk Acoustic Wave Resonators)などの機能面に可動部または振動子を持つマイクロデバイスの場合、機能面を封止材等で覆うことができないため、セラミックや金属、あるいはガラスなどの基板を用いて気密封止するパッケージ構造がとられている。
従来、上記のSAW素子やMEMSは、キャビティ基板内に実装、パッケージングされているため、本来のデバイスのサイズより大きな実装エリアが必要であった。
また、デバイスの可動部分が浮いた状態で、個片化して取り扱うので、製造工程中にデバイスを破壊する問題も発生していた。
そこで、小型化とハンドリングを容易にする方法として、ウェハレベルのパッケージングが提案されている。
また、デバイスの可動部分が浮いた状態で、個片化して取り扱うので、製造工程中にデバイスを破壊する問題も発生していた。
そこで、小型化とハンドリングを容易にする方法として、ウェハレベルのパッケージングが提案されている。
ウェハレベルでのパッケージングができるSAW素子などのパッケージ構造として、特許文献1には、圧電基板上にIDTパターンでSAW素子を形成し、この際、IDTパターン上にキャビティが形成されるようにキャップに凹部を設け、さらにキャップにはSAW素子に電気信号を導入するための貫通穴を設けてなる構造及び製造方法が開示されている。
しかしながら、特許文献1に記載の方法では、ウェハレベルのパッケージングに際して、デバイス基板とキャップとなる部分を、その集合体であるウェハの状態で張り合わせてキャビティ構造を形成するが、個片化するときには、ダイシングにより基板となるウェハとキャップとなるウェハを同時に同じサイズに切断しており、異なるサイズに切断することが困難であった。これは、基板とキャップの張り合わせ部分の厚みが非常に薄いため、基板のウェハを切断せずにキャップを切断することが困難であるためである。
上記のデバイス基板とキャップが同じサイズとなっている構成では、気密性を保持するためにデバイスの周りを囲むようにシールしていることから、上記のようにデバイスからの電気的な配線をデバイス基板またはキャップを貫通するようにして引き出す必要があり、これに起因して新たな技術課題や製造工程の追加によるコストアップなどの問題が発生している。
特開2004−80221号公報
本発明の目的は、MEMS、SAW素子あるいはF−BARなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージング可能なマイクロデバイスのパッケージング方法とそのような方法でパッケージ化されたマイクロデバイスを提供することである。
上記の課題を解決するため、本発明のマイクロデバイスのパッケージング方法は、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面をキャビティで保護してパッケージ化するマイクロデバイスのパッケージング方法であって、機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成する工程と、キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成する工程と前記機能面と前記キャップウェハ及び接着層の表面とからキャビティを構成するように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせる工程と、前記ハーフダイシングの位置で前記キャップウェハを各キャップに分割する工程と、前記デバイスウェハを各デバイス基板に分割する工程とを有する。
上記の本発明のマイクロデバイスのパッケージング方法は、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの機能面をキャビティで保護してパッケージ化する方法であり、まず、機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成する。一方で、キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成する。次に、機能面とキャップウェハ及び接着層の表面とからキャビティを構成するように、デバイスウェハとキャップウェハを接着層で貼り合わせる。次に、ハーフダイシングの位置でキャップウェハを各キャップに分割し、さらにデバイスウェハを各デバイス基板に分割する。
また、上記の課題を解決するため、本発明のマイクロデバイスは、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面がキャビティで保護されてパッケージ化されたマイクロデバイスであって、機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成し、キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成し、前記機能面と前記キャップウェハ及び接着層の表面とからキャビティを構成するように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせ、前記ハーフダイシングの位置で前記キャップウェハを各キャップに分割し、前記デバイスウェハを各デバイス基板に分割することで形成される。
上記の本発明のマイクロデバイスは、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの機能面がキャビティで保護されてパッケージ化されたものであり、機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成し、キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成し、機能面とキャップウェハ及び接着層の表面とからキャビティを構成するように、デバイスウェハとキャップウェハを接着層で貼り合わせ、ハーフダイシングの位置でキャップウェハを各キャップに分割し、デバイスウェハを各デバイス基板に分割することで形成されたものである。
本発明のマイクロデバイスのパッケージング方法は、MEMS、SAW素子あるいはF−BARなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージング可能である。
また、本発明のマイクロデバイスは、MEMS、SAW素子あるいはF−BARなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージングされたマイクロデバイスである。
以下、本発明の実施形態に係るマイクロデバイス及びそのパッケージング方法について図面を参照して説明する。
第1実施形態
図1は本実施形態に係るパッケージ化されたマイクロデバイスの断面図である。
MEMS、SAW素子あるいはF−BARなどの可動部または振動子を持つ機能素子を備えたマイクロデバイスである。
図1は本実施形態に係るパッケージ化されたマイクロデバイスの断面図である。
MEMS、SAW素子あるいはF−BARなどの可動部または振動子を持つ機能素子を備えたマイクロデバイスである。
例えば、半導体からなるデバイス基板10の機能面11に、MEMS、SAW素子あるいはF−BARなどの可動部または振動子を持つ機能素子が形成されており、さらにこの機能面11に機能面11を保護するキャビティCを構成するようにガラスなどからなるキャップ12が樹脂などの接着層13で接着されて保護部材が設けられ、機能面11側には機能素子などに接続する電極14が形成されている構成である。
例えば、機能面の裏面側から実装基板などに実装され、電極14にボンディングワイヤ20が接続されて用いられる。
マイクロデバイスの機能面11と保護部材の内面から構成されるキャビティCは、例えば、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている。
例えば、機能面の裏面側から実装基板などに実装され、電極14にボンディングワイヤ20が接続されて用いられる。
マイクロデバイスの機能面11と保護部材の内面から構成されるキャビティCは、例えば、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている。
上記の本実施形態に係るマイクロデバイスは、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面がキャビティで保護されてパッケージ化されたマイクロデバイスであって、機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成し、キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成し、機能面とキャップウェハ及び接着層からなる保護部材とからキャビティを構成するように、デバイスウェハとキャップウェハを接着層で貼り合わせ、ハーフダイシングの位置でキャップウェハを各キャップに分割し、デバイスウェハを各デバイス基板に分割してパッケージ化されたマイクロデバイスである。
上記の本実施形態に係るマイクロデバイスは、好ましくは、パッケージ化されたマイクロデバイスのトータルの厚みが400μm以下である。
上記の本実施形態のパッケージ化されたマイクロデバイスは、MEMS、SAW素子あるいはF−BARなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージングされたマイクロデバイスである。
次に、本実施形態に係るマイクロデバイスのパッケージング方法について説明する。
図2(a)〜図4(b)は本実施形態に係るマイクロデバイスのパッケージング方法を説明する断面図である。
図2(a)〜図4(b)は本実施形態に係るマイクロデバイスのパッケージング方法を説明する断面図である。
まず、図2(a)に示すように、例えば、シリコン基板やガラス基板などのキャップが複数個集積されてなるキャップウェハ12wの表面に、接着層13fを全面に形成する。
接着層13fは、キャビティCのシール材となるものであり、例えばスピンコート法により10〜20μm程度の厚みでベンゾシクロブテンを塗布して形成する。
接着層13fは、キャビティCのシール材となるものであり、例えばスピンコート法により10〜20μm程度の厚みでベンゾシクロブテンを塗布して形成する。
次に、図2(b)に示すように、キャビティCを気密封止できるように、接着層13fをリング状のパターンにパターニングする。
例えば、全面に塗布された接着層13fに露光及び現像処理を施すことで、所定の場所に、例えば100μm幅のリング状パターンの接着層13とする。
例えば、全面に塗布された接着層13fに露光及び現像処理を施すことで、所定の場所に、例えば100μm幅のリング状パターンの接着層13とする。
次に、図2(c)に示すように、例えば、キャップウェハ12wに、各キャップ領域を区分するようにハーフダイシングして溝12hを形成する。溝12hの深さは、例えば、キャップのウェハ12wの板厚350μmに対して150〜250μm程度とする。キャップウェハをハーフダイシングした残りの厚みを100μm程度以上とすれば、キャップウェハはその形状を保持できる。
ここで、例えば、ハーフダイシングの位置を、デバイスウェハを各デバイス基板に分割する位置に対応する位置DSよりも、キャップと接着層とが構成するキャビティC’側に近くする。
ここで、例えば、ハーフダイシングの位置を、デバイスウェハを各デバイス基板に分割する位置に対応する位置DSよりも、キャップと接着層とが構成するキャビティC’側に近くする。
一方で、上記の図2(a)〜(c)の工程とは別工程として、図3(a)に示すように、例えば、シリコンウェハに、MEMS、SAW素子あるいはF−BARなどの機能面11に可動部または振動子を備えた機能素子を集積して形成し、機能面11に機能素子が形成されたデバイス基板が複数個集積されてなるデバイスウェハ10wを形成する。
上記のデバイスウェハの形成工程において、好ましくは、機能面11において、前記接着層と貼り合わされる領域の外側に、機能素子及び/又はデバイス基板に接続する電極14を形成する。
次に、図3(b)に示すように、例えば、デバイスウェハ10wの機能面11とキャップウェハ12w及び接着層13の表面とからキャビティCを構成するように、透過型のマスクアライナーにより位置合わせして、加熱加圧処理を施し、デバイスウェハ10wとキャップウェハ12wを接着層13で貼り合わせる。
ここで、上記の電極14は、接着層と貼り合わされる領域の外側に形成されていたので、キャビティCを構成した際に電極14はキャビティCの外部に位置することになる。
ここで、上記の電極14は、接着層と貼り合わされる領域の外側に形成されていたので、キャビティCを構成した際に電極14はキャビティCの外部に位置することになる。
上記のキャビティC内が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されるように、デバイスウェハ10wとキャップウェハ12wを接着層13で貼り合わせる工程を真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気下で行うことが好ましい。
次に、図4(a)に示すように、例えば、ハーフダイシングの溝12hの位置でキャップウェハ12wを各キャップ12に分割する。
分割する方法としては、本実施形態においては、矢印Gで示すように、キャップウェハ12wのデバイスウェハ10wとの貼り合わせ面と反対側の面から、溝12hに達するまで研磨して行う。これにより、キャップ12の板厚は溝12hの深さ以下になり、150〜250μm以下にまで薄くすることができる。
さらに、矢印G’で示すように、デバイスウェハ10wの裏面側からも研磨し、デバイスウェハ12wの板厚を薄くすることが好ましい。
例えば、デバイスウェハの残りの板厚が100〜150μmとなるまで研磨すると、パッケージのトータルの厚みで250μm〜400μm程度の厚みとすることができる。
分割する方法としては、本実施形態においては、矢印Gで示すように、キャップウェハ12wのデバイスウェハ10wとの貼り合わせ面と反対側の面から、溝12hに達するまで研磨して行う。これにより、キャップ12の板厚は溝12hの深さ以下になり、150〜250μm以下にまで薄くすることができる。
さらに、矢印G’で示すように、デバイスウェハ10wの裏面側からも研磨し、デバイスウェハ12wの板厚を薄くすることが好ましい。
例えば、デバイスウェハの残りの板厚が100〜150μmとなるまで研磨すると、パッケージのトータルの厚みで250μm〜400μm程度の厚みとすることができる。
次に、図4(b)に示すように、例えば、ダイシングにより、デバイスウェハ10wを各デバイス基板10に分割する。
上記のようにして、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの機能面をキャビティで保護して、マイクロデバイスをパッケージングすることができる。
上記の本実施形態に係るマイクロデバイスのパッケージング方法によれば、MEMS、SAW素子あるいはF−BARなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのウェハレベルでのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージング可能であり、機能素子及び/又はデバイス基板に接続する電極をキャビティの外部に配置することができる。
このように、デバイス基板より小さいキャップで気密封止され、個片化された部品は、デバイスからの電気的な配線は同一面上で引き回され、図1に示すように、シールされたキャビティ部分の外側で、外部との接続が可能である。
このような接続をすることにより、貫通穴を介した引き回し等の追加加工が不要であり、且つ、薄型化への弊害もない。
以上のようなパッケージ構造、製造方法により、気密封止が必要で、非常にセンシティブなデバイスを、製造工程の追加をすることもなく、且つ、高さ等のサイズのメリットも最大限に引き出すことが可能になる。
その結果、取り扱いによる工程不良をなくすことができるだけでなく、ウェハレベルのパッケージングを行うことによるメリットを最大限に活かして、製造コストの低減も実現できる。
このような接続をすることにより、貫通穴を介した引き回し等の追加加工が不要であり、且つ、薄型化への弊害もない。
以上のようなパッケージ構造、製造方法により、気密封止が必要で、非常にセンシティブなデバイスを、製造工程の追加をすることもなく、且つ、高さ等のサイズのメリットも最大限に引き出すことが可能になる。
その結果、取り扱いによる工程不良をなくすことができるだけでなく、ウェハレベルのパッケージングを行うことによるメリットを最大限に活かして、製造コストの低減も実現できる。
第2実施形態
図5は本実施形態に係るパッケージ化されたマイクロデバイスの断面図である。
図1に示す第1実施形態と同様であるが、例えば、キャップ12の側面に段差12sが形成されている。キャップ12及びデバイス基板10は薄型化されていてもよく、いなくてもよい。
上記の他は、実質的に第1実施形態のマイクロデバイスと同様である。
図5は本実施形態に係るパッケージ化されたマイクロデバイスの断面図である。
図1に示す第1実施形態と同様であるが、例えば、キャップ12の側面に段差12sが形成されている。キャップ12及びデバイス基板10は薄型化されていてもよく、いなくてもよい。
上記の他は、実質的に第1実施形態のマイクロデバイスと同様である。
次に、本実施形態に係るマイクロデバイスの製造方法について説明する。
図6(a)〜(c)は本実施形態に係るマイクロデバイスの製造方法を説明する断面図である。
図6(a)〜(c)は本実施形態に係るマイクロデバイスの製造方法を説明する断面図である。
まず、第1実施形態と同様にして、例えば、キャップウェハ12wの表面に、接着層13をパターン形成し、各キャップ領域を区分するようにハーフダイシングして溝12hを形成する。
一方、MEMS、SAW素子あるいはF−BARなどの機能面11に可動部または振動子を備えた機能素子を集積して形成し、デバイス基板が複数個集積されてなるデバイスウェハ10wを形成し、機能面11において、接着層と貼り合わされる領域の外側に、機能素子及び/又はデバイス基板に接続する電極14を形成する。
次に、例えば、デバイスウェハ10wの機能面11とキャップウェハ12w及び接着層13の表面とからキャビティCを構成するように、デバイスウェハ10wとキャップウェハ12wを接着層13で貼り合わせる。
上記により、図6(a)に示す状態となる。
一方、MEMS、SAW素子あるいはF−BARなどの機能面11に可動部または振動子を備えた機能素子を集積して形成し、デバイス基板が複数個集積されてなるデバイスウェハ10wを形成し、機能面11において、接着層と貼り合わされる領域の外側に、機能素子及び/又はデバイス基板に接続する電極14を形成する。
次に、例えば、デバイスウェハ10wの機能面11とキャップウェハ12w及び接着層13の表面とからキャビティCを構成するように、デバイスウェハ10wとキャップウェハ12wを接着層13で貼り合わせる。
上記により、図6(a)に示す状態となる。
次に、図6(a)において、キャップウェハ12wのデバイスウェハ10wとの貼り合わせ面と反対側の面から、図中破線で示すように、ハーフダイシングの溝12hの位置において、溝12hに達するまでダイシングする。
これにより、図6(b)に示すように、ハーフダイシングの溝12hの位置でキャップウェハ12wを各キャップ12に分割することになるが、キャップ12の側面にはダイシングの幅の差に起因して段差12sが残される。
これにより、図6(b)に示すように、ハーフダイシングの溝12hの位置でキャップウェハ12wを各キャップ12に分割することになるが、キャップ12の側面にはダイシングの幅の差に起因して段差12sが残される。
次に、図6(c)に示すように、例えば、ダイシングにより、デバイスウェハ10wを各デバイス基板10に分割する。
上記のようにして、機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの機能面をキャビティで保護して、マイクロデバイスをパッケージングすることができる。
上記の本実施形態に係るマイクロデバイスのパッケージング方法によれば、MEMS、SAW素子あるいはF−BARなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスのウェハレベルでのパッケージングに際して、基板とキャップを異なるサイズにして容易にパッケージング可能であり、機能素子及び/又はデバイス基板に接続する電極キャビティの外部に配置することができる。
第3実施形態
上記の実施形態では、図面上、機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスとしてMEMSについて示しているが、これに限らず、例えば図7に示す構造のF−BARや、SAW素子などを備えたマイクロデバイスを内蔵するようにしてもよい。
図7は、F−BARの一例の構成を示す模式断面図である。
例えば、デバイス基板40に、所定の共振領域を構成する空隙41を介して、下部電極42、圧電膜43および上部電極44の積層体からなる弾性共振膜が形成されている。
下部電極42および上部電極44は、例えばAl、Pt、Au、Cu、W、Mo、Tiなどの導電性材料からなり、例えば0.1〜0.5μmの膜厚で形成されている。
また、圧電膜43は窒化アルミニウムや酸化亜鉛などの圧電材料からなり、c軸に高配向した緻密な膜となっており、優れた圧電特性と弾性特性を備えた圧電膜であり、例えば1.5μm以下の膜厚で形成されている。
空隙41は、下部電極42の端部に屈曲して形成された足部により支えられており、空隙41の高さは例えば数μm程度である。
下部電極42、上部電極44および圧電膜43の膜厚や空隙41の高さなどは、共振周波数に合わせて適宜調整することができる。
上記の実施形態では、図面上、機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスとしてMEMSについて示しているが、これに限らず、例えば図7に示す構造のF−BARや、SAW素子などを備えたマイクロデバイスを内蔵するようにしてもよい。
図7は、F−BARの一例の構成を示す模式断面図である。
例えば、デバイス基板40に、所定の共振領域を構成する空隙41を介して、下部電極42、圧電膜43および上部電極44の積層体からなる弾性共振膜が形成されている。
下部電極42および上部電極44は、例えばAl、Pt、Au、Cu、W、Mo、Tiなどの導電性材料からなり、例えば0.1〜0.5μmの膜厚で形成されている。
また、圧電膜43は窒化アルミニウムや酸化亜鉛などの圧電材料からなり、c軸に高配向した緻密な膜となっており、優れた圧電特性と弾性特性を備えた圧電膜であり、例えば1.5μm以下の膜厚で形成されている。
空隙41は、下部電極42の端部に屈曲して形成された足部により支えられており、空隙41の高さは例えば数μm程度である。
下部電極42、上部電極44および圧電膜43の膜厚や空隙41の高さなどは、共振周波数に合わせて適宜調整することができる。
本発明によれば、ウェハ同士を張り合わせたパッケージングにおいて、デバイス基板より小さいサイズのキャップで気密封止をすることができ、単純な構造のパッケージ実装が可能になる。
また、薄型化したパッケージの作製が可能になる。
さらに、ウェハレベルでパッケージングすることにより、ベアチップのハンドリングが容易になる。
また、総じて、製品の高機能化、コストダウンを実現できる。
また、薄型化したパッケージの作製が可能になる。
さらに、ウェハレベルでパッケージングすることにより、ベアチップのハンドリングが容易になる。
また、総じて、製品の高機能化、コストダウンを実現できる。
本発明は上記の実施形態に限定されない。
例えば、MEMSの他、SAW素子やF−BARなどの機能素子を有するマイクロデバイスを内蔵した半導体装置とすることも可能である。
第1実施形態では、キャップ及びデバイス基板のどちらも研磨して薄型化していない場合を示しているが、いうまでもなく研磨などで薄型化可能である。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
例えば、MEMSの他、SAW素子やF−BARなどの機能素子を有するマイクロデバイスを内蔵した半導体装置とすることも可能である。
第1実施形態では、キャップ及びデバイス基板のどちらも研磨して薄型化していない場合を示しているが、いうまでもなく研磨などで薄型化可能である。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
本発明のマイクロデバイスのパッケージング方法は、MEMS、SAW素子あるいはF−BARなどの機能面に可動部または振動子を持つ機能素子を有するマイクロデバイスをパッケージングする方法に適用できる。
本発明のパッケージ化されたマイクロデバイスは、MEMS、SAW素子あるいはF−BARなどの機能面に可動部または振動子を持つ機能素子を有してパッケージ化されたマイクロデバイスに適用できる。
本発明のパッケージ化されたマイクロデバイスは、MEMS、SAW素子あるいはF−BARなどの機能面に可動部または振動子を持つ機能素子を有してパッケージ化されたマイクロデバイスに適用できる。
10…デバイス基板、10w…デバイスウェハ、11…機能面、12…キャップ、12w…キャップウェハ、12h…溝、12s…段差、13,13f…接着層、14…電極、20…ボンディングワイヤ、40…デバイス基板、41…空隙、42…下部電極、43…圧電膜、44…上部電極、C、C’…キャビティ
Claims (8)
- 機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面をキャビティで保護してパッケージ化するマイクロデバイスのパッケージング方法であって、
機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成する工程と、
キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成する工程と
前記機能面と前記キャップウェハ及び接着層の表面とからキャビティを構成するように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせる工程と、
前記ハーフダイシングの位置で前記キャップウェハを各キャップに分割する工程と、
前記デバイスウェハを各デバイス基板に分割する工程と
を有するマイクロデバイスのパッケージング方法。 - 前記キャップウェハを各キャップに分割する工程が、前記キャップウェハの前記デバイスウェハとの貼り合わせ面と反対側の面を、前記溝に達するまで研磨する工程を含む
請求項1に記載のマイクロデバイスのパッケージング方法。 - 前記キャップウェハを各キャップに分割する工程が、前記キャップウェハの前記デバイスウェハとの貼り合わせ面と反対側の面から、前記ハーフダイシングの位置において、前記溝に達するまでダイシングする工程を含む
請求項1に記載のマイクロデバイスのパッケージング方法。 - 前記キャビティ内が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されるように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせる工程を真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気下で行う
請求項1に記載のマイクロデバイスのパッケージング方法。 - 前記ハーフダイシングの位置を、前記デバイスウェハを各デバイス基板に分割する位置に対応する位置よりも前記キャビティ側に近くする
請求項1に記載のマイクロデバイスのパッケージング方法。 - 前記デバイスウェハを形成する工程が、前記機能面において、前記接着層と貼り合わされる領域の外側に、前記機能素子及び/又は前記デバイス基板に接続する電極を形成する工程を含む
請求項1に記載のマイクロデバイスのパッケージング方法。 - 機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面がキャビティで保護されてパッケージ化されたマイクロデバイスであって、
機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成し、
キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成し、
前記機能面と前記キャップウェハ及び接着層の表面とからキャビティを構成するように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせ、
前記ハーフダイシングの位置で前記キャップウェハを各キャップに分割し、
前記デバイスウェハを各デバイス基板に分割する
ことで形成されるパッケージ化されたマイクロデバイス。 - 前記パッケージ化されたマイクロデバイスのトータルの厚みが300μm以下である
請求項7に記載のパッケージ化されたマイクロデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005172308A JP2006351591A (ja) | 2005-06-13 | 2005-06-13 | マイクロデバイスのパッケージング方法及びマイクロデバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005172308A JP2006351591A (ja) | 2005-06-13 | 2005-06-13 | マイクロデバイスのパッケージング方法及びマイクロデバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006351591A true JP2006351591A (ja) | 2006-12-28 |
Family
ID=37647170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005172308A Pending JP2006351591A (ja) | 2005-06-13 | 2005-06-13 | マイクロデバイスのパッケージング方法及びマイクロデバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006351591A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010035059A (ja) * | 2008-07-30 | 2010-02-12 | Tdk Corp | 電子デバイス |
WO2010079803A1 (ja) * | 2009-01-07 | 2010-07-15 | 株式会社大真空 | 圧電振動デバイスの製造方法 |
JP2011528851A (ja) * | 2008-07-18 | 2011-11-24 | レイセオン カンパニー | ウェハーレベルにおいて半導体をパッケージングするための方法 |
JP2012186761A (ja) * | 2011-03-08 | 2012-09-27 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
US8497557B2 (en) | 2009-04-06 | 2013-07-30 | Denso Corporation | Semiconductor device |
CN103426777A (zh) * | 2012-05-18 | 2013-12-04 | 精工爱普生株式会社 | 电子部件的制造方法和电子设备 |
US8785231B2 (en) | 2008-12-23 | 2014-07-22 | Denso Corporation | Method of making semiconductor device |
CN107749748A (zh) * | 2017-09-01 | 2018-03-02 | 江苏长电科技股份有限公司 | 一种声表面波滤波芯片封装结构 |
JP2018074430A (ja) * | 2016-10-31 | 2018-05-10 | 太陽誘電株式会社 | 弾性波デバイスの製造方法及びウエハの製造方法 |
CN108117042A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
WO2021012380A1 (zh) * | 2019-07-19 | 2021-01-28 | 中芯集成电路(宁波)有限公司上海分公司 | 体声波谐振器的封装方法及封装结构 |
WO2024088040A1 (zh) * | 2022-10-29 | 2024-05-02 | 华为技术有限公司 | 一种晶圆级封装结构及其制作方法、电子设备 |
US12028043B2 (en) | 2019-07-19 | 2024-07-02 | Ningbo Semiconductor International Corporation | Packaging method and packaging structure of FBAR |
-
2005
- 2005-06-13 JP JP2005172308A patent/JP2006351591A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011528851A (ja) * | 2008-07-18 | 2011-11-24 | レイセオン カンパニー | ウェハーレベルにおいて半導体をパッケージングするための方法 |
JP2010035059A (ja) * | 2008-07-30 | 2010-02-12 | Tdk Corp | 電子デバイス |
US8785231B2 (en) | 2008-12-23 | 2014-07-22 | Denso Corporation | Method of making semiconductor device |
WO2010079803A1 (ja) * | 2009-01-07 | 2010-07-15 | 株式会社大真空 | 圧電振動デバイスの製造方法 |
JPWO2010079803A1 (ja) * | 2009-01-07 | 2012-06-28 | 株式会社大真空 | 圧電振動デバイスの製造方法 |
US8991022B2 (en) | 2009-01-07 | 2015-03-31 | Daishinku Corporation | Method for manufacturing piezoelectric resonator device |
US8497557B2 (en) | 2009-04-06 | 2013-07-30 | Denso Corporation | Semiconductor device |
JP2012186761A (ja) * | 2011-03-08 | 2012-09-27 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
US9426897B2 (en) | 2011-03-08 | 2016-08-23 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing electronic component |
CN103426777A (zh) * | 2012-05-18 | 2013-12-04 | 精工爱普生株式会社 | 电子部件的制造方法和电子设备 |
JP2018074430A (ja) * | 2016-10-31 | 2018-05-10 | 太陽誘電株式会社 | 弾性波デバイスの製造方法及びウエハの製造方法 |
CN108117042A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及制备方法、电子装置 |
CN107749748A (zh) * | 2017-09-01 | 2018-03-02 | 江苏长电科技股份有限公司 | 一种声表面波滤波芯片封装结构 |
WO2021012380A1 (zh) * | 2019-07-19 | 2021-01-28 | 中芯集成电路(宁波)有限公司上海分公司 | 体声波谐振器的封装方法及封装结构 |
US12028043B2 (en) | 2019-07-19 | 2024-07-02 | Ningbo Semiconductor International Corporation | Packaging method and packaging structure of FBAR |
WO2024088040A1 (zh) * | 2022-10-29 | 2024-05-02 | 华为技术有限公司 | 一种晶圆级封装结构及其制作方法、电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006351591A (ja) | マイクロデバイスのパッケージング方法及びマイクロデバイス | |
US20050104204A1 (en) | Wafer-level package and its manufacturing method | |
EP2121511B1 (en) | Method of packaging an electronic or micromechanical component | |
JP4588753B2 (ja) | 電子素子パッケージの製造方法および電子素子パッケージ | |
US8017435B2 (en) | Method for packaging electronic devices and integrated circuits | |
US20070004079A1 (en) | Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips | |
US9643837B1 (en) | Sensor device and method for making thereof | |
KR101048085B1 (ko) | 기능성 소자 패키지 및 그 제조 방법 | |
WO2006106831A1 (ja) | 弾性表面波デバイスおよびその製造方法 | |
JPH1167820A (ja) | 半導体装置及びその製造方法 | |
US20160096727A1 (en) | Integrated circuit package method | |
JP2006247833A (ja) | Mems素子パッケージ及びその製造方法 | |
JP2008091845A (ja) | 半導体センサー装置およびその製造方法 | |
US10651817B2 (en) | Bulk acoustic wave resonator on a stress isolated platform | |
US11516596B2 (en) | MEMS device and manufacturing method thereof | |
WO2007069456A1 (ja) | 半導体装置の製造方法 | |
KR100661350B1 (ko) | Mems 소자 패키지 및 그 제조방법 | |
JP2006351590A (ja) | マイクロデバイス内蔵基板およびその製造方法 | |
JP2010019693A (ja) | 加速度センサー装置 | |
US20160229687A1 (en) | Chip package and fabrication method thereof | |
JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
TWI525763B (zh) | 晶片封裝體及其形成方法 | |
JP4825111B2 (ja) | 圧電薄膜デバイスの製造方法 | |
KR100843419B1 (ko) | 반도체 칩 패키지 및 제조방법 | |
JP4555068B2 (ja) | 水晶振動子パッケージの製造方法 |