DE102015110019B4 - Verfahren zur Fertigung einer Halbleiterstruktur - Google Patents

Verfahren zur Fertigung einer Halbleiterstruktur Download PDF

Info

Publication number
DE102015110019B4
DE102015110019B4 DE102015110019.3A DE102015110019A DE102015110019B4 DE 102015110019 B4 DE102015110019 B4 DE 102015110019B4 DE 102015110019 A DE102015110019 A DE 102015110019A DE 102015110019 B4 DE102015110019 B4 DE 102015110019B4
Authority
DE
Germany
Prior art keywords
substrate
adhesive
becomes
over
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015110019.3A
Other languages
English (en)
Other versions
DE102015110019A1 (de
Inventor
Alexander Kalnitsky
Yi-Yang Lei
Hsi-Ching Wang
Cheng-Yu Kuo
Tsung Lung Huang
Ching-Hua Hsieh
Chung-Shi Liu
Chen-Hu Yu
Chin-Yu Ku
De-Dui Liao
Kuo-Chio Liu
Kai-Di Wu
Kuo-Pin Chang
Sheng-Pin Yang
Isaac Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015110019A1 publication Critical patent/DE102015110019A1/de
Application granted granted Critical
Publication of DE102015110019B4 publication Critical patent/DE102015110019B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Verfahren zur Fertigung einer Halbleiterstruktur, das Folgendes umfasst:
Empfangen eines ersten Substrats (201), das eine erste Fläche (201a), eine zweite Fläche (201b) gegenüber der ersten Fläche, und mehrere leitfähige Bondhügel (202) umfasst, die über der ersten Fläche (201a) angeordnet sind;
Empfangen eines zweiten Substrats (301);
Anordnen eines Klebstoffs (401) über dem ersten Substrat (201) oder dem zweiten Substrat (301);
Strukturieren des Klebstoffs (401) durch Entfernen von Abschnitten des Klebstoffs (401), so dass ein Teil der Oberseiten (202a) der leitfähigen Bondhügel (202) aus dem Klebstoff (401) freiliegen;
Erwärmen des Klebstoffs (401) in einer ersten Umgebung;
Verbonden des ersten Substrats (201) mit dem zweiten Substrat (301) durch Anlegen einer Kraft von weniger als etwa 10.000 N an das erste Substrat (201) oder das zweite Substrat (301) und Erwärmen des Klebstoffs (401) in einer zweiten Umgebung; und
Ausdünnen einer Dicke des ersten Substrats (201) von der zweiten Fläche (201b) aus.

Description

  • HINTERGRUND
  • Elektronische Einrichtungen, die halbleitende Bauelemente umfassen, sind für viele moderne Anwendungen unverzichtbar. Halbleitende Bauelemente haben sich rasant entwickelt. Technische Fortschritte bei den Materialien und dem Design haben Generationen halbleitender Bauelemente hervorgebracht, wo jede Generation kleinere und komplexere Schaltkreise aufweist als die vorherige Generation. Im Zuge der technischen Weiterentwicklung und Innovation hat die Funktionsdichte (d. h. die Anzahl der miteinander verbundenen Bauelemente pro Chipfläche) allgemein zugenommen, während die Geometriegröße (d. h. die kleinste Komponente, die mittels eines Herstellungsprozesses gebildet werden kann) kleiner geworden ist. Solche Fortschritte haben die Komplexität der Verarbeitung und Fertigung von halbleitenden Bauelementen vergrößert.
  • Der wichtigste Trend in der Elektronikindustrie ist es, Halbleiterbauelemente zu verkleinern und mit immer mehr Funktionen auszustatten. Das Halbleiterbauelement umfasst eine elektrische Interconnect-Struktur zum elektrischen Verbinden einer Anzahl metallischer Strukturen zwischen benachbarten Schichten des Halbleiterbauelements, um die Endgröße des Halbleiterbauelements sowie der elektronischen Einrichtung zu minimieren. Auf dem Gebiet der Mikroelektronik sowie der dreidimensionalen Integration auf Waferebene wird eine Technologie des Waferbondens verwendet, um das dichte und multifunktionale Halbleiterbauelement zu unterstützen. Das Halbleiterbauelement umfasst zwei oder mehr Wafer, die gemäß verschiedener Prinzipien miteinander verbondet werden, wie zum Beispiel durch Direktbondung oder Zwischenschichtbondung.
  • In Zuge der technischen Weiterentwicklung wird das Design der Bauelemente angesichts der insgesamt kleinen Abmessungen sowie der Steigerung der Funktionalität und der zunehmenden Anzahl der Schaltungen immer komplizierter. Die Bauelemente beinhalten viele komplizierte Schritte und eine zunehmende Komplexität der Fertigung. Zahlreiche Fertigungsoperationen werden innerhalb eines solchen kleinen Hochleistungs-Halbleiterbauelements implementiert. Eine Zunahme der Komplexität der Fertigung des Halbleiterbauelements kann Schwachpunkte verursachen, wie zum Beispiel eine schlechte Koplanarität der gebondeten Wafer, eine schlechte Zuverlässigkeit der elektrischen Interconnect-Verbindungen, die Entstehung von Rissen innerhalb von Komponenten und hohe Verluste an Produktionsausbeute. Es besteht also ein fortgesetzter Bedarf an modifizierten Verfahren zur Fertigung des Halbleiterbauelements, um die Leistung von Bauelementen zu verbessern sowie die Fertigungskosten zu senken und die Verarbeitungszeiten zu verkürzen.
  • Die US 2009/0218560 A1 beschreibt ein Verfahren zur Herstellung einer Halbleiterstruktur, wobei zwei Halbleitersubstrate über eine Klebstoffschicht verbunden werden. Die Klebstoffschicht umfasst einen mittleren Bereich aus einer Füllschicht mit geringer Haftkraft und seitliche Klebstoffbereiche.
    Die US 2004/0029316 A1 beschreibt die Herstellung einer Haftverbindung zwischen einem Halbleiterwafer und einer Trägerplatte. Zur Verbindung wird eine Wachsschicht verwendet, die auf eine Temperatur von nicht mehr als 110°C erwärmt werden darf.
    Weiterer Stand der Technik ist beschrieben in der US 2003/166 313 A1 , US 2007/141 330 A1 , und US 2011/111 560 A1 .
  • Die Erfindung ist den Ansprüchen definiert.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen wird. Es wird betont, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung besser verständlich zu machen.
    • 1 ist ein Flussdiagramm eines Verfahrens zur Fertigung einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1A ist eine schematische Ansicht eines ersten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1B ist eine schematische Ansicht eines Klebstoffs, der über einem ersten Substrat angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1C ist eine schematische Ansicht eines strukturierten Klebstoffs gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1D ist eine schematische Ansicht eines ersten Substrats und eines zweiten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1E ist eine schematische Ansicht eines ersten Substrats, das mit einem zweiten Substrat verbondet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1F ist eine schematische Ansicht eines ausgedünnten ersten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1G ist eine schematische Ansicht eines Chips, der von einem ersten Substrat vereinzelt wurde, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1H ist eine schematische Ansicht eines Chips, der von einem ersten Substrat abgetrennt wurde, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2 ist ein Flussdiagramm eines Verfahrens zur Fertigung einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2A ist eine schematische Ansicht eines ersten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2B ist eine schematische Ansicht eines ersten Substrats und eines zweiten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2C ist eine schematische Ansicht eines Klebstoffs, der über einem zweiten Substrat angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2D ist eine schematische Ansicht eines strukturierten Klebstoffs gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2E ist eine schematische Ansicht eines ersten Substrats, das mit einem zweiten Substrat verbondet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2F ist eine schematische Ansicht eines ausgedünnten ersten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2G ist eine schematische Ansicht eines Chips, der von einem ersten Substrat vereinzelt wurde, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2H ist eine schematische Ansicht eines Chips, der von einem ersten Substrat abgetrennt wurde, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 3 ist ein Flussdiagramm eines Verfahrens zur Fertigung einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 3A ist eine schematische Ansicht eines ersten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 3B ist eine schematische Ansicht eines ersten Substrats und eines zweiten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 3C ist eine schematische Ansicht eines Klebstoffs, der über einem ersten Substrat angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 3D ist eine schematische Ansicht eines Klebstoffs, der über einem zweiten Substrat angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 3E ist eine schematische Ansicht eines ersten Substrats, das mit einem zweiten Substrat verbondet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 3F ist eine schematische Ansicht eines ausgedünnten ersten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 3G ist eine schematische Ansicht eines Chips, der von einem ersten Substrat vereinzelt wurde, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4 ist ein Flussdiagramm eines Verfahrens zur Fertigung einer Halbleiterstruktur gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4A ist eine schematische Ansicht eines ersten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4B ist eine schematische Ansicht eines ersten Substrats mit Opfermaterial gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4C ist eine schematische Ansicht eines ersten Substrats und eines zweiten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4D ist eine schematische Ansicht eines Klebstoffs, der über einem ersten Substrat angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4E ist eine schematische Ansicht eines Klebstoffs, der über einem zweiten Substrat angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4F ist eine schematische Ansicht eines strukturierten Klebstoffs, der über einem ersten Substrat angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4G ist eine schematische Ansicht eines strukturierten Klebstoffs, der über einem zweiten Substrat angeordnet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4H ist eine schematische Draufsicht auf einen strukturierten Klebstoff gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 41 ist eine schematische Ansicht eines ersten Substrats, das mit einem zweiten Substrat verbondet ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4J ist eine schematische Ansicht eines ausgedünnten ersten Substrats gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4K ist eine schematische Ansicht einer Umverteilungsschicht und einer leitfähigen Kontaktinsel gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4L ist eine schematische Ansicht eines Chips, der von einem ersten Substrat durch eine Durchkontaktierung vereinzelt wurde, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4M ist eine schematische Ansicht eines Chips, der von einem ersten Substrat durch eine Skribierlinienregion vereinzelt wurde, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4N ist eine schematische Ansicht eines Chips, der von einem ersten Substrat abgetrennt wurde, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 40 ist eine schematische Ansicht eines Chips, der von einem ersten Substrat durch ein Entfernen eines Opfermaterials vereinzelt wurde, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4P ist eine schematische Ansicht eines Chips, der von einem ersten Substrat abgetrennt wurde, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG DER OFFENBARUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des hier besprochenen Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele, und sie sollen nicht einschränkend sein. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt ausgebildet werden, und können auch Ausführungsformen umfassen, bei denen weitere Merkmale zwischen den ersten und zweiten Merkmalen ausgebildet sein können, so dass die ersten und zweiten Merkmale möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugszahlen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und sieht nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen des Bauelements im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Ein Halbleiterbauelement beinhaltet in der Regel ein Substrat, und das Substrat wird so hergestellt, dass sich verschiedene Schaltungen darauf befinden. Während der Fertigung des Substrats wird das Substrat durch einen Trägerwafer gehandhabt. Das Substrat wird zeitweilig mit dem Trägerwafer verbondet, um eine Handhabung des Substrats zu erleichtern. Nach dem Verbonden des Substrats mit dem Trägerwafer wird das Substrat durch verschiedene Operationen verarbeitet, wie zum Beispiel Ausdünnen, Lithografie, Abscheiden, Ätzen usw. Nach Vollendung der notwendigen Prozesse wird das Substrat von dem Trägerwafer getrennt und transportiert, um mit anderen Bauelementen oder Schaltungen integriert zu werden.
  • Da Halbleiterbauelemente immer kleiner werden, erfordert das Substrat das Verringern seiner Dicke während der Fertigung. Während der Ausdünnungsoperationen wird ein Teil des Substrats durch beliebige geeignete Operationen, wie zum Beispiel Schleifen, entfernt. Eine Schleifkraft wirkt in der Regel als ein Drehmoment oder eine Scherkraft, die über eine Fläche des Substrats angelegt wird, um einen Teil des Substrats zu entfernen und so die Dicke des Substrats zu verringern. Jedoch wird das Substrat zeitweilig mit dem Trägerwafer verbondet. Das Substrat lässt sich nach der Fertigung ohne Weiteres von dem Trägerwafer ablösen. Darum ist es möglich, dass eine Bondung zwischen dem Substrat und dem Trägerwafer nicht in der Lage ist, der auf das Substrat wirkenden Schleifkraft zu widerstehen. Infolge dessen wird das Substrat während der Ausdünnungsoperationen leicht von dem Trägerwafer delaminiert. Das Substrat würde beeinträchtigt werden und würde zum Ausfall des Halbleiterbauelements führen.
  • In der vorliegenden Offenbarung wird ein Verfahren zur Fertigung einer Halbleiterstruktur offenbart. Ein erstes Substrat (wie zum Beispiel ein Bauelementsubstrat) und ein zweites Substrat (wie zum Beispiel ein Trägersubstrat) werden bereitgestellt. Das erste Substrat oder das zweite Substrat wird mit Klebstoffen versehen. In einigen Ausführungsformen wird das erste Substrat mit einem Klebstoff versehen, der ein Polymermaterial, ein Leimmaterial oder einen Klebkraftverstärker umfasst. Der Klebstoff wird dann erwärmt und vor-ausgehärtet, um den Klebstoff teilweise zu härten. Nach dem Vor-Aushärten wird das erste Substrat durch den Klebstoff dauerhaft oder zeitweilig mit dem zweiten Substrat verbondet, worauf ein Ausdünnen des ersten Substrats oder des zweiten Substrats folgt. Der Klebstoff kann die Bondung zwischen dem ersten Substrat und dem zweiten Substrat verstärken und eine Delaminierung des ersten Substrats von dem zweiten Substrat während der Ausdünnungsoperationen verhindern, während das erste Substrat nach den Ausdünnungs- oder sonstigen notwendigen Operationen von dem zweiten Substrat getrennt werden kann. Die Bondungsqualität wird verbessert. Des Weiteren werden eine geringere Anpresskraft und weniger Zeit für das Verbonden des ersten Substrats mit dem zweiten Substrat benötigt. Dadurch ist das Bonden effizienter, und die Verarbeitungskosten werden gesenkt.
  • 1 ist eine Ausführungsform eines Verfahrens 100 zur Fertigung einer Halbleiterstruktur. Das Verfahren 100 umfasst eine Anzahl von Operationen (101, 102, 103, 104. 105, 106, 107 und 108). Das Verfahren 100 umfasst eine Anzahl von Operationen, und die Beschreibung und Veranschaulichung sind nicht als eine Einschränkung hinsichtlich der Reihenfolge der Operationen gedacht. In einigen Ausführungsformen wird eine Halbleiterstruktur durch ein Verfahren 100 ausgebildet.
  • In Operation 101 wird ein erstes Substrat 201 empfangen oder bereitgestellt, wie in 1A veranschaulicht. In einigen Ausführungsformen umfasst das erste Substrat 201 halbleitende Materialien, wie zum Beispiel Silizium, Germanium, Gallium, Arsen oder Kombinationen davon. In einigen Ausführungsformen umfasst das erste Substrat 201 eine erste Fläche 201a und eine zweite Fläche 201b gegenüber der ersten Fläche 201a. In einigen Ausführungsformen ist das erste Substrat 201 ein Bauelementsubstrat oder ein Bauelementwafer, auf dem sich verschiedene aktive Bauelemente oder Schaltungen befinden. In einigen Ausführungsformen hat das erste Substrat 201 eine kreisförmige, vierseitige oder beliebige sonstige geeignete Form. In einigen Ausführungsformen hat das erste Substrat 201 einen Durchmesser von etwa 10 cm, 20 cm, 30 cm (4 Inch, 8 Inch, 12 Inch) oder eine beliebige sonstige geeignete Größe.
  • In einigen Ausführungsformen sind verschiedene aktive Bauelemente oder Schaltungen über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen sind verschiedene aktive Bauelemente, wie zum Beispiel n-Typ-Metalloxidhalbleiter (NMOS)- oder p-Typ-Metalloxidhalbleiter (PMOS)-Bauelemente, Transistoren, Kondensatoren, Widerstände, Dioden, Fotodioden oder dergleichen, unter, auf oder über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen sind einige Schaltkreise zum elektrischen Verbinden der aktiven Bauelemente und anderer elektrischer Komponenten über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen können die auf dem ersten Substrat 201 ausgebildeten elektrischen Schaltkreise von jedem beliebigen Schaltungstyp sein, der für eine bestimmte Anwendung geeignet ist. Die elektrischen Schaltkreise können miteinander verbunden sein, um eine oder mehrere Funktionen auszuführen.
  • In einigen Ausführungsformen ist eine intermetallische Dielektrikum (IMD)-Schicht 208 über dem ersten Substrat 201 angeordnet. In einigen Ausführungsformen umfasst die IMD-Schicht 208 verschiedene metallische Strukturen 205, die in dielektrischen Materialien ausgebildet und von diesen umgeben sind. In einigen Ausführungsformen sind die metallischen Strukturen 205 durch die dielektrischen Materialien elektrisch voneinander isoliert. In einigen Ausführungsformen sind die metallischen Strukturen 205 Bondinseln, die dafür konfiguriert sind, andere Strukturen aufzunehmen. In einigen Ausführungsformen umfasst die metallische Struktur 205 leitfähige Materialien, wie zum Beispiel Kupfer, Aluminium usw.
  • In einigen Ausführungsformen sind verschiedene leitfähige Bondhügel 202 über der metallischen Struktur 205 angeordnet. In einigen Ausführungsformen liegen die Oberseiten 202a der leitfähigen Bondhügel 202 aus der IMD-Schicht 208 frei. In einigen Ausführungsformen sind die leitfähigen Bondhügel 202 dafür konfiguriert, mit anderen Schaltkreisen oder anderen leitfähigen Strukturen elektrisch verbunden zu werden. In einigen Ausführungsformen sind die leitfähigen Bondhügel 202 mit metallischen Strukturen 205 gekoppelt, so dass die leitfähigen Bondhügel 202 dafür konfiguriert sind, mit externen Schaltungen gebondet zu werden und die metallischen Strukturen 205 elektrisch mit externen Schaltungen zu verbinden. In einigen Ausführungsformen ist die metallische Struktur 205 eine Bondinsel zum Aufnehmen des leitfähigen Höckers 202.
  • In einigen Ausführungsformen hat jeder leitfähige Höcker 202 eine Höhe von weniger als etwa 1 µm. In einigen Ausführungsformen beträgt die Höhe des leitfähigen Höckers 202 etwa 0,5 µm bis etwa 5 µm. In einigen Ausführungsformen hat jeder leitfähige Höcker 202 eine Breite einer Querschnittsfläche von etwa 2 µm. In einigen Ausführungsformen beträgt die Breite des leitfähigen Höckers 202 etwa 1 µm bis etwa 5 µm. In einigen Ausführungsformen werden die leitfähigen Bondhügel 202 durch beliebige geeignete Operationen ausgebildet, wie zum Beispiel stromloses Plattieren, Elektroplattierung usw. In einigen Ausführungsformen umfasst der leitfähige Höcker 202 leitfähige Materialien, wie zum Beispiel Kupfer, Gold, Nickel, Lot usw. In einigen Ausführungsformen kann der leitfähige Höcker 202 beliebige geeignete Formen haben, wie zum Beispiel halbkugelförmig, konisch, zylindrisch usw.
  • In Operation 102 wird ein Klebstoff 401 über dem ersten Substrat 201 angeordnet, wie in 1B gezeigt. In einigen Ausführungsformen wird der Klebstoff 401 über der IMD-Schicht 208 und den leitfähigen Bondhügeln 202 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 gleichmäßig über dem ersten Substrat 201 angeordnet. In einigen Ausführungsformen hat der Klebstoff 401 eine Dicke von etwa 1 µm bis etwa 100 µm. In einigen Ausführungsformen umfasst der Klebstoff 401 verschiedene Vorsprünge 401a, die in Richtung der leitfähigen Bondhügel 202 hervorstehen. In einigen Ausführungsformen umfasst der Klebstoff 401 verschiedene Vertiefungen, die von der metallischen Struktur 205 fort ausgespart sind, wenn die leitfähigen Bondhügel 202 von der IMD-Schicht 208 abstehen. In einigen Ausführungsformen werden die Vorsprünge 401a mit Oberseiten 202a der leitfähigen Bondhügel 202 in Kontakt gebracht. In einigen Ausführungsformen umfasst der Klebstoff 401 Polymermaterial, wie zum Beispiel Polymer, Polyimid (PI), Benzocyclobuten (BCB) usw. In einigen Ausführungsformen ist ein Leimmaterial oder ein Klebkraftverstärker zwischen dem IMD 208 und dem Klebstoff 401 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 durch beliebige geeignete Operationen aufgebracht, wie zum Beispiel Aufschleudern usw.
  • In Operation 103 wird der Klebstoff 401 strukturiert, wie in 1C gezeigt. In einigen Ausführungsformen wird der Klebstoff 401 durch Entfernen einiger Abschnitte des Klebstoffs 401 strukturiert, dergestalt, dass einige Abschnitte der IMD-Schicht 208 oder ein Teil der Oberseiten 202a der leitfähigen Bondhügel 202 aus dem Klebstoff 401 frei liegen. In einigen Ausführungsformen wird der Klebstoff 401 durch beliebige geeignete Operationen strukturiert, wie zum Beispiel Fotolithografie und Ätzen. In einigen Ausführungsformen wird eine strukturierte Fotomaske über dem Klebstoff 401 angeordnet, und der Klebstoff 401 wird einer elektromagnetischen Strahlung ausgesetzt. Abschnitte des Klebstoffs 401 ohne Abdeckung durch die Fotomaske oder Abschnitte des Klebstoffs 401, die der elektromagnetischen Strahlung ausgesetzt werden, können durch ein Ätzmittel entfernt werden. Auf diese Weise werden verschiedene Öffnungen 401b gebildet, und der Klebstoff 401 mit der Struktur wird ausgebildet. In einigen Ausführungsformen hat die Öffnung 401b eine rechteckige, vierseitige, polygonale, dreieckige oder jede beliebige andere Form. In einigen Ausführungsformen wird der strukturierte Klebstoff 401 in einer ersten Umgebung erwärmt. In einigen Ausführungsformen wird der Klebstoff 401 in der ersten Umgebung bei einer Temperatur von etwa 100°C bis etwa 400°C vor-ausgehärtet oder teilweise ausgehärtet. In einigen Ausführungsformen hat die erste Umgebung eine Temperatur von etwa 100°C bis etwa 300°C.
  • In Operation 104 wird ein zweites Substrat 301 empfangen oder bereitgestellt, wie in 1D gezeigt. In einigen Ausführungsformen ist das zweite Substrat 301 ein Trägersubstrat oder ein Handhabungswafer. In einigen Ausführungsformen ist das zweite Substrat 301 dafür konfiguriert, ein weiteres Substrat oder einen weiteren Wafer mit einer sehr dünnen Dicke zu stützen. Das zweite Substrat 301 kann ein weiteres Substrat oder einen weiteren Wafer mechanisch stützen, das bzw. der anschließend durch verschiedene Operationen verarbeitet werden würde. In einigen Ausführungsformen umfasst das zweite Substrat 301 eine Oberseite 301a, um den Empfang eines weiteren Substrats oder weiteren Wafers zu erleichtern.
  • In einigen Ausführungsformen umfasst das zweite Substrat 301 Silizium, Glas, Keramik usw. In einigen Ausführungsformen hat das zweite Substrat 301 eine kreisförmige, vierseitige, polygonale oder beliebige sonstige geeignete Form. In einigen Ausführungsformen sind Abmessung und Form des zweiten Substrats 301 im Wesentlichen gleich dem ersten Substrat 201. In einigen Ausführungsformen ist ein Durchmesser des zweiten Substrats 301 im Wesentlichen gleich einem Durchmesser des ersten Substrats 201. In einigen Ausführungsformen ist der Durchmesser des zweiten Substrats 301 größer als der Durchmesser des ersten Substrats 201. In einigen Ausführungsformen hat das zweite Substrat 301 eine Dicke, die wesentlich größer als eine Dicke des ersten Substrats 201 ist.
  • In Operation 105 wird das erste Substrat 201 mit dem zweiten Substrat 301 verbondet, wie in 1E gezeigt. In einigen Ausführungsformen wird das erste Substrat 201 mit dem zweiten Substrat 301 zusammengefügt und integriert. In einigen Ausführungsformen wird das erste Substrat 201 zeitweilig mit dem zweiten Substrat 301 verbondet. In einigen Ausführungsformen wird das erste Substrat 201 mit dem zweiten Substrat 301 verbondet, indem eine Kraft F an das erste Substrat 201 oder das zweite Substrat 301 angelegt wird. Die Kraft F presst das erste Substrat 201 gegen das zweite Substrat 301 oder presst das zweite Substrat 301 gegen das erste Substrat 201. In einigen Ausführungsformen wird die Kraft F auf die zweite Fläche 201b des ersten Substrats 201 in Richtung des zweiten Substrats 301 angelegt oder wird an eine Unterseite 301b des zweiten Substrats 301 in Richtung des ersten Substrats 201 angelegt, dergestalt, dass das erste Substrat 201 durch den Klebstoff 401 mit dem zweiten Substrat 301 verbondet wird. In einigen Ausführungsformen wird ein Teil der IMD-Schicht 208 und ein Teil der Oberseite 301a des zweiten Substrats 301 durch den Klebstoff 401 befestigt, weil die Öffnungen 401b vorhanden sind.
  • In einigen Ausführungsformen wird eine Kraft F von weniger als etwa 10.000 N (10 kN) an die zweite Fläche 201b des ersten Substrats 201 in Richtung des zweiten Substrats 301 angelegt oder wird an die Unterseite 301b des zweiten Substrats 301 in Richtung des ersten Substrats 201 angelegt. Sowohl das erste Substrat 201 als auch das zweite Substrat 301 sind Wafer mit einem Durchmesser von etwa 10 cm, 20 cm, 30 cm (4 Inch, 8 Inch, 12 Inch) oder beliebigen sonstigen geeigneten Größen. In einigen Ausführungsformen beträgt eine Dauer des Anlegens der Kraft F weniger als etwa 10 Minuten. In einigen Ausführungsformen ist die Dauer kürzer als etwa 1 Stunde. In einigen Ausführungsformen beträgt die Dauer des Anlegens der Kraft F etwa 5 Minuten bis etwa 30 Minuten.
  • In einigen Ausführungsformen wird der Klebstoff 401 in einer zweiten Umgebung beim Bonden des ersten Substrats 201 und des zweiten Substrats 301 erwärmt. In einigen Ausführungsformen wird der Klebstoff 401 in der zweiten Umgebung bei einer Temperatur von etwa 120°C bis etwa 250°C erwärmt. Während des Verbondens des ersten Substrats 201 mit dem zweiten Substrat 301 muss eine Kraft F von weniger als etwa 10.000 N auf das erste Substrat 201 oder das zweite Substrat 301 wirken, da der Klebstoff 401 vor dem Bonden erwärmt und vor-ausgehärtet wird und nach dem Bonden erwärmt und nach-ausgehärtet wird. In einigen Ausführungsformen hat das erste Substrat 201 oder das zweite Substrat 301 einen Durchmesser von etwa 10 cm, 20 cm, 30 cm (4 Inch, 8 Inch, 12 Inch) oder beliebige sonstige geeignete Größen, und eine Kraft F von weniger als etwa 10.000 N muss beim Bonden des ersten Substrats 201 mit dem zweiten Substrat 301 auf das erste Substrat 201 oder das zweite Substrat 301 wirken. Das erste Substrat 201 oder das zweite Substrat 301 hat eine große Größe (wie zum Beispiel etwa 30 cm), während eine Kraft F von weniger als etwa 10.000 N für die Bondung benötigt wird, weil der Klebstoff 401 vor und nach dem Bonden erwärmt wird.
  • In einigen Ausführungsformen wird der Klebstoff 401 in einer dritten Umgebung nach dem Verbonden des ersten Substrats 201 mit dem zweiten Substrat 301 erwärmt. In einigen Ausführungsformen wird der Klebstoff 401 in der dritten Umgebung bei einer Temperatur von etwa 250°C bis etwa 400°C erwärmt und nach-ausgehärtet. In einigen Ausführungsformen wird der Klebkraftverstärker zwischen dem zweiten Substrat 301 und dem Klebstoff 401 angeordnet, so dass der Klebstoff 401 in der dritten Umgebung nach dem Verbonden des ersten Substrats 201 mit dem zweiten Substrat 301 erwärmt und nach-ausgehärtet wird. Wenn das Leimmaterial zwischen dem zweiten Substrat 301 und dem Klebstoff 401 angeordnet wird, so kann möglicherweise auf das Erwärmen des Klebstoffs 401 in der dritten Umgebung nach dem Verbonden verzichtet werden.
  • In Operation 106 wird das erste Substrat 201 ausgedünnt, wie in 1F gezeigt. In einigen Ausführungsformen wird eine Dicke des ersten Substrats von der zweiten Fläche 201b aus ausgedünnt. Die zweite Fläche 201b wird zu einer neuen zweiten Fläche 201b'. In einigen Ausführungsformen wird ein Abschnitt des ersten Substrats 201 von der zweiten Fläche 201b aus in Richtung der ersten Fläche 201a entfernt. In einigen Ausführungsformen wird ein Teil des ersten Substrats 201 durch beliebige geeignete Operationen entfernt, wie zum Beispiel Schleifen, Ätzen usw. In einigen Ausführungsformen wird ein Drehmoment oder eine Scherkraft über der zweiten Fläche 201b des ersten Substrats 201 angelegt, um den Abschnitt des ersten Substrats 201 zu entfernen. In einigen Ausführungsformen wird die Dicke des ersten Substrats 201 nach den Ausdünnungsoperationen auf weniger als etwa 25 µm reduziert. In einigen Ausführungsformen wird die Dicke des ersten Substrats 201 auf etwa 20 µm bis etwa 100 µm reduziert. In einigen Ausführungsformen werden verschiedene leitfähige Strukturen, wie zum Beispiel eine Umverteilungsschicht (Redistribution Layer, RDL) oder eine leitfähige Kontaktinsel, über der zweiten Fläche 201b' des zweiten Substrats 301 ausgebildet.
  • In einigen Ausführungsformen wird das mit dem zweiten Substrat 301 integrierte erste Substrat 201 den Ausdünnungsoperationen unterzogen. Das erste Substrat 201 wird bei den Ausdünnungsoperationen zeitweilig durch den Klebstoff 401 mit dem zweiten Substrat 301 verbondet. In einigen Ausführungsformen wird das erste Substrat 201 durch mechanische Schleifoperationen ausgedünnt. Zum Beispiel wird eine Schleifmaschine zum vollständigen oder teilweisen Entfernen des ersten Substrats 201 verwendet. In einigen Ausführungsformen wird ein Schleifdrehmoment oder eine Schleifscherkraft über der zweiten Fläche 201b angelegt, um einen Teil des ersten Substrats 201 zu entfernen. In einigen Ausführungsformen ist das Schleifdrehmoment wesentlich kleiner als eine Bondungskraft zwischen der IMD-Schicht 208 und dem zweiten Substrat 301. In einigen Ausführungsformen wird die Bondungskraft durch den Klebstoff 401 erzeugt. In einigen Ausführungsformen kann die Bondungskraft dem Schleifdrehmoment widerstehen, so dass das erste Substrat 201 bei den Ausdünnungsoperationen nicht von dem zweiten Substrat 301 abgelöst werden würde.
  • In Operation 107 wird ein Chip 601 vereinzelt, wie in 1G gezeigt. In einigen Ausführungsformen wird der Chip 601 durch Sägen entlang einer Skribierlinienregion 209 vereinzelt. Das erste Substrat 201, die IMD-Schicht 208, der Klebstoff 401 und ein Teil des zweiten Substrats 301 werden an der Skribierlinienregion 209 durch beliebige geeignete Operationen zersägt, wie zum Beispiel mechanisches oder Lasersägen usw. In einigen Ausführungsformen wird das Sägen durch beliebige geeignete Mittel ausgeführt, wie zum Beispiel mit einem mechanischen Blatt oder einer Laserklinge.
  • In Operation 108 wird der Chip 601 von dem zweiten Substrat 301 getrennt, wie in 1H gezeigt. In einigen Ausführungsformen wird der Chip 601 von dem zweiten Substrat mittels einer elektrostatischen Kraft abgehoben, so dass der Chip 601 von dem zweiten Substrat 301 gelöst wird. In einigen Ausführungsformen ist eine Bondungskraft zwischen der IMD-Schicht 208 und dem Klebstoff 401 wesentlich kleiner als eine Kraft (zum Beispiel die elektrostatische Kraft), die den Chip 601 anhebt, und darum kann der Chip 601 oder das erste Substrat 201 von dem zweiten Substrat 301 getrennt werden.
  • 2 ist eine Ausführungsform eines Verfahrens 100 zur Fertigung einer Halbleiterstruktur. Das Verfahren 500 umfasst eine Anzahl von Operationen (501, 502, 503, 504, 505, 506, 507 und 508). Das Verfahren 500 umfasst eine Anzahl von Operationen, und die Beschreibung und Veranschaulichung ist nicht als eine Einschränkung hinsichtlich der Reihenfolge der Operationen anzusehen. In einigen Ausführungsformen wird eine Halbleiterstruktur durch ein Verfahren 500 ausgebildet.
  • In Operation 501 wird ein erstes Substrat 201 empfangen oder bereitgestellt, wie in 2A gezeigt. Die Operation 501 ähnelt der Operation 101. In Operation 502 wird ein zweites Substrat 301 empfangen oder bereitgestellt, wie in 2B gezeigt. Die Operation 502 ähnelt der Operation 104. In Operation 503 wird ein Klebstoff 401 über dem zweiten Substrat 301 angeordnet, wie in 2C gezeigt. In einigen Ausführungsformen wird der Klebstoff 401 über einer Oberseite 301a des zweiten Substrats 301 angeordnet. In einigen Ausführungsformen umfasst der Klebstoff 401 Polymermaterial, wie zum Beispiel Polymer, Polyimid (PI), Benzocyclobuten (BCB) usw. In einigen Ausführungsformen wird ein Leimmaterial oder ein Klebkraftverstärker zwischen dem zweiten Substrat 301 und dem Klebstoff 401 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 durch beliebige geeignete Operationen aufgebracht, wie zum Beispiel Aufschleudern usw.
  • In Operation 504 wird der Klebstoff 401 strukturiert, wie in 2D gezeigt. In einigen Ausführungsformen wird der Klebstoff 401 durch Entfernen einiger Abschnitte des Klebstoffs 401 strukturiert, dergestalt, dass einige Abschnitte des zweiten Substrats 301 aus dem Klebstoff 401 frei liegen. In einigen Ausführungsformen wird der Klebstoff 401 durch beliebige geeignete Operationen strukturiert, wie zum Beispiel Fotolithografie und Ätzen. In einigen Ausführungsformen wird eine strukturierte Fotomaske über dem Klebstoff 401 angeordnet, und der Klebstoff 401 wird einer elektromagnetischen Strahlung ausgesetzt. Abschnitte des Klebstoffs 401 ohne Abdeckung durch die Fotomaske oder Abschnitte des Klebstoffs 401, die der elektromagnetischen Strahlung ausgesetzt werden, können durch ein Ätzmittel entfernt werden. So werden verschiedene Öffnungen 401b ausgebildet, und der Klebstoff 401 mit der Struktur wird ausgebildet. In einigen Ausführungsformen wird der strukturierte Klebstoff 401 in einer ersten Umgebung erwärmt. In einigen Ausführungsformen wird der Klebstoff 401 in der ersten Umgebung bei einer Temperatur von etwa 100°C bis etwa 400°C vor-ausgehärtet und teilweise ausgehärtet. In einigen Ausführungsformen hat die erste Umgebung etwa 100°C bis etwa 300°C.
  • In Operation 505 wird das erste Substrat 201 mit dem zweiten Substrat 301 verbondet, wie in 2E gezeigt. Die Operation 505 ähnelt der Operation 105. In Operation 506 wird das erste Substrat 201 ausgedünnt, wie in 2F gezeigt. Die Operation 506 ähnelt der Operation 106. In Operation 507 wird ein Chip 601 vereinzelt, wie in 2G gezeigt. Die Operation 507 ähnelt der Operation 107. In Operation 508 wird der Chip 601 von dem zweiten Substrat 301 getrennt, wie in 2H gezeigt. Die Operation 508 ähnelt der Operation 108.
  • 3 ist eine Ausführungsform eines Verfahrens 700 zur Fertigung einer Halbleiterstruktur. Das Verfahren 100 umfasst eine Anzahl von Operationen (701, 702, 703, 704, 705 und 706). Das Verfahren 700 umfasst eine Anzahl von Operationen, und die Beschreibung und Veranschaulichung wird nicht als eine Einschränkung hinsichtlich der Reihenfolge der Operationen angesehen. In einigen Ausführungsformen wird eine Halbleiterstruktur durch ein Verfahren 700 ausgebildet.
  • In Operation 701 wird ein erstes Substrat 201 empfangen oder bereitgestellt, wie in 3A veranschaulicht. In einigen Ausführungsformen umfasst das erste Substrat 201 halbleitende Materialien, wie zum Beispiel Silizium, Germanium, Gallium, Arsen oder Kombinationen davon. In einigen Ausführungsformen umfasst das erste Substrat 201 eine erste Fläche 201a und eine zweite Fläche 201b gegenüber der ersten Fläche 201a. In einigen Ausführungsformen ist das erste Substrat 201 ein Bauelementsubstrat oder ein Bauelementwafer, worauf sich verschiedene aktive Bauelemente oder Schaltungen befinden. In einigen Ausführungsformen hat das erste Substrat 201 eine kreisförmige, vierseitige oder beliebige sonstige geeignete Form. In einigen Ausführungsformen hat das erste Substrat 201 einen Durchmesser von etwa 10 cm, 20 cm, 30 cm (4 Inch, 8 Inch, 12 Inch) oder beliebige sonstige geeignete Größen.
  • In einigen Ausführungsformen sind verschiedene aktive Bauelemente oder Schaltungen über oder unter der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen sind verschiedene aktive Bauelemente, wie zum Beispiel n-Typ-Metalloxidhalbleiter (NMOS)- oder p-Typ-Metalloxidhalbleiter (PMOS)-Bauelemente, Transistoren, Kondensatoren, Widerstände, Dioden, Fotodioden oder dergleichen unter, auf oder über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen sind einige Schaltkreise zum elektrischen Verbinden der aktiven Bauelemente und anderer elektrischer Komponenten über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen können die elektrischen Schaltkreise, die auf dem ersten Substrat 201 ausgebildet sind, jeder beliebige Schaltungstyp sein, der für eine bestimmte Anwendung geeignet ist. Die elektrischen Schaltkreise können miteinander verbunden sein, um eine oder mehrere Funktionen auszuführen.
  • In einigen Ausführungsformen sind verschiedene metallische Strukturen 205 über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen sind die metallischen Strukturen 205 Bondinseln, die dafür konfiguriert sind, andere leitfähige Strukturen aufzunehmen. In einigen Ausführungsformen umfasst die metallische Struktur 205 leitfähige Materialien, wie zum Beispiel Kupfer, Aluminium, Gold usw.
  • In einigen Ausführungsformen sind verschiedene leitfähige Bondhügel 202 über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen sind die leitfähigen Bondhügel 202 über den metallischen Strukturen 205 angeordnet. In einigen Ausführungsformen sind die leitfähigen Bondhügel 202 dafür konfiguriert, mit anderen Schaltkreisen oder anderen leitfähigen Strukturen elektrisch verbunden zu werden. In einigen Ausführungsformen sind die leitfähigen Bondhügel 202 mit metallischen Strukturen 205 gekoppelt und elektrisch verbunden. In einigen Ausführungsformen sind die leitfähigen Bondhügel 202 dafür konfiguriert, mit externen Schaltungen verbondet zu werden und die metallischen Strukturen 205 elektrisch mit externen Schaltungen zu verbinden.
  • In einigen Ausführungsformen hat jeder leitfähige Höcker 202 eine Höhe von weniger als etwa 1 µm. In einigen Ausführungsformen beträgt die Höhe des leitfähigen Höckers 202 etwa 0,5 µm bis etwa 5 µm. In einigen Ausführungsformen hat jeder leitfähige Höcker 202 eine Breite einer Querschnittsfläche von etwa 2 µm. In einigen Ausführungsformen beträgt die Breite des leitfähigen Höckers 202 etwa 1 µm bis etwa 5 µm. In einigen Ausführungsformen werden die leitfähigen Bondhügel 202 durch beliebige geeignete Operationen ausgebildet, wie zum Beispiel stromloses Plattieren, Elektroplattierung usw. In einigen Ausführungsformen umfasst der leitfähige Höcker 202 leitfähige Materialien, wie zum Beispiel Kupfer, Gold, Nickel, Lot usw. In einigen Ausführungsformen kann der leitfähige Höcker 202 beliebige geeignete Formen aufweisen, wie zum Beispiel halbkugelförmig, konisch, zylindrisch usw.
  • In Operation 702 wird ein zweites Substrat 301 empfangen oder bereitgestellt, wie in 3B gezeigt. In einigen Ausführungsformen ist das zweite Substrat 301 ein Trägersubstrat oder ein Handhabungswafer. In einigen Ausführungsformen ist das zweite Substrat 301 dafür konfiguriert, ein weiteres Substrat oder einen weiteren Wafer mit einer geringen Dicke zu stützen. Das zweite Substrat 301 kann ein weiteres Substrat oder einen weiteren Wafer mechanisch stützen, das bzw. der anschließend durch verschiedene Operationen verarbeitet werden würde. In einigen Ausführungsformen umfasst das zweite Substrat 301 eine Oberseite 301a, um den Empfang eines weiteren Substrats oder eines weiteren Wafers zu erleichtern.
  • In einigen Ausführungsformen umfasst das zweite Substrat 301 Silizium, Glas, Keramik usw. In einigen Ausführungsformen hat das zweite Substrat 301 eine kreisförmige, vierseitige, polygonale oder beliebige sonstige geeignete Form. In einigen Ausführungsformen ist das zweite Substrat 301 in Abmessung und Form im Wesentlichen gleich dem ersten Substrat 201. In einigen Ausführungsformen hat das zweite Substrat 301 einen Durchmesser im Wesentlichen gleich einem Durchmesser des ersten Substrats 201. In einigen Ausführungsformen ist der Durchmesser des zweiten Substrats 301 größer als der Durchmesser des ersten Substrats 201. In einigen Ausführungsformen hat das zweite Substrat 301 eine Dicke, die wesentlich größer ist als eine Dicke des ersten Substrats 201.
  • In Operation 703 wird ein Klebstoff 401 über dem ersten Substrat 201 oder dem zweiten Substrat 301 angeordnet, wie in den 3C und 3D gezeigt. In einigen Ausführungsformen, wie in 3C gezeigt, wird der Klebstoff 401 über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen umgibt der Klebstoff 401 die leitfähigen Bondhügel 202. In einigen Ausführungsformen ist der Klebstoff 401 gleichmäßig über dem ersten Substrat 201 angeordnet. In einigen Ausführungsformen hat der Klebstoff 401 eine Dicke von etwa 1 µm bis etwa 100 µm. In einigen Ausführungsformen umfasst der Klebstoff 401 Polymermaterial, wie zum Beispiel Polymer, Polyimid (PI), Benzocyclobuten (BCB) usw. In einigen Ausführungsformen wird ein Leimmaterial oder ein Klebkraftverstärker zwischen dem Klebstoff 401 und dem ersten Substrat 201 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 über dem ersten Substrat 201 durch beliebige geeignete Operationen aufgebracht, wie zum Beispiel Aufschleudern usw.
  • In einigen Ausführungsformen, wie in 3D gezeigt, wird der Klebstoff 401 über dem zweiten Substrat 301 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 über der Oberseite 301a des zweiten Substrats 301 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 gleichmäßig über dem zweiten Substrat 301 aufgebracht. In einigen Ausführungsformen hat der Klebstoff 401 eine Dicke von etwa 1 µm bis etwa 100 µm. In einigen Ausführungsformen umfasst der Klebstoff 401 Polymermaterial, wie zum Beispiel Polymer, Polyimid (PI), Benzocyclobuten (BCB) usw. In einigen Ausführungsformen wird ein Leimmaterial oder ein Klebkraftverstärker zwischen dem Klebstoff 401 und dem zweiten Substrat 301 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 über dem zweiten Substrat 301 durch beliebige geeignete Operationen aufgebracht, wie zum Beispiel Aufschleudern usw.
  • In einigen Ausführungsformen wird der Klebstoff 401 nach dem Aufbringen über dem ersten Substrat 201 oder dem zweiten Substrat 301 in einer ersten Umgebung erwärmt. In einigen Ausführungsformen wird der Klebstoff 401, der über dem ersten Substrat 201 oder dem zweiten Substrat 301 aufgebracht ist, in der ersten Umgebung erwärmt. In einigen Ausführungsformen wird der Klebstoff 401 in der ersten Umgebung vor-ausgehärtet oder teilweise ausgehärtet. In einigen Ausführungsformen hat die erste Umgebung eine Temperatur von etwa 100°C bis etwa 300°C. In einigen Ausführungsformen hat die erste Umgebung eine Temperatur von etwa 100°C bis etwa 400°C.
  • In Operation 704 wird das erste Substrat 201 durch den Klebstoff 401 mit dem zweiten Substrat 301 verbondet, wie in 3E gezeigt. In einigen Ausführungsformen wird das erste Substrat 201 kopfüber gedreht und mit dem zweiten Substrat 301 verbondet. In einigen Ausführungsformen wird das erste Substrat 201 mit dem zweiten Substrat 301 zusammengefügt und integriert. In einigen Ausführungsformen wird das erste Substrat 201 dauerhaft mit dem zweiten Substrat 301 verbondet.
  • In einigen Ausführungsformen wird das erste Substrat 201 mit dem zweiten Substrat 301 durch Anlegen einer Kraft F an das erste Substrat 201 oder das zweite Substrat 301 verbondet. Die Kraft F presst das erste Substrat 201 in Richtung des zweiten Substrats 301 oder presst das zweite Substrat 301 in Richtung des ersten Substrats 201. In einigen Ausführungsformen wird die Kraft F an die zweite Fläche 201b des ersten Substrats 201 in Richtung des zweiten Substrats 301 angelegt oder wird an eine Unterseite 301b des zweiten Substrats 301 in Richtung des ersten Substrats 201 angelegt, dergestalt, dass das erste Substrat 201 durch den Klebstoff 401 mit dem zweiten Substrat 301 verbondet wird.
  • In einigen Ausführungsformen wird eine Kraft F von weniger als etwa 10.000 N (10 kN) an die zweite Fläche 201b des ersten Substrats 201 in Richtung des zweiten Substrats 301 angelegt oder wird an die Unterseite 301b des zweiten Substrats 301 in Richtung des ersten Substrats 201 angelegt. In einigen Ausführungsformen sind sowohl das erste Substrat 201 als auch das zweite Substrat 301 jeweils Wafer mit einem Durchmesser von etwa 10 cm, 20 cm, 30 cm (4 Inch, 8 Inch, 12 Inch) oder beliebige sonstige geeignete Größen.
  • In einigen Ausführungsformen ist eine Dauer des Anlegens der Kraft F kürzer als etwa 10 Minuten. In einigen Ausführungsformen beträgt die Dauer des Anlegens der Kraft F etwa 5 Minuten bis etwa 30 Minuten. In einigen Ausführungsformen ist die Dauer kürzer als etwa 1 Stunde. In einigen Ausführungsformen wird der Klebstoff 401 in einer zweiten Umgebung beim Verbonden des ersten Substrats 201 und des zweiten Substrats 301 erwärmt. In einigen Ausführungsformen wird der Klebstoff 401 in der zweiten Umgebung bei einer Temperatur von etwa 120°C bis etwa 250°C erwärmt.
  • Während der Verbondung des ersten Substrats 201 mit dem zweiten Substrat 301 muss eine Kraft F von weniger als etwa 10.000 N an das erste Substrat 201 oder das zweite Substrat 301 angelegt werden, da der Klebstoff 401 vor der Bondung erwärmt und vor-ausgehärtet wird und nach dem Verbonden erwärmt und nach-ausgehärtet wird. In einigen Ausführungsformen hat das erste Substrat 201 oder das zweite Substrat 301 einen Durchmesser von etwa 30 cm (12 Inch), und eine Kraft F von weniger als etwa 10.000 N muss an das erste Substrat 201 oder das zweite Substrat 301 beim Verbonden des ersten Substrats 201 mit dem zweiten Substrat 301 angelegt werden. Das erste Substrat 201 oder das zweite Substrat 301 hat eine große Größe (etwa 30 cm), während eine Kraft F von weniger als etwa 10.000 N für die Bondung erforderlich ist, weil der Klebstoff 401 vor und nach dem Verbonden erwärmt wird.
  • In einigen Ausführungsformen wird der Klebstoff 401 in einer dritten Umgebung erwärmt, um den Klebstoff 401 nach dem Verbonden des ersten Substrats 201 mit dem zweiten Substrat 301 zu verfestigen. In einigen Ausführungsformen wird der Klebstoff 401 in der dritten Umgebung bei einer Temperatur von etwa 250°C bis etwa 400°C erwärmt und nach-ausgehärtet. In einigen Ausführungsformen wird der Klebkraftverstärker zwischen dem zweiten Substrat 301 und dem Klebstoff 401 oder zwischen dem ersten Substrat 201 und dem Klebstoff 401 angeordnet, und somit wird der Klebstoff 401 in der dritten Umgebung nach dem Verbonden des ersten Substrats 201 mit dem zweiten Substrat 301 nach-ausgehärtet. Wenn das Leimmaterial zwischen dem zweiten Substrat und dem Klebstoff 401 oder zwischen dem ersten Substrat 201 und dem Klebstoff 401 angeordnet wird, so kann möglicherweise auf das Erwärmen des Klebstoffs 401 nach dem Verbonden verzichtet werden.
  • In Operation 705 wird das erste Substrat 201 oder das zweite Substrat 301 ausgedünnt, wie in 3F gezeigt. In einigen Ausführungsformen wird eine Dicke des ersten Substrats 201 von der zweiten Fläche 201b aus in Richtung der ersten Fläche 201a ausgedünnt, oder eine Dicke des zweiten Substrats 301 wird von der Unterseite 301b her in Richtung der Oberseite 301a des zweiten Substrats 301 ausgedünnt. In einigen Ausführungsformen wird die zweite Fläche 201b zu einer neuen zweiten Fläche 201b'. In einigen Ausführungsformen wird ein Abschnitt des ersten Substrats 201 von der zweiten Fläche 201b entfernt. In einigen Ausführungsformen wird ein Teil des ersten Substrats 201 oder ein Teil des zweiten Substrats 301 durch beliebige geeignete Operationen entfernt, wie zum Beispiel Schleifen, Ätzen usw. In einigen Ausführungsformen wird ein Drehmoment oder eine Scherkraft über der zweiten Fläche 201b des ersten Substrats 201 oder der Unterseite 301b des zweiten Substrats 301 angelegt, um den Abschnitt des ersten Substrats 201 oder den Abschnitt des zweiten Substrats 301 zu entfernen. In einigen Ausführungsformen wird die Dicke des ersten Substrats 201 nach den Ausdünnungsoperationen auf weniger als etwa 25 µm reduziert. In einigen Ausführungsformen wird die Dicke des ersten Substrats 201 nach den Ausdünnungsoperationen auf etwa 20 µm bis etwa 100 µm reduziert.
  • In Operation 706 wird ein Chip 601 vereinzelt, wie in 3G gezeigt. In einigen Ausführungsformen wird das erste Substrat 201 entlang einer Skribierlinienregion 209 zersägt, um einen Chip 601 zu vereinzeln. In einigen Ausführungsformen wird das erste Substrat 201 teilweise von der zweiten Fläche 201b' durch das erste Substrat und einen Teil des Klebstoffs 401 zersägt, bevor die Oberseite 301a des zweiten Substrats 301 erreicht wird. In einigen Ausführungsformen wird das erste Substrat 201 durch das erste Substrat 201, den Klebstoff 401 und einen Teil des zweiten Substrats 301 zersägt. In einigen Ausführungsformen wird das erste Substrat 201 durch beliebige geeignete Operationen zersägt, wie zum Beispiel mechanisches Sägen, Lasersägen usw. In einigen Ausführungsformen wird das Sägen des ersten Substrats 201 durch ein mechanisches Blatt oder eine Laserklinge ausgeführt.
  • 4 ist eine Ausführungsform eines Verfahrens 900 zur Fertigung einer Halbleiterstruktur. Das Verfahren 500 umfasst eine Anzahl von Operationen (901, 902, 903, 904, 905, 906, 907, 908, 909 und 910). Das Verfahren 900 umfasst eine Anzahl von Operationen, und die Beschreibung und Veranschaulichung werden nicht als eine Einschränkung hinsichtlich der Reihenfolge der Operationen angesehen. In einigen Ausführungsformen wird eine Halbleiterstruktur durch ein Verfahren 900 ausgebildet.
  • In Operation 901 wird ein erstes Substrat 201 empfangen oder bereitgestellt, wie in 4A veranschaulicht. In einigen Ausführungsformen umfasst das erste Substrat 201 halbleitende Materialien, wie zum Beispiel Silizium, Germanium, Gallium, Arsen oder Kombinationen davon. In einigen Ausführungsformen umfasst das erste Substrat 201 eine erste Fläche 201a und eine zweite Fläche 201b gegenüber der ersten Fläche 201a. In einigen Ausführungsformen ist das erste Substrat 201 ein Bauelementsubstrat oder ein Bauelementwafer, worauf sich verschiedene aktive Bauelemente oder Schaltungen befinden. In einigen Ausführungsformen hat das erste Substrat 201 eine kreisförmige, vierseitige oder beliebige sonstige geeignete Form. In einigen Ausführungsformen hat das erste Substrat 201 einen Durchmesser von etwa 10 cm, 20 cm, 30 cm (4 Inch, 8 Inch, 12 Inch) oder beliebige sonstige geeignete Größen.
  • In einigen Ausführungsformen wird eine Schutzschicht 213 über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen ist die Schutzschicht 213 dafür konfiguriert, das erste Substrat 201 oder andere Komponenten, die über oder unter dem ersten Substrat 201 angeordnet sind, davor zu schützen, während anschließender Ätzoperationen durch ein Ätzmittel, wie zum Beispiel Fluorwasserstoff (HF)-Säuredampf, entfernt zu werden. In einigen Ausführungsformen umfasst die Schutzschicht 213 Aluminiumoxid (Al2O3).
  • In einigen Ausführungsformen werden verschiedene metallische Strukturen 205 über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen werden die metallischen Strukturen 205 über der Schutzschicht 213 angeordnet. In einigen Ausführungsformen sind die metallischen Strukturen 205 Bondinseln, die dafür konfiguriert sind, andere leitfähige Strukturen aufzunehmen. In einigen Ausführungsformen umfasst die metallische Struktur 205 leitfähige Materialien, wie zum Beispiel Kupfer, Aluminium, Gold usw.
  • In einigen Ausführungsformen werden verschiedene leitfähige Bondhügel 202 über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen werden die leitfähigen Bondhügel 202 über den metallischen Strukturen 205 angeordnet. In einigen Ausführungsformen sind die leitfähigen Bondhügel 202 dafür konfiguriert, mit anderen Schaltkreisen oder anderen leitfähigen Strukturen elektrisch verbunden zu werden. In einigen Ausführungsformen sind die leitfähigen Bondhügel 202 mit metallischen Strukturen 205 gekoppelt und elektrisch verbunden. In einigen Ausführungsformen sind die leitfähigen Bondhügel 202 dafür konfiguriert, mit externen Schaltungen verbondet zu werden und die metallischen Strukturen 205 mit externen Schaltungen elektrisch zu verbinden.
  • In einigen Ausführungsformen hat jeder leitfähige Höcker 202 eine Höhe von weniger als etwa 1 µm. In einigen Ausführungsformen beträgt die Höhe des leitfähigen Höckers 202 etwa 0,5 µm bis etwa 5 µm. In einigen Ausführungsformen hat jeder leitfähige Höcker 202 eine Breite einer Querschnittsfläche von etwa 2 µm. In einigen Ausführungsformen beträgt die Breite des leitfähigen Höckers 202 etwa 1 µm bis etwa 5 µm. In einigen Ausführungsformen werden die leitfähigen Bondhügel 202 durch beliebige geeignete Operationen ausgebildet, wie zum Beispiel stromloses Plattieren, Elektroplattierung usw. In einigen Ausführungsformen umfasst der leitfähige Höcker 202 leitfähige Materialien, wie zum Beispiel Kupfer, Gold, Nickel, Lot usw. In einigen Ausführungsformen kann der leitfähige Höcker 202 jede beliebige geeignete Form haben, wie zum Beispiel halbkugelförmig, konisch, zylindrisch usw.
  • In Operation 902 wird ein Opfermaterial 204 über dem ersten Substrat 201 angeordnet, wie in 4B gezeigt. In einigen Ausführungsformen wird das Opfermaterial 204 über der Schutzschicht 213 angeordnet und umgibt die leitfähigen Bondhügel 202 und die metallischen Strukturen 205. In einigen Ausführungsformen bedeckt das Opfermaterial 204 Oberseiten 202a der leitfähigen Bondhügel 202. In einigen Ausführungsformen liegen die Oberseiten 202a der leitfähigen Bondhügel 202 aus dem Opfermaterial 204 frei. In einigen Ausführungsformen umfasst das Opfermaterial 204 dielektrische Materialien, wie zum Beispiel Oxid, Siliziumoxid, Tetraethyl-Orthosilikat (TEOS) usw. In einigen Ausführungsformen wird das Opfermaterial 204 durch beliebige geeignete Operationen aufgebracht, wie zum Beispiel Aufdampfen, Aufschleudern, Sputtern usw.
  • In Operation 903 wird ein zweites Substrat 301 empfangen oder bereitgestellt, wie in 4C gezeigt. In einigen Ausführungsformen ist das zweite Substrat 301 ein Trägersubstrat oder ein Handhabungswafer. In einigen Ausführungsformen ist das zweite Substrat 301 dafür konfiguriert, ein weiteres Substrat oder einen weiteren Wafer mit einer geringen Dicke zu stützen. Das zweite Substrat 301 kann ein weiteres Substrat oder einen weiteren Wafer mechanisch stützen, das bzw. der anschließend durch verschiedene Operationen verarbeitet werden würde. In einigen Ausführungsformen umfasst das zweite Substrat 301 eine Oberseite 301a, um den Empfang eines weiteren Substrats oder eines weiteren Wafers zu erleichtern.
  • In einigen Ausführungsformen umfasst das zweite Substrat 301 Silizium, Glas, Keramik usw. In einigen Ausführungsformen hat das zweite Substrat 301 eine kreisförmige, vierseitige, polygonale oder beliebige sonstige geeignete Form. In einigen Ausführungsformen sind Abmessung und Form des zweiten Substrats 301 im Wesentlichen gleich dem ersten Substrat 201. In einigen Ausführungsformen hat das zweite Substrat 301 einen Durchmesser im Wesentlichen gleich einem Durchmesser des ersten Substrats 201. In einigen Ausführungsformen ist der Durchmesser des zweiten Substrats 301 größer als der Durchmesser des ersten Substrats 201. In einigen Ausführungsformen hat das zweite Substrat 301 eine Dicke, die wesentlich größer ist als eine Dicke des ersten Substrats 201.
  • In Operation 904 wird ein Klebstoff 401 über dem ersten Substrat 201 oder dem zweiten Substrat 301 angeordnet, wie in den 4D und 4E gezeigt. In einigen Ausführungsformen, wie in 4D gezeigt, wird der Klebstoff 401 über der ersten Fläche 201a des ersten Substrats 201 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 gleichmäßig über dem ersten Substrat 201 aufgebracht. In einigen Ausführungsformen hat der Klebstoff 401 eine Dicke von etwa 1 µm bis etwa 100 µm. In einigen Ausführungsformen umfasst der Klebstoff 401 Polymermaterial, wie zum Beispiel Polymer, Polyimid (PI), Benzocyclobuten (BCB) usw. In einigen Ausführungsformen wird ein Leimmaterial oder ein Klebkraftverstärker zwischen dem Klebstoff 401 und dem ersten Substrat 201 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 über dem ersten Substrat 201 durch beliebige geeignete Operationen aufgebracht, wie zum Beispiel Aufschleudern usw.
  • In einigen Ausführungsformen, wie in 4E gezeigt, wird der Klebstoff 401 über dem zweiten Substrat 301 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 über der Oberseite 301a des zweiten Substrats 301 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 gleichmäßig über dem zweiten Substrat 301 aufgebracht. In einigen Ausführungsformen hat der Klebstoff 401 eine Dicke von etwa 1 µm bis etwa 100 µm. In einigen Ausführungsformen umfasst der Klebstoff 401 Polymermaterial, wie zum Beispiel Polymer, Polyimid (PI), Benzocyclobuten (BCB) usw. In einigen Ausführungsformen wird ein Leimmaterial oder ein Klebkraftverstärker zwischen dem Klebstoff 401 und dem zweiten Substrat 301 angeordnet. In einigen Ausführungsformen wird der Klebstoff 401 über dem zweiten Substrat 301 durch beliebige geeignete Operationen aufgebracht, wie zum Beispiel Aufschleudern usw.
  • In Operation 905 wird der Klebstoff 204 strukturiert, wie in den 4F, 4G und 4H gezeigt. In einigen Ausführungsformen, wie in 4F gezeigt, wird der Klebstoff 401 durch Entfernen einiger Abschnitte des Klebstoffs 401 strukturiert, dergestalt, dass ein Teil des Opfermaterials 204 oder ein Teil der Oberseiten 202a von leitfähigen Bondhügel 202 aus dem Klebstoff 401 frei liegen. In einigen Ausführungsformen, wie in 4G gezeigt, wird der Klebstoff 401 strukturiert, um einen Teil des zweiten Substrats 301 frei zu legen. In einigen Ausführungsformen wird der Klebstoff 401 durch beliebige geeignete Operationen strukturiert, wie zum Beispiel Fotolithografie und Ätzen. In einigen Ausführungsformen wird eine strukturierte Fotomaske über dem Klebstoff 401 angeordnet, und der Klebstoff 401 wird einer elektromagnetischen Strahlung ausgesetzt. Abschnitte des Klebstoffs 401 ohne Abdeckung durch die Fotomaske oder Abschnitte des Klebstoffs 401, die der elektromagnetischen Strahlung ausgesetzt werden, können durch ein Ätzmittel entfernt werden. Somit werden verschiedene Öffnungen 401b ausgebildet, und der Klebstoff 401 mit der Struktur wird ausgebildet. In einigen Ausführungsformen kann der Klebstoff 401 in jeder beliebigen geeigneten Abmessung oder Form strukturiert werden, wie in 4H gezeigt. In einigen Ausführungsformen hat die Öffnung 401b eine rechteckige, vierseitige, polygonale, dreieckige oder jede beliebige andere Form.
  • In einigen Ausführungsformen wird der Klebstoff 401 in einer ersten Umgebung erwärmt. In einigen Ausführungsformen wird der Klebstoff 401 über dem ersten Substrat 201 aufgebracht, oder das zweite Substrat 301 wird in der ersten Umgebung erwärmt. In einigen Ausführungsformen wird der Klebstoff 401 in der ersten Umgebung vor-ausgehärtet oder teilweise ausgehärtet. In einigen Ausführungsformen hat die erste Umgebung eine Temperatur von etwa 100°C bis etwa 300°C. In einigen Ausführungsformen hat die erste Umgebung eine Temperatur von etwa 100°C bis etwa 400°C.
  • In Operation 906 wird das erste Substrat 201 durch den Klebstoff 401 mit dem zweiten Substrat 301 verbondet, wie in 41 gezeigt. In einigen Ausführungsformen wird das erste Substrat 201 zeitweilig mit dem zweiten Substrat 301 verbondet. In einigen Ausführungsformen wird das erste Substrat 201 kopfüber gedreht und mit dem zweiten Substrat 301 verbondet. In einigen Ausführungsformen wird das erste Substrat 201 mit dem zweiten Substrat 301 durch Anlegen einer Kraft F an das erste Substrat 201 oder das zweite Substrat 301 verbondet. Die Kraft F presst das erste Substrat 201 in Richtung des zweiten Substrats 301 oder presst das zweite Substrat 301 in Richtung des ersten Substrats 201. In einigen Ausführungsformen wird die Kraft F an die zweite Fläche 201b des ersten Substrats 201 in Richtung des zweiten Substrats 301 angelegt oder wird an eine Unterseite 301b des zweiten Substrats 301 in Richtung des ersten Substrats 201 angelegt, dergestalt, dass das erste Substrat 201 durch den Klebstoff 401 mit dem zweiten Substrat 301 verbondet wird.
  • In einigen Ausführungsformen wird eine Kraft F von weniger als etwa 10.000 N (10 kN) an die zweite Fläche 201b des ersten Substrats 201 in Richtung des zweiten Substrats 301 angelegt oder wird an die Unterseite 301b des zweiten Substrats 301 in Richtung des ersten Substrats 201 angelegt. In einigen Ausführungsformen sind sowohl das erste Substrat 201 als auch das zweite Substrat 301 Wafer mit jeweils einem Durchmesser von etwa 10 cm, 20 cm, 30 cm (4 Inch, 8 Inch, 12 Inch) oder beliebige sonstige geeignete Größen.
  • In einigen Ausführungsformen ist eine Dauer des Anlegens der Kraft F kürzer als etwa 10 Minuten. In einigen Ausführungsformen beträgt die Dauer des Anlegens der Kraft F etwa 5 Minuten bis etwa 30 Minuten. In einigen Ausführungsformen ist die Dauer kürzer als etwa 1 Stunde. In einigen Ausführungsformen wird der Klebstoff 401 in einer zweiten Umgebung beim Verbonden des ersten Substrats 201 und des zweiten Substrats 301 erwärmt. In einigen Ausführungsformen wird der Klebstoff 401 in der zweiten Umgebung bei einer Temperatur von etwa 120°C bis etwa 250°C erwärmt.
  • Während der Verbondung des ersten Substrats 201 mit dem zweiten Substrat 301 muss eine Kraft F von weniger als etwa 10.000 N an das erste Substrat 201 oder das zweite Substrat 301 angelegt werden, da der Klebstoff 401 vor der Bondung erwärmt und vor-ausgehärtet wird und nach dem Verbonden erwärmt und nach-ausgehärtet wird. In einigen Ausführungsformen hat das erste Substrat 201 oder das zweite Substrat 301 einen Durchmesser von etwa 30 cm (12 Inch), und eine Kraft F von weniger als etwa 10.000 N muss an das erste Substrat 201 oder das zweite Substrat 301 beim Verbonden des ersten Substrats 201 mit dem zweiten Substrat 301 angelegt werden. Das erste Substrat 201 oder das zweite Substrat 301 hat eine große Größe (wie zum Beispiel etwa 30 cm), während eine Kraft F von weniger als etwa 10.000 N für die Bondung erforderlich ist, weil der Klebstoff 401 vor und nach dem Verbonden erwärmt wird.
  • In einigen Ausführungsformen wird der Klebstoff 401 in einer dritten Umgebung erwärmt, um den Klebstoff 401 nach dem Verbonden des ersten Substrats 201 mit dem zweiten Substrat 301 zu verfestigen. In einigen Ausführungsformen wird der Klebstoff 401 in der dritten Umgebung bei einer Temperatur von etwa 250°C bis etwa 400°C erwärmt und nach-ausgehärtet. In einigen Ausführungsformen wird der Klebkraftverstärker zwischen dem zweiten Substrat und dem Klebstoff 401 oder zwischen dem Opfermaterial 204 und dem Klebstoff 401 angeordnet, und somit wird der Klebstoff 401 in der dritten Umgebung nach dem Verbonden des ersten Substrats 201 mit dem zweiten Substrat 301 nach-ausgehärtet. Wenn das Leimmaterial zwischen dem zweiten Substrat und dem Klebstoff 401 oder zwischen dem Opfermaterial 204 und dem Klebstoff 401 angeordnet wird, so kann möglicherweise auf das Erwärmen des Klebstoffs 401 nach dem Verbonden verzichtet werden.
  • In Operation 907 wird das erste Substrat 201 oder das zweite Substrat 301 ausgedünnt, wie in 4J gezeigt. In einigen Ausführungsformen wird eine Dicke des ersten Substrats von der zweiten Fläche 201b her ausgedünnt. Die zweite Fläche 201b wird zu einer neuen zweiten Fläche 201b'. In einigen Ausführungsformen wird ein Abschnitt des ersten Substrats 201 von der zweiten Fläche 201b her in Richtung der ersten Fläche 201a entfernt. In einigen Ausführungsformen wird ein Teil des ersten Substrats 201 durch beliebige geeignete Operationen entfernt, wie zum Beispiel Schleifen, Ätzen usw. In einigen Ausführungsformen wird ein Drehmoment oder eine Scherkraft über der zweiten Fläche 201b des ersten Substrats 201 angelegt, um den Abschnitt des ersten Substrats 201 zu entfernen. In einigen Ausführungsformen wird die Dicke des ersten Substrats 201 nach den Ausdünnungsoperationen auf weniger als etwa 25 µm reduziert. In einigen Ausführungsformen wird die Dicke des ersten Substrats 201 nach den Ausdünnungsoperationen auf etwa 20 µm bis etwa 100 µm reduziert. In einigen Ausführungsformen wird eine Dicke des zweiten Substrats 301 von einer Unterseite 301b her in Richtung der Oberseite 301a des zweiten Substrats 301 ausgedünnt. In einigen Ausführungsformen wird ein Drehmoment oder eine Scherkraft über der Unterseite 301b des zweiten Substrats 301 angelegt, um den Abschnitt des zweiten Substrats 301 zu entfernen.
  • In einigen Ausführungsformen wird das erste Substrat 201, das mit dem zweiten Substrat 301 integriert ist, den Ausdünnungsoperationen unterzogen. Das erste Substrat 201 wird bei den Ausdünnungsoperationen zeitweilig durch den Klebstoff 401 mit dem zweiten Substrat 301 verbondet. In einigen Ausführungsformen wird das erste Substrat 201 durch mechanische Schleifoperationen ausgedünnt. Zum Beispiel wird eine Schleifmaschine zum Entfernen eines Teils des ersten Substrats 201 verwendet. In einigen Ausführungsformen wird ein Schleifdrehmoment oder eine Schleifscherkraft über der zweiten Fläche 201b angelegt, um einen Teil des ersten Substrats 201 zu entfernen. In einigen Ausführungsformen ist das Schleifdrehmoment wesentlich kleiner als eine Bondungskraft zwischen dem Opfermaterial 204 und dem zweiten Substrat 301. In einigen Ausführungsformen wird die Bondungskraft durch den Klebstoff 401 erzeugt. In einigen Ausführungsformen ist die Bondungskraft in der Lage, dem Schleifdrehmoment zu widerstehen, so dass das erste Substrat 201 und das Opfermaterial 204 bei den Ausdünnungsoperationen nicht von dem zweiten Substrat 301 abgelöst werden würden.
  • In Operation 908 werden eine Umverteilungsschicht (Redistribution Layer, RDL) 210, eine leitfähige Kontaktinsel 211 und eine Passivierung 212 über der zweiten Fläche 201b' des ersten Substrats 201 ausgebildet, wie in 4K gezeigt. In einer Ausführungsform werden die RDL 210 und die leitfähige Kontaktinsel 211 über der zweiten Fläche 201b' ausgebildet. In einigen Ausführungsformen leitet die RDL 210 einen Pfad eines Schaltkreises in dem ersten Substrat 201 von Anschlüssen zu der leitfähigen Kontaktinsel 211 um. In einigen Ausführungsformen ist die leitfähige Kontaktinsel 211 dafür konfiguriert, andere leitfähige Strukturen aufzunehmen, wie zum Beispiel metallische Leitungen, Drahtbondungsverdrahtungen, leitfähige Höcker usw. In einigen Ausführungsformen umfassen die RDL 210 und die leitfähige Kontaktinsel 211 leitfähige Materialien, wie zum Beispiel Gold, Silber, Kupfer, Nickel, Wolfram, Aluminium, Palladium und/oder Legierungen davon. In einigen Ausführungsformen werden die RDL 210 und die leitfähige Kontaktinsel 211 durch beliebige geeignete Operationen ausgebildet, wie zum Beispiel Elektroplattierung. In einigen Ausführungsformen wird die Passivierung 212 über der zweiten Fläche 201b' angeordnet, um die RDL 210 und einen Abschnitt der leitfähigen Kontaktinsel 211 zu bedecken. In einigen Ausführungsformen liegt die leitfähige Kontaktinsel 211 teilweise aus der Passivierung 212 frei. In einigen Ausführungsformen umfasst die Passivierung 212 dielektrische Materialien, wie zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid usw.
  • In Operation 909 wird ein Chip 601 vereinzelt, wie in den 4L, 4M und 4N gezeigt. In einigen Ausführungsformen, wie in 4L gezeigt, wird der Chip 601 durch Ausbilden einer Durchkontaktierung 203 vereinzelt. In einigen Ausführungsformen sägt die Durchkontaktierung 203 teilweise den Chip 601 aus dem ersten Substrat 201 heraus. In einigen Ausführungsformen verläuft die Durchkontaktierung 203 durch die Passivierung 212, das erste Substrat 201, die Schutzschicht 213 und das Opfermaterial 204. In einigen Ausführungsformen wird die Durchkontaktierung 203 von der Passivierung in Richtung des Klebstoffs 401 erweitert. In einigen Ausführungsformen ist die Durchkontaktierung 203 eine Silizium-Durchkontaktierung (Through Silicon Via, TSV). In einigen Ausführungsformen wird die Durchkontaktierung 203 durch beliebige geeignete Operationen ausgebildet, wie zum Beispiel Fotolithografie, Ätzen usw.
  • In einigen Ausführungsformen, wie in 4M gezeigt, wird der Chip 601 durch Sägen entlang einer Skribierlinienregion 209 vereinzelt. In einigen Ausführungsformen wird der Chip 601 mittels Durchtrennen der Passivierung 212, des ersten Substrats 201, der Schutzschicht 213, des Opfermaterials 204, des Klebstoffs 401 und eines Teils des zweiten Substrats 301 vereinzelt. In einigen Ausführungsformen wird der Chip 601 vereinzelt, indem eine Nut gebildet und entlang der Skribierlinienregion 209 geschnitten wird. In einigen Ausführungsformen wird das Schneiden entlang der Skribierlinienregion 209 mittels eines beliebigen geeigneten Mittels ausgeführt, wie zum Beispiel mit einem mechanischen Blatt oder einer Laserklinge.
  • In Operation 910 wird der Chip 601 von dem zweiten Substrat 301 getrennt, wie in den 4N, 4O und 4P gezeigt. Nach den Vereinzelungsoperationen, wie in 4M gezeigt, wird der Chip 601 von dem zweiten Substrat 301 getrennt und abgelöst, wie in 4N gezeigt. In einigen Ausführungsformen wird der Chip 601 durch eine elektrostatische Kraft von dem zweiten Substrat 301 abgehoben, so dass der Chip 601 von dem zweiten Substrat 301 abgelöst wird. In einigen Ausführungsformen ist eine Bondungskraft zwischen dem Klebstoff 401 und dem Opfermaterial 204 wesentlich kleiner als eine Kraft (zum Beispiel die elektrostatische Kraft), die den Chip 601 abhebt, und darum kann der Chip 601 von dem Klebstoff 401 oder dem zweiten Substrat 301 getrennt werden.
  • Nach den Vereinzelungsoperationen, wie in 4L gezeigt, wird das Opfermaterial 204 entfernt, wie in 4O gezeigt, und dann wird der Chip 601 von dem zweiten Substrat 301 getrennt und abgelöst, wie in 4P gezeigt. In einigen Ausführungsformen wird das Opfermaterial 204 durch die Durchkontaktierung 203 entfernt. In einigen Ausführungsformen wird das Opfermaterial 204 durch beliebige geeignete Operationen entfernt, wie zum Beispiel Ätzen. In einigen Ausführungsformen stützen die leitfähigen Bondhügel 202 nach dem Entfernen des Opfermaterials 204 den Chip 601 über oder auf dem Klebstoff 401. In einigen Ausführungsformen werden einige der Oberseiten 202a der leitfähigen Bondhügel 202 mit dem Klebstoff 401 gekoppelt. In einigen Ausführungsformen wird der Chip 601 durch eine elektrostatische Kraft von dem zweiten Substrat 301 abgehoben, so dass der Chip 601 von dem zweiten Substrat 301 abgelöst wird. In einigen Ausführungsformen ist eine Bondungskraft zwischen dem Klebstoff 401 und dem Opfermaterial 204 wesentlich kleiner als eine Kraft (zum Beispiel die elektrostatische Kraft), die den Chip 601 abhebt, und darum kann der Chip 601 von dem Klebstoff 401 oder dem zweiten Substrat 301 getrennt werden.
  • In der vorliegenden Offenbarung wird ein verbessertes Verfahren zur Fertigung einer Halbleiterstruktur offenbart. Ein erstes Substrat (wie zum Beispiel ein Bauelementsubstrat) oder ein zweites Substrat (wie zum Beispiel ein Trägersubstrat) wird mit einem Klebstoff versehen. Der Klebstoff wird vor der Verbondung des ersten Substrats mit dem zweiten Substrat vor-ausgehärtet oder teilweise ausgehärtet. Beim Bonden wird der Klebstoff ebenfalls erwärmt. Nach dem Bonden wird der Klebstoff nach-ausgehärtet. Solche Prozesse erzeugen eine permanente oder zeitweilige Bondung des ersten Substrats und des zweiten Substrats, und eine solche Bondung kann einer Ausdünnungs- oder Schleifkraft bei den Ausdünnungsoperationen widerstehen und kann eine Delaminierung des ersten Substrats von dem zweiten Substrat während der Ausdünnungsoperationen verhindern. Das erste Substrat lässt sich nach den Ausdünnungsoperationen mühelos von dem zweiten Substrat abtrennen. Des Weiteren sind die Bondungsoperationen effizienter, und weniger Anpresskraft und Zeit werden für die Bondung des ersten Substrats mit dem zweiten Substrat benötigt.
  • In einigen Ausführungsformen umfasst ein Verfahren zur Fertigung einer Halbleiterstruktur Folgendes: Empfangen eines ersten Substrats, das eine erste Fläche, eine zweite Fläche gegenüber der ersten Fläche, und mehrere leitfähige Bondhügel umfasst, die über der ersten Fläche angeordnet sind; Empfangen eines zweiten Substrats; Anordnen eines Klebstoffs über dem ersten Substrat oder dem zweiten Substrat; Erwärmen des Klebstoffs in einer ersten Umgebung; Verbonden des ersten Substrats mit dem zweiten Substrat durch Anlegen einer Kraft von weniger als etwa 10.000 N an das erste Substrat oder das zweite Substrat und Erwärmen des Klebstoffs in einer zweiten Umgebung; und Ausdünnen einer Dicke des ersten Substrats von der zweiten Fläche aus.
  • In einigen Ausführungsformen hat die erste Umgebung eine Temperatur von etwa 100°C bis etwa 300°C. In einigen Ausführungsformen hat die zweite Umgebung eine Temperatur von etwa 120°C bis etwa 250°C. In einigen Ausführungsformen umfasst das Verfahren des Weiteren das Erwärmen des Klebstoffs in einer dritten Umgebung nach dem Verbonden des ersten Substrats mit dem zweiten Substrat, wobei die dritte Umgebung eine Temperatur von etwa 250°C bis etwa 400°C ausweist. In einigen Ausführungsformen umfasst das Verbonden des ersten Substrats mit dem zweiten Substrat das Zusammenfügen und Integrieren des ersten Substrats und des zweiten Substrats, und das Ausdünnen der Dicke des ersten Substrats umfasst das Ausdünnen des ersten Substrats, das mit dem zweiten Substrat integriert ist. In einigen Ausführungsformen ist eine Dauer des Anlegens der Kraft kürzer als etwa 10 Minuten. In einigen Ausführungsformen umfasst das Ausdünnen der Dicke des ersten Substrats das Entfernen eines Teils des ersten Substrats von der zweiten Fläche aus in Richtung der ersten Fläche, oder das Reduzieren der Dicke des ersten Substrats auf etwa 20 µm bis etwa 100 µm. In einigen Ausführungsformen sind die mehreren leitfähigen Bondhügel von dem Klebstoff oder einem Opfermaterial umgeben, das zwischen dem ersten Substrat und dem Klebstoff angeordnet ist.
  • In einigen Ausführungsformen umfasst ein Verfahren zur Fertigung einer Halbleiterstruktur Folgendes: Empfangen eines ersten Substrats, das eine erste Fläche, eine zweite Fläche gegenüber der ersten Fläche, eine Schutzschicht, die über der ersten Fläche angeordnet ist, und mehrere leitfähige Bondhügel umfasst, die über der Schutzschicht angeordnet sind; Anordnen eines Opfermaterials über der Schutzschicht, um die mehreren leitfähigen Bondhügel zu umgeben; Empfangen eines zweiten Substrats; Anordnen eines Klebstoffs über dem ersten Substrat oder dem zweiten Substrat; Strukturieren des Klebstoffs; Erwärmen des Klebstoffs in einer ersten Umgebung; Verbonden des ersten Substrats mit dem zweiten Substrat durch den Klebstoff und Erwärmen des Klebstoffs in einer zweiten Umgebung; Ausdünnen einer Dicke des ersten Substrats oder einer Dicke des zweiten Substrats; Vereinzeln mehrerer Chips von dem ersten Substrat; und Trennen eines der mehrerer Chips von dem zweiten Substrat.
  • In einigen Ausführungsformen umfasst der Klebstoff Polymer, Polyimid (PI), Benzocyclobuten (BCB), ein Leimmaterial oder einen Klebkraftverstärker. In einigen Ausführungsformen umfasst das Vereinzeln der mehreren Chips das Sägen entlang einer Skribierlinienregion durch das erste Substrat, die Schutzschicht, das Opfermaterial, den Klebstoff und einen Teil des zweiten Substrats. In einigen Ausführungsformen umfasst das Strukturieren des Klebstoffs das Ausbilden mehrerer Öffnungen, um einen Teil des Opfermaterials oder einige der leitfähigen Bondhügel frei zu legen. In einigen Ausführungsformen umfasst das Strukturieren des Klebstoffs das Ausbilden mehrerer Öffnungen, um einen Teil des zweiten Substrats frei zu legen. In einigen Ausführungsformen umfasst das Strukturieren des Klebstoffs das Ausbilden mehrerer Öffnungen in rechteckiger, vierseitiger oder polygonaler Form. In einigen Ausführungsformen umfasst das Verfahren das Bilden einer Umverteilungsschicht (Redistribution Layer, RDL) oder einer leitfähigen Kontaktinsel über der zweiten Fläche des zweiten Substrats. In einigen Ausführungsformen umfasst das Trennen eines der mehrerer Chips das Abheben eines der mehrerer Chips von dem zweiten Substrat durch eine elektrostatische Kraft. In einigen Ausführungsformen wird der Klebstoff gleichmäßig über dem ersten Substrat und dem zweiten Substrat aufgebracht. In einigen Ausführungsformen hat das erste Substrat oder das zweite Substrat einen Durchmesser von etwa 30 cm (12 Inch).
  • In einigen Ausführungsformen umfasst ein Verfahren zur Fertigung einer Halbleiterstruktur Folgendes: Empfangen eines ersten Substrats, das eine erste Fläche und eine zweite Fläche gegenüber der ersten Fläche umfasst; Empfangen eines zweiten Substrats; Anordnen eines Klebstoffs über dem ersten Substrat oder dem zweiten Substrat; Strukturieren des Klebstoffs; Verbonden des ersten Substrats mit dem zweiten Substrat durch den Klebstoff; und Entfernen einiger Abschnitte des ersten Substrats von der zweiten Fläche.
  • In einigen Ausführungsformen umfasst das Entfernen einiger Abschnitte des ersten Substrats das Anlegen eines Schleifdrehmoments über der zweiten Fläche, und das Schleifdrehmoment ist wesentlich kleiner als eine Bondungskraft zwischen dem zweiten Substrat und dem ersten Substrat.

Claims (18)

  1. Verfahren zur Fertigung einer Halbleiterstruktur, das Folgendes umfasst: Empfangen eines ersten Substrats (201), das eine erste Fläche (201a), eine zweite Fläche (201b) gegenüber der ersten Fläche, und mehrere leitfähige Bondhügel (202) umfasst, die über der ersten Fläche (201a) angeordnet sind; Empfangen eines zweiten Substrats (301); Anordnen eines Klebstoffs (401) über dem ersten Substrat (201) oder dem zweiten Substrat (301); Strukturieren des Klebstoffs (401) durch Entfernen von Abschnitten des Klebstoffs (401), so dass ein Teil der Oberseiten (202a) der leitfähigen Bondhügel (202) aus dem Klebstoff (401) freiliegen; Erwärmen des Klebstoffs (401) in einer ersten Umgebung; Verbonden des ersten Substrats (201) mit dem zweiten Substrat (301) durch Anlegen einer Kraft von weniger als etwa 10.000 N an das erste Substrat (201) oder das zweite Substrat (301) und Erwärmen des Klebstoffs (401) in einer zweiten Umgebung; und Ausdünnen einer Dicke des ersten Substrats (201) von der zweiten Fläche (201b) aus.
  2. Verfahren nach Anspruch 1, wobei die erste Umgebung eine Temperatur von etwa 100°C bis etwa 300°C hat.
  3. Verfahren nach Anspruch 1 oder 2, wobei die zweite Umgebung eine Temperatur von etwa 120°C bis etwa 250°C hat.
  4. Verfahren nach einem der vorangehenden Ansprüche, das des Weiteren das Erwärmen des Klebstoffs (401) in einer dritten Umgebung nach dem Verbonden des ersten Substrats (201) mit dem zweiten Substrat (301) umfasst, und wobei die dritte Umgebung eine Temperatur von etwa 250°C bis etwa 400°C hat.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei das Verbonden des ersten Substrats (201) mit dem zweiten Substrat (301) das Zusammenfügen und Integrieren des ersten Substrats (201) und des zweiten Substrats (301) umfasst, und das Ausdünnen der Dicke des ersten Substrats (201) das Ausdünnen des ersten Substrats (201) umfasst, das mit dem zweiten Substrat (301) integriert ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei eine Dauer des Anlegens der Kraft kürzer als etwa 10 Minuten ist.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei das Ausdünnen der Dicke des ersten Substrats (201) das Entfernen eines Teils des ersten Substrats (201) von der zweiten Fläche (201b) aus in Richtung der ersten Fläche (201a) oder das Reduzieren der Dicke des ersten Substrats (201) auf etwa 20 µm bis etwa 100 µm umfasst.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei die mehreren leitfähigen Bondhügel (202) von dem Klebstoff (401) oder einem Opfermaterial (208), das zwischen dem ersten Substrat und dem Klebstoff angeordnet ist, umgeben sind.
  9. Verfahren zur Fertigung einer Halbleiterstruktur, das Folgendes umfasst: Empfangen eines ersten Substrats (201), das eine erste Fläche (201a), eine zweite Fläche (201b) gegenüber der ersten Fläche, eine Schutzschicht (213), die über der ersten Fläche angeordnet sind, und mehrere leitfähige Bondhügel (202) umfasst, die über der Schutzschicht angeordnet sind; Anordnen eines Opfermaterials (204) über der Schutzschicht (213), um die mehreren leitfähigen Bondhügel (202) zu umgeben; Empfangen eines zweiten Substrats (301); Anordnen eines Klebstoffs (401) über dem ersten Substrat (201) oder dem zweiten Substrat (301); Strukturieren des Klebstoffs (401) und dadurch Ausbilden mehrerer Öffnungen, um einen Teil des Opfermaterials oder einige der leitfähigen Bondhügel freizulegen; Erwärmen des Klebstoffs (401) in einer ersten Umgebung; Verbonden des ersten Substrats (201) mit dem zweiten Substrat (301) durch den Klebstoff (401) und Erwärmen des Klebstoffs (401) in einer zweiten Umgebung; Ausdünnen einer Dicke des ersten Substrats (201) oder einer Dicke des zweiten Substrats (301); Vereinzeln mehrerer Chips von dem ersten Substrat (201); und Trennen eines der mehrerer Chips von dem zweiten Substrat (301).
  10. Verfahren nach Anspruch 9, wobei der Klebstoff (401) Polymer, Polyimid (PI), Benzocyclobuten (BCB), ein Leimmaterial oder einen Klebkraftverstärker umfasst.
  11. Verfahren nach Anspruch 9 oder 10, wobei das Vereinzeln der mehreren Chips das Sägen entlang einer Skribierlinienregion durch das erste Substrat, die Schutzschicht, das Opfermaterial, den Klebstoff und einen Teil des zweiten Substrats umfasst.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei das Strukturieren des Klebstoffs (401) das Ausbilden mehrerer Öffnungen (401b) umfasst, um einen Teil des zweiten Substrats (301) frei zu legen.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei das Strukturieren des Klebstoffs (401) das Ausbilden mehrerer Öffnungen (401b) in rechteckiger, vierseitiger oder polygonaler Form umfasst.
  14. Verfahren nach einem der Ansprüche 9 bis 13, das des Weiteren das Bilden einer Umverteilungsschicht (Redistribution Layer, RDL) (210) oder einer leitfähigen Kontaktinsel (211) über der zweiten Fläche des zweiten Substrats (301) umfasst.
  15. Verfahren nach einem der Ansprüche 9 bis 14, wobei das Trennen eines der mehreren Chips das Abheben eines der mehrerer Chips von dem zweiten Substrat (301) durch eine elektrostatische Kraft umfasst.
  16. Verfahren nach einem der Ansprüche 9 bis 15, wobei der Klebstoff (401) gleichmäßig über dem ersten Substrat (201) und dem zweiten Substrat (301) aufgebracht wird.
  17. Verfahren nach einem der Ansprüche 9 bis 16, wobei das erste Substrat (201) oder das zweite Substrat (301) einen Durchmesser von etwa 30 cm hat.
  18. Verfahren zur Fertigung einer Halbleiterstruktur, das Folgendes umfasst: Empfangen eines ersten Substrats (201), das eine erste Fläche (201a) und eine zweite Fläche (201b) gegenüber der ersten Fläche und einen leitfähigen Bondhügel (202) über der ersten Fläche umfasst; Empfangen eines zweiten Substrats (301); Anordnen eines Klebstoffs (401) über dem ersten Substrat (201) und dem leitfähigen Bondhügel (202); Entfernen eines Teils des Klebstoffs (401), so dass Abschnitte einer Oberfläche des ersten Substrats (201) und ein Teil der Oberfläche (202a) des leitfähigen Bondhügels (202) aus dem Klebstoff (401) frei liegen; Verbonden des ersten Substrats (201) mit dem zweiten Substrat (301) durch den Klebstoff (401); und Trennen des ersten Substrats (201) von dem Klebstoff und dem zweiten Substrat.
DE102015110019.3A 2015-06-12 2015-06-23 Verfahren zur Fertigung einer Halbleiterstruktur Active DE102015110019B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/738,109 US9799625B2 (en) 2015-06-12 2015-06-12 Semiconductor structure and manufacturing method thereof
US14/738,109 2015-06-12

Publications (2)

Publication Number Publication Date
DE102015110019A1 DE102015110019A1 (de) 2016-12-15
DE102015110019B4 true DE102015110019B4 (de) 2018-11-29

Family

ID=57395447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015110019.3A Active DE102015110019B4 (de) 2015-06-12 2015-06-23 Verfahren zur Fertigung einer Halbleiterstruktur

Country Status (5)

Country Link
US (4) US9799625B2 (de)
KR (1) KR101711294B1 (de)
CN (1) CN106252279B (de)
DE (1) DE102015110019B4 (de)
TW (1) TWI621207B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799625B2 (en) * 2015-06-12 2017-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
AU2018258170B2 (en) * 2017-04-25 2023-06-29 Otsuka Pharmaceutical Co., Ltd. Lisinopril compositions with an ingestible event marker
US10483226B2 (en) * 2018-04-20 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
US11515234B2 (en) * 2020-12-03 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package including promoters and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030166313A1 (en) 2001-09-26 2003-09-04 Hidenobu Nishikawa Semiconductor element mounting method
US20040029316A1 (en) 2000-11-02 2004-02-12 Anton Schnegg Method for assembling planar workpieces
US20070141330A1 (en) 2004-08-03 2007-06-21 The Furukawa Electric Co., Ltd. Method of producing a semiconductor device, and wafer-processing tape
US20090218560A1 (en) 2008-01-24 2009-09-03 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
US20110111560A1 (en) 2008-09-26 2011-05-12 International Business Machines Corporation Lock and Key Through-Via Method for Wafer Level 3D Integration and Structures Produced Thereby

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998831B2 (en) * 2007-04-04 2011-08-16 Globalfoundries Singapore Pte. Ltd. Planarized passivation layer for semiconductor devices
US9390974B2 (en) * 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
TWI411024B (zh) * 2009-09-02 2013-10-01 Himax Semiconductor Inc 晶圓級模組及其製造方法
CN102985505B (zh) 2010-07-09 2014-08-20 东丽株式会社 感光性粘合剂组合物、感光性粘合剂膜和使用它们的半导体装置
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
TWI509713B (zh) 2011-03-31 2015-11-21 Soitec Silicon On Insulator 形成結合的半導體結構之方法及用該方法所形成之半導體結構
WO2013179765A1 (ja) * 2012-05-30 2013-12-05 オリンパス株式会社 撮像装置の製造方法および半導体装置の製造方法
US9728458B2 (en) 2012-07-31 2017-08-08 Soitec Methods for fabrication of semiconductor structures using laser lift-off process, and related semiconductor structures
CN103871911B (zh) * 2012-12-10 2018-01-23 株式会社迪思科 器件晶片的加工方法
JP6224918B2 (ja) * 2013-05-31 2017-11-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2015064321A (ja) * 2013-09-26 2015-04-09 キヤノン株式会社 流路デバイス
KR102136844B1 (ko) * 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법
US10141216B2 (en) * 2014-10-22 2018-11-27 Promerus, Llc Room temperature debondable and thermally curable compositions
US9799625B2 (en) * 2015-06-12 2017-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040029316A1 (en) 2000-11-02 2004-02-12 Anton Schnegg Method for assembling planar workpieces
US20030166313A1 (en) 2001-09-26 2003-09-04 Hidenobu Nishikawa Semiconductor element mounting method
US20070141330A1 (en) 2004-08-03 2007-06-21 The Furukawa Electric Co., Ltd. Method of producing a semiconductor device, and wafer-processing tape
US20090218560A1 (en) 2008-01-24 2009-09-03 Brewer Science Inc. Method for reversibly mounting a device wafer to a carrier substrate
US20110111560A1 (en) 2008-09-26 2011-05-12 International Business Machines Corporation Lock and Key Through-Via Method for Wafer Level 3D Integration and Structures Produced Thereby

Also Published As

Publication number Publication date
US20180047701A1 (en) 2018-02-15
US10535629B2 (en) 2020-01-14
KR20160146461A (ko) 2016-12-21
CN106252279A (zh) 2016-12-21
TWI621207B (zh) 2018-04-11
DE102015110019A1 (de) 2016-12-15
US9799625B2 (en) 2017-10-24
KR101711294B1 (ko) 2017-02-28
US20160365332A1 (en) 2016-12-15
US20200152599A1 (en) 2020-05-14
US11069652B2 (en) 2021-07-20
US20190115313A1 (en) 2019-04-18
TW201643989A (zh) 2016-12-16
CN106252279B (zh) 2020-06-26
US10163849B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102019105763B4 (de) Integriertes photonisches package undverfahren zu dessen herstellung
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102013101192B4 (de) Halbleitergehäuse
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102018130035B4 (de) Package und verfahren
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102012104761B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102018102085B3 (de) Halbleiter-Bauelement und Verfahren
DE102013104970A1 (de) Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren
DE102015113185A1 (de) SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung
DE102020104147A1 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102015110019B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final