DE102019105763B4 - Integriertes photonisches package undverfahren zu dessen herstellung - Google Patents

Integriertes photonisches package undverfahren zu dessen herstellung Download PDF

Info

Publication number
DE102019105763B4
DE102019105763B4 DE102019105763.9A DE102019105763A DE102019105763B4 DE 102019105763 B4 DE102019105763 B4 DE 102019105763B4 DE 102019105763 A DE102019105763 A DE 102019105763A DE 102019105763 B4 DE102019105763 B4 DE 102019105763B4
Authority
DE
Germany
Prior art keywords
die
photonic
photonic die
electronic
sacrificial material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019105763.9A
Other languages
English (en)
Other versions
DE102019105763A1 (de
Inventor
Chen-Hua Yu
An-Jhih Su
Wei-Yu Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019105763A1 publication Critical patent/DE102019105763A1/de
Application granted granted Critical
Publication of DE102019105763B4 publication Critical patent/DE102019105763B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4239—Adhesive bonding; Encapsulation with polymer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

Verfahren mit den folgenden Schritten:Platzieren eines elektronischen Dies (26) und eines photonischen Dies (30) über einem Träger (20),wobei der elektronische Die (26) Steuerschaltungen zum Steuern des Betriebs der Bauelemente in dem photonischen Die (30) aufweist;Verkapseln des elektronischen Dies (26) und des photonischen Dies (30) in einem Verkapselungsmaterial (34);Planarisieren des Verkapselungsmaterials (34), bis der elektronische Die (26) und der photonische Die (30) freigelegt sind;Herstellen von Umverteilungsleitungen (38, 42) über dem Verkapselungsmaterial (34), dem elektronischen Die (26) und dem photonischen Die (30), wobei die Umverteilungsleitungen (38, 42) zumindest den elektronischen Die (26) elektrisch verbinden; undBefestigen eines optischen Kopplers (54) an dem photonischen Die (30), wobei eine Lichtleitfaser (58), die an dem optischen Koppler (54) befestigt ist, so konfiguriert ist, dass sie mit dem photonischen Die (30) optisch gekoppelt wird.

Description

  • Hintergrund der Erfindung
  • Elektrische Signalgabe und -verarbeitung sind bisher die gängigsten Techniken für die Signalübertragung und -verarbeitung. Die optische Signalgabe und -verarbeitung sind in den letzten Jahren in immer mehr Anwendungsgebieten zum Einsatz gekommen, insbesondere auf Grund der Verwendung von Lichtleitfasern für die Signalübertragung.
  • EP 2 696 229 A2 offenbart ein photonisches Package, wobei die Steuereinheit auf der Oberseite des photonischen Dies angebracht ist, und die Steuereinheit mit dem photonischen Die durch Kupfersäulen verbunden ist. US 9 964 719 B1 offenbart ein photonisches Package, wobei die Steuereinheit auf der Oberseite des photonischen Dies angebracht ist, und die Steuereinheit mit dem photonischen Die durch Lotkugeln verbunden ist. US 2016 / 0 223 765 A1 offenbart ein optoelektronisches Bauelement mit einer polymerbasierten Faserausrichtungsstruktur, die mit einem eingebetteten Wafer-Level-Packaging-Verfahren hergestellt werden kann.
  • Kurze Beschreibung der Zeichnungen
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1 bis 7 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines photonischen Packages mit einem oberen Koppler, gemäß einigen Ausführungsformen.
    • 8 zeigt eine Draufsicht eines photonischen Packages gemäß einigen Ausführungsformen.
    • Die 9A, 9B und 9C zeigen verschiedene Darstellungen eines photonischen Dies gemäß einigen Ausführungsformen.
    • Die 10 bis 14 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines photonischen Packages mit einem Randkoppler, gemäß einigen Ausführungsformen.
    • Die 15 bis 18 zeigen Schnittansichten einiger photonischer Packages gemäß einigen Ausführungsformen.
    • Die 19 bis 22 zeigen Schnittansichten einiger photonischer Dies vor und nach dem Bonden, gemäß einigen Ausführungsformen.
    • 23 zeigt einen Prozessablauf zum Herstellen eines photonischen Packages gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Es werden ein Package mit einem photonischen Die und einem elektronischen Die sowie ein Verfahren zu dessen Herstellung gemäß einigen Ausführungsformen bereitgestellt. Die Zwischenstufen der Herstellung des Packages werden gemäß einigen Ausführungsformen erläutert. Es werden einige Abwandlungen einiger Ausführungsformen erörtert. In allen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugszahlen zum Bezeichnen ähnlicher Elemente verwendet.
  • Die 1 bis 7 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines photonischen Packages gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die Schritte, die in den 1 bis 7 gezeigt sind, sind auch in dem Prozessablauf 200 schematisch angegeben, der in 23 gezeigt ist.
  • 1 zeigt einen Träger 20 und eine Ablöseschicht 22, die über dem Träger 20 hergestellt ist. Der Träger 20 kann ein Glasträger, ein Keramikträger oder dergleichen sein. Der Träger 20 kann eine runde Draufsicht-Form haben. Die Ablöseschicht 22 kann aus einem Material auf Polymerbasis, wie etwa einem LTHC-Material (LTHC: Licht-Wärme-Umwandlung) bestehen, das zusammen mit dem Träger 20 von darüber befindlichen Strukturen entfernt werden kann, die in späteren Schritten hergestellt werden. Bei einigen Ausführungsformen der vorliegenden Erfindung besteht die Ablöseschicht 22 aus einem sich durch Wärme ablösenden Material auf Epoxidbasis. Die Ablöseschicht 22 kann in einer fließfähigen Form verteilt werden und gehärtet werden. Bei alternativen Ausführungsformen der vorliegenden Erfindung ist die Ablöseschicht 22 eine Laminatschicht, mit der der Träger 20 beschichtet wird. Die Oberseite der Ablöseschicht 22 wird egalisiert und hat ein hohes Maß an Koplanarität. Bei einigen Ausführungsformen der vorliegenden Erfindung wird eine Die-Befestigungsschicht 24 über der Ablöseschicht 22 hergestellt. Die Die-Befestigungsschicht 24 ist eine Haftschicht, die durch Beschichtung oder Laminierung auf die Ablöseschicht 22 aufgebracht werden kann.
  • Bleiben wir bei 1, in der ein elektronischer Die 26, ein Bauelement-Die 28 und ein photonischer Die 30 an der Die-Befestigungsschicht 24 befestigt werden. Der entsprechende Schritt ist als Schritt 202 in dem Prozessablauf angegeben, der in 23 gezeigt ist. Gemäß einigen Ausführungsformen der vorliegenden Erfindung fungiert der elektronische Die 26 als eine zentrale Verarbeitungseinheit, die Steuerschaltungen zum Steuern des Betriebs der Bauelemente in dem photonischen Die 30 aufweist. Außerdem kann der elektronische Die 26 Schaltungen zum Verarbeiten von elektrischen Signalen aufweisen, die von optischen Signalen in dem photonischen Die 30 umgewandelt werden. Zum Beispiel kann der elektronische Die 26 eine Ansteuerschaltung zum Steuern von optischen Modulatoren in dem photonischen Die 30 und Verstärker zum Verstärken von elektrischen Signalen aufweisen, die von Fotodetektoren in dem photonischen Die 30 empfangen werden. Der elektronische Die 26 kann außerdem elektrische Signale mit dem photonischen Die 30 austauschen.
  • Der elektronische Die 26 kann ein Halbleitersubstrat 130 aufweisen, das ein Siliziumsubstrat oder ein Substrat sein kann, das aus anderen Halbleitermaterialien besteht, wie etwa Germanium, SiGe, einem III-V-Verbindungshalbleitermaterial oder dergleichen. Die Rückseite des Substrats 130 (die auch die Rückseite des elektronischen Dies 26 ist) ist in Kontakt mit der Die-Befestigungsschicht 24. Eine Schaltung (integrierte Schaltkreiselemente, wie etwa Transistoren) 132 kann zumindest einen Teil auf der Vorderseite des Substrats 130 umfassen. Auf der Vorderseite des Substrats 130 wird eine Verbindungsstruktur 134 hergestellt, die dielektrische Schichten (wie etwa dielektrische Low-k-Schichten; nicht dargestellt) und Metallleitungen und Durchkontaktierungen (nicht dargestellt) und dergleichen aufweisen kann. Elektrische Verbindungselemente 138 sind durch die Verbindungsstruktur 134 mit den integrierten Schaltkreiselementen 132 elektrisch verbunden. Die elektrischen Verbindungselemente 138 können Metallsäulen sein, die in eine dielektrische Schicht 140 eingebettet sind. Die dielektrische Schicht 140 kann aus Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen bestehen. Außerdem ist eine Passivierungsschicht 136 gezeigt, wobei die Metallsäulen 138 in die Passivierungsschicht 136 hinein reichen können. Die Passivierungsschicht 136 kann aus Siliziumnitrid, Siliziumoxid oder Multischichten davon bestehen.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung wird ein weiterer Die 28 auf der Die-Befestigungsschicht 24 platziert. Bei alternativen Ausführungsformen wird der weitere Die 28 nicht auf der Die-Befestigungsschicht 24 platziert, sondern nur der elektronische Die 26 und der photonische Die 30. Der Die 28 kann ein ASIC-Die (ASIC: anwendungsspezifische integrierte Schaltung) sein, der für die Funktion des jeweiligen Packages konzipiert ist. Der Die 28 kann ein Halbleitersubstrat 230 aufweisen, das ein Siliziumsubstrat oder ein Substrat sein kann, das aus anderen Halbleitermaterialien besteht, wie etwa Germanium, SiGe oder einem III-V-Verbindungshalbleitermaterial. Die Rückseite des Substrats 230 (die auch die Rückseite des Dies 28 ist) kann in Kontakt mit der Die-Befestigungsschicht 24 sein. Integrierte Schaltkreiselemente 232 (die Transistoren sein können) können zumindest einen Teil auf der Vorderseite des Substrats 230 umfassen. Auf der Vorderseite des Substrats 230 wird eine Verbindungsstruktur 234 hergestellt, die dielektrische Schichten (wie etwa dielektrische Low-k-Schichten; nicht dargestellt) und Metallleitungen und Durchkontaktierungen (nicht dargestellt) und dergleichen aufweisen kann. Elektrische Verbindungselemente 238 sind durch die Verbindungsstruktur 234 mit den integrierten Schaltkreiselementen 232 elektrisch verbunden. Die elektrischen Verbindungselemente 238 können Metallsäulen sein, die in eine dielektrische Schicht 240 eingebettet sind. Die dielektrische Schicht 240 kann aus PBO, Polyimid, BCB oder dergleichen bestehen. Die Metallsäulen 238 können in Passivierungsschichten 236 hinein reichen. Die Passivierungsschichten 236 können aus Siliziumnitrid, Siliziumoxid oder Multischichten davon bestehen.
  • Außerdem wird der photonische Die 30 an der Die-Befestigungsschicht 24 befestigt. Eine Rückseite eines Halbleitersubstrats 330 ist freigelegt, wobei diese Rückseite auch die Rückseite des photonischen Dies 30 sein kann. Bei einigen Ausführungsformen der vorliegenden Erfindung ist die Vorderseite des photonischen Dies 30 in Kontakt mit der Die-Befestigungsschicht 24. Der photonische Die 30 hat die Funktion, optische Signale zu empfangen, die optischen Signale in dem photonischen Die 30 zu übertragen, die optischen Signale außerhalb des photonischen Dies 30 zu übertragen und/oder elektronisch mit dem elektronischen Die 26 und dem Bauelement-Die 28 zu kommunizieren. Daher ist der photonische Die 30 auch für die Ein- und Ausgabe (EA) der optischen Signale und/oder der elektrischen Signale verantwortlich.
  • Die Einzelheiten des photonischen Dies 30 sind schematisch in 19 gemäß einigen Ausführungsformen gezeigt. Wie in 19 gezeigt ist, kann der photonische Die 30 das Substrat 330 aufweisen. Das Substrat 330 kann ein Halbleitersubstrat sein, das ein Siliziumsubstrat, ein Siliziumgermaniumsubstrat oder ein Substrat sein kann, das aus anderen Halbleitermaterialien besteht. Bei einigen Ausführungsformen der vorliegenden Erfindung weist der photonische Die 30 Durchkontaktierungen (die auch als Substrat-Durchkontaktierungen oder Silizium-Durchkontaktierungen bezeichnet werden können) 32 auf, die in das Substrat 330 hinein reichen. Die Durchkontaktierungen 32 bestehen aus einem leitfähigen Material, das auch ein metallisches Material, wie etwa Wolfram, Kupfer, Titan oder dergleichen, sein kann. Isolationsschichten 342 umschließen die Durchkontaktierungen 32 und isolieren die Durchkontaktierungen 32 elektrisch gegen das Substrat 330.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung werden integrierte Schaltkreiselemente 332 auf der Oberseite des Substrats 330 hergestellt. Die integrierten Schaltkreiselemente 332 können aktive Bauelemente, wie etwa Transistoren und/oder Dioden (die Fotodioden sein können), umfassen. Die integrierten Schaltkreiselemente 332 können auch passive Bauelemente, wie etwa Kondensatoren, Widerstände oder dergleichen, umfassen.
  • Über dem Substrat 330 ist eine dielektrische Schicht 347 (die auch eine Mehrzahl von dielektrischen Schichten darstellen kann) angeordnet. Bei einigen Ausführungsformen der vorliegenden Erfindung besteht die dielektrische Schicht 347 aus Siliziumoxid, Siliziumnitrid oder dergleichen. Eine Siliziumschicht 348 wird über der dielektrischen Schicht 347 hergestellt und kann diese kontaktieren. Die Siliziumschicht 348 kann strukturiert werden und dient zum Herstellen von Lichtwellenleitern für die interne Übertragung von optischen Signalen. Daher wird die Siliziumschicht 348 nachstehend auch als Lichtwellenleiter 348 bezeichnet. Auf der Siliziumschicht 348 werden Gitterkoppler 344 hergestellt, deren obere Teile ein Gitter haben, sodass die Gitterkoppler 344 die Funktion haben, Licht zu empfangen oder zu übertragen. Einige Gitterkoppler 344 werden zum Empfangen von Licht von einer darüber befindlichen Lichtquelle oder optischen Signalquelle (wie etwa einer Lichtleitfaser 58, die in 7 gezeigt ist) und zum Übertragen des Lichts zu dem Lichtwellenleiter 348 verwendet. Obwohl der Lichtwellenleiter 348 als ein Lichtwellenleiter dargestellt ist, der sich über den photonischen Die 30 erstreckt, kann der Lichtwellenleiter 348 an und für sich in ausgewählten Bereichen hergestellt werden. Außerdem werden ein oder mehrere Modulatoren 346 hergestellt, die zum Modulieren der optischen Signale verwendet werden. Es dürfte wohlverstanden sein, dass die in 19 gezeigte Struktur schematisch ist und der photonische Die 30 verschiedene weitere Bauelemente und Schaltungen aufweisen kann, die zum Verarbeiten und Übertragen optischer Signale und elektrischer Signale verwendet werden können und bei einigen Ausführungsformen der vorliegenden Erfindung ebenfalls in Betracht gezogen werden.
  • 19 zeigt außerdem eine Verbindungsstruktur 334, die über den Gitterkopplern 344 hergestellt wird. Die Verbindungsstruktur 334 verbindet einige Bauelemente 332 und Durchkontaktierungen 32 elektrisch miteinander. Die Verbindungsstruktur 334 weist eine Mehrzahl von dielektrischen Schichten 354 und Metallleitungen und Durchkontaktierungen (die gemeinsam als 356 bezeichnet werden) auf, die in den dielektrischen Schichten 354 angeordnet sind. Eine dielektrische Schicht 350 besteht aus einem lichtdurchlässigen Material, wie etwa Siliziumoxid. Die dielektrischen Schichten 354 werden auch als Zwischenmetall-Dielektrika (IMDs) bezeichnet und können aus Siliziumoxid, Siliziumoxidnitrid, Siliziumnitrid oder dergleichen oder aus dielektrischen Low-k-Materialien bestehen, die k-Werte haben, die kleiner als etwa 3,0 sind. Die dielektrischen Low-k-Materialien können Black Diamond (ein eingetragenes Warenzeichen der Fa. Applied Materials), ein Kohlenstoff-haltiges dielektrisches Low-k-Material, Wasserstoff-Silsesquioxan (HSQ), Methyl-Silsesquioxan (MSQ) oder dergleichen sein. Zum Trennen von benachbarten IMDs können Ätzstoppschichten 355 hergestellt werden, die aus einem oder mehreren Materialien mit einer hohen Ätzselektivität für die dielektrischen Schichten bestehen. Die Ätzstoppschichten 355 können aus Siliziumcarbid, Siliziumcarbonitrid und dergleichen bestehen. Die Metallleitungen und Durchkontaktierungen 356 können mit einem Damascene-Prozess hergestellt werden und können zum Beispiel Kupfer auf Diffusionssperrschichten aufweisen. Die Diffusionssperrschichten können aus Titan, Titannidrid, Tantal, Tantalnitrid oder dergleichen bestehen. Bei einigen Ausführungsformen können sich die Durchkontaktierungen 32 bis zu Metallleitungen 356 in unteren leitfähigen Strukturelementen in der Verbindungsstruktur 334 erstrecken.
  • Die Verbindungsstruktur 334 kann außerdem Passivierungsschichten 360 und 362 aufweisen, die über der Verbindungsstruktur 334 hergestellt sind. Die Passivierungsschichten 360 und 362 können aus transparenten dielektrischen Nicht-low-k-Materialien bestehen. Die Passivierungsschichten 360 und 362 können zum Beispiel eine Siliziumoxidschicht bzw. eine Siliziumnitridschicht umfassen.
  • Dann wird in 2 ein Verkapselungsmaterial 34 auf den Dies 26, 28 und 30 hergestellt (gelegentlich als „geformt“ bezeichnet). Der entsprechende Schritt ist als Schritt 204 in dem Prozessablauf angegeben, der in 23 gezeigt ist. Das Verkapselungsmaterial 34 füllt Spalte zwischen benachbarten Dies 26, 28 und 30. Das Verkapselungsmaterial 34 kann ein Grundmaterial, das ein Polymer, ein Epoxid und/oder ein Harz sein kann, und Füllstoffteilchen aufweisen, die in das Grundmaterial eingemischt sind. Die Füllstoffteilchen können aus Siliziumdioxid, Aluminiumoxid oder dergleichen bestehen und können kugelförmig sein. Die Füllstoffteilchen können auch unterschiedliche Größen/Durchmesser haben. Die Oberseite des Verkapselungsmaterials 34 ist höher als die oberen Enden der Dies 26, 28 und 30.
  • In einem nachfolgenden Schritt, der in 3 gezeigt ist, wird ein Planarisierungsprozess, wie etwa ein CMP-Prozess (CMP: chemisch-mechanische Polierung) oder ein mechanischer Schleifprozess durchgeführt, um die Oberseite des Verkapselungsmaterials 34 und der Dies 26, 28 und 30 zu reduzieren. Der entsprechende Schritt ist als Schritt 206 in dem Prozessablauf angegeben, der in 23 gezeigt ist. Die Metallsäulen 138 und 238 sowie die Durchkontaktierungen 32 werden durch die Planarisierung freigelegt. Auf Grund der Planarisierung sind die oberen Enden der Durchkontaktierungen 32 im Wesentlichen auf gleicher Höhe (koplanar) mit den Oberseiten der Metallsäulen 138 und 238 und im Wesentlichen koplanar mit der Oberseite des Verkapselungsmaterials 34.
  • Die 4 bis 6 zeigen die Herstellung von Umverteilungsleitungen (RDLs) und jeweiligen dielektrischen Schichten. Der entsprechende Schritt ist als Schritt 208 in dem Prozessablauf angegeben, der in 23 gezeigt ist. Nachstehend wird der Schritt 208 kurz erörtert. In 4 wird eine dielektrische Schicht 36 hergestellt. Bei einigen Ausführungsformen der vorliegenden Erfindung besteht die dielektrische Schicht 36 aus einem Polymer, wie etwa PBO, Polyimid oder dergleichen. Bei alternativen Ausführungsformen der vorliegenden Erfindung besteht die dielektrische Schicht 36 aus einem anorganischen Material, wie etwa Siliziumnitrid, Siliziumoxid oder dergleichen.
  • Dann werden in 4 RDLs 38 so hergestellt, dass sie in die dielektrische Schicht 36 hinein reichen und mit den Metallsäulen 138 und 238 und den Durchkontaktierungen 32 verbunden werden. Die RDLs 38 können auch die Metallsäulen 138 und 238 und die Durchkontaktierungen 32 miteinander verbinden. Die RDLs 38 weisen Metallleiterbahnen (Metallleitungen) über der dielektrischen Schicht 36 und Durchkontaktierungen auf, die in die dielektrische Schicht 36 hinein reichen. Die Durchkontaktierungen in den RDLs 38 können in Kontakt mit den Durchkontaktierungen 32 und den Metallsäulen 138 und 238 sein. Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst die Herstellung der RDLs 38 das Strukturieren der dielektrischen Schicht 36, um Öffnungen zu erzeugen, durch die die Metallsäulen 138 und 238 und die Durchkontaktierungen 32 freigelegt werden. Die Herstellung der RDLs 38 umfasst außerdem die folgenden Schritte: Herstellen einer metallischen Schutz-Seed-Schicht; Herstellen und Strukturieren einer Plattierungsmaske über der metallischen Schutz-Seed-Schicht; Durchführen eines Plattierungsprozesses, um die RDLs 38 herzustellen; Entfernen der Plattierungsmaske; und Ätzen der Teile der metallischen Schutz-Seed-Schicht, die nicht von den RDLs 38 bedeckt sind. Die RDLs 38 können aus einem Metall oder einer Metalllegierung bestehen, wie etwa Aluminium, Kupfer, Wolfram und/oder deren Legierungen.
  • In 5 wird gemäß einigen Ausführungsformen der vorliegenden Erfindung eine dielektrische Schicht 40 über der in 4 gezeigten Struktur hergestellt, und daran schließt sich die Herstellung von RDLs 42 an, die in die dielektrische Schicht 40 hinein reichen, um die RDLs 38 zu kontaktieren. Die dielektrische Schicht 40 kann unter Verwendung eines Materials hergestellt werden, das aus der gleichen Gruppe von in Frage kommenden Materialien wie für die Herstellung der dielektrischen Schicht 36 gewählt wird. Die RDLs 42 können ebenfalls aus einem Metall oder einer Metalllegierung bestehen, wie etwa Aluminium, Kupfer, Wolfram und/oder deren Legierungen, und das Verfahren zum Herstellen der RDLs 42 kann dem für die Herstellung der RDLs 38 ähnlich sein. Bei den dargestellten Ausführungsformen werden zwei Schichten von RDLs (38 und 42) hergestellt, aber es dürfte wohlverstanden sein, dass die RDLs jede Anzahl Schichten haben können, wie etwa eine Schicht oder mehr als zwei Schichten. Die RDLs können gemeinsam die Durchkontaktierungen 32 und die Bauelement-Dies 26, 28 und 30 miteinander elektrisch verbinden. Dann wird eine dielektrische Schicht 44 auf den RDLs 42 hergestellt. Das Material für die dielektrische Schicht 44 kann aus der gleichen Gruppe von in Frage kommenden Materialien wie für die Herstellung der dielektrischen Schicht 36 gewählt werden.
  • 6 zeigt die Herstellung von elektrischen Verbindungselementen 46 gemäß einigen Ausführungsformen. Der entsprechende Schritt ist als Schritt 210 in dem Prozessablauf angegeben, der in 23 gezeigt ist. Die Herstellung der elektrischen Verbindungselemente 46 kann die folgenden Schritte umfassen: Erzeugen von Öffnungen in der dielektrischen Schicht 44, um die RDLs 42 freizulegen; Platzieren von Lotkugeln auf den freigelegten Teilen von UBMs (UBMs: Metallisierungen unter dem Kontakthügel); und anschließendes Aufschmelzen der Lotkugeln. Die UBMs (nicht dargestellt) können zwischen den Lotbereichen und den RDLs 42 hergestellt werden. Gemäß alternativen Ausführungsformen der vorliegenden Erfindung umfasst die Herstellung der elektrischen Verbindungselemente 46 das Durchführen eines Plattierungsschritts, um Lotbereiche über freigelegten Metallpads in den RDLs 42 herzustellen, und das anschließende Aufschmelzen der Lotbereiche. Die elektrischen Verbindungselemente 46 können auch Metallsäulen oder eine Kombination aus Metallsäulen und Lotkappen umfassen, die ebenfalls durch Plattierung hergestellt werden können. In der gesamten Beschreibung werden Strukturen, die über der Die-Befestigungsschicht 24 angeordnet sind, gemeinsam als ein rekonstruierter Wafer 50 bezeichnet. Der rekonstruierte Wafer 50 weist bei einigen Ausführungsformen eine Mehrzahl von Gruppen von Dies auf, wobei jede Gruppe die Bauelement-Dies 26, 28 und 30 umfasst.
  • Dann wird der rekonstruierte Wafer 50 von dem Träger 20 abgelöst. Der entsprechende Schritt ist als Schritt 212 in dem Prozessablauf angegeben, der in 23 gezeigt ist. Um den rekonstruierten Wafer 50 abzulösen, wird dieser zunächst auf einem Band (nicht dargestellt) platziert, das an einem Rahmen (nicht dargestellt) befestigt ist. Gemäß einigen Ausführungsformen der vorliegenden Erfindung sind die elektrischen Verbindungselemente 46 in Kontakt mit dem Band. Dann wird Licht auf die Ablöseschicht 22 projiziert, und das Licht geht durch den transparenten Träger 20 hindurch. Gemäß einigen beispielhaften Ausführungsformen der vorliegenden Erfindung ist das Licht ein Laserstrahl, der die gesamte Ablöseschicht 22 abtastet. Während der Belichtung wird die Ablöseschicht 22 in Reaktion auf die Wärme, die durch die Belichtung zugeführt wird, zersetzt, sodass der Träger 20 von der darunter befindlichen Struktur getrennt werden kann. Dann wird die übrige Ablöseschicht 22 zum Beispiel durch eine Plasmareinigung entfernt. Dadurch wird der rekonstruierte Wafer 50 von dem Träger 20 abgelöst (demontiert).
  • Anschließend wird die Die-Befestigungsschicht 24 in einem Reinigungsprozess oder einem rückseitigen Schleifprozess entfernt.
  • Dann wird der rekonstruierte Wafer 50 gemäß einigen Ausführungsformen der vorliegenden Erfindung entlang Ritzgräben 48 zertrennt, sodass eine Mehrzahl von Packages 50` entsteht, die miteinander identisch sind. Der entsprechende Schritt ist als Schritt 214 in dem Prozessablauf angegeben, der in 23 gezeigt ist. In einem späteren Schritt, der in 7 gezeigt ist, wird das Package 50' an eine Package-Komponente 52 gebondet, die ein Interposer, ein Package-Substrat, eine Leiterplatte oder dergleichen sein kann. Der entsprechende Schritt ist als Schritt 216 in dem Prozessablauf angegeben, der in 23 gezeigt ist.
  • 7 zeigt außerdem die Befestigung eines (optischen) Kopplers 54 und einer Lichtquelle 56 an dem Package 50', sodass ein Package 400 entsteht. Der entsprechende Schritt ist als Schritt 218 in dem Prozessablauf angegeben, der in 23 gezeigt ist. Der Koppler 54 wird zum Ein- und Ausgeben von optischen Signalen für den photonischen Die 30 verwendet. Der Koppler 54 wird zum Befestigen von Lichtleitfasern 58 an dem photonischen Die 30 verwendet. 20 zeigt eine vergrößerte Darstellung einiger Teile des photonischen Dies 30, der Kopplers 54 und der Lichtquelle 56 von 7. Die Befestigung des Kopplers 54 und der Lichtquelle 56 an dem photonischen Die 30 kann zum Beispiel mit Haftschichten 60 erfolgen. Die Lichtleitfasern 58 können auf den entsprechenden Gitterkoppler 344 gerichtet werden und mit diesem optisch gekoppelt werden. Licht 61, das in der Lichtleitfaser 58 übertragen wird, wird auf den Gitterkoppler 344 projiziert, und/oder das Licht, das außerhalb des Gitterkopplers 344 emittiert wird, wird von der Lichtleitfaser 58 empfangen.
  • Außerdem wird die Lichtquelle 56, die eine Lampe sein kann, an dem photonischen Die 30 befestigt und wird zu einem entsprechenden Gitterkoppler 344 ausgerichtet. Die Lichtquelle 56 ist so konfiguriert, dass sie Licht 62 (das ein Laserstrahl sein kann) zu dem Gitterkoppler 344 projiziert, wobei das Licht 62 auf einen oder mehrere darunter befindliche Gitterkoppler 344 projiziert wird.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung wird ein optischer Klebstoff 60, der ein klarer (und somit transparenter) Klebstoff ist, zum Befestigen des Kopplers 54 und der Lichtquelle 56 auf dem photonischen Die 30 verwendet. Der optische Klebstoff 60 kann über dem und um den Koppler 54 und die Lichtquelle 56 verteilt werden. 8 zeigt eine Draufsicht eines Packages 400, das den Bauelement-Die 28, den elektronischen Die 26 und den photonischen Die 30 aufweist.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt die Rückseite des photonischen Dies 30 in die gleiche Richtung wie die Oberseiten des elektronischen Dies 26 und des Bauelement-Dies 28, wie in 7 gezeigt ist. Der photonische Die 30 ist mit dem elektronischen Die 26 und dem Bauelement-Die 28 über die Durchkontaktierungen 32 und die RDLs 38 und 42 elektrisch verbunden. Außerdem gibt es kein elektrisches Verbindungselement auf der Vorderseite (die nach oben zeigt) des photonischen Dies 30, und es gibt kein elektrisch leitfähiges Strukturelement in dem photonischen Die 30, das die dielektrische Schicht 36 kontaktiert. Gemäß einigen Ausführungsformen der vorliegenden Erfindung werden alle elektrischen Verbindungen des photonischen Dies 30 nach unten über die Durchkontaktierungen 32 hergestellt.
  • Die 9A, 9B und 9C zeigen Schnittansichten und eine Draufsicht des photonischen Dies 30 gemäß einigen Ausführungsformen. In 9A wird eine Öffnung 64 in dem photonischen Die 30 erzeugt, und ein Opfermaterial 63 füllt die Öffnung 64. Das Opfermaterial 63 kann sich von der Oberseite und einem Rand des photonischen Dies 30 in den photonischen Die 30 hinein erstrecken. Die Öffnung 64 kann einen massiven Teil 64A und eine oder mehrere Vertiefungen 64B aufweisen, die mit einem Ende des massiven Teils 64A verbunden sind. Zum Beispiel zeigt 9C den massiven Teil 64A als einen Teil mit einer rechteckigen Draufsicht-Form, und mehrere Vertiefungen 64B sind mit dem massiven Teil 64A verbunden (Einzelheiten siehe auch 21). Entsprechend hat auch das Opfermaterial 63 einen massiven Teil 63A und Teile 63B, die die Vertiefungen 64B füllen. Das Opfermaterial 63 kann aus einem Polymer oder einem anderen Material bestehen, das in späteren Schritten leicht entfernt werden kann, ohne andere Teile des photonischen Dies 30 zu beschädigen. Das Opfermaterial 63 kann zum Beispiel ein Material auf Decahydronaphthalen-Basis, ein Material auf n-Butyl-Basis oder dergleichen sein. Gemäß einigen Ausführungsformen wird die Öffnung 64 auf Waferebene (wenn sich der photonische Die 30 immer noch in dem jeweiligen Wafer befindet) und vor dem Zersägen des Wafers in die photonischen Dies 30 erzeugt. Das Erzeugen der Öffnung 64 kann Laser-Ablation, Ätzen, mechanisches Zertrennen oder dergleichen umfassen. Dann wird das Opfermaterial 63 in die Öffnungen 64 in den photonischen Dies 30 gefüllt, und ein Planarisierungsprozess kann durchgeführt werden, um die Oberseite des Opfermaterials 63 auf gleiche Höhe mit der Oberseite der photonischen Dies 30 zu bringen.
  • 9B zeigt eine Schnittansicht der Vertiefungen 64B, wobei die Schnittansicht von der Ebene erhalten wird, die die Linie 9B - 9B enthält, die in den 9A und 9C gezeigt ist. In der Schnittansicht können die Vertiefungen 64B V- oder U-Formen (bei denen die obere Weite größer als die untere Weite ist) haben. Die Größe und die Form der Vertiefungen 64B sind so konzipiert, dass die Lichtleitfaser 58 teilweise oder vollständig in eine Vertiefung platziert werden kann.
  • 21 zeigt schematisch einige Einzelheiten des photonischen Dies 30. Die Vertiefungen 64B haben Enden, die Lichtwellenleitern 66 gegenüberliegen, die aus Silizium, Siliziumoxidnitrid oder dergleichen bestehen. Optische Komponenten, wie etwa die Modulatoren 346, können mit den Enden der Lichtwellenleiter 66 verbunden werden.
  • Die 10 bis 14 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Packages mit einem Randkoppler, gemäß einigen Ausführungsformen der vorliegenden Erfindung. Diese Ausführungsformen sind den Ausführungsformen ähnlich, die in den 1 bis 7 gezeigt sind, mit der Ausnahme, dass Randkoppler verwendet werden. Wenn nicht anders angegeben, sind die Materialien und die Herstellungsverfahren für die Komponenten bei diesen Ausführungsformen im Wesentlichen die Gleichen wie für die ähnlichen Komponenten, die bei den Ausführungsformen, die in den 1 bis 7 gezeigt sind, mit ähnlichen Bezugszahlen bezeichnet sind. Die Einzelheiten zu dem Herstellungsverfahren und den Materialien für die Komponenten, die in den 10 bis 14 (sowie in den 15 bis 18) gezeigt sind, sind somit in der Erörterung der Ausführungsformen zu finden, die in den 1 bis 7 gezeigt sind.
  • In 10 wird ein Träger 20 bereitgestellt, und auf dem Träger 20 werden eine Ablöseschicht 22 und eine Die-Befestigungsschicht 24 hergestellt/befestigt. Dann werden ein elektronischer Die 26, ein Bauelement-Die 28 und ein photonischer Die 30 auf der Die-Befestigungsschicht 24 platziert. Die Rückseiten des elektronischen Dies 26 und des Bauelement-Dies 28 und die Oberseite des photonischen Dies 30 liegen der Die-Befestigungsschicht 24 gegenüber und können mit dieser in Kontakt sein. Dann wird ein Verkapselungsmaterial 34 auf die Dies 26, 28 und 30 aufgebracht.
  • 11 zeigt einen Planarisierungsprozess zum Entfernen von überschüssigen Teilen des Verkapselungsmaterials und einiger Teile der Dies 26, 28 und 30, sodass die Metallsäulen 138 und 238 und die Durchkontaktierungen 32 freigelegt werden. Wie in 12 gezeigt ist, werden dann RDLs 38 und 42, dielektrische Schichten 36, 40 und 44 und elektrische Verbindungselemente 46 hergestellt. Die Einzelheiten des Prozesses sind vorstehend bei den in den 4 bis 6 gezeigten Ausführungsformen erörtert worden und werden hier nicht wiederholt. Auf diese Weise entsteht ein rekonstruierter Wafer 50.
  • In nachfolgenden Schritten wird der rekonstruierte Wafer 50 von dem Träger 20 abgelöst, und übrige Teile der Die-Befestigungsschicht 24 werden zum Beispiel in einem chemischen Reinigungsprozess oder einem mechanischen Schleifprozess entfernt. Dann wird das Opfermaterial 63 zum Beispiel mit einem Lösungsmittel, das das Opfermaterial 63 auflösen kann, oder mit einer (Nass-)Ätzmittel entfernt, das das Opfermaterial 63 ätzen kann, ohne den photonischen Die 30 zu beschädigen. Wenn das Opfermaterial 63 zum Beispiel aus einem Material auf Decahydronaphthalen-Basis besteht, kann eine Chemikalie auf Monoterpen-Kohlenwasserstoff-Basis zum Entfernen des Opfermaterials 63 durch Ätzen oder Auflösen verwendet werden. Die resultierende Struktur ist in 13 gezeigt, in der die Öffnung 64 freiliegt.
  • Dann wird der Wafer 50 zertrennt, um die Packages 50' darin voneinander zu trennen. Einige der Ritzgräben 48 können über die Ränder des photonischen Dies 30 hinaus gehen, sodass die Öffnung 64 von der Seite des photonischen Dies 30 her freigelegt wird.
  • 14 zeigt die Befestigung eines Randkopplers 68 an dem photonischen Die 30, um ein Package 400 herzustellen. Der Randkoppler 68 kann eine Quetschhülse und eine Quetschhülsenkappe zum Festklemmen und Befestigen von Lichtleitfasern 58 dazwischen aufweisen. Jede Lichtleitfaser 58 kann (zumindest teilweise) in eine der Vertiefungen 64B platziert werden, die in 9B gezeigt ist. Wie in 14 gezeigt ist, liegen die Enden der Lichtleitfasern 58 Lichtwellenleitern 66 gegenüber, sodass Licht von den Lichtleitfasern 58 in die Lichtwellenleiter 66 übertragen werden kann und/oder die Lichtleitfasern 58 das von den Lichtwellenleitern 66 übertragene Licht empfangen können. 14 zeigt außerdem, dass eine Lichtquelle 56 an dem photonischen Die 30 befestigt ist. 22 zeigt eine vergrößerte Darstellung des photonischen Dies 30 und des Randkopplers 68. Darüber hinaus kann ein Klebstoff 70 zum Befestigen des Randkopplers 68 an dem photonischen Die 30 verwendet werden.
  • Die 15 bis 18 zeigen Packages 400 gemäß einigen Ausführungsformen der vorliegenden Erfindung. 15 zeigt einige Ausführungsformen, bei denen ein oberer Koppler 54 verwendet wird. Bei einigen Ausführungsformen der vorliegenden Erfindung weist der photonische Die 30 keine Durchkontaktierungen in dem Halbleitersubstrat 330 auf. Die elektrische Verbindung der Schaltung in dem photonischen Die 30 mit dem elektronischen Die 26 und dem Die 28 erfolgt über Durchkontaktierungen 72 (die alternativ als Metallsäulen bezeichnet werden), die durch das Verkapselungsmaterial 34 hindurchgehen. Die Herstellung der Durchkontaktierungen 72 kann vor dem Platzieren der Dies 26, 28 und 30 (1 oder 10) die folgenden Schritte umfassen: Abscheiden einer metallischen Seed-Schicht über der Die-Befestigungsschicht 24; Herstellen einer strukturierten Plattierungsmaske, wie etwa eines Fotoresists, auf der metallischen Seed-Schicht; Plattieren der Durchkontaktierungen/Metallsäulen 72 in den Öffnungen in dem strukturierten Fotoresist; Entfernen der Plattierungsmaske; und Ätzen der Teile der metallischen Seed-Schicht, die zuvor von der Plattierungsmaske bedeckt waren.
  • Wie in 15 gezeigt ist, weist der photonische Die 30 elektrische Verbindungselemente 366 an der Oberfläche auf. Die elektrischen Verbindungselemente 366 können Metallsäulen oder Metallpads sein, die zum Beispiel aus Kupfer, Nickel, Titan, Legierungen davon oder Multischichten davon bestehen. Außerdem wird eine dielektrische Schicht 368 auf der Oberfläche des photonischen Dies 30 hergestellt, die die Spalte zwischen benachbarten elektrischen Verbindungselementen 366 füllt. Die dielektrische Schicht 368 kann aus einem Polymer, wie etwa PBO, Polyimid oder dergleichen, bestehen.
  • Wie außerdem in 15 gezeigt ist, wird eine dielektrische Schicht 74 über den Dies 26, 28 und 30 hergestellt, und RDLs 76 werden so hergestellt, dass sie in die dielektrische Schicht 74 hinein reichen. Die RDLs 76 verbinden den photonischen Die 30 über die Durchkontaktierungen 72 und die RDLs 38 und 42 mit dem elektronischen Die 26 und dem Die 28. Eine dielektrische Schicht 78 wird so hergestellt, dass sie die RDLs 76 und die dielektrische Schicht 74 bedeckt. Die Materialien und die Herstellungsverfahren für die RDLs 76 können denen für die RDLs 38 und 42 ähnlich sein. Die Materialien und die Herstellungsverfahren für die dielektrischen Schichten 74 und 78 können denen für die dielektrischen Schichten 36, 40 und/oder 44 ähnlich sein. Die Lichtquelle 56 und der Koppler 54 werden an der Oberseite der dielektrischen Schicht 78 befestigt.
  • 16 zeigt ein Package 400 gemäß einigen Ausführungsformen der vorliegenden Erfindung. Das Package 400 in 16 ist dem Package 400 in 14 ähnlich, mit der Ausnahme, dass der photonische Die 30 in 16 keine Durchkontaktierungen aufweist, die durch das Substrat 330 hindurchgehen, und die elektrische Verbindung mit dem photonischen Die 30 über die RDLs 76 und die Durchkontaktierungen 72 erfolgt. Es wird ein Randkoppler 68 verwendet. Die Einzelheiten der Durchkontaktierungen 72 und der RDLs 76 sind in den in 15 gezeigten Ausführungsformen zu finden.
  • 17A zeigt ein Package 400 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind den Ausführungsformen in 15 ähnlich, mit der Ausnahme, dass der elektronische Die 26, statt in dem Verkapselungsmaterial 34 verkapselt zu sein, über dem photonischen Die 30 angeordnet ist und an diesen gebondet ist. Bei einigen Ausführungsformen der vorliegenden Erfindung hat der elektronische Die 26 nicht nur die Funktion, elektrische Signale, die mit optischen Signalen verbunden sind, zu verarbeiten, sondern er fungiert auch als eine Brücke zum elektrischen Verbinden des photonischen Dies 30 mit dem Bauelement-Die 28. Ein elektrischer Signalweg 80 ist schematisch dargestellt, um die elektrische Verbindung zwischen dem photonischen Die 30 und dem Die 28 unter Verwendung des elektronischen Dies 26 als eine Brücke zu zeigen. Außerdem können einige elektrische Wege 80', obwohl sie physisch in dem elektronischen Die 26 verlaufen, von allen Schaltungen (wie etwa Transistoren, Dioden, Widerständen, Kondensatoren, Induktoren und dergleichen) in dem elektronischen Die 26 elektrisch getrennt sein. Diese elektrischen Wege 80` werden nur zum Verbinden der Dies 38 und 30 miteinander und nicht zum Verbinden der Dies 28 und 30 mit dem Die 26 verwendet. Weitere elektrische Wege 80 außer denen, die die Dies 28 und 30 miteinander verbinden, können auch die internen Schaltungen (wie etwa Transistoren, Dioden, Widerständen, Kondensatoren, Induktoren und dergleichen) in dem elektronischen Die 26 elektrisch verbinden. Der elektronische Die 26 kann über Lotbereiche 82 an den photonischen Die 30 und die Durchkontaktierungen 72 gebondet werden. Zwischen dem elektronischen Die 26 und dem photonischen Die 30 kann eine Unterfüllung 84 verteilt werden. Die Lichtquelle 56 und der obere Koppler 54 werden an dem photonischen Die 30 befestigt.
  • 17B zeigt ein Package 400 gemäß einigen Ausführungsformen, das der in 17A gezeigten Ausführungsform ähnlich ist, mit der Ausnahme, dass es zwei elektronische Dies 26 und zwei Bauelement-Dies 28 gibt, wobei die zwei Bauelement-Dies 28 auf gegenüberliegenden Seiten des photonischen Dies 30 angeordnet sind.
  • 17C zeigt ein Package 400 gemäß einigen Ausführungsformen. Das Package 400 weist einen elektronischen Die 26 und Durchkontaktierungen 72 auf, die in einem Verkapselungsmaterial 34 verkapselt sind. Ein photonischer Die 30 ist über den Durchkontaktierungen 72 angeordnet und an diese gebondet, und er ist durch die Durchkontaktierungen 72 und RDLs 38 und 42 mit dem elektronischen Die 26 elektrisch verbunden. 17C zeigt einen Randkoppler 68, der an der Seite des photonischen Dies 30 befestigt ist.
  • 17D zeigt ein Package 400 gemäß einigen Ausführungsformen. Das Package 400 weist einen elektronischen Die 26 und Durchkontaktierungen 72 auf, die in einem Verkapselungsmaterial 34 verkapselt sind. Ein photonischer Die 30 ist über den Durchkontaktierungen 72 angeordnet und an diese gebondet, und er ist durch die Durchkontaktierungen 72 und RDLs 38 und 42 mit dem elektronischen Die 26 elektrisch verbunden. 17D zeigt einen Koppler 54 und eine Lichtquelle 56, die an der Seite des photonischen Dies 30 befestigt sind.
  • 18 zeigt ein Package 400 gemäß einigen Ausführungsformen der vorliegenden Erfindung. Diese Ausführungsformen sind den in 17A gezeigten Ausführungsformen ähnlich, mit der Ausnahme, dass ein Randkoppler 68 statt eines oberen Kopplers verwendet wird. Daher werden Einzelheiten nicht erörtert, und sie sind in der Erörterung unter Bezugnahme auf 17 und 14 zu finden.
  • Bei den vorstehend erörterten Ausführungsformen werden einige Verfahren und Strukturelemente gemäß einigen Ausführungsformen der vorliegenden Erfindung erörtert. Andere Strukturelemente und Verfahren können ebenfalls verwendet werden. Zum Beispiel können Prüfstrukturen zum Unterstützen der Verifikationsprüfung des 3D-Packaging oder der 3DIC-Bauelemente verwendet werden. Die Prüfstrukturen können zum Beispiel Prüfpads, die in einer Umverteilungsschicht oder auf einem Substrat hergestellt sind und die Prüfung des 3D-Packaging oder der 3DIC-Bauelemente ermöglichen, die Verwendung von Sonden und/oder Sondenkarten und dergleichen umfassen. Die Verifikationsprüfung kann an Zwischenstrukturen sowie an der Endstruktur durchgeführt werden. Außerdem können die hier beschriebenen Strukturen und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, die eine Zwischenverifikation von erwiesenermaßen guten Dies umfassen, um die Ausbeute zu steigern und die Kosten zu senken.
  • Die optische Signalgabe und -verarbeitung werden normalerweise mit der elektrischen Signalgabe und -verarbeitung kombiniert, um voll ausgereifte Anwendungen bereitzustellen. Zum Beispiel können Lichtleitfasern für eine Weitstrecken-Signalübertragung verwendet werden, während elektrische Signale für eine Kurzstrecken-Signalübertragung sowie für die Verarbeitung und Steuerung verwendet werden können. Daher werden Bauelemente, die optische Komponenten und elektrische Komponenten integrieren, für die Umwandlung zwischen optischen Signalen und elektrischen Signalen sowie für die Verarbeitung von optischen Signalen und elektrischen Signalen hergestellt. Packages können daher sowohl optische (photonische) Dies (die als P-Dies bekannt sind) mit optischen Bauelementen als auch elektronische Dies (die als E-Dies bekannt sind) mit elektronischen Bauelementen aufweisen.
  • Bei einem herkömmlichen Package ist ein E-Die über einem P-Die angeordnet und an diesen gebondet. Der P-Die kann eine Lichtquelle und ein Faser-Verbindungselement aufweisen, die ebenfalls an dem P-Die befestigt werden. Daher ist die Größe des P-Dies so groß, dass er den E-Die, die Lichtquelle und das Faser-Verbindungselement aufnehmen kann. Der P-Die ist wiederum über Drahtverbindungen an ein darunter befindliches Package-Substrat gebondet. Die Komponenten in dem P-Die brauchen jedoch keine so große Fläche. Außerdem wird der P-Die normalerweise unter Verwendung eines Silizium-auf-Isolator(SOI)-Substrats hergestellt, das viel teurer als ein massives Siliziumsubstrat ist. Daher sind die Kosten für die Herstellung des herkömmlichen Packages hoch.
  • Die Ausführungsformen der vorliegenden Erfindung haben einige Vorzüge. Durch Verkapseln eines photonischen Dies in einem Verkapselungsmaterial und durch Verwenden von Durchkontaktierungen (entweder in dem photonischen Die oder in dem Verkapselungsmaterial) zum Verbinden mit dem photonischen Die hat der photonische Die keinen Teil, der von dem elektronischen Die und anderen Dies, wie etwa ASIC-Dies, überdeckt wird. Daher kann die Größe des photonischen Dies reduziert werden. Da der photonische Die unter Verwendung von SOI-Wafern hergestellt werden kann, führt die Reduzierung der Größe der photonischen Dies zu einer erheblichen Senkung der Herstellungskosten.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Platzieren eines elektronischen Dies und eines photonischen Dies über einem Träger, wobei eine Rückseite des elektronischen Dies und eine Vorderseite des photonischen Dies dem Träger gegenüberliegen; Verkapseln des elektronischen Dies und des photonischen Dies in einem Verkapselungsmaterial; Planarisieren des Verkapselungsmaterials, bis ein elektrisches Verbindungselement des elektronischen Dies und ein leitfähiges Strukturelement des photonischen Dies freigelegt sind; Herstellen von Umverteilungsleitungen über dem Verkapselungsmaterial, wobei die Umverteilungsleitungen den elektronischen Die mit dem photonischen Die elektrisch verbinden; und Befestigen eines optischen Kopplers an dem photonischen Die, wobei eine Lichtleitfaser, die an dem optischen Koppler befestigt ist, so konfiguriert ist, dass sie mit dem photonischen Die optisch gekoppelt wird. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Entfernen eines Opfermaterials des photonischen Dies, um eine Öffnung freizulegen, die sich von der Vorderseite und einem Rand des photonischen Dies in den photonischen Die hinein erstreckt, wobei ein Lichtwellenleiter in dem photonischen Die zu der Öffnung freigelegt wird, und wobei der optische Koppler einen Randkoppler mit einem Teil aufweist, der sich in die Öffnung hinein erstreckt, und die Lichtleitfaser einen Teil aufweist, der sich in eine Vertiefung in dem photonischen Die hinein erstreckt, wobei die Vertiefung ein Teil der Öffnung ist. Bei einer Ausführungsform umfasst das Verfahren vor dem Platzieren des photonischen Dies über dem Träger weiterhin Folgendes: Erzeugen der Öffnung in dem photonischen Die; und Füllen des Opfermaterials in die Öffnung. Bei einer Ausführungsform sind der optische Koppler und die Umverteilungsleitungen auf gegenüberliegenden Seiten eines Substrats in dem photonischen Die angeordnet. Bei einer Ausführungsform weist der photonische Die ein Halbleitersubstrat auf, und das leitfähige Strukturelement des photonischen Dies umfasst eine Durchkontaktierung, die sich in das Halbleitersubstrat hinein erstreckt, wobei das elektrische Verbindungselement des elektronischen Dies und die Durchkontaktierung durch die Planarisierung freigelegt werden. Bei einer Ausführungsform umfasst das leitfähige Strukturelement des photonischen Dies ein Metallpad, und das Verfahren umfasst weiterhin Folgendes: Herstellen einer Metallsäule, wobei das Verkapselungsmaterial die Metallsäule verkapselt und kontaktiert; und Herstellen weiterer Umverteilungsleitungen, wobei das Metallpad des photonischen Dies über die weiteren Umverteilungsleitungen, die Metallsäule und die Umverteilungsleitungen mit dem elektrischen Verbindungselement des elektronischen Dies elektrisch verbunden wird. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Befestigen einer Lichtquelle auf dem photonischen Die, wobei die Lichtquelle so konfiguriert ist, dass sie Licht in den photonischen Die emittiert.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Platzieren eines elektronischen Dies über einem Träger; Platzieren eines photonischen Dies über dem Träger, wobei eine Vorderseite des photonischen Dies dem Träger gegenüberliegt, wobei der photonische Die einen Lichtwellenleiter und ein Opfermaterial aufweist, das sich von der Vorderseite und einem Rand des photonischen Dies in den photonischen Die hinein erstreckt, wobei das Opfermaterial eine optische Komponente des photonischen Dies kontaktiert; Verkapseln des elektronischen Dies und des photonischen Dies in einem Verkapselungsmaterial; Planarisieren des Verkapselungsmaterials, bis ein elektrisches Verbindungselement des elektronischen Dies und eine Durchkontaktierung des photonischen Dies freigelegt sind, wobei die Durchkontaktierung durch ein Halbleitersubstrat des photonischen Dies hindurchgeht; Herstellen von ersten Umverteilungsleitungen über dem Verkapselungsmaterial, wobei eine der ersten Umverteilungsleitungen das elektrische Verbindungselement mit der Durchkontaktierung elektrisch verbindet; Entfernen des Opfermaterials; und Befestigen eines Randkopplers an dem photonischen Die, wobei eine Lichtleitfaser, die an dem optischen Koppler befestigt ist, so konfiguriert ist, dass sie mit dem Lichtwellenleiter optisch gekoppelt wird. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Ablösen des Verkapselungsmaterials, des elektronischen Dies und des photonischen Dies von dem Träger, wobei das Opfermaterial nach dem Ablösen entfernt wird. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Durchführen einer Vereinzelung an dem Verkapselungsmaterial, wobei ein Rand des Opfermaterials durch die Vereinzelung freigelegt wird. Bei einer Ausführungsform liegt eine Rückseite des elektronischen Dies dem Träger gegenüber. Bei einer Ausführungsform umfasst das Opfermaterial ein Polymer, und das Entfernen des Opfermaterials umfasst das Verwenden eines Lösungsmittels zum Auflösen des Opfermaterials. Bei einer Ausführungsform umfasst das Opfermaterial ein Polymer, und das Entfernen des Opfermaterials umfasst Nassätzen. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Platzieren eines ASIC-Dies (ASIC: anwendungsspezifische integrierte Schaltung) über dem Träger, wobei eine Rückseite des ASIC-Dies dem Träger gegenüberliegt, wobei bei dem Planarisieren ein weiteres elektrisches Verbindungselement des ASIC-Dies freigelegt wird. Bei einer Ausführungsform wird zu einem Zeitpunkt, zu dem der Randkoppler befestigt wird, keine elektrische Verbindung mit einer Vorderseite des photonischen Dies hergestellt, und die Vorderseite und die Rückseite sind gegenüberliegende Flächen des photonischen Dies.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist eine Vorrichtung Folgendes auf: einen elektronischen Die mit einer Metallsäule; einen photonischen Die mit einem Halbleitersubstrat und einer Durchkontaktierung, die durch das Halbleitersubstrat hindurchgeht; ein Verkapselungsmaterial, das den elektronischen Die und den photonischen Die verkapselt; Umverteilungsleitungen, die unter dem Verkapselungsmaterial angeordnet sind, wobei eine der Umverteilungsleitungen die Metallsäule des elektronischen Dies mit der Durchkontaktierung des photonischen Dies elektrisch verbindet; einen optischen Koppler, der an dem photonischen Die befestigt ist; und eine Lichtleitfaser, die an dem optischen Koppler befestigt ist, wobei die Lichtleitfaser so konfiguriert ist, dass sie mit dem photonischen Die optisch gekoppelt ist. Bei einer Ausführungsform ist der optische Koppler an einer Vorderseite des photonischen Dies befestigt, und der photonische Die weist keine elektrischen Verbindungselemente an der Vorderseite auf. Bei einer Ausführungsform zeigen der photonische Die und der elektronische Die in entgegengesetzte Richtungen. Bei einer Ausführungsform ist der optische Koppler ein Randkoppler, der einen Teil aufweist, der sich in den photonischen Die hinein erstreckt. Bei einer Ausführungsform ist der optische Koppler direkt über dem photonischen Die angeordnet.

Claims (20)

  1. Verfahren mit den folgenden Schritten: Platzieren eines elektronischen Dies (26) und eines photonischen Dies (30) über einem Träger (20), wobei der elektronische Die (26) Steuerschaltungen zum Steuern des Betriebs der Bauelemente in dem photonischen Die (30) aufweist; Verkapseln des elektronischen Dies (26) und des photonischen Dies (30) in einem Verkapselungsmaterial (34); Planarisieren des Verkapselungsmaterials (34), bis der elektronische Die (26) und der photonische Die (30) freigelegt sind; Herstellen von Umverteilungsleitungen (38, 42) über dem Verkapselungsmaterial (34), dem elektronischen Die (26) und dem photonischen Die (30), wobei die Umverteilungsleitungen (38, 42) zumindest den elektronischen Die (26) elektrisch verbinden; und Befestigen eines optischen Kopplers (54) an dem photonischen Die (30), wobei eine Lichtleitfaser (58), die an dem optischen Koppler (54) befestigt ist, so konfiguriert ist, dass sie mit dem photonischen Die (30) optisch gekoppelt wird.
  2. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: Entfernen eines Opfermaterials des photonischen Dies, um eine Öffnung freizulegen, die sich von einer Vorderseite und einem Rand des photonischen Dies in den photonischen Die hinein erstreckt, wobei ein Lichtwellenleiter in dem photonischen Die zu der Öffnung freigelegt wird, und wobei der optische Koppler einen Randkoppler mit einem Teil aufweist, der sich in die Öffnung hinein erstreckt, und die Lichtleitfaser einen Teil aufweist, der sich in eine Vertiefung in dem photonischen Die hinein erstreckt, wobei die Vertiefung ein Teil der Öffnung ist.
  3. Verfahren nach Anspruch 2, das vor dem Platzieren des photonischen Dies über dem Träger weiterhin Folgendes umfasst: Erzeugen der Öffnung in dem photonischen Die; und Füllen des Opfermaterials in die Öffnung.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der optische Koppler und die Umverteilungsleitungen auf gegenüberliegenden Seiten eines Halbleitersubstrats des photonischen Dies angeordnet sind.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der photonische Die ein Halbleitersubstrat und eine Durchkontaktierung aufweist, die sich in das Halbleitersubstrat hinein erstreckt, und ein elektrisches Verbindungselement des elektronischen Dies und die Durchkontaktierung durch die Planarisierung freigelegt werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der photonische Die ein Metallpad aufweist, und das Verfahren weiterhin Folgendes umfasst: Herstellen einer Metallsäule, wobei das Verkapselungsmaterial die Metallsäule verkapselt und kontaktiert; und Herstellen weiterer Umverteilungsleitungen, wobei das Metallpad des photonischen Dies über die weiteren Umverteilungsleitungen, die Metallsäule und die Umverteilungsleitungen mit einem elektrischen Verbindungselement des elektronischen Dies elektrisch verbunden wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Rückseite des elektronischen Dies und eine Vorderseite des photonischen Dies dem Träger gegenüberliegen, wenn der elektronische Die und der photonische Die platziert werden.
  8. Verfahren mit den folgenden Schritten: Platzieren eines elektronischen Dies (26) über einem Träger (20); Platzieren eines photonischen Dies (30) über dem Träger (20), wobei eine Vorderseite des photonischen Dies (30) dem Träger (20) gegenüberliegt, wobei der photonische Die (30) Folgendes aufweist: einen Lichtwellenleiter (66), und ein Opfermaterial (63), das sich von der Vorderseite und einem Rand des photonischen Dies (30) in den photonischen Die (30) hinein erstreckt, wobei das Opfermaterial (63) eine optische Komponente des photonischen Dies (30) kontaktiert; Verkapseln des elektronischen Dies (26) und des photonischen Dies (30) in einem Verkapselungsmaterial (34); Planarisieren des Verkapselungsmaterials (34), bis ein elektrisches Verbindungselement (32, 366) des elektronischen Dies (26) und eine Durchkontaktierung (32) des photonischen Dies (30) freigelegt sind, wobei die Durchkontaktierung (32) durch ein Halbleitersubstrat (330) des photonischen Dies (30) hindurchgeht; Herstellen von ersten Umverteilungsleitungen (38, 42) über dem Verkapselungsmaterial (34), wobei eine der ersten Umverteilungsleitungen (38, 42) ein elektrisches Verbindungselement (138) mit der Durchkontaktierung (32) elektrisch verbindet; Entfernen des Opfermaterials (63); und Befestigen eines Randkopplers (68) an dem photonischen Die (30), wobei eine Lichtleitfaser (58), die an dem optischen Koppler (68) befestigt ist, so konfiguriert ist, dass sie mit dem Lichtwellenleiter (66) optisch gekoppelt wird.
  9. Verfahren nach Anspruch 8, das weiterhin das Ablösen des Verkapselungsmaterials, des elektronischen Dies und des photonischen Dies von dem Träger umfasst, wobei das Opfermaterial nach dem Ablösen entfernt wird.
  10. Verfahren nach Anspruch 8 oder 9, das weiterhin das Durchführen einer Vereinzelung an dem Verkapselungsmaterial umfasst, wobei ein Rand des Opfermaterials durch die Vereinzelung freigelegt wird.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei eine Rückseite des elektronischen Dies dem Träger gegenüberliegt.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei das Opfermaterial ein Polymer umfasst, und das Entfernen des Opfermaterials das Verwenden eines Lösungsmittels zum Auflösen des Opfermaterials umfasst.
  13. Verfahren nach einem der Ansprüche 8 bis 11, wobei das Opfermaterial ein Polymer umfasst, und das Entfernen des Opfermaterials Nassätzen umfasst.
  14. Verfahren nach einem der Ansprüche 8 bis 13, das weiterhin das Platzieren eines ASIC-Dies (ASIC: anwendungsspezifische integrierte Schaltung) über dem Träger umfasst, wobei eine Rückseite des ASIC-Dies dem Träger gegenüberliegt, wobei bei dem Planarisieren ein weiteres elektrisches Verbindungselement des ASIC-Dies freigelegt wird.
  15. Verfahren nach einem der Ansprüche 8 bis 14, wobei zu einem Zeitpunkt, zu dem der Randkoppler befestigt wird, keine elektrische Verbindung mit einer Vorderseite des photonischen Dies hergestellt wird.
  16. Vorrichtung mit: einem elektronischen Die (26), der eine Metallsäule (138) aufweist; einem photonischen Die (30), der Folgendes aufweist: ein Halbleitersubstrat (330), und eine Durchkontaktierung (32), die durch das Halbleitersubstrat (330) hindurchgeht; einem Verkapselungsmaterial (34), das den elektronischen Die (26) und den photonischen Die (30) verkapselt; Umverteilungsleitungen (38, 42), die unter dem Verkapselungsmaterial (34) angeordnet sind, wobei eine der Umverteilungsleitungen (38, 42) die Metallsäule (138) des elektronischen Dies (26) mit der Durchkontaktierung (32) des photonischen Dies (30) elektrisch verbindet; einem optischen Koppler (54), der an dem photonischen Die (30) befestigt ist; und einer Lichtleitfaser (58), die an dem optischen Koppler (54) befestigt ist, wobei die Lichtleitfaser (58) so konfiguriert ist, dass sie mit dem photonischen Die (30) optisch gekoppelt wird.
  17. Vorrichtung nach Anspruch 16, wobei der optische Koppler an einer Vorderseite des photonischen Dies befestigt ist, und der photonische Die keine elektrischen Verbindungselemente an der Vorderseite aufweist.
  18. Vorrichtung nach Anspruch 16 oder 17, wobei der photonische Die und der elektronische Die in entgegengesetzte Richtungen zeigen.
  19. Vorrichtung nach einem der Ansprüche 16 bis 18, wobei der optische Koppler ein Randkoppler ist, der einen Teil aufweist, der sich in den photonischen Die hinein erstreckt.
  20. Vorrichtung nach einem der Ansprüche 16 bis 19, wobei der optische Koppler direkt über dem photonischen Die angeordnet ist.
DE102019105763.9A 2018-06-27 2019-03-07 Integriertes photonisches package undverfahren zu dessen herstellung Active DE102019105763B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862690770P 2018-06-27 2018-06-27
US62/690,770 2018-06-27
US16/290,028 2019-03-01
US16/290,028 US10777430B2 (en) 2018-06-27 2019-03-01 Photonic integrated package and method forming same

Publications (2)

Publication Number Publication Date
DE102019105763A1 DE102019105763A1 (de) 2020-01-02
DE102019105763B4 true DE102019105763B4 (de) 2024-02-15

Family

ID=68886092

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019105763.9A Active DE102019105763B4 (de) 2018-06-27 2019-03-07 Integriertes photonisches package undverfahren zu dessen herstellung

Country Status (5)

Country Link
US (4) US10777430B2 (de)
KR (1) KR102267850B1 (de)
CN (1) CN110648927B (de)
DE (1) DE102019105763B4 (de)
TW (1) TWI721444B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063013B2 (en) 2019-05-15 2021-07-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
SG10201908828WA (en) * 2019-09-23 2021-04-29 Apple Inc Embedded Packaging Concepts for Integration of ASICs and Optical Components
US11391888B2 (en) * 2019-11-07 2022-07-19 Cisco Technology, Inc. Wafer-scale fabrication of optical apparatus
US11614592B2 (en) * 2020-01-22 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
DE102020128429B4 (de) * 2020-03-27 2023-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Package-Vorrichtung mit optischem Pfad und Verfahren zu dessen Herstellung
US11899242B2 (en) 2020-03-27 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a packaged device with optical pathway
US11315855B2 (en) * 2020-04-01 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with photonic die and method
US11592618B2 (en) * 2020-06-10 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US11846574B2 (en) 2020-10-29 2023-12-19 Hand Held Products, Inc. Apparatuses, systems, and methods for sample capture and extraction
US20220206221A1 (en) * 2020-12-28 2022-06-30 Advanced Micro Devices, Inc. Optical die-last wafer-level fanout package with fiber attach capability
KR102671347B1 (ko) * 2021-03-17 2024-06-03 오프로세서 인코퍼레이티드 광학 모듈 패키지
US20220342150A1 (en) * 2021-04-22 2022-10-27 Intel Corporation Photonic integrated circuit packaging architecture
US11774686B2 (en) * 2021-05-06 2023-10-03 Globalfoundries U.S. Inc. Edge couplers including a rounded region adjacent to an opening in the interconnect structure
US11953740B2 (en) * 2021-05-14 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11796735B2 (en) * 2021-07-06 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated 3DIC with stacked photonic dies and method forming same
US20230057702A1 (en) * 2021-08-19 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11798931B2 (en) * 2021-08-30 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US20230077877A1 (en) * 2021-09-10 2023-03-16 Advanced Semiconductor Engineering, Inc. Photonic package and method of manufacturing the same
US20230125546A1 (en) * 2021-10-27 2023-04-27 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Making a Photonic Semiconductor Package
US20230161120A1 (en) * 2021-11-22 2023-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package Structure Including Photonic Package and Interposer Having Waveguide
US20230213715A1 (en) * 2022-01-03 2023-07-06 Apple Inc. Technologies for Increased Volumetric and Functional Efficiencies of Optical Packages
US20230244043A1 (en) * 2022-01-31 2023-08-03 Taiwan Semiconductor Manufacturing Co., Ltd Package with Integrated Optical Die and Method Forming Same
EP4307023A1 (de) * 2022-07-11 2024-01-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Gehäuse mit komponententräger und eingebetteten optischen und elektrischen chips mit horizontalem signalweg dazwischen
WO2024112560A1 (en) * 2022-11-22 2024-05-30 Psiquantum, Corp. Cryogenic die to die electrical connectors
CN116093095B (zh) * 2022-12-14 2024-06-14 莱弗利科技(苏州)有限公司 光耦隔离器及其封装工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2696229A2 (de) 2012-08-07 2014-02-12 Luxtera, Inc. Verfahren und System zur hybriden Integration eines optischen Kommunikationssystems
US20160223765A1 (en) 2015-01-30 2016-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd Optoelectronic Assembly Incorporating an Optical Fiber Alignment Structure
US9964719B1 (en) 2017-04-28 2018-05-08 Cisco Technology, Inc. Fan-out wafer level integration for photonic chips

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155531B2 (en) * 2009-05-18 2012-04-10 Infinera Corporation Tunable photonic integrated circuits
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9507086B2 (en) * 2011-12-30 2016-11-29 Intel Corporation Optical I/O system using planar light-wave integrated circuit
US9111949B2 (en) * 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
CN104051286B (zh) * 2013-03-12 2018-01-05 台湾积体电路制造股份有限公司 封装结构及其形成方法
US9041015B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US8976833B2 (en) * 2013-03-12 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Light coupling device and methods of forming same
US20150295098A1 (en) 2014-04-11 2015-10-15 Fujitsu Limited Chip package
US10571631B2 (en) * 2015-01-05 2020-02-25 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material
US9786641B2 (en) 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
KR20180037238A (ko) 2015-08-28 2018-04-11 히타치가세이가부시끼가이샤 반도체 장치 및 그 제조 방법
US9899355B2 (en) * 2015-09-30 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure
US9543226B1 (en) * 2015-10-07 2017-01-10 Coriant Advanced Technology, LLC Heat sink for a semiconductor chip device
US9709746B2 (en) * 2015-11-17 2017-07-18 International Business Machines Corporation Micro-filter structures for wavelength division multiplexing in polymer waveguides
CN108885321A (zh) * 2016-01-28 2018-11-23 申泰公司 光收发器
US9831148B2 (en) * 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
WO2017171696A1 (en) 2016-03-28 2017-10-05 Intel IP Corporation Optical fiber connection on package edge
US10163802B2 (en) 2016-11-29 2018-12-25 Taiwan Semicondcutor Manufacturing Company, Ltd. Fan-out package having a main die and a dummy die, and method of forming
US20180180808A1 (en) * 2016-12-22 2018-06-28 Oracle International Corporation Wafer-level packaged optoelectronic module
WO2018125113A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Photonic engine platform utilizing embedded wafer level packaging integration
US10162139B1 (en) * 2017-07-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package
US10527790B2 (en) * 2017-12-13 2020-01-07 Cisco Technology, Inc. Passive fiber coupler with UV windows
US20190259677A1 (en) * 2018-02-21 2019-08-22 Qualcomm Incorporated Device comprising integration of die to die with polymer planarization layer
US11043478B2 (en) * 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2696229A2 (de) 2012-08-07 2014-02-12 Luxtera, Inc. Verfahren und System zur hybriden Integration eines optischen Kommunikationssystems
US20160223765A1 (en) 2015-01-30 2016-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd Optoelectronic Assembly Incorporating an Optical Fiber Alignment Structure
US9964719B1 (en) 2017-04-28 2018-05-08 Cisco Technology, Inc. Fan-out wafer level integration for photonic chips

Also Published As

Publication number Publication date
KR20200001473A (ko) 2020-01-06
TW202002052A (zh) 2020-01-01
CN110648927A (zh) 2020-01-03
CN110648927B (zh) 2020-12-08
DE102019105763A1 (de) 2020-01-02
US11901196B2 (en) 2024-02-13
US20200411333A1 (en) 2020-12-31
TWI721444B (zh) 2021-03-11
US20200006088A1 (en) 2020-01-02
US20240136203A1 (en) 2024-04-25
US10777430B2 (en) 2020-09-15
US20230109686A1 (en) 2023-04-13
US11527419B2 (en) 2022-12-13
KR102267850B1 (ko) 2021-06-24

Similar Documents

Publication Publication Date Title
DE102019105763B4 (de) Integriertes photonisches package undverfahren zu dessen herstellung
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102019117763B4 (de) Seitenwandschutz für metallkontakthügel
DE102018130035B4 (de) Package und verfahren
DE102019117283A1 (de) Optischer Transceiver und Herstellungsverfahren dafür
DE102018106761A1 (de) Halbleiter-package mit routing bei zweiseitigem metall
DE102015105952A1 (de) Halbleitereinrichtung und Verfahren
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102015110019B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102021114921A1 (de) Package und Verfahren zum Fertigen desselben
DE102020131125A1 (de) Halbleiterpaket und Verfahren zum Herstellen desselben
DE102020115288A1 (de) Halbleitervorrichtungen und herstellungsverfahren
DE102017123326A1 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102017118183A1 (de) Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102017124815B4 (de) Photonisches Package und Verfahren zu dessen Bildung
DE102023100013A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division