KR102267850B1 - 포토닉 통합 패키지 및 그 형성 방법 - Google Patents

포토닉 통합 패키지 및 그 형성 방법 Download PDF

Info

Publication number
KR102267850B1
KR102267850B1 KR1020190064696A KR20190064696A KR102267850B1 KR 102267850 B1 KR102267850 B1 KR 102267850B1 KR 1020190064696 A KR1020190064696 A KR 1020190064696A KR 20190064696 A KR20190064696 A KR 20190064696A KR 102267850 B1 KR102267850 B1 KR 102267850B1
Authority
KR
South Korea
Prior art keywords
die
photonic
photonic die
electronic
encapsulant
Prior art date
Application number
KR1020190064696A
Other languages
English (en)
Other versions
KR20200001473A (ko
Inventor
첸-후아 유
안-지 수
웨이-유 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20200001473A publication Critical patent/KR20200001473A/ko
Application granted granted Critical
Publication of KR102267850B1 publication Critical patent/KR102267850B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4239—Adhesive bonding; Encapsulation with polymer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

방법은 전자 다이 및 포토닉 다이를 캐리어 상에 배치하되, 상기 전자 다이의 후면 및 상기 포토닉 다이의 전면이 상기 캐리어에 대향되도록, 배치하는 단게를 포함한다. 상기 방법은 전자 다이 및 포토닉 다이를 봉지재에 봉지하는 단계, 전자 다이의 전기 커넥터 및 포토닉 다이의 도전부가 노출될 때까지 봉지재를 평탄화하는 단계 및 봉지재 위에 재배선 라인을 형성하는 단계를 더 포함한다. 재배선 라인은 전자 다이를 포토닉 다이에 전기적으로 연결한다. 광 커플러는 포토닉 다이에 부착된다. 광 커플러에 부착된 광섬유는 포토닉 다이에 광학적으로 결합되도록 구성된다.

Description

포토닉 통합 패키지 및 그 형성 방법{PHOTONIC INTEGRATED PACKAGE AND METHOD FORMING SAME}
우선권 주장 및 상호 참조
본 출원은 다음의 임시 출원된 미국 특허 출원: 2018년 6월 27일자로 출원된 "Photonic Integrated Fan-out Package"라는 명칭의 출원 제62/690,770호의 이익을 주장하며, 상기 출원은 본 명세서에 참조로서 포함된다.
전기적 시그널링 및 프로세싱은 신호 전송 및 프로세싱을 위한 주류 기술이었다. 광 시그널링 및 프로세싱은 특히 신호 전송을 위한 광섬유 관련 어플리케이션의 사용으로 인해 최근 몇 년 동안 점점 더 많은 응용 분야에서 사용되고 있다.
본 개시 내용의 여러 양태들은 첨부 도면을 함께 판독시 다음의 상세한 설명으로부터 가장 잘 이해된다. 산업계에서의 표준 관행에 따라 다양한 특징부들은 비율대로 작성된 것이 아님을 알아야 한다. 실제, 다양한 특징부의 치수는 논의의 명확성을 위해 임의로 증감될 수 있다.
도 1 내지 도 7은 일부 실시예에 따른 탑 커플러를 포함하는 포토닉(photonic package) 패키지의 형성시의 중간 단계의 단면도를 예시한다.
도 8은 일부 실시예에 따른 포토닉 패키지의 상면도를 예시한다.
도 9a, 도 9b 및 도 9c는 일부 실시예에 따른 포토닉 다이(die)의 다양한 도면을 예시한다.
도 10 내지 도 14는 일부 실시예에 따른 엣지 커플러를 포함하는 포토닉 패키지의 형성시의 중간 단계의 단면도를 예시한다.
도 15 내지 도 18은 일부 실시예에 따른 일부 포토닉 패키지의 단면도를 예시한다.
도 19 내지 도 22는 일부 실시예에 따른 본딩 전후의 일부 포토닉 다이의 단면도를 예시한다.
도 23은 일부 실시예에 따른 포토닉 패키지를 형성하기 위한 공정 흐름을 예시한다.
다음의 개시 내용은 본 발명의 여러 가지 다른 특징부의 구현을 위한 다수의 상이한 실시예 또는 실례를 제공한다. 본 개시 내용을 단순화하기 위해 구성 성분 및 배열의 특정 예들을 아래에 설명한다. 이들은 물론 단지 여러 가지 예일 뿐이고 한정하고자 의도된 것이 아니다. 예를 들면, 이어지는 설명에서 제2 특징부 상에 제1 특징부의 형성은 제1 및 제2 특징부가 직접 접촉되게 형성되는 실시예를 포함할 수 있고 제1 및 제2 특징부가 직접 접촉되지 않을 수 있게 추가의 특징부가 제1 및 제2 특징부 사이에 형성될 수 있는 실시예도 포함할 수 있다. 추가로, 본 개시 내용은 여러 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순 및 명료를 위한 것으로 그 자체가 논의되는 다양한 실시예 및/또는 구성 간의 관계를 지시하는 것은 아니다.
또한, "아래"(예, underlying, below, lower), "위"(예, overlying, upper) 등의 공간 관계 용어는 여기서 도면에 예시되는 바와 같이 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소 또는 특징부의 관계를 기술하는 설명의 용이성을 위해 사용될 수 있다. 공간 관계 용어는 도면에 표현된 배향 외에도 사용 중 또는 작동 중인 장치의 다른 배향을 포함하도록 의도된 것이다. 장치는 달리 배향될 수 있으며(90도 회전 또는 다른 배향), 여기 사용되는 공간 관계 기술어도 그에 따라 유사하게 해석될 수 있다.
포토닉 다이 및 전기적 다이를 포함하는 패키지 및 그 형성 방법이 일부 실시예에 따라 제공된다. 패키지를 형성하는 중간 단계가 일부 실시예에 따라 예시된다. 일부 실시예의 일부 변형이 논의된다. 다양한 도면 및 예시적인 실시예 전체에 걸쳐, 유사한 참조 번호는 유사한 요소를 지정하는 데 사용된다.
도 1 내지 도 7은 본 개시 내용의 일부 실시예에 따른 패키지의 형성에서의 중간 단계의 단면도를 예시한다. 도 1 내지 도 7에 예시된 공정은 도 23에 예시된 공정 흐름(200)에도 개략적으로 반영된다.
도 1은 캐리어(20) 및 해당 캐리어(20) 위에 형성된 릴리스 필름(22)을 예시한다. 캐리어(20)는 유리 캐리어, 세라믹 캐리어 등일 수 있다. 캐리어(20)는 원형의 상면 형태를 가질 수 있다. 릴리스 필름(22)은 후속 단계에서 형성될 상부 구조체로부터 캐리어(20)와 함께 제거될 수 있는 중합체-계 물질(예를 들어, 광-열 변환(LTHC) 물질)로 형성될 수 있다. 본 개시 내용의 일부 실시예에 따르면, 릴리스 필름(22)은 에폭시계 열방출 물질로 형성된다. 릴리스 필름(22)은 유동 가능한 형태로 분배되어 경화될 수 있다. 본 개시 내용의 대안적인 실시예에 따르면, 릴리스 필름(22)은 라미네이트 필름이고 캐리어(20)에 적층된다. 릴리스 필름(22)의 상부 표면은 평평하고 높은 정도의 동일 평면성을 갖는다. 다이 부착 필름(24)은 릴리스 필름(22)에 코팅 또는 적층될 수 있는 접착 필름이다.
도 1을 더 참조하면, 전자 다이(26), 장치 다이(28) 및 포토닉 다이(30)는 다이 부착 필름(24)에 부착된다. 각각의 프로세스는 도 23에 예시된 공정 흐름에서 프로세스(202)로 예시된다. 본 개시 내용의 일부 실시예에서, 전자 다이(26)는 중앙 처리 장치로서 동작하며, 포토닉 다이(30)에서 장치의 동작을 제어하기 위한 제어 회로를 포함한다. 또한, 전자 다이(26)는 포토닉 다이(30)에서 광 신호로부터 변환된 전기 신호를 처리하기 위한 회로를 포함할 수 있다. 예를 들어, 전자 다이(26)는 포토닉 다이(30) 내의 광 변조기를 제어하기 위한 드라이버 회로 및 포토닉 다이(30)에서 광 검출기로부터 수신된 전기 신호를 증폭하기 위한 이득 증폭기를 포함할 수 있다. 전자 다이(26)는 또한 전자 신호를 포토닉 다이(30)와 교환할 수 있다.
전자 다이(26)는 반도체 기판(130)을 포함할 수 있고, 해당 반도체 기판은 실리콘 기판, 또는 게르마늄, SiGe, III-V 화합물 반도체 재료 등과 같은 다른 반도체 재료로 형성된 기판일 수 있다. 기판(130)의 후면은 다이 부착 필름(24)과 접촉된 상태이다. 회로(트랜지스터와 같은 집적 회로 장치)(132)는 기판의 전면에 적어도 일부를 포함할 수 있다. 상호 접속 구조체(134)는 기판(130)의 전방측에 형성되고, 유전체 층(예, 로우-k 유전체 층, 미도시)과 금속 라인 및 비아 등을 포함할 수 있다. 전기 커넥터(138)가 상호 접속 구조체(134)를 통해 집적 회로 장치(132)에 전기적으로 접속된다. 전기 커넥터(138)는 유전체 층(140)에 매립된 금속 필러(pillar)일 수 있다. 유전체 층(140)은 폴리벤족사졸(PBO), 폴리이미드, 벤조시클로부텐(BCB) 등으로 형성될 수 있다. 패시베이션 층(136)도 예시되는 데, 금속 필러(138)가 패시베이션 층(136) 내로 연장될 수 있다. 패시베이션 층(136)은 실리콘 질화물, 실리콘 산화물 또는 이들의 다중 층으로 형성될 수 있다.
본 개시 내용의 일부 실시예에 따르면, 추가 다이(28)가 다이 부착 필름(24) 상에 배치된다. 대안적인 실시예에 따르면, 추가 다이(28)는 전자 다이(26) 및 포토닉 다이(30)를 제외하고 다이 부착 필름(24) 상에 부착된다. 다이(28)는 각각의 패키지의 기능을 위해 설계된 주문형 집적 회로(ASIC) 다이일 수있다. 다이(28)는 반도체 기판(230)을 포함할 수 있고, 해당 반도체 기판은 실리콘 기판, 또는 게르마늄, SiGe, III-V 화합물 반도체 재료 등과 같은 다른 반도체 재료로 형성된 기판일 수 있다. 기판(230)의 후면(다이(28)의 후면일 수도 있음)은 다이 부착 필름(24)과 접촉된 상태이다. 집적 회로 장치(232)(트랜지스터를 포함할 수 있음)는 기판(230)의 전면에 적어도 일부를 포함할 수 있다. 상호 접속 구조체(234)는 기판(230)의 전방측에 형성되고, 유전체 층(예, 로우-k 유전체 층, 미도시), 금속 라인 및 비아(미도시) 등을 포함할 수 있다. 전기 커넥터(238)가 상호 접속 구조체(234)를 통해 집적 회로 장치(232)에 전기적으로 접속된다. 전기 커넥터(238)는 유전체 층(240)에 매립된 금속 필러일 수 있다. 유전체 층(240)은 PBO, 폴리이미드, BCB 등으로 형성될 수 있다. 금속 필러(238)는 패시베이션 층(236) 내로 연장될 수 있다. 패시베이션 층(236)은 실리콘 질화물, 실리콘 산화물 또는 이들의 다중 층으로 형성될 수 있다.
포토닉 다이(30)도 역시 다이 부착 필름(24)에 부착된다. 반도체 기판(330)의 후면은 노출되어 있으며, 반도체 기판(330)의 후면도 역시 포토닉 다이(30)의 후면이다. 본 개시 내용의 일부 실시예에 따르면, 포토닉 다이(30)의 전면은 다이 부착 필름(24)과 접촉된다. 포토닉 다이(30)는 광 신호를 수신하고, 광 신호를 포토닉 다이(30) 내부로 전송하고, 광 신호를 포토닉 다이(30)로부터 전송하고 및/또는 전자 다이(26) 및 장치 다이(28)와 전자적으로 통신하는 기능을 가진다. 따라서, 포토닉 다이(30)는 또한 광 신호 및/또는 전기 신호의 입출력(IO)을 담당한다.
포토닉 다이(30)의 세부 구성이 일부 실시예에 따라 도 19에 개략적으로 예시되어 있다. 도 19에 예시된 바와 같이, 포토닉 다이(30)는 기판(330)을 포함할 수 있다. 기판(330)은 반도체 기판일 수 있고, 해당 반도체 기판은 실리콘 기판, 실리콘 게르마늄 기판, 또는 다른 반도체 재료로 형성된 기판일 수 있다. 본 개시 내용의 일부 실시예에 따르면, 포토닉 다이(30)는 기판(330) 내로 연장되는 관통 비아(기판 관통 비아 또는 실리콘 관통 비아라고도 함)(32)를 포함한다. 관통 비아(32)는 텅스텐, 구리, 티타늄 등과 같은 금속 재료일 수 있는 도전 재료로 형성된다. 절연층(342)이 관통 비아(32)를 피복하여, 관통 비아(32)를 기판(330)으로부터 전기적으로 절연시킨다.
본 개시 내용의 일부 실시예에 따르면, 집적 회로 장치(332)는 기판(330)의 상부 표면에 형성된다. 집적 회로 장치(332)는 트랜지스터 및/또는 다이오드(광 다이오드를 포함할 수 있음)와 같은 능동 장치를 포함할 수 있다. 집적 회로 장치(332)는 또한 커패시터, 저장 등과 같은 수동 장치를 포함할 수 있다.
기판(330) 위에 유전체 층(347)(복수의 유전체 층을 나타낼 수도 있음)이 존재한다. 본 개시 내용의 일부 실시예에 따르면, 유전체 층(347)은 실리콘 산화물, 실리콘 질화물 등으로 형성된다. 실리콘 층(348)은 유전체 층(347) 위에 형성되어, 유전체 층(347)과 접촉할 수 있다. 실리콘 층(348)은 패터닝될 수 있으며, 광 신호의 내부 전송을 위한 도파관을 형성하는 데 사용된다. 따라서, 실리콘 층(348)은 이하에서 도파관(들)(348)으로도 지칭된다. 격자 커플러(344)가 실리콘 층(348) 상에 형성되는 데, 격자 커플러(344)는 상부에 격자를 가지므로, 격자 커플러(344)는 광을 수용하거나 통과시키는 기능을 갖는다. 일부 격자 커플러(344)는 (도 7에 예시된 바와 같은 광섬유(58)와 같은) 상부 광원 또는 광 신호 공급원으로부터 광을 수용하고 그 광을 도파관(348)으로 전송하는 데 사용된다. 도파관(348)은 포토닉 다이(30)에 걸친 것으로 도시되어 있지만, 도파관(348)은 실제로 선택된 영역에 형성될 수 있다. 또한, 변조기(들)(346)가 형성되어 광 신호를 변조하는데 사용된다. 도 19의 구조는 개략적이며, 포토닉 다이(30)는 본 개시 내용의 일부 실시예에 따라 고려되는 성분으로서, 광 신호 및 전기 신호를 처리하고 전송하는데 사용될 수 있는 다양한 다른 장치 및 회로를 포함할 수 있다.
도 19는 격자 커플러(344) 위에 형성된 상호 접속 구조체(334)를 또한 예시한다. 상호 접속 구조체(334)는 일부 장치(332) 및 관통 비아(32)를 전기적으로 상호 접속한다. 상호 접속 구조체(334)는 복수의 유전체 층(354)과 금속 라인 및 비아(조합하여 356으로 지칭됨)를 내부에 포함한다. 유전체 층(350)은 실리콘 산화물과 같은 광-투과성 물질로 형성된다. 유전체 층(354)은 금속간 유전체(IMD)로도 지칭되며, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물 등, 또는 약 3.0보다 낮은 k값을 갖는 로우-k 유전체 물질로 형성될 수 있다. 로우-k 유전체 물질은 블랙 다이아몬드(Applied Materials의 등록 상표), 탄소-함유 로우-k 유전체 물질, 수소 실세스퀴옥산(HSQ), 메틸실세스퀴옥산(MSQ) 등을 포함할 수 있다. 에칭 정지층(355)이 인접한 IMD들을 분리하도록 형성될 수 있고, 유전체 층에 대해 높은 에칭 선택도를 갖는 재료(들)로 형성된다. 에칭 정지층은 실리콘 탄화물, 실리콘 탄화-질화물 등으로 형성될 수 있다. 금속 라인 및 비아(356)는 다마신 공정을 이용하여 형성될 수 있고, 예를 들어, 확산 장벽층 상에 구리를 포함할 수 있다. 확산 장벽층은 티타늄, 티타늄 질화물, 탄탈, 탄탈 질화물 등으로 형성될 수 있다. 일부 실시예에 따르면, 관통 비아(32)는 상호 접속 구조체(334) 내의 하부 도전부 내의 금속 라인(356)까지 연장될 수 있다.
상호 접속 구조체(334)는 해당 상호 접속 구조체(334) 위에 형성된 패시베이션 층(360, 362)을 더 포함할 수 있다. 패시베이션 층(360, 362)은 투명 비 로우-k 유전체 물질로 형성될 수 있다. 예를 들어, 패시베이션 층(360, 362)은 각각 실리콘 산화물 층 및 실리콘 질화물 층을 포함할 수 있다.
다음으로, 도 2를 참조하면, 다이(26, 28, 30) 상에 봉지 재료(봉지재)(34)가 봉지된다(몰딩된 것으로도 지칭됨). 개별 공정은 도 23에 예시된 공정 흐름의 204 공정으로서 예시된다. 봉지재(34)는 이웃하는 다이(26, 28, 30) 사이의 갭을 채운다. 봉지재(34)는 중합체, 에폭시 및/또는 수지일 수 있는 베이스 재료 및 해당 베이스 재료에 혼합된 필러 입자를 포함할 수 있다. 필러 입자는 실리카, 알루미늄 산화물 등으로 형성될 수 있으며, 구형 형상을 가질 수 있다. 필러 입자는 상이한 크기/직경을 가질 수 있다. 봉지재(34)의 상부 표면은 다이(26, 28, 30)의 상단부보다 높다.
후속 단계에서, 도 3에 예시된 바와 같이, 화학적 기계적 연마(CMP) 공정 또는 기계적 연마 공정과 같은 평탄화 공정이 수행되어 봉지재(34) 및 다이(26, 28, 30)의 상부 표면을 감소시킨다. 개별 공정은 도 23에 예시된 공정 흐름에서 206 공정으로서 예시된다. 평탄화의 결과로 금속 필러(138, 238) 및 관통 비아(32)가 노출된다. 평탄화로 인해, 관통 비아(32)의 상단부는 금속 필러(138, 238)의 상부 표면과 실질적으로 대등하고(동평면), 봉지재(34)의 상부 표면과 실질적으로 동일 평면에 있다.
도 4 내지 도 6은 재배선 라인(RDL) 및 각 유전체 층의 형성을 예시한다. 개별 공정은 도 23에 예시된 공정 흐름에서 208 공정으로서 예시된다. 공정(208)의 간단한 설명은 다음과 같다. 도 4를 참조하면, 유전체 층(36)이 형성된다. 본 개시 내용의 일부 실시예에 따르면, 유전체 층(36)은 PBO, 폴리이미드 등과 같은 중합체로 형성된다. 본 개시 내용의 대안적인 실시예에 따르면, 유전체층(36)은 실리콘 질화물, 실리콘 산화물 등과 같은 무기 물질로 형성된다.
다음으로, 도 4를 더 참조하면, RDL(38)은 유전체 층(36) 내로 연장되어 금속 필러(138, 238) 및 관통 비아(32)에 연결되도록 형성된다. 또한, RDL(38)은 금속 필러(138, 238) 및 관통 비아(32)를 상호 연결할 수 있다. RDL(38)은 유전체 층(36) 위의 금속 트레이스(금속 라인) 및 유전체 층(36) 내로 연장되는 비아를 포함한다. RDL(38) 내의 비아는 관통 비아(32) 및 금속 필러(138, 238)와 접촉할 수 있다. 본 개시 내용의 일부 실시예에 따르면, RDL(38)의 형성은 금속 필러(138/238) 및 관통 비아(32)가 노출되는 개구를 형성하기 위해 유전체 층(36)을 패터닝하는 것을 포함한다. RDL(38)의 형성은 블랭킷 금속 시드층을 형성하는 단계, 블랭킷 금속 시드층 위에 도금 마스크를 형성하여 패터닝하는 단계, RDL(38)을 형성하도록 도금 공정을 수행하는 단계, 도금 마스크를 제거하는 단계 및 RDL(38)에 의해 피복되지 않은 블랭킷 금속 시드층의 부분을 에칭하는 단계를 더 포함한다. RDL(38)은 알루미늄, 구리, 텅스텐 및/또는 이들의 합금을 포함하는 금속 또는 금속 합금으로 형성될 수 있다.
도 5를 참조하면, 본 개시 내용의 일부 실시예에 따라, 도 4에 예시된 구조체 위에 유전체 층(40)이 형성되고, 이어서 RDL(38)과 접촉되도록 유전체 층(40) 내로 연장되는 RDL(42)이 형성된다. 유전체 층(40)은 유전체 층(36)을 형성하기 위한 후보 재료의 동일한 그룹으로부터 선택된 재료를 사용하여 형성될 수 있다. RDL(42)도 역시 알루미늄, 구리, 텅스텐 및/또는 이들의 합금을 포함하는 금속 또는 금속 합금으로 형성될 수 있으며, RDL(42)을 형성하는 방법은 RDL(38)의 형성과 유사할 수 있다. 예시된 실시예에서는 2층의 RDL(38, 42)이 형성되지만, RDL은 하나의 층 또는 3층 이상의 층과 같이 임의의 수의 층을 가질 수 있음을 알아야 한다. 조합된 RDL은 관통 비아(32)와 장치 다이(26, 28, 30)를 전기적으로 상호 접속시킬 수 있다. 다음으로, 유전체 층(44)이 RDL(42) 상에 형성된다. 유전체 층(44)의 재료는 유전체 층(36)을 형성하기 위한 후보 재료의 동일한 그룹으로부터 선택될 수 있다.
도 6은 일부 실시예에 따른 전기 커넥터(46)의 형성을 예시한다. 개별 공정은 도 23에 예시된 공정 흐름에서 210 공정으로서 예시된다. 전기 커넥터(46)의 형성은 RDL(42)을 노출시키도록 유전체 층(44)에 개구를 형성하고, 언더-범프 메탈러지(UBM)(미도시)의 노출된 부분 상에 땜납 볼을 배치한 후 땜납 볼을 재용융하는 것(reflowing)을 포함할 수 있다. UBM은 땜납 영역과 EDL(42) 사이에 형성될 수 있다. 본 개시 내용의 대안적인 실시예에 따르면, 전기 커넥터(46)의 형성은 RDL(42)에서 노출된 금속 패드 위에 땜납 영역을 형성하기 위한 도금 단계를 수행한 다음 땜납 영역을 재용용하는 것을 포함한다. 전기 커넥터(46)는 마찬가지로 도금을 통해 형성될 수 있는 금속 필러 또는 금속 필러 및 땜납 캡의 조합을 포함할 수 있다. 상세한 설명 전체에 걸쳐 다이 부착 필름(24)을 피복하는 구조체들은 함께 재구성 웨이퍼(50)로 지칭된다. 재구성 웨이퍼(50)는 복수의 다이 그룹을 포함하고, 각 그룹은 일부 실시예에 따라 장치 다이(26, 28, 30)를 포함한다.
다음에, 캐리어(20)로부터 재구성 웨이퍼(50)가 분리된다. 개별 공정은 도 23에 예시된 공정 흐름에서 212 공정으로서 예시된다. 재구성 웨이퍼(50)의 분리를 위해, 재구성 웨이퍼(50)는 프레임(미도시)에 부착된 테이프(미도시) 상에 먼저 배치된다. 본 개시 내용의 일부 실시예에 따르면, 전기 커넥터(46)는 테이프와 접촉한다. 다음에, 릴리스 필름(22)에 광이 조사되고, 해당 광은 투명 캐리어(20)를 관통한다. 본 개시 내용의 일부 예시적인 실시예에 따르면, 상기 광은 전체 릴리스 필름(22)을 관통 주사하는 레이저 빔이다. 노광 중에, 노광에 의해 유도된 열에 반응하여 릴리스 필름(22)이 분해되어 캐리어(20)를 하부 구조체로부터 분리되게 한다. 그런 다음, 예를 들어 플라즈마 세정 단계를 통해 릴리스 필름(22)의 잔류물이 제거된다. 따라서, 재구성 웨이퍼(50)가 캐리어(20)로부터 분리(착탈)된다.
이후, 다이 부착 필름(24)이 세정 공정 또는 후면 연삭 공정에서 제거된다.
이후, 재구성 웨이퍼(50)는 본 개시 내용의 일부 실시예에 따라 스크라이브 라인(48)을 따라 단편화되어, 서로 동일한 복수의 패키지(50')가 형성된다. 개별 공정은 도 23에 예시된 공정 흐름에서 214 공정으로서 예시된다. 후속 공정에서, 도 7에 예시된 바와 같이, 패키지(50')는 인터포저(interposer), 패키지 기판, 인쇄 인쇄 회로 등일 수 있는 패키지 부품에 접합된다. 개별 공정은 도 23에 예시된 공정 흐름에서 216 공정으로서 예시된다.
도 7은 패키지(400)가 형성되도록 (광학) 커플러(54) 및 광원(56)을 패키지(50')에 부착하는 것을 예시한다. 개별 공정은 도 23에 예시된 공정 흐름에서 218 공정으로서 예시된다. 커플러(54)는 포토닉 다이(30)에 대한 광 신호의 입력/출력을 위해 사용된다. 커플러(54)는 광섬유(들)(58)를 포토닉 다이(30) 상에 고정하는 데 사용된다. 도 20은 도 7에서와 같이 포토닉 다이(30), 커플러(54) 및 광원(56)의 일부의 확대도를 예시한다. 포토닉 다이(30)에 대한 커플러(54) 및 광원(56)의 부착은 예를 들어, 접착 필름(60)을 통해 행해질 수 있다. 광섬유(58)는 대응하는 커플러(344)를 겨냥할 수 있고 해당 커플러에 광학적으로 커플링될 수 있다. 광섬유(58)에서 전송된 광(61)은 격자 커플러(344)에 조사되고, 및/또는 격자 커플러(344)로부터 방출된 광은 광섬유(58)에 의해 수용된다.
또한, 램프일 수 있는 광원(56)은 포토닉 다이(30)에 부착되고, 대응하는 격자 커플러(344)에 정렬된다. 광원(56)은 광(62)(레이저 빔일 수 있음)을 격자 커플러(344)에 조사하도록 구성되는 데, 여기서 광(62)은 하나 또는 복수의 하부 격자 커플러(344)에 조사된다.
본 개시 내용의 일부 실시예에 따르면, 깨끗한(따라서 투명한) 접착제인 광 접착제(60)가 커플러(54) 및 광원(56)을 포토닉 다이(30)에 고정하는 데 사용된다. 광 접착제(60)는 커플러(54) 및 광원(56) 위로 피복되게 제공된다. 도 8은 다이(28), 전자 다이(28) 및 포토닉 다이(30)를 포함하는 패키지(400)의 상면도를 예시한다.
도 7에 예시된 바와 같은 본 개시 내용의 일부 실시예에 따르면, 포토닉 다이(30)의 후면은 전자 다이(26) 및 장치 다이(28)의 상부 표면과 동일한 방향을 향한다. 포토닉 다이(30)는 관통 비아(32) 및 RDL(38, 42)을 통해 전자 다이(26) 및 장치 다이(28)에 전기적으로 연결된다. 또한, 포토닉 다이(30)의 전면(상향면) 상에 어떤 전기 커넥터도 존재하지 않을 수 있으며, 유전체 층(36)과 접촉하는 포토닉 다이(30)에 어떤 도전부도 존재하지 않을 수 있다. 본 개시 내용의 일부 실시예에 따르면, 포토닉 다이(30)의 모든 전기 접속부는 관통 비아(32)를 통해 하향으로 형성된다.
도 9a, 도 9b 및 도 9c는 일부 실시예에 따른 포토닉 다이(30)의 단면도 및 상면도를 예시한다. 도 9a를 참조하면, 개구(64)가 포토닉 다이(30)에 형성되고, 희생 물질(63)이 개구(64)에 충전된다. 희생 물질(63)은 포토닉 다이(30)의 상부 표면 및 엣지로부터 포토닉 다이(30) 내로 연장될 수 있다. 개구(64)는 벌크부(64A) 및 벌크부(64A)의 단부에 연결된 하나 또는 복수의 홈(64B)을 포함한다. 예를 들어, 도 9c는 벌크부(64A)가 직사각형의 평면 형상을 가지고, 복수의 홈(64B)이 벌크부(64A)에 연결되는 것을 예시한다(또한 상세한 내용은 도 21 참조). 대응하여, 희생 물질(63)도 역시 벌크부(63A) 및 홈(64B)을 채우는 부분(63B)을 가진다. 희생 물질(63)은 포토닉 다이(30)의 다른 부분을 손상시키지 않고 후속 공정에서 용이하게 제거될 수 있는 중합체 또는 임의의 다른 물질로 형성될 수 있다. 예를 들어, 희생 물질(63)은 데카하이드로나프탈렌-계 물질, n-부틸 아세테이트-계 물질 등을 포함할 수 있다. 일부 실시예에 따르면, 개구(64)는 웨이퍼 레벨로 형성된다(포토닉 다이(30)가 여전히 각각의 웨이퍼 내에 있고 그리고 웨이퍼가 다수의 포토닉 다이(30)로 절단되기 전에). 개구(64)의 형성은 레이저 절삭, 기계적 절단 등을 포함할 수 있다. 희생 물질(63)이 포토닉 다이(30)의 개구(64)에 채워진 다음, 희생 물질(63)의 상부 표면을 포토닉 다이(30)의 상부 표면과 동등하게 하도록 평탄화 공정이 수행될 수 있다.
도 9b는 홈(64B)의 단면도를 예시하며, 여기서 단면도는 도 9a 및 9c에 예시된 바와 같이 라인(9B-9B)을 포함하는 평면으로부터 얻어진다. 단면도에서, 홈(64B)은 (상부 폭이 하부 폭보다 큰) V-형 또는 U-형을 가질 수 있다. 홈(64B)의 크기 및 형태는 광섬유(58)의 적어도 일부 또는 전체가 홈 내에 배치될 수 있도록 설계된다.
도 21은 포토닉 다이(30)의 세부 구성의 일부를 개략적으로 예시한다. 홈(64B)은 실리콘, 실리콘 산질화물 등으로 형성된 도파관(66)과 마주하는 단부를 가진다. 변조기(346)와 같은 광학 부품이 도파관(66)의 단부에 연결될 수 있다.
도 10 내지 도 14는 본 개시 내용의 일부 실시예에 따른, 엣지 커플러를 포함하는 패키지의 형성에서의 중간 단계의 단면도를 예시한다. 이들 실시예는 엣지 커플러가 사용된다는 것을 제외하고는 도 1 내지 도 7에 예시된 실시예와 유사하다. 달리 특정되지 않는 한, 이들 실시예에서의 구성 요소의 재료 및 형성 방법은 도 1 내지 도 7에 예시된 실시예에서 유사한 참조 번호로 지시되는 유사한 구성 요소와 본질적으로 동일하다. 도 10 내지 도 14(및 도 15 내지 도 18)에 예시된 구성 요소의 형성 공정 및 재료의 상세는 도 1 내지 도 7에 예시된 실시예의 논의에서도 발견될 수 있다.
도 10을 참조하면, 캐리어(20)가 제공되고, 릴리스 필름(22) 및 다이 부착 필름(24)이 캐리어(20) 상에 형성/부착된다. 전자 다이(26), 장치 다이(28) 및 포토닉 다이(30)가 이후 다이 부착 필름(24) 상에 배치된다. 전자 다이(26) 및 장치 다이(28)의 후면 및 포토닉 다이(30)의 상면은 다이 부착 필름(24)과 마주하고, 다이 부착 필름(24)과 접촉된 상태일 수 있다. 다음에, 다이(26, 28, 30) 상에 봉지재(34)가 봉지된다.
도 11은 금속 필러(138/238) 및 관통 비아(32)가 노출되도록 봉지재의 잉여 부분 및 다이(26, 28, 30)의 일부를 제거하기 위한 평탄화 공정을 예시한다. 다음으로, 도 12에 예시된 바와 같이, RDL(38, 42) 및 유전체 층(36, 40, 44) 및 전기 커넥터(46)가 형성된다. 공정의 상세는 도 4 내지 도 6에 예시된 실시예를 참조하여 논의되었으므로, 여기에서 반복되지 않는다. 따라서, 재구성된 웨이퍼(50)가 형성된다.
후속 공정에서, 재구성 웨이퍼(50)는 캐리어(20)로부터 분리되고, 예를 들어 화학적 세정 공정 또는 기계적 연마 공정에서 다이 부착 필름(24)의 잔류부가 제거된다. 다음으로, 예컨대, 포토닉 다이(30)를 손상시키지 않고 희생 물질(63)을 분해할 수 있는 용매 또는 희생 물질(63을 에칭할 수 있는 (습식) 화학적 에칭액을 사용하여 희생 물질(63)을 제거한다. 예를 들어, 희생 물질(63)이 데카하이드로나프탈렌-계 물질로 형성되는 경우, 모노테르펜 탄화수소-계 화학 물질을 사용하여 에칭 또는 분해를 통해 희생 물질(63)을 제거할 수 있다. 그에 따른 구조체가 개구(64)가 드러난 상태로 도 13에 예시된다.
다음으로, 재구성 웨이퍼(50)는 단편화되어 패키지(50')를 서로 분리시킨다. 일부 스크라이브 라인(48)은 포토닉 다이(30)의 엣지를 통과하여 개구(64)가 포토닉 다이(30)의 측면으로부터 드러날 수 있다.
도 14는 패키지(400)를 형성하기 위한 포토닉 다이(30)에 대한 엣지 커플러(68)의 부착을 예시한다. 엣지 커플러(68)는 페룰(ferrule) 및 페룰과의 사이에 광섬유(58)를 클램핑 및 고정하기 위한 페룰 뚜껑을 포함할 수 있다. 각각의 광섬유(58)는 도 9b에 예시된 바와 같이 홈(64B) 중 하나의 홈 내에 (적어도 부분적으로) 배치될 수 있다. 도 14에 예시된 바와 같이, 광이 광섬유(58)로부터 도파관(66)으로 전송될 수 있도록 광섬유(58)의 단부가 도파관(66)에 대향되고, 및/또는 광섬유(58)가 도파관(66)으로부터 전송된 광을 수용할 수 있다. 도 14는 광원(56)이 포토닉 다이(30)에 부착되는 것도 예시한다. 도 22는 포토닉 다이(30) 및 엣지 커플러(68)의 확대도를 예시한다. 또한, 접착제(70)를 사용하여 엣지 커플러(68)를 포토닉 다이(30)에 고정시킬 수 있다.
도 15 내지 도 18은 본 개시 내용의 일부 실시예에 따른 패키지(400)를 예시한다. 도 15는 상부 커플러(54)가 사용되는 일부 실시예를 예시한다. 본 개시 내용의 일부 실시예에 따르면, 포토닉 다이(30)는 반도체 기판(330)에 관통 비아를 포함하지 않는다. 포토닉 다이(30)의 회로와 전자 다이(26) 및 다이(28) 사이의 전기적 연결은 봉지재(34)를 관통하는 관통 비아(72)(달리 말하면 금속 포스트)를 통해 이루어진다. 관통 비아(72)의 형성은 다이(26, 28, 30) (도 1 또는도 10)를 배치하기 전에, 다이 부착 필름(24) 위에 금속 시드층을 증착하고, 금속 시드층 상에 포토레지스트와 같은 패턴화된 도금 마스크를 형성하고, 패턴화된 포토레지스트의 개구에 관통 비아/금속 포스트(72)를 도금하고, 도금 마스크를 제거하고, 이전에 도금 마스크에 의해 피복된 금속 시드층의 부분을 에칭하는 단계를 포함할 수 있다.
도 15에 예시된 바와 같이, 포토닉 다이(30)는 표면에 전기 커넥터(366)를 포함한다. 전기 커넥터(366)는 예를 들어, 구리, 니켈, 티타늄, 이들의 합금 및/또는 이들의 다층으로 형성된 금속 필러 또는 금속 패드일 수 있다. 유전체 층(368)도 역시 포토닉 다이(30)의 표면에 형성되고, 이웃하는 전기 커넥터(366) 사이의 갭을 채운다. 유전체 층(368)은 PBO, 폴리이미드 등과 같은 중합체로 형성될 수 있다.
도 15에 예시된 바와 같이, 다이(26, 28, 30) 위에 유전체 층(74)이 형성되고, 유전체 층(74) 내로 연장되도록 RDL(76)이 형성된다. RDL(76)은 관통 비아(72) 및 RDL(38, 42)을 통해 포토닉 다이(30)를 전자 다이(26) 및 다이(28)에 상호 연결시킨다. 유전체 층(78)은 RDL(76) 및 유전체 층(74)을 덮도록 형성된다. RDL(76)의 재료 및 형성 공정은 RDL(38, 42)의 재료 및 형성 공정과 유사할 수 있다. 유전치 층(74, 78)의 재료 및 형성 공정은 유전체 층(36, 40 및/또는 44)의 재료 및 형성 공정과 유사할 수 있다. 광원(56) 및 커플러(54)는 유전체 층(78)의 상부에 부착된다.
도 16은 본 개시 내용의 일부 실시예에 따른 패키지(400)를 예시한다. 도 16의 패키지(400)는 도 16의 포토닉 다이(30)가 기판(330)을 관통하는 관통 비아를 포함하지 않고 포토닉 다이(30)로의 전기적 접속이 RDL(76) 및 관통 비아(72)를 통해 이루어진다는 것을 제외하고 도 14의 패키지(400)와 유사하다. 엣지 커플러(68)가 사용된다. 관통 비아(72) 및 RDL(76)의 상세는 도 15에 예시된 실시예에서 찾을 수 있다.
도 17a는 일부 실시예에 따른 패키지(400)를 예시한다. 이들 실시예는 전자 다이(26)가 봉지재(34)에 봉지되는 대신에 포토닉 다이(30) 위에 접합되는 것을 제외하고 도 15의 실시예와 유사하다. 본 개시 내용의 일부 실시예에 따르면, 전자 다이(26)는, 광 신호에 관련된 전기 신호를 처리하는 기능 외에도, 포토닉 다이(30)를 장치 다이(28)에 전기적으로 결합하기 위한 브릿지로서도 기능한다. 또한, 전자 다이(26) 내부로 물리적으로 통과하고 있지만 전기적 경로(80')의 일부는 전자 다이(26) 내의 모든 회로(트랜지스터, 다이오드, 저항, 커패시터, 인덕터 등)로부터 전기적으로 분리될 수 있다. 이들 전기적 경로(80')는 다이(28, 30)를 상호 연결하기 위해서만 사용되며, 다이(28, 30)를 다이(26)에 연결하는 데 사용되지 않는다. 다이(28, 30)를 상호 연결하는 것 이외에도 다른 전기적 경로(80)는 전자 다이(26) 내의 내부 회로(트랜지스터, 다이오드, 저항, 커패시터, 인덕터 등)로 전기적으로 연결될 수 있다. 전자 다이(26)는 땜납 영역(82)을 통해 포토닉 다이(30) 및 관통 비아(72)에 접합될 수 있다. 언더필(84)이 전자 다이(26)와 포토닉 다이(30) 사이에 제공될 수 있다. 광원(56) 및 상부 커플러(54)는 포토닉 다이(30)에 부착된다.
도 17b는 2개의 전자 다이(26)와 2개의 장치 다이(28)가 제공되고 상기 2개의 장치 다이(28)는 포토닉 다이(30)의 양측에 제공된다는 것을 제외하고는 도 17a에 예시된 실시예와 유사한 일부 실시예에 따른 패키지(400)를 예시한다.
도 17c는 일부 실시예에 따른 패키지(400)를 예시한다. 패키지(400)는 봉지재(34)에 봉지된 전자 다이(26) 및 관통 비아(72)를 포함한다. 포토닉 다이(30)는 관통 비아(72) 위에 접합되고, 관통 비아(72) 및 RDL(38, 42)을 통해 전자 다이(26)에 전기적으로 결합된다. 도 17c는 포토닉 다이(30)의 측면에 부착된 엣지 커플러(68)를 예시한다.
도 17d는 일부 실시예에 따른 패키지(400)를 예시한다. 패키지(400)는 봉지재(34)에 봉지된 전자 다이(26) 및 관통 비아(72)를 포함한다. 포토닉 다이(30)는 관통 비아(72) 위에 접합되고, 관통 비아(72) 및 RDL(38, 42)을 통해 전자 다이(26)에 전기적으로 결합된다. 도 17d는 포토닉 다이(30)의 상부에 부착된 커플러(54) 및 광원(56)을 예시한다.
도 18은 본 개시 내용의 일부 실시예에 따른 패키지(400)를 예시한다. 이들 실시예는 상부 커플러가 아닌 엣지 커플러(68)가 사용된다는 것을 제외하고는 도 17a에 예시된 실시예와 유사하다. 따라서, 세부 구성은 논의되지 않으며, 도 17 및 도 14를 참조한 논의에서 찾을 수 있다.
전술한 실시예에서, 일부 공정 및 특징이 본 개시 내용의 일부 실시예에 따라 논의된다. 다른 특징 및 공정도 역시 포함될 수 있다. 예를 들어, 3D 패키징 또는 3DIC 장치의 검증 테스트를 지원하도록 테스트 구조체가 포함될 수 있다. 테스트 구조체는 예를 들어, 3D 패키징 또는 3DIC의 테스트, 프로브 및/또는 프로브 카드의 사용 등을 허용하는 재배선층 내에 또는 기판 상에 형성된 테스트 패드를 포함할 수 있다. 검증 테스트는 중간 구조체는 물론 최종 구조체에 대해 수행될 수 있다. 또한, 본 명세서에 개시된 구조체 및 방법은 알려진 양호한 다이의 중간 검증을 포함시켜 수율을 증가시키고 비용을 감소시키는 테스트 방법론과 함께 사용될 수 있다.
광학 시그널링 및 프로세싱은 전형적으로 완전히 발달된 응용을 제공하도록 전기적 시그널링 및 프로세싱과 결합된다. 예를 들어, 광섬유는 장거리 신호 전송에 사용될 수 있는 반면, 전기 신호는 단거리 신호 전송과 처리 및 제어에 사용될 수 있다. 따라서, 광 신호와 전기적 신호 사이의 변환뿐만 아니라 광 신호 및 전기적 신호의 처리를 위해 광학 부품 및 전기적 부품을 통합하는 장치가 형성된다. 따라서, 패키지는 광학 장치를 포함하는 광학(포토닉) 다이(P-다이로 알려짐)와 전자 장치를 포함하는 전자 다이(E-다이로 알려짐) 모두를 포함할 수 있다.
종래의 패키지에서, E-다이는 P-다이 위에 접합된다. P-다이는 광원 및 광 커넥터를 포함할 수 있으며, 이들은 P-다이에 부착되기도 한다. 따라서, P-다이의 크기는 E-다이, 광원 및 광 커넥터를 수용할만큼 충분히 크다. P-다이는 와이어 본드를 통해 하부 패키지 기판에 추가로 접합된다. 그러나 P-다이 내부의 부품은 그러한 큰 영역을 필요로 하지 않는다. 또한, P-다이는 전형적으로 벌크 실리콘 기판보다 훨씬 더 비싼 SOI(Silicon-on-Insulator) 기판을 사용하여 형성된다. 따라서, 종래 패키지의 제조 비용이 높았다.
본 개시 내용의 실시예는 몇 가지 유리한 특징을 가진다. 봉지재에 포토닉 다이를 봉지하고 포토닉 다이에 연결하도록 (포토닉 다이 또는 봉지재에) 관통 비아를 사용하는 것에 의해, 포토닉 다이는 전자 다이 및 ASIC와 같은 다른 다이에 의해 겹쳐지는 부분이 없다. 따라서, 포토닉 다이의 크기가 감소될 수 있다. 포토닉 다이는 SOI 웨이퍼를 사용하여 형성될 수 있기 때문에, 포토닉 다이의 크기를 줄이면 제조 비용을 크게 줄일 수 있다.
본 개시 내용의 일부 실시예에 따르면, 방법은 캐리어 위에 전자 다이 및 포토닉 다이를 배치하는 단계 - 상기 전자 다이의 후면 및 상기 포토닉 다이의 전면이 상기 캐리어에 대향됨; 상기 전자 다이 및 상기 포토닉 다이를 봉지재에 봉지하는 단계; 상기 전자 다이의 전기 커넥터 및 상기 포토닉 다이의 도전부가 노출될 때까지 상기 봉지재를 평탄화하는 단계; 상기 봉지재 위에 재배선 라인을 형성하는 단계 - 상기 재배선 라인은 상기 전자 다이를 상기 포토닉 다이에 전기적으로 연결함; 및 상기 포토닉 다이에 광 커플러를 부착하는 단계 - 상기 광 커플러에 부착된 광섬유가 상기 포토닉 다이에 광학적으로 결합하도록 구성됨 - 를 포함한다. 일 실시예에서, 상기 방법은 상기 포토닉 다이의 전면 및 엣지로부터 상기 포토닉 다이 내로 연장되는 개구를 노출시키도록 상기 포토닉 다이의 희생 물질을 제거하는 단계를 더 포함하며, 상기 포토닉 다이 내의 도파관이 상기 개구로 노출되고, 상기 광 커플러는 상기 개구로 연장되는 부분을 갖는 엣지 커플러를 포함하고, 상기 광섬유는 상기 포토닉 다이 내의 홈 내로 연장되는 부분을 가지며, 상기 홈은 상기 개구의 일부이다. 일 실시예에서, 상기 방법은 상기 캐리어 위에 상기 포토닉 다이를 배치하기 전에, 상기 포토닉 다이에 상기 개구를 형성하는 단계; 상기 개구 내에 상기 희생 물질을 충전하는 단계를 더 포함한다. 일 실시예에서, 상기 광 커플러 및 상기 재배선 라인은 상기 포토닉 다이 내의 기판의 양측면 상에 제공된다. 일 실시예에서, 상기 포토닉 다이는 반도체 기판을 포함하고, 상기 포토닉 다이의 도전부는 상기 반도체 기판 내로 연장되는 관통 비아를 포함하고, 상기 전자 다이의 전기 커넥터 및 상기 관통 비아는 모두 평탄화에 의해 노출된다. 일 실시예에서, 상기 포토닉 다이의 도전부는 금속 패드를 포함하고, 상기 방법은 금속 포스트를 형성하는 단계 - 상기 금속 포스트는 상기 봉지재에 의해 내부에 봉지되어 접촉됨; 및 추가의 재배선 라인을 형성하는 단계 - 상기 포토닉 다이의 금속 패드는 상기 추가의 재배선 라인, 상기 금속 포스트 및 상기 재배선 라인을 통해 상기 전자 다이의 상기 전기 커넥터에 전기적으로 연결됨 - 를 더 포함한다. 일 실시예에서, 상기 방법은 광원을 상기 포토닉 다이에 부착하는 단계를 더 포함하고, 상기 광원은 상기 포토닉 다이 내로 광을 방출하도록 구성된다.
본 개시 내용의 일부 실시예에 따르면, 방법은 캐리어 위에 전자 다이를 배치하는 단계; 상기 캐리어 위에 포토닉 다이를 배치하되, 상기 포토닉 다이의 전면이 상기 캐리어에 대향하도록, 배치하는 단계 - 상기 포토닉 다이는 도파관과, 상기 포토닉 다이의 전면 및 엣지로부터 상기 포토닉 다이 내로 연장되는 희생 물질을 포함하며, 상기 희생 물질은 상기 포토닉 다이의 광학 부품과 접촉함 -; 상기 전자 다이 및 상기 포토닉 다이를 봉지재에 봉지하는 단계; 상기 전자 다이의 전기 커넥터 및 상기 포토닉 다이의 관통 비아가 모두 노출될 때까지 상기 봉지재를 평탄화하는 단계 - 상기 관통 비아는 상기 포토닉 다이의 반도체 기판을 관통함 -; 상기 봉지재 위에 제1 재배선 라인을 형성하는 단계 - 상기 제1 재배선 라인 중 하나는 상기 전기 커넥터를 상기 관통 비아에 전기적으로 연결함 -; 상기 희생 물질을 제거하는 단계; 및 상기 포토닉 다이에 엣지 커플러를 부착하는 단계 - 상기 광 커플러에 부착된 광섬유가 상기 도파관에 광학적으로 결합하도록 구성됨 - 를 포함한다. 일 실시예에서, 상기 방법은 상기 봉지재, 상기 전자 다이 및 상기 포토닉 다이를 상기 캐리어로부터 분리하는 단계를 더 포함하고, 상기 분리 단계 이후에 상기 희생 물질이 제거된다. 일 실시예에서, 상기 방법은 상기 봉지재에 대해 단편화(singulation)를 수행하는 단계를 더 포함하며, 상기 단편화에 의해 상기 희생 물질의 엣지가 노출된다. 일 실시예에서, 상기 전자 다이의 후면은 상기 캐리어에 대향된다. 일 실시예에서, 상기 희생 물질은 중합체를 포함하고, 상기 희생 물질을 제거하는 단계는 상기 희생 물질을 용해시키는 용매를 사용하는 단계를 포함한다. 일 실시예에서, 상기 희생 물질은 중합체를 포함하고, 상기 희생 물질을 제거하는 단계는 습식 에칭을 포함한다. 일 실시예에서, 상기 방법은 상기 캐리어 위에 주문형 집적 회로(ASIC) 다이를 배치하는 단계를 더 포함하며, 상기 ASIC 다이의 후면은 상기 캐리어에 대향되며, 상기 평탄화 단계에서 상기 ASIC 다이의 추가적인 전기 커넥터가 노출된다. 일 실시예에서, 상기 엣지 커플러가 부착될 때, 상기 포토닉 다이의 전면에 전기적 연결이 이루어지지 않으며, 상기 전면 및 후면은 상기 포토닉 다이의 대향면이다.
본 개시 내용의 일부 실시예에 따르면, 장치는 금속 필러를 포함하는 전자 다이; 반도체 기판 및 상기 반도체 기판을 관통하는 관통 비아를 포함하는 포토닉 다이; 상기 전자 다이 및 상기 포토닉 다이를 내부에 봉지하는 봉지재; 상기 봉지재 아래 놓인 재배선 라인 - 상기 재배선 라인 중 하나는 상기 전자 다이의 상기 금속 필러를 상기 포토닉 다이의 상기 관통 비아에 전기적으로 연결함 -; 상기 포토닉 다이에 부착된 광 커플러; 및 상기 광 커플러에 부착된 광섬유 - 상기 광섬유는 상기 포토닉 다이에 광학적으로 결합되도록 구성됨 - 를 포함한다. 일 실시예에서, 상기 광 커플러는 상기 포토닉 다이의 전면에 부착되고, 상기 포토닉 다이는 상기 전면에 전기 커넥터를 구비하지 않는다. 일 실시예에서, 상기 포토닉 다이 및 상기 전자 다이는 반대 방향을 향한다. 일 실시예에서, 상기 광 커플러는 상기 포토닉 다이 내로 연장되는 부분을 포함하는 엣지 커플러이다. 일 실시예에서, 상기 광 커플러는 상기 포토닉 다이 바로 위에 위치된다.
1) 본 개시의 실시형태에 따른 방법은, 캐리어 위에 전자 다이 및 포토닉 다이를 배치하는 단계; 상기 전자 다이 및 상기 포토닉 다이를 봉지재에 봉지하는 단계; 상기 전자 다이 및 상기 포토닉 다이가 노출될 때까지 상기 봉지재를 평탄화하는 단계; 상기 봉지재, 상기 전자 다이 및 상기 포토닉 다이 위에 재배선 라인 - 상기 재배선 라인은 적어도 상기 전자 다이를 전기적으로 연결함 - 을 형성하는 단계; 및 상기 포토닉 다이에 광 커플러를 부착 - 상기 광 커플러에 부착된 광섬유는 상기 포토닉 다이에 광학적으로 결합되도록 구성됨 - 하는 단계를 포함한다.
2) 본 개시의 실시형태에 따른 방법은, 상기 포토닉 다이의 전면 및 엣지로부터 상기 포토닉 다이 내로 연장되는 개구를 노출시키도록 상기 포토닉 다이의 희생 물질을 제거하는 단계를 더 포함하며, 상기 포토닉 다이 내의 도파관이 상기 개구로 노출되고, 상기 광 커플러는 상기 개구 내로 연장되는 부분을 갖는 엣지 커플러를 포함하고, 상기 광섬유는 상기 포토닉 다이 내의 홈 내로 연장되는 부분을 가지며, 상기 홈은 상기 개구의 일부이다.
3) 본 개시의 실시형태에 따른 방법은, 상기 캐리어 위에 상기 포토닉 다이를 배치하기 전에, 상기 포토닉 다이에 상기 개구를 형성하는 단계; 및 상기 개구 내에 상기 희생 물질을 충전하는 단계를 더 포함한다.
4) 본 개시의 실시형태에 따른 방법에 있어서, 상기 광 커플러 및 상기 재배선 라인은 상기 포토닉 다이의 반도체 기판의 양측면 상에 제공된다.
5) 본 개시의 실시형태에 따른 방법에 있어서, 상기 포토닉 다이는 반도체 기판과 상기 반도체 기판 내로 연장되는 관통 비아를 포함하고, 상기 전자 다이의 전기 커넥터 및 상기 관통 비아는 모두 평탄화에 의해 노출된다.
6) 본 개시의 실시형태에 따른 방법에 있어서, 상기 포토닉 다이는 금속 패드를 포함하고, 상기 방법은, 금속 포스트 - 상기 금속 포스트는 상기 봉지재에 의해 내부에 봉지되어 접촉됨 - 를 형성하는 단계; 및 추가의 재배선 라인 - 상기 포토닉 다이의 상기 금속 패드는 상기 추가의 재배선 라인, 상기 금속 포스트, 및 상기 재배선 라인을 통해 상기 전자 다이의 전기 커넥터에 전기적으로 연결됨 - 을 형성하는 단계를 더 포함한다.
7) 본 개시의 실시형태에 따른 방법에 있어서, 상기 전자 다이의 후면과 상기 포토닉 다이의 전면은, 상기 전자 다이 및 상기 포토닉 다이가 배치될 때, 상기 캐리어를 대향한다.
8) 본 개시의 다른 실시형태에 따른 방법은, 캐리어 위에 전자 다이를 배치하는 단계; 포토닉 다이의 전면이 상기 캐리어를 대향하도록 상기 캐리어 위에 포토닉 다이 - 상기 포토닉 다이는 도파관과, 상기 포토닉 다이의 전면 및 엣지로부터 상기 포토닉 다이 내로 연장되는 희생 물질을 포함하며, 상기 희생 물질은 상기 포토닉 다이의 광학 부품과 접촉함 - 를 배치하는 단계; 상기 전자 다이 및 상기 포토닉 다이를 봉지재 내에 봉지하는 단계; 상기 전자 다이의 전기 커넥터 및 상기 포토닉 다이의 관통 비아 - 상기 관통 비아는 상기 포토닉 다이의 반도체 기판을 관통함 - 가 모두 노출될 때까지 상기 봉지재를 평탄화하는 단계; 상기 봉지재 위에 제1 재배선 라인 - 상기 제1 재배선 라인 중 하나는 상기 전기 커넥터를 상기 관통 비아에 전기적으로 연결함 - 을 형성하는 단계; 상기 희생 물질을 제거하는 단계; 및 상기 포토닉 다이에 엣지 커플러 - 상기 엣지 커플러에 부착된 광섬유는 상기 도파관에 광학적으로 결합하도록 구성됨 - 를 부착하는 단계를 포함한다.
9) 본 개시의 다른 실시형태에 따른 방법은, 상기 봉지재, 상기 전자 다이, 및 상기 포토닉 다이를 상기 캐리어로부터 분리하는 단계를 더 포함하고, 상기 분리 단계 이후에 상기 희생 물질이 제거된다.
10) 본 개시의 다른 실시형태에 따른 방법은, 상기 봉지재에 대해 단편화(singulation)를 수행하는 단계를 더 포함하며, 상기 단편화에 의해 상기 희생 물질의 엣지가 노출된다.
11) 본 개시의 다른 실시형태에 따른 방법에 있어서, 상기 전자 다이의 후면은 상기 캐리어를 대향한다.
12) 본 개시의 다른 실시형태에 따른 방법에 있어서, 상기 희생 물질은 중합체를 포함하고, 상기 희생 물질을 제거하는 단계는 용매를 사용하여 상기 희생 물질을 용해시키는 단계를 포함한다.
13) 본 개시의 다른 실시형태에 따른 방법에 있어서, 상기 희생 물질은 중합체를 포함하고, 상기 희생 물질을 제거하는 단계는 습식 에칭을 포함한다.
14) 본 개시의 다른 실시형태에 따른 방법은, 상기 캐리어 위에 주문형 집적 회로(ASIC) 다이를 배치하는 단계를 더 포함하며, 상기 ASIC 다이의 후면은 상기 캐리어를 대향하고, 상기 평탄화 단계에서 상기 ASIC 다이의 추가적인 전기 커넥터가 노출된다.
15) 본 개시의 다른 실시형태에 따른 방법에 있어서, 상기 엣지 커플러가 부착될 때, 상기 포토닉 다이의 전면에 전기적 연결이 이루어지지 않는다.
16) 본 개시의 또 다른 실시형태에 따른 장치는, 금속 필러를 포함하는 전자 다이; 반도체 기판 및 상기 반도체 기판을 관통하는 관통 비아를 포함하는 포토닉 다이; 상기 전자 다이 및 상기 포토닉 다이를 내부에 봉지하는 봉지재; 상기 봉지재 아래 놓인 재배선 라인 - 상기 재배선 라인 중 하나는 상기 전자 다이의 상기 금속 필러를 상기 포토닉 다이의 상기 관통 비아에 전기적으로 연결함 -; 상기 포토닉 다이에 부착된 광 커플러; 및 상기 광 커플러에 부착된 광섬유 - 상기 광섬유는 상기 포토닉 다이에 광학적으로 결합하도록 구성됨 - 를 포함한다.
17) 본 개시의 또 다른 실시형태에 따른 장치에 있어서, 상기 광 커플러는 상기 포토닉 다이의 전면에 부착되고, 상기 포토닉 다이는 상기 전면에 전기 커넥터를 구비하지 않는다.
18) 본 개시의 또 다른 실시형태에 따른 장치에 있어서, 상기 포토닉 다이 및 상기 전자 다이는 반대 방향을 대향한다.
19) 본 개시의 또 다른 실시형태에 따른 장치에 있어서, 상기 광 커플러는 상기 포토닉 다이 내로 연장되는 부분을 포함하는 엣지 커플러이다.
20) 본 개시의 또 다른 실시형태에 따른 장치에 있어서, 상기 광 커플러는 상기 포토닉 다이 바로 위에 위치된다.
이상의 설명은 당업자가 본 개시 내용의 여러 측면들을 잘 이해할 수 있도록 여러 실시예의 특징부들의 개요를 설명한 것이다. 당업자들은 자신들이 여기 도입된 실시예와 동일한 목적을 수행하거나 및/또는 동일한 장점을 달성하기 위해 다른 공정 또는 구조를 설계 또는 변형하기 위한 기초로서 본 개시 내용을 용이하게 이용할 수 있음을 알아야 한다. 또한, 당업자들은 등가의 구성이 본 개시 내용의 취지 및 범위를 벗어나지 않으며 그리고 본 개시 내용의 취지 및 범위를 벗어나지 않고 다양한 변화, 대체 및 변경을 이룰 수 있음을 알아야 한다.

Claims (10)

  1. 방법으로서,
    캐리어 위에 전자 다이 및 포토닉 다이를 배치하는 단계;
    상기 전자 다이 및 상기 포토닉 다이를 봉지재에 봉지하는 단계;
    상기 전자 다이 및 상기 포토닉 다이가 노출될 때까지 상기 봉지재를 평탄화하는 단계;
    상기 봉지재, 상기 전자 다이 및 상기 포토닉 다이 위에 재배선 라인 - 상기 재배선 라인은 적어도 상기 전자 다이를 전기적으로 연결함 - 을 형성하는 단계; 및
    상기 포토닉 다이에 광 커플러를 부착 - 상기 광 커플러에 부착된 광섬유는 상기 포토닉 다이에 광학적으로 결합되도록 구성됨 - 하는 단계
    를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 포토닉 다이의 전면 및 엣지로부터 상기 포토닉 다이 내로 연장되는 개구를 노출시키도록 상기 포토닉 다이의 희생 물질을 제거하는 단계를 더 포함하며, 상기 포토닉 다이 내의 도파관이 상기 개구로 노출되고, 상기 광 커플러는 상기 개구 내로 연장되는 부분을 갖는 엣지 커플러를 포함하고, 상기 광섬유는 상기 포토닉 다이 내의 홈 내로 연장되는 부분을 가지며, 상기 홈은 상기 개구의 일부인 것인, 방법.
  3. 제2항에 있어서,
    상기 캐리어 위에 상기 포토닉 다이를 배치하기 전에,
    상기 포토닉 다이에 상기 개구를 형성하는 단계; 및
    상기 개구 내에 상기 희생 물질을 충전하는 단계
    를 더 포함하는, 방법.
  4. 제1항에 있어서,
    상기 광 커플러 및 상기 재배선 라인은 상기 포토닉 다이의 반도체 기판의 양측면 상에 제공되는 것인, 방법.
  5. 제1항에 있어서,
    상기 포토닉 다이는 반도체 기판과 상기 반도체 기판 내로 연장되는 관통 비아를 포함하고, 상기 전자 다이의 전기 커넥터 및 상기 관통 비아는 모두 평탄화에 의해 노출되는 것인, 방법.
  6. 제1항에 있어서,
    상기 포토닉 다이는 금속 패드를 포함하고, 상기 방법은,
    금속 포스트 - 상기 금속 포스트는 상기 봉지재에 의해 내부에 봉지되어 접촉됨 - 를 형성하는 단계; 및
    추가의 재배선 라인 - 상기 포토닉 다이의 상기 금속 패드는 상기 추가의 재배선 라인, 상기 금속 포스트, 및 상기 재배선 라인을 통해 상기 전자 다이의 전기 커넥터에 전기적으로 연결됨 - 을 형성하는 단계
    를 더 포함하는, 방법.
  7. 제1항에 있어서,
    상기 전자 다이의 후면과 상기 포토닉 다이의 전면은, 상기 전자 다이 및 상기 포토닉 다이가 배치될 때, 상기 캐리어를 대향하는 것인, 방법.
  8. 방법으로서,
    캐리어 위에 전자 다이를 배치하는 단계;
    포토닉 다이의 전면이 상기 캐리어를 대향하도록 상기 캐리어 위에 포토닉 다이 - 상기 포토닉 다이는 도파관과, 상기 포토닉 다이의 전면 및 엣지로부터 상기 포토닉 다이 내로 연장되는 희생 물질을 포함하며, 상기 희생 물질은 상기 포토닉 다이의 광학 부품과 접촉함 - 를 배치하는 단계;
    상기 전자 다이 및 상기 포토닉 다이를 봉지재 내에 봉지하는 단계;
    상기 전자 다이의 전기 커넥터 및 상기 포토닉 다이의 관통 비아 - 상기 관통 비아는 상기 포토닉 다이의 반도체 기판을 관통함 - 가 모두 노출될 때까지 상기 봉지재를 평탄화하는 단계;
    상기 봉지재 위에 제1 재배선 라인 - 상기 제1 재배선 라인 중 하나는 상기 전기 커넥터를 상기 관통 비아에 전기적으로 연결함 - 을 형성하는 단계;
    상기 희생 물질을 제거하는 단계; 및
    상기 포토닉 다이에 엣지 커플러 - 상기 엣지 커플러에 부착된 광섬유는 상기 도파관에 광학적으로 결합하도록 구성됨 - 를 부착하는 단계
    를 포함하는, 방법.
  9. 장치로서,
    금속 필러를 포함하는 전자 다이;
    반도체 기판 및 상기 반도체 기판을 관통하는 관통 비아를 포함하는 포토닉 다이;
    상기 전자 다이 및 상기 포토닉 다이를 내부에 봉지하는 봉지재;
    상기 봉지재 아래 놓인 재배선 라인 - 상기 재배선 라인 중 하나는 상기 전자 다이의 상기 금속 필러를 상기 포토닉 다이의 상기 관통 비아에 전기적으로 연결함 -;
    상기 포토닉 다이에 부착된 광 커플러; 및
    상기 광 커플러에 부착된 광섬유 - 상기 광섬유는 상기 포토닉 다이에 광학적으로 결합하도록 구성됨 -
    를 포함하고, 상기 광 커플러는 상기 포토닉 다이 내로 연장되는 부분을 포함하는 엣지 커플러인 것인, 장치.
  10. 제9항에 있어서,
    상기 포토닉 다이는 전면에 전기 커넥터를 구비하지 않는 것인, 장치.
KR1020190064696A 2018-06-27 2019-05-31 포토닉 통합 패키지 및 그 형성 방법 KR102267850B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862690770P 2018-06-27 2018-06-27
US62/690,770 2018-06-27
US16/290,028 2019-03-01
US16/290,028 US10777430B2 (en) 2018-06-27 2019-03-01 Photonic integrated package and method forming same

Publications (2)

Publication Number Publication Date
KR20200001473A KR20200001473A (ko) 2020-01-06
KR102267850B1 true KR102267850B1 (ko) 2021-06-24

Family

ID=68886092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190064696A KR102267850B1 (ko) 2018-06-27 2019-05-31 포토닉 통합 패키지 및 그 형성 방법

Country Status (5)

Country Link
US (4) US10777430B2 (ko)
KR (1) KR102267850B1 (ko)
CN (1) CN110648927B (ko)
DE (1) DE102019105763B4 (ko)
TW (1) TWI721444B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063013B2 (en) * 2019-05-15 2021-07-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
SG10201908828WA (en) * 2019-09-23 2021-04-29 Apple Inc Embedded Packaging Concepts for Integration of ASICs and Optical Components
US11391888B2 (en) * 2019-11-07 2022-07-19 Cisco Technology, Inc. Wafer-scale fabrication of optical apparatus
US11614592B2 (en) * 2020-01-22 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11899242B2 (en) 2020-03-27 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a packaged device with optical pathway
DE102020128429B4 (de) * 2020-03-27 2023-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Package-Vorrichtung mit optischem Pfad und Verfahren zu dessen Herstellung
US11315855B2 (en) * 2020-04-01 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with photonic die and method
US11592618B2 (en) * 2020-06-10 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US11846574B2 (en) 2020-10-29 2023-12-19 Hand Held Products, Inc. Apparatuses, systems, and methods for sample capture and extraction
US20220206221A1 (en) * 2020-12-28 2022-06-30 Advanced Micro Devices, Inc. Optical die-last wafer-level fanout package with fiber attach capability
US11482497B2 (en) * 2021-01-14 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including a first die and a second die and a bridge die and method of forming the package structure
US20220342150A1 (en) * 2021-04-22 2022-10-27 Intel Corporation Photonic integrated circuit packaging architecture
US11774686B2 (en) * 2021-05-06 2023-10-03 Globalfoundries U.S. Inc. Edge couplers including a rounded region adjacent to an opening in the interconnect structure
US11953740B2 (en) * 2021-05-14 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11796735B2 (en) * 2021-07-06 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated 3DIC with stacked photonic dies and method forming same
US20230057702A1 (en) * 2021-08-19 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11798931B2 (en) * 2021-08-30 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US20230077877A1 (en) * 2021-09-10 2023-03-16 Advanced Semiconductor Engineering, Inc. Photonic package and method of manufacturing the same
US20230125546A1 (en) * 2021-10-27 2023-04-27 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Making a Photonic Semiconductor Package
US20230161120A1 (en) * 2021-11-22 2023-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package Structure Including Photonic Package and Interposer Having Waveguide
US20230213715A1 (en) * 2022-01-03 2023-07-06 Apple Inc. Technologies for Increased Volumetric and Functional Efficiencies of Optical Packages
EP4307023A1 (en) * 2022-07-11 2024-01-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Package having component carrier and embedded optical and electric chips with horizontal signal path in between
WO2024112560A1 (en) * 2022-11-22 2024-05-30 Psiquantum, Corp. Cryogenic die to die electrical connectors
CN116093095B (zh) * 2022-12-14 2024-06-14 莱弗利科技(苏州)有限公司 光耦隔离器及其封装工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204456A (ja) * 2014-04-11 2015-11-16 富士通株式会社 チップパッケージ及びその形成方法
US20170131469A1 (en) * 2011-12-30 2017-05-11 Intel Corporation Optical i/o system using planar light-wave integrated circuit
WO2017171696A1 (en) * 2016-03-28 2017-10-05 Intel IP Corporation Optical fiber connection on package edge

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155531B2 (en) * 2009-05-18 2012-04-10 Infinera Corporation Tunable photonic integrated circuits
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9111949B2 (en) * 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
JP2014035546A (ja) 2012-08-07 2014-02-24 Luxtera Inc 光通信システムのハイブリッド集積のための方法及びシステム
US8976833B2 (en) * 2013-03-12 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Light coupling device and methods of forming same
CN104051286B (zh) * 2013-03-12 2018-01-05 台湾积体电路制造股份有限公司 封装结构及其形成方法
US9041015B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US9864138B2 (en) * 2015-01-05 2018-01-09 The Research Foundation For The State University Of New York Integrated photonics including germanium
US9541717B2 (en) 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
US9786641B2 (en) 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
JPWO2017038110A1 (ja) 2015-08-28 2018-06-07 日立化成株式会社 半導体装置及びその製造方法
US9899355B2 (en) * 2015-09-30 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure
US9543226B1 (en) * 2015-10-07 2017-01-10 Coriant Advanced Technology, LLC Heat sink for a semiconductor chip device
US9709746B2 (en) * 2015-11-17 2017-07-18 International Business Machines Corporation Micro-filter structures for wavelength division multiplexing in polymer waveguides
WO2017132481A1 (en) * 2016-01-28 2017-08-03 Samtec Inc. Optical transceiver
US9831148B2 (en) * 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10163802B2 (en) 2016-11-29 2018-12-25 Taiwan Semicondcutor Manufacturing Company, Ltd. Fan-out package having a main die and a dummy die, and method of forming
US20180180808A1 (en) * 2016-12-22 2018-06-28 Oracle International Corporation Wafer-level packaged optoelectronic module
US20190324223A1 (en) * 2016-12-29 2019-10-24 Intel Corporation Photonic engine platform utilizing embedded wafer level packaging integration
US9964719B1 (en) 2017-04-28 2018-05-08 Cisco Technology, Inc. Fan-out wafer level integration for photonic chips
US10162139B1 (en) * 2017-07-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package
US10527790B2 (en) * 2017-12-13 2020-01-07 Cisco Technology, Inc. Passive fiber coupler with UV windows
US20190259677A1 (en) * 2018-02-21 2019-08-22 Qualcomm Incorporated Device comprising integration of die to die with polymer planarization layer
US11043478B2 (en) * 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170131469A1 (en) * 2011-12-30 2017-05-11 Intel Corporation Optical i/o system using planar light-wave integrated circuit
JP2015204456A (ja) * 2014-04-11 2015-11-16 富士通株式会社 チップパッケージ及びその形成方法
WO2017171696A1 (en) * 2016-03-28 2017-10-05 Intel IP Corporation Optical fiber connection on package edge

Also Published As

Publication number Publication date
TW202002052A (zh) 2020-01-01
US11527419B2 (en) 2022-12-13
US20240136203A1 (en) 2024-04-25
CN110648927B (zh) 2020-12-08
US20230109686A1 (en) 2023-04-13
US20200411333A1 (en) 2020-12-31
US11901196B2 (en) 2024-02-13
US10777430B2 (en) 2020-09-15
KR20200001473A (ko) 2020-01-06
DE102019105763B4 (de) 2024-02-15
US20200006088A1 (en) 2020-01-02
TWI721444B (zh) 2021-03-11
CN110648927A (zh) 2020-01-03
DE102019105763A1 (de) 2020-01-02

Similar Documents

Publication Publication Date Title
KR102267850B1 (ko) 포토닉 통합 패키지 및 그 형성 방법
US11150404B2 (en) Photonic package and method forming same
US11841541B2 (en) Package assembly and manufacturing method thereof
US11322470B2 (en) Optical semiconductor package and method for manufacturing the same
KR102501418B1 (ko) 패키지 및 이의 형성 방법
US11688725B2 (en) Semiconductor packages
US20240061195A1 (en) Package assembly and manufacturing method thereof
KR102491942B1 (ko) 다이 적층 구조체 및 그 형성 방법
US12002799B2 (en) Die stacking structure and method forming same
US20230369274A1 (en) Integrated circuit package and method of forming same
US11953740B2 (en) Package structure
US20240210636A1 (en) Package structure
US20230369370A1 (en) Package structure and manufacturing method thereof
KR20230117688A (ko) 통합 광학 다이를 구비한 패키지 및 그 형성 방법
CN116682791A (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant