DE102020128429B4 - Package-Vorrichtung mit optischem Pfad und Verfahren zu dessen Herstellung - Google Patents

Package-Vorrichtung mit optischem Pfad und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102020128429B4
DE102020128429B4 DE102020128429.2A DE102020128429A DE102020128429B4 DE 102020128429 B4 DE102020128429 B4 DE 102020128429B4 DE 102020128429 A DE102020128429 A DE 102020128429A DE 102020128429 B4 DE102020128429 B4 DE 102020128429B4
Authority
DE
Germany
Prior art keywords
integrated circuit
dielectric
optical
circuit die
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020128429.2A
Other languages
English (en)
Other versions
DE102020128429A1 (de
Inventor
Hsien-Wei Chen
Ming-Fa Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/075,014 external-priority patent/US11899242B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020128429A1 publication Critical patent/DE102020128429A1/de
Application granted granted Critical
Publication of DE102020128429B4 publication Critical patent/DE102020128429B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80211—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optical Integrated Circuits (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)

Abstract

Verfahren umfassend:Bilden eines optischen Merkmals (8) auf einem ersten integrierten Schaltungs-Die (2);Bilden einer Interconnect-Struktur (20), welche über dem ersten integrierten Schaltungs-Die (2) angeordnet ist, wobei die Interconnect-Struktur (20) eine Mehrzahl gestapelter Materialien (26) aufweist, wobei die Interconnect-Struktur (20) einen ersten Grad optischer Interferenz auf einem Lichtpfad (10), welcher sich zum optischen Merkmal (8) erstreckt, ausbildet;Bondung eines zweiten integrierten Schaltungs-Dies (4) an den ersten integrierten Schaltungs-Die (2);Entfernen eines Abschnitts der Interconnect-Struktur (20), um dadurch einen Spalt (40, 50) in der Interconnect-Struktur (20), welcher über dem optischen Merkmal (8) angeordnet ist, zu bilden; undAuffüllen des Spalts (40, 50) mit einem Spaltfüllmaterial (6, 32), wobei das Spaltfüllmaterial (6, 32) einen zweiten Grad optischer Interferenz im Lichtpfad (10) ausbildet, welcher geringer ist als der erste Grad optischer Interferenz, wobei der Schritt des Auffüllens des Spalts (40, 50) mit dem Spaltfüllmaterial (6, 32) umfasst:entweder Aufbringen eines schützenden dielektrischen Materials (6), wobei das schützende dielektrische Material (6) den Spalt (40) auffüllt und mindestens teilweise den zweiten integrierten Schaltungs-Die (4) verkapselt,oder Aufbringen einer ersten dielektrischen Bondungs-Schicht (32) im Spalt (50), wobei ferner der Schritt der Bondung des zweiten integrierten Schaltungs-Dies (4) an den ersten integrierten Schaltungs-Die (2) die Bondung einer zweiten dielektrischen Bondungs-Schicht (32') des zweiten integrierten Schaltungs-Dies (4) an eine obere Fläche der ersten dielektrischen Bondungs-Schicht (32) umfasst.

Description

  • STAND DER TECHNIK
  • Photonische integrierte Schaltungen (ICs), auch als photonische Dies oder photonische Chips bezeichnet, oder optische integrierte Schaltungen oder Dies oder Chips übertragen, empfangen und/oder verarbeiten Lichtsignale auf ähnliche Weise, wie traditionelle integrierte Bauelemente elektrische Signale übertragen, empfangen und/oder verarbeiten. Da Lichtsignale Vorteile hinsichtlich Übertragungsgeschwindigkeit und Informationsdichte bereitstellen, werden photonische ICs in bestimmten Anwendungen, wie zum Beispiel Telekommunikation, Datenverarbeitung und dergleichen, immer wünschenswerter. Andere Funktionen werden jedoch durch herkömmliche elektronische ICs besser ausgeführt (oder zumindest zufriedenstellend oder kostengünstiger ausgeführt). Insbesondere ist es wünschenswert, sowohl elektronische ICs als auch photonische ICs unter Verwendung von integriertem Packaging in ein integriertes System aufzunehmen. Solche integrierten Systeme und Packages verursachen jedoch neue Probleme, welche angegangen und überwunden werden müssen. Die vorliegende Offenbarung stellt Lösungen für ein solches Problem bereit - und zwar jenes der Sicherstellung eines adäquaten Lichtpfads für die Übertragung von Lichtsignalen in ein, aus einem oder innerhalb eines integrierten Packages, welches eine optische IC aufweist.
  • Verfahren zum Bonden eines elektronischen Dies an einen photonischen Die sind beispielsweise aus der DE 10 2017 124 815 A1 bekannt. Dabei werden in dem photonischen Die Löcher über darunter liegenden Gitterkopplern gebildet, die anschließend mit optischem Klebstoff gefüllt werden können. Weiterhin ist aus der DE 10 2020 120 097 A1 ein Herstellungsverfahren für photonische Vorrichtungen bekannt, bei dem eine Öffnung über einem Gitterkoppler mit einem Füllmaterial gefüllt wird und darüber eine elektronische integrierte Schaltung auf einer Umverteilungsstruktur angeordnet wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 stellt eine Querschnittsansicht einer Package-Vorrichtung im Einklang mit einigen Ausführungsformen dar.
    • Die 2A bis 2C und 3A bis 3B stellen in Querschnittsansichten veranschaulichende photonische ICs dar, welche im Einklang mit einigen Ausführungsformen verwendet werden.
    • Die 4A bis 4G stellen Zwischenschritte der Herstellung einer Package-Vorrichtung im Einklang mit einigen Ausführungsformen dar.
    • Die 5A bis 5F stellen Zwischenschritte der Herstellung einer Package-Vorrichtung im Einklang mit anderen Ausführungsformen dar.
    • Die 6A bis 6D stellen Zwischenschritte der Herstellung einer Package-Vorrichtung gemäß einem Beispiel dar.
    • 7 stellt ein Ablaufdiagrammformat eines veranschaulichenden Verfahrens dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Erfindung stellt Verfahren mit den Merkmalen des Anspruchs 1 bzw. 6 sowie eine Vorrichtung mit den Merkmalen des Anspruchs 12 bereit. Beispielhafte Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Die folgende Offenbarung stellt zahlreiche verschiedene Ausführungsformen, oder Beispiele, zum Umsetzen verschiedener Merkmale der Erfindung bereit. Nachfolgend sind spezifische Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dabei handelt es sich selbstverständlich nur um Beispiele, welche keinesfalls als Einschränkung auszulegen sind. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in welchen das erste und das zweite Merkmal in direktem Kontakt miteinander gebildet sind, kann jedoch auch Ausführungsformen umfassen, in welchen zusätzliche Merkmale derart zwischen dem ersten Merkmal und dem zweiten Merkmal gebildet sein können, dass das erste und das zweite Merkmal nicht in direktem Kontakt miteinander sein können. Darüber hinaus kann die vorliegende Offenbarung Bezugsziffern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit, und schreibt für sich selbst keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können Begriffe räumlicher Beziehungen, wie zum Beispiel „darunter“, „unterhalb“, „niedrig“, „oberhalb“, „obere/r/s“ und dergleichen, hierin zum Zweck einer einfacheren Beschreibung der Beziehung eines in den Figuren dargestellten Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) verwendet werden. Die Begriffe räumlicher Beziehungen sollen dazu dienen, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder im Betrieb zusätzlich zur in den Figuren abgebildeten Ausrichtung einzuschließen. Die Vorrichtung kann anders ausgerichtet (um 90 Grad gedreht oder in anderen Ausrichtungen) angeordnet sein, und die hierin verwendeten Begriffe räumlicher Beziehungen können somit auch dementsprechend ausgelegt werden.
  • Im Einklang mit einigen Ausführungsformen können eine optische IC und eine elektronische IC in ein kompaktes Package integriert werden, welches einen optischen Pfad für optische Merkmale, wie zum Beispiel Gitterkoppler, Wellenleiter, Sensoren und dergleichen, welche an der photonischen IC angeordnet sind, bereitstellt. In einigen Ausführungsformen wird Hybrid-Bondung angewendet, um diese photonischen und elektronischen ICs zu bonden, obwohl der in Erwägung gezogene Umfang dieser Offenbarung auch andere Bondungs-Systeme einschließt. 3D-IC-Packagingtechniken können ebenfalls vorteilhaft angewendet werden, wie hierin beschrieben.
  • 1 stellt eine Querschnittsansicht einer veranschaulichenden Package-Vorrichtung 100 dar, welche einen ersten Chip, wie zum Beispiel einen optischen IC 2, aufweist, welcher an einen zweiten Chip, wie zum Beispiel einen elektronischen Chip IC 4, gebondet ist, wobei beide zumindest teilweise innerhalb eines schützenden dielektrischen Materials 6 eingebettet sind. In einer veranschaulichenden Ausführungsform ist das schützende dielektrische Material 6 ein Oxid, wie zum Beispiel Siliziumoxid. Es können auch andere Materialien benutzt werden, wie in den folgenden Beschreibungen von Ausführungsformen ausführlich erörtert wird. 1 stellt nur jene Merkmale der Vorrichtung 100 vor, welche dazu notwendig sind, relevante Aspekte der vorliegenden Offenbarung zu verstehen. Ausgebildete Fachleute werden erkennen, dass die Vorrichtung 100 zahlreiche andere Merkmale aufweisen kann, wie zum Beispiel zwei oder mehr photonische in einem Package verbundene ICs, zwei oder mehr elektronische in einem Package verbundene ICs, Verkapselungsmaterialien, wie zum Beispiel Formmaterialien, Polymere oder dergleichen, welche die ICs verkapseln, Fan-out-Schaltungen, Zwischenplatinen, kernlose Zwischenelemente oder dergleichen, welche zusätzliche elektrische Verbindung zwischen den ICs und zu externen ICs oder Schaltungen bereitstellen, zusätzliche Substrate, wie zum Beispiel eine gedruckte Schaltungsplatte oder dergleichen, auf welchen die ICs befestigt werden können, externe elektrische Anschlüsse (zusätzlich zu den in 1 gezeigten Anschlüssen 14), und dergleichen. Die Anschlüsse 14 an der Rückseite des Substrats 16 können in einigen Ausführungsformen mittels Durchkontaktierungen durch das Substrat (TSVs) 3, welche sich zur elektrischen Verbindung durch das Substrat erstrecken, mit Komponenten an der Vorderseite des Substrats 16 verbunden sein.
  • Ein photonisches Merkmal, hierin manchmal auch als ein optisches Merkmal 8 bezeichnet, ist an der optischen IC2 bereitgestellt und derart auf einen optischen Pfad 10, welcher in 1 durch eine gepunktete Linie angezeigt ist, ausgerichtet, dass Licht von einer Lichtquelle 12 auf das optische Merkmal 8 auftrifft (in anderen Ausführungsformen, in welchen das optische Merkmal 8 Licht aussendet, kann die Lichtquelle 12 ein Lichtempfänger sein, und Licht, welches den Lichtpfad 10 durchquert, würde in die andere Richtung verlaufen; in noch weiteren Ausführungsformen sind sowohl das optische Merkmal 8 als auch die Lichtquelle 12 Senderempfänger, wobei der Lichtpfad 10 in diesem Fall bidirektional wäre). Das optische Merkmal 8 kann ein Gitterkoppler, ein Wellenleiter, ein optischer Sensor oder ein anderes Merkmal sein, welches Lichtenergie und/oder ein Lichtsignal empfängt, überträgt, verarbeitet oder anderweitig auf ein solches reagiert. Für Effizienz und Leistung sollte der optische Pfad 10 so wenig Verzerrung (zum Beispiel Reflexion, Brechung oder dergleichen) in das Lichtsignal einbringen, wie möglich. Es ist zu beachten, dass die hierin verwendeten Begriffe optische IC und elektronische IC nicht dafür vorgesehen sind, anzugeben oder anzudeuten, dass die betreffenden ICs ausschließlich photonische oder ausschließlich elektronische Funktionen aufweisen. Vielmehr wird in Betracht gezogen, dass eine elektronische IC4 in einigen Ausführungsformen eine oder mehrere photonische/optische Komponenten und Funktionen aufweisen kann, und die optische IC2 desgleichen eine oder mehrere elektronische Komponenten und Funktionen aufweisen kann. Der Einfachheit halber wird der Begriff optische IC dazu verwendet ICs (oder Wafers, Platinen oder ähnliche Komponenten) zu beschreiben, für welche ein unversperrter optischer Pfad bereitgestellt wird, während der Begriff elektronische IC dazu verwendet wird, andere ICs (unabhängig von ihrer primären Funktion und Betriebsart) zu beschreiben, welche zusammen mit der photonischen IC in einem Package ausgebildet sind.
  • 2A stellt in einer Querschnittsansicht eine veranschaulichende optische IC2 im Detail dar. In dieser Ausführungsform ist das optische Merkmal 8 als ein optischer Gitterkoppler ausgebildet, welcher hierin manchmal als eine Gitterkopplung oder eine GC bezeichnet wird. Bezugnehmend auf den optischen Koppler 8 in dieser Patentschrift versteht sich, dass ein beliebiges anderes optisches Merkmal anstelle des offenbarten optischen Kopplers verwendet werden kann, außer der Kontext der Offenbarung lässt dies nicht zu. Für im Fachgebiet tätige Personen sollte offensichtlich sein, dass die optische IC 2 in 2A in einem Zwischenstadium der Herstellung dargestellt ist, bevor zum Beispiel das Substrat 16 von der Rückseite aus verdünnt worden ist, um die TSVs 3 freizulegen.
  • Der optische Koppler 8 ist in dieser Ausführungsform in einer oberen Halbleiterschicht 16''' eines Silizium-auf-Isolator-Wafers (SOI-Wafers) 16 gebildet. Wie bekannt ist, weist der SOI-Wafer 16 ein Grundsubstrat 16', welches zur Veranschaulichung aus dotiertem oder undotiertem Silizium oder einem anderen Halbleitermaterial gebildet ist, eine vergrabene Oxid-Schicht (BOX-Schicht) 16", welche typischer- aber nicht notwendigerweise aus Siliziumoxid gebildet ist, und eine Halbleiterschicht 16''' auf der BOX-Schicht 16" auf. Die Halbleiterschicht 16''' kann dotiertes oder undotiertes (oder gezielt in verschiedenen Bereichen dotiertes) Silizium, Silizium-Germanium, Galliumarsenid, andere III-V-Materialien und dergleichen sein. Darüber hinaus kann der SOI-Wafer auch eine dielektrische Schicht 18 an der „Rückseite“ (wobei die „Rückseite“ die Seite gegenüber der „Vorderseite“, an welcher aktive Bauelemente und dergleichen gebildet sind, ist) aufweisen. Die dielektrische Schicht 18 ist in der Regel eine Schicht, welche bewusst an der Rückseite gebildet oder aufgebracht wird, wobei in erwogenen Ausführungsformen die dielektrische Schicht 18 auch ein natives Oxid sein könnte, welches sich an der freiliegenden Fläche des Grundsubstrats 16' natürlich ausbildet.
  • Wie erwähnt wird der Gitterkoppler 8 in der Halbleiterschicht 16''' des Substrats 16 gebildet, in diesem Fall als eine Serie zueinander beabstandeter Merkmale, welche in eine obere Fläche der Schicht geätzt werden, gebildet. Wie bekannt ist, kann die Anzahl, Größe und Beabstandung dieser Merkmale abhängig von der/den Wellenlänge(n) des Lichtsignals, welches die optische IC2 behandelt, ausgewählt werden. Ebenfalls in 2A gezeigt sind andere Merkmale gebildet in der Halbleiterschicht 16''', welche aktive und passive Komponenten, unter anderem Transistoren, photonische Transistoren, Lichtdetektoren, Wellenleiter und ähnliches, aufweisen können.
  • Ein Interconnect 20, welches hierin auch als Interconnect-Struktur 20 bezeichnet wird, wird über dem Substrat 16 und den darauf gebildeten Komponenten gebildet, um eine elektrische Verbindung zwischen diesen Komponenten und auch zu anderen Komponenten und Schaltungen außerhalb der optischen IC2 bereitzustellen. Es versteht sich, dass das Interconnect 20 unter Verwendung herkömmlicher Materialien, Strukturen und Prozesse, welche im Fachgebiet bekannt sind, gebildet werden kann. Wie in der dargestellten Ausführungsform kann die Interconnect-Struktur 20 zum Beispiel leitfähige Kontakte 22 aufweisen, welche in der Halbleiterschicht 16''' gebildete Komponenten elektrisch kontaktiert, und kann ferner eine, zwei oder mehr Ebenen leitfähiger Merkmale 24a, 24b, 24c sowie leitfähige Durchkontaktierungen 24d, welche verschiedene dieser leitfähigen Merkmale miteinander verbinden, aufweisen. Während drei Ebenen leitfähiger Merkmale gezeigt sind, versteht sich, dass abhängig von der Komplexität der hergestellten Schaltung vier oder mehr, sogar acht oder mehr, Ebenen in Erwägung gezogen werden. Jede der Ebenen leitfähiger Merkmale ist innerhalb einer dielektrischen Schicht 26a, 26b, 26c, 26d, etc. eingebettet. Typischerweise werden verschiedene Materialien und/oder Abscheidungstechniken dazu verwendet, mindestens zwei der dielektrischen Schichten 26a, 26b, 26c, 26d, etc. zu bilden, und infolgedessen kann die Grenzfläche zwischen verschiedenen Schichten die optische Übertragung beeinträchtigen (zum Beispiel kann sie Reflexion, Brechung oder dergleichen verursachen). Darüber hinaus ist zwar jede der Schichten 26a, 26b, 26c, 26d, etc. als eine einzelne Schicht dargestellt - es versteht sich jedoch auch, dass jede dieser Schichten häufig mehrere Schichten aufweist, wie zum Beispiel eine oder mehrere Ätzstoppschichten (ESLs) und eine oder mehrere Unterschichten dielektrischen Materials. Zumindest ESLs sind typischerweise ein anderes Material als das darunterliegende (und/oder darüberliegende) Material, und somit können diese Schichten eine optische Interferenz im Lichtübertragungspfad 10, insbesondere an den Grenzflächen zwischen den jeweiligen Schichten, verursachen.
  • Aus dem obengenannten Grund, sowie auch aus anderen Gründen, welche mit der Vorrichtungsleistung, dem Herstellungsprozess oder beiden in Zusammenhang stehen können, wird/werden eine oder mehrere (oder alle) der dielektrischen Schichten 26a, 26b, 26c, 26d, etc. entfernt, wodurch eine Öffnung 28 verbleibt, durch welche sich der Lichtpfad 10 erstrecken kann. In zahlreichen Ausführungsformen kann es jedoch nicht wünschenswert sein, die Öffnung 28 ungefüllt zu lassen (Gründe dafür können zum Beispiel einer oder mehrere der folgenden sein: nachfolgende Prozessschritte, welche die unebene Topographie beeinträchtigen, das Risiko einer Umweltkontamination, welche durch die Öffnung 28 in die Vorrichtung gelangt, nachfolgende Abscheidungsschritte, welche die Öffnung 28 auffüllen, die Bildung einer optischen Grenzfläche zwischen irgendwelchen verbleibenden dielektrischen Schichten und der Luft über diesen, und dergleichen). Somit wird in Erwägung gezogen, dass in den meisten (aber nicht unbedingt allen) Ausführungsformen die Öffnung nicht ungefüllt bleibt, sondern mit einem oder mehreren dielektrischen Materialien aufgefüllt werden wird. Beispiele dazu sind in den folgenden Ausführungsformen bereitgestellt.
  • 2B stellt ein weiteres veranschaulichendes optisches Merkmal 8, ebenfalls einen Gitterkoppler, dar. In diesem Fall ist der Gitterkoppler 8 nicht im Substrat 16 gebildet, sondern ist stattdessen in einer Metallschicht über dem Substrat gebildet. Zum Beispiel kann eine dielektrische Schicht 23 auf dem Substrat gebildet werden und darin Kontakte 22 gebildet werden. Dann kann die dielektrische Schicht 26a am Substrat 16 gebildet und derart strukturiert werden, dass sie Öffnungen aufweist. Metall kann diese Öffnungen dann auffüllen, wodurch leitfähige Merkmale 24a in der ersten Ebene des Interconnects 20 gleichzeitig mit der Bildung des Gitterkopplers 8 gebildet werden. Während der Gitterkoppler 8 derart gezeigt ist, als befände er sich in der ersten Metallebene des Interconnects 20, könnte das optisches Merkmal ebenso gut auch in einer anderen Ebene des Interconnects gebildet werden; desgleichen sind zwar zwei Ebenen des Interconnects in 2B gezeigt, aber auch eine einzige Ebene leitfähiger Merkmale oder drei oder mehr Ebenen liegen im erwogenen Umfang dieser Ausführungsform. Ferner kann das gleichzeitige Bilden des Gitterkopplers 8 mit den leitfähigen Merkmalen 24a, 24b, etc. zwar bestimmte Vorteile hinsichtlich Zykluszeit, Kosten und dergleichen mit sich bringen, wobei dies jedoch optional ist, und in einigen Ausführungsformen der Gitterkoppler 8 getrennt von anderen leitfähigen Merkmalen des Interconnects 20 gebildet werden könnte. Darüber hinaus kann vor dem Bilden des Gitterkopplers 8, ein Wellenleiter 9, zum Beispiel durch Aufbringen und dann Strukturieren eines geeigneten dielektrischen Materials, gebildet werden.
  • 2C stellt noch eine weitere Ausführungsform eines optischen Merkmals dar. In dieser Ausführungsform können die Wellenleiter 9 durch Ätzen von Strukturen in ein Grundhalbleitersubstrat 16 (oder alternativ dazu in eine obere Halbleiterschicht eines SOI-Substrats) gebildet werden, und danach können die Gitterkoppler 8 in eine obere Fläche (mindestens von Abschnitten) der Wellenleiter 9 geätzt werden. Als nächstes werden wie bei den zuvor beschriebenen Ausführungsformen eine oder mehrere Interconnect-Ebenen 20 durch Bilden entsprechender leitfähiger Merkmale 24a, 24b, etc. in einer oder mehreren entsprechenden dielektrischen Schichten 26a, 26b, etc. gebildet.
  • Fachleute werden erkennen, dass zahlreiche Alternativen und Variationen zu den oben beschriebenen Prozessen und Strukturen umgesetzt werden können, welche nach wie vor innerhalb des in Betracht gezogenen Umfangs der vorliegenden Offenbarung einer optischen IC aufweisend ein darin gebildetes optisches Merkmal, welches einen Teil eines integrierten Packages bildet, bleiben.
  • Nochmals kurz bezugnehmend auf 2A ist ein Pad 30 oberhalb der Interconnect-Struktur 20 gezeigt. Dieses Pad wird typischerweise für Abtastschaltungen einer optischen IC 2 und/oder zum elektrischen Verbinden der optischen IC 2 mit anderen Komponenten durch Draht-Bondung, Kugel-Bondung, Lötverbindungen, Flip-Chip-Bondung oder dergleichen benutzt. Obwohl nicht speziell dargestellt, wird in Betracht gezogen, dass andere Ausführungsformen, wie zum Beispiel die Ausführungsformen, welche in den 2B und 2C dargestellt sind, ebenfalls Pads 30 aufweisen. 3A stellt allgemein eine optische IC 2 in einem Zwischenstadium der Herstellung dar, wobei optische Merkmale 8, 9 (nicht gezeigt) gebildet worden sind, TSVs 3 gebildet worden sind, wobei das Substrat 16 jedoch noch nicht verdünnt worden ist, um diese freizulegen, und das Interconnect 20 gebildet worden ist, wie zum Beispiel in Bezug auf eine oder mehrere der 2A bis 2C beschrieben. 3B stellt diese generische optische IC dar, nachdem Bondpads 30, welche über der Interconnect-Struktur 20 angeordnet sind, gebildet worden sind. In der dargestellten Ausführungsform werden Bondpads 30 aus Aluminium oder einer Legierung, welche im Wesentlichen Aluminium enthält, gebildet. In anderen Ausführungsformen können die Bondpads 30 jedoch aus einem beliebigen geeigneten leitfähigen Material, wie zum Beispiel Kupfer, Wolfram, Gold, Platin, Palladium, Nickel, Zinn oder dergleichen, oder Legierungen und Kombinationen derselben, gebildet werden. Während zur besseren Klarheit und Kürze nur zwei Bondpads 30 dargestellt sind, sollte klar ersichtlich sein, dass zahlreiche Bondpads gebildet werden. Die Bondpads werden mit dem Interconnect 20 und somit mit einer oder mehreren elektrischen Komponenten (nicht gezeigt), wie zum Beispiel Transistoren, Kondensatoren, Widerständen, Dioden und dergleichen gebildet innerhalb der optischen IC 2, elektrisch verbunden. In einigen Ausführungsformen können ein oder mehrere Bondpads 30 zum Beispiel durch eine Interconnect-Struktur mit einer oder mehreren jeweiligen TSVs 3 elektrisch verbunden werden.
  • Unter Fortführung des Prozesses wird die optische IC 2 ferner zur Integration mit einer (oder mehr als einer) elektronischen IC 4, zum Beispiel durch Hybrid-Bondung, weiterverarbeitet. Beginnend mit 4A wird eine dielektrische Bondungs-Schicht 32 über der Struktur, welche in 3B dargestellt ist, gebildet. Die dielektrische Bondungs-Schicht 32 ist vorzugsweise ein Oxid, wie zum Beispiel Siliziumoxid, Siliziumoxynitrid und dergleichen. Alternativ dazu könnte die dielektrische Schicht 32 Siliziumnitrid oder ein anderes Dielektrikum mit geeigneten elektrischen, chemischen und mechanischen Eigenschaften, wie im Folgenden beschrieben, enthalten. Die dielektrische Bondungs-Schicht 32 kann unter Verwendung bekannter Techniken, wie zum Beispiel CVD, PECVD, Aufschleudern von Glas, TEOS-Prozessen und dergleichen, bis zu einer Dicke im Bereich von ungefähr 2,0 µm bis ungefähr 4,0 µm über der oberen Bondpad-Fläche 30 der optischen IC 2 aufgebracht werden.
  • Bondpads 34 und Bond-Durchkontaktierungen 36 werden in der dielektrischen Bondungs-Schicht 32 unter Verwendung bekannter Strukturierungs- und Abscheidungstechniken gebildet. Zum Beispiel könnte die dielektrische Bondungs-Schicht 32 unter Verwendung lithografischer Prozesse strukturiert werden, was zu darin gebildeten Löchern und Gräben führt, gefolgt von der Abscheidung einer oder mehrerer Schichten leitfähiger Materialien innerhalb der Löcher und Gräber unter Verwendung sogenannter Damaszenerverarbeitungstechniken. Alternativ dazu könnten Elektroplattierung, stromlose Plattierung, Zerstäubung/Aufsputtern oder andere bekannte Techniken dazu verwendet werden, Bondpads 34 und Bond-Durchkontaktierungen 36 zu bilden. Unabhängig vom Bildungsprozess stellen Bondpads 34 und Bond-Durchkontaktierungen 36 eine elektrische Verbindung zu den Pads 30 für eine anschließende elektrische Verbindung zu externen Schaltungen und Vorrichtungen bereit, wie nachfolgend ausführlicher beschrieben. In einigen Fällen könnten sich das Metall oder andere leitfähige Materialien, welche zum Bilden der Bondpads 34 verwendet werden, über die obere Fläche der dielektrischen Bondungs-Schicht 32 erstrecken - wobei in diesem Fall ein Planarisierungsprozess, wie zum Beispiel chemischmechanisches Polieren (CMP), Rückätzung oder dergleichen, angewendet werden sollte, um sicherzustellen, dass jeweilige obere Flächen der Bondpads 34 und der dielektrischen Bondungs-Schicht 32 eben und komplanar sind. Diese oberen Flächen bilden eine Bondungs-Fläche für die optische IC4.
  • Optional, jedoch vorzugsweise, wird eine Oberflächenbehandlung auf die Bondungs-Fläche der optischen IC4 angewendet. Die Oberflächenbehandlung kann eine Plasmabehandlung und/oder eine Säurebehandlung umfassen. Wenn die Säurebehandlung ausgeführt wird, wird die Oberfläche der Bondpads 34 und der dielektrischen Bondungs-Schicht 32 mit einer Säure behandelt, welche zum Beispiel Formylsäure (HCOOH) enthalten kann. Durch die Säure wird möglicherweise vorhandenes Metalloxid an den Flächen der Bondpads 34 entfernt. Bestimmte Partikel und unerwünschte Substanzen (zum Beispiel Verunreinigung, Subprodukte vorheriger Prozessschritte und dergleichen) an der Oberfläche der Bondpads 34 und der dielektrischen Bondungs-Schicht 32 können während der Säurebehandlung ebenfalls entfernt werden.
  • Die Plasmabehandlung kann in einer Vakuumumgebung, wie zum Beispiel einer Vakuumkammer desselben Werkzeugs, in welchem die Säurebehandlung erfolgt ist, ausgeführt werden. Das Prozessgas, welches zum Erzeugen des Plasmas verwendet wird, kann ein erstes kombiniertes Gas aus Wasserstoff (H2) und Argon (Ar), ein zweites kombiniertes Gas aus H2 und Stickstoff (N2) oder ein drittes kombiniertes Gas aus H2 und Helium (He) enthalten. In einigen beispielhaften Ausführungsformen kann das Durchflussverhältnis von H2 im ersten, im zweiten oder im dritten kombinieren Gas, je nachdem, welches bei der Plasmabehandlung verwendet wird, zwischen ungefähr 4 Prozent und ungefähr 5 Prozent betragen. Der Wasserstoff hilft dabei, Metalloxid an den Oberflächen der Bondpads 34 wieder zu Metall zu reduzieren. Ferner wird durch die Behandlung die Anzahl von OH-Gruppen an der Oberfläche der dielektrischen Bondungs-Schicht 32 erhöht, was vorteilhaft für die Bildung starker Schmelzverbindungen ist. Die Plasmabehandlung kann auch unter Verwendung von im Wesentlichem reinem H2, Ar oder N2 als das Prozessgas ausgeführt werden, welches die Oberflächen der Bondpads 34 und die dielektrische Bondungs-Schicht 32 durch Reduktion und/oder Beschuss behandelt. Das bei der Behandlung verwendete Plasma kann ein Plasma niedriger Leistung sein, wobei die Leistung zum Erzeugen des Plasmas zwischen ungefähr 10 Watt und ungefähr 2.000 Watt beträgt. Bei der Oberflächenbehandlung wird die Oberflächenrauigkeit der Bondpads 34 und der dielektrischen Bondungs-Schicht 34, teilweise aufgrund der niedrigen Leistung, verglichen mit jener vor der Oberflächenbehandlung nicht merklich verändert, und kann zum Beispiel auf weniger als ungefähr 10Å gehalten werden.
  • Vorzugsweise, aber nicht notwendigerweise, wird die optische IC2 anschließend einem Oberflächenreinigungsprozess unterzogen. Die Oberflächenreinigung kann Spülen mit entionisiertem Wasser (DI-Wasser) umfassen, wobei DI-Wasser auf die Fläche der Package-Komponente 100 gesprüht wird. Alternativ dazu wird die Oberflächenreinigung unter Verwendung von Ammoniumhydroxid (NH4OH) oder einer anderen geeigneten Reinigungslösung ausgeführt.
  • 4C stellt schematisch einen Vorgang des Aufnehmens und Platzierens dar, in welchem die elektronische IC4 in Bezug auf die optische IC2 platziert wird. Es versteht sich, dass die elektronische IC4 derart bearbeitet worden ist, dass sie ebenfalls eine Bondungs-Fläche, welche Bondpads 34' und eine dielektrische Bond-Schicht 36' aufweist, aufweist. Vorzugsweise ist diese Bondungs-Fläche ähnlichen, aber nicht notwendigerweise identischen, Oberflächenbehandlungs- und Oberflächenreinigungsprozesses unterzogen worden, wie an der optischen IC2 vorgenommen wurden. Im Vorgang des Aufnehmens und Platzierens werden die Bondpads 34' der elektronischen IC4 auf die entsprechenden Bondpads 34 der optische IC2 ausgerichtet, und die dielektrische Bondungs-Schicht 32' der elektronischen IC4 wird derart angeordnet, dass ihre Hauptfläche der entsprechenden Hauptfläche der dielektrischen Bondungs-Schicht 32 der optischen IC2 zugewandt ist.
  • Nach dem Ausrichten werden die ICs 2 und 4 aneinandergepresst. Ein Stift (nicht gezeigt) kann dazu verwendet werden, zuerst an einen Punkt der optischen IC 2 (oder alternativ dazu einen Punkt der elektronischen IC 4) zu drücken, anstatt die IC an vielen Punkten gleichzeitig anzudrücken. Folglich wird jegliche Luft zwischen den ICs 2 und 4 durch das Drücken des Stifts herausgequetscht.
  • Hybrid-Bondung kann dazu benutzt werden, die optische IC 2 und die elektronische IC4 zu bonden. Während der Hybrid-Bondung kann eine Druckkraft ausgeübt werden, um die ICs 2 und 4 gegeneinander zu pressen. Eine ausgeübte Druckkraft von weniger als ungefähr 5 Newton, zum Beispiel auf die jeweiligen Mitten der ICs 2 und 4, wird als ausreichend für einen Prä-Bondungs-Prozess, falls ein solcher angewendet wird, erachtet. Dies kann bei Raumtemperatur (zum Beispiel in der Nähe von ungefähr 21° C) ausgeführt werden, obwohl auch höhere Temperaturen verwendet werden können. Die Bondungs-Zeit kann zum Beispiel weniger als 1 Minute betragen. Dieser Hybrid-Bondungs-Prozess führt dazu, dass die Bondpads 34 und 34' durch direkte Metall-an-Metall-Bondung aneinander gebondet werden, und die dielektrischen Bondungs-Schichten 32 und 32' durch Schmelz-Bondung aneinander gebondet werden.
  • Während die Bond-Stärke aus der Hybrid-Bondung für viele Anwendungen ausreichend sein kann, wird auch in Betracht gezogen, dass in einigen Anwendungen zusätzliche Bondungs-Stärke zwischen den ICs notwendig ist. Die Bondungs-Stärke der gebondeten ICs 2 und 4 kann nötigenfalls zum Beispiel durch thermisches Drucktempern erreicht werden. In einem veranschaulichenden Beispiel für das thermische Drucktempern wird zum Beispiel durch Hydraulikleistung oder Druckluft eine Druckkraft von vielleicht zwischen ungefähr 5 Kilonewton und ungefähr 350 Kilonewton ausgeübt, um die ICs 2 und 4 gegeneinander zu pressen. Während des thermischen Drucktemperns kann die Temperatur auf mehr als ungefähr 200° C erhöht werden, und kann zwischen ungefähr 300° C und ungefähr 450° C betragen, um die Bonds zwischen den Bondpads 34 und 34' zu tempern. Die Dauer des thermischen Drucktemperns kann zwischen ungefähr 0,5 Stunden und ungefähr 4 Stunden betragen. Die thermische Drucktemperstation 310 kann in einer inerten Atmosphäre ausgeführt werden, wie zum Beispiel Wasserstoff (H2), Stickstoff (N2) oder dergleichen, um Oxidation oder andere chemische Reaktionen an freiliegenden Flächen während des Prozesses zu verhindern.
  • 4D stellt das Ergebnis des Bondungs-Prozesses (unabhängig davon, ob Hybrid-Bondung alleine, Hybrid-Bondung in Kombination mit thermischem Drucktempern oder ein anderes Bondungs-Verfahren) dar, wobei die elektronische IC4 und die optische IC 2 durch ihre jeweiligen Bondflächen, unter anderem die jeweiligen Bondpads 34' und 34, physisch und elektrisch miteinander verbunden sind. Es ist zu beachten, dass das optische Merkmal 8, wie in 4D gezeigt, nicht durch die elektronische IC4 bedeckt ist - was im fertiggestellten Produkt einen unversperrten optischen Pfad zum optischen Merkmal 8 erlaubt, wie in den folgenden Absätzen näher beschrieben.
  • Eine Maskierungsschicht 38 wird über der oberen Fläche der optischen IC 2 und der elektronischen IC4 gebildet, wie in 4E gezeigt. Diese Maskierungsschicht 38 wird dann unter Verwendung fotolithografischer Prozesse (Abscheidung von Material, Belichtung durch eine strukturierte Maske oder Strichplatte, Entwicklung, etc.) strukturiert, um eine durch sie verlaufende Öffnung 40 zu bilden. Das jeweilige Material, welches für die Maskierungsschicht 38 verwendet wird, ist eine Frage der Designauswahl. Ein kommerziell erhältliches Fotolackmaterial wird genügen, ebenso wie auch ein beliebiges lichtempfindliches Polymer oder ein anderes lichtempfindliches Material mit ausreichender Auflösung zum Bilden von Strukturen einer gewünschten Größe. Als ein Beispiel weist die Öffnung 40 in einer derzeit betrachteten Ausführungsform eine nominale Größe von ungefähr 20 µm auf. Falls die Öffnung 40 (betrachtet von einer Layout-Ansicht aus) eine rechteckige Form aufweist, so würde mit anderen Worten die Länge der kürzesten Seite des Rechtecks ungefähr 20 µm betragen, während in einem Fall, in welchem die Öffnung 40 eine kreisförmige Form (in der Layout-Ansicht) aufweist, der nominale Durchmesser der Öffnung 40 ungefähr 20 µm betrüge. Diese Größe ist nur als ein Beispiel bereitgestellt, und der erwogene Umfang dieser Offenbarung umfasst auch Öffnungen viel größerer und viel kleinerer nominaler Größe. Aufgrund der Informationen durch die vorliegenden Lehren werden Fachleute problemlos die Art von Materialien erkennen, welche für die Maskierungsschicht 38 geeignet sind.
  • Die Öffnung 40 wird derart gebildet, dass sie auf das optische Merkmal 8 der optischen IC 2 ausgerichtet ist. Genauer gesagt wird die Öffnung 40 derart gebildet, dass sie mit einem optischen Pfad 10 zusammenfällt, welcher zum optischen Merkmal 8 bereitzustellen ist. Die Öffnung 40 kann unter Verwendung eines geeigneten Ätzprozesses durch die dielektrische Bondungs-Schicht 32 und durch das Interconnect 20 verlängert werden. Zum Beispiel kann eine gepufferte Oxidätzung, welche ein Puffermittel, wie zum Beispiel Ammoniumfluorid (NH4F), und verdünnte Flusssäure (HF) enthält, dazu benutzt werden, Siliziumoxidschichten in der dielektrischen Bondungs-Schicht 32 und dem Interconnect 20, sowie auch allfällige dünne Siliziumnitridschichten im Interconnect 20, zu entfernen. In anderen Ausführungsformen könnte die Siliziumnitridschicht unter Verwendung eines separaten Ätzprozesses, wie zum Beispiel eines Ätzbads in konzentrierter heißer Orthophosphorsäure (H3PO4) oder dergleichen, geätzt werden. Sowohl Trockenätz- als auch Nassätzprozesse können angewendet werden, sowie auch entweder eine isotrope oder eine anisotrope Ätzung. Für Prozesssteuerung, Strukturdichte und dergleichen kann vorzugsweise eine anisotrope Ätzung verwendet werden, um die Breite/den Durchmesser der Öffnung 40 so nahe wie möglich am nominalen Designwert zu halten.
  • Wie gezeigt, endet die Ätzung der Öffnung 40 durch die Auswahl geeigneter Ätzbedingungen und Chemikalien, wenn sie das optische Merkmal 8 erreicht hat, unabhängig davon, ob das optische Merkmal aus Metall, Dielektrikum, Substratmaterial oder Kombinationen daraus gebildet worden ist. In einigen Ausführungsformen kann es wünschenswert sein, zusätzlich eine geeignete Ätzstoppschicht (ESL), welche über dem optischen Merkmal 8 angeordnet ist, zu verwenden, um sicherzustellen, dass das optische Merkmal 8 während der Bildung der Öffnung 40 nicht beschädigt wird.
  • Während die Öffnung 40 derart gezeigt ist, als wäre sie im Wesentlichen auf das optische Merkmal 8 ausgerichtet und deckungsgleich mit diesem, kann die Öffnung 40 in anderen Ausführungsformen nur einen Abschnitt des optischen Merkmals 8 freilegen. In wieder anderen Ausführungsformen kann sich die Öffnung 40 über den Umfang des optischen Merkmals 8 hinaus erstrecken. Zum Beispiel könnte eine gewisse Toleranz für Fehlausrichtung in der Vorrichtung eingebaut worden sein, falls die Öffnung 40 eine nominale Größe aufweist, welche größer ist als die Größe des optischen Merkmals 8.
  • Hierbei ist zu beachten, dass durch Bilden der Öffnung 40 durch das Interconnect 20 die Grenzflächen zwischen den verschiedenen Schichten, welche das Interconnect 20 aufweist, von jenem Bereich entfernt werden, welcher dann zum optischen Pfad 10 (siehe 4F) für das optische Merkmal 8 wird. Diese Grenzflächen sind Stellen für Interferenz, wie zum Beispiel Reflexion und Brechung, weswegen das Entfernen derselben aus dem optischen Pfad 10 die optische Leistung der entstehenden Vorrichtung verbessern wird.
  • Weiterhin bezugnehmend auf 4F wird dann schützendes dielektrisches Material 6 über der Vorrichtung, wie auch innerhalb der Öffnung 40, aufgebracht. Vorzugsweise wird das schützende dielektrische Material 6 derart ausgewählt, dass es mit der/den Wellenlänge/n des Lichts, welches zum optischen Merkmal 8 übertragen/von diesem empfangen wird, optisch kompatibel ist. Für die meisten Anwendungen ist Siliziumoxid bei den gewünschten Wellenlängen ausreichend transparent, und Siliziumoxid bietet darüber hinaus den Vorteil, dass es ein guter Isolator ist, mit den meisten Materialien und bei der herkömmlichen Halbleiterverarbeitung verwendeten Prozessen kompatibel ist, und chemisch sowie mechanisch relativ stabil ist. Ein bedeutsames Merkmal der in 4F dargestellten Ausführungsform besteht darin, dass das schützende dielektrische Material 6 tatsächlich ein einziges homogenes Material ist, welches gleichmäßige optische Eigenschaften über die Gesamtheit des optischen Pfads 10, einen Teil desselben es bildet, aufweist. Auf diese Weise bringt das schützende dielektrische Material keinerlei optische Interferenzen - insbesondere Reflexionen und Brechungen - in den Pfad ein.
  • Darüber hinaus können Verarbeitungsschritte angewendet werden, um das Bilden des integrierten Packages 100 abzuschließen. Wie zum Beispiel in 4G gezeigt, kann die Rückseite des Substrats 16 der optischen IC 2 durch Schleifen, Polieren, Rückätzen oder eine Kombination dieser und/oder anderer Techniken entfernt werden, um das Substrat zu verdünnen und die Enden der TSVs 3 freizulegen. Auf diese Weise können elektrische Verbindungen, zum Beispiel durch Anschlüsse 14, zu den TSVs 3 hergestellt werden. Die Vorrichtung 100 kann ferner in zusätzlichen Schutzmaterialien, wie zum Beispiel Formmasse, Schutzpolymer und dergleichen, verkapselt oder teilweise verkapselt werden, wie für Fachleute offensichtlich ist.
  • Die 5A bis 5F stellen eine weitere Ausführungsform zum Bilden einer Vorrichtung 100 aufweisend einen optischen Pfad 10 dar. 5A stellt eine Maskierungsschicht 48 dar, welche über der Struktur, welche in 3B dargestellt ist, gebildet worden ist. Die Maskierungsschicht 48 kann gleich der unter Bezugnahme auf 4E dargestellten Maskierungsschicht 38 sein, jedoch mit einem entscheidenden Unterschied: Die Maskierungsschicht 38 war nach der Bondung der elektronischen IC4 an die optische IC 2 gebildet worden, und wies somit im Vergleich zur Maskierungsschicht 48 ein deutlich größeres Ausmaß an zu überdeckender Topografie auf. Mit anderen Worten wird die Maskierungsschicht 38 aufgebracht, um sowohl die elektronische IC4 als auch die optische IC 2 abzudecken, und muss somit in einer ausreichenden Dicke zur Abdeckung der beiden aufgebracht werden. Im Gegensatz dazu muss die Maskierungsschicht 48 nur in einer Dicke aufgebracht werden, welche genügt, um die Bondpads 32 an der Bondungs-Fläche der optischen IC 2 entsprechend abzudecken. Theoretisch muss die Maskierungsschicht 38 nicht bis zu einer Dicke aufgebracht werden, welche die elektronische IC4 abdeckt (da über der elektronischen IC4 keine Strukturierung vorgenommen wird). Aus praktischen Gründen wäre es jedoch schwierig, eine ausreichende und einheitliche Abscheidung und Verteilung der Maskierungsschicht 38 über der Struktur, welche in 4E dargestellt ist, sicherzustellen, ohne diese in einer Dicke aufzubringen, welche ausreicht, um sowohl die elektronische IC4 als auch die optische IC 2 abzudecken. Somit kann der in den 5A bis 5F dargestellte Prozess eine erhöhte Flexibilität hinsichtlich der Materialien und Prozesse, welche zum Bilden und Strukturieren der Maskierungsschicht 48 verwendet werden, bieten.
  • Wie ebenfalls in 5A gezeigt, wird die Maskierungsschicht 48 strukturiert, vorzugsweise unter Verwendung herkömmlicherweise verfügbarer lithografischer Techniken zum Bilden einer Öffnung 50, und die Öffnung 50 wird unter Verwendung herkömmlicher Ätzprozesse durch die Schichten des Interconnects 20 verlängert, wie oben unter Bezugnahme auf die Ausführungsform der 4A bis 4F beschrieben. Auf diese Weise werden die Zwischenschichtgrenzflächen, welche andernfalls die optische Kommunikation mit dem optischen Merkmal 8 beeinträchtigen könnten, entfernt.
  • Als nächstes wird die Maskierungsschicht 48 entfernt und die dielektrische Bondungs-Schicht 32 wird über dem Interconnect 20 und den Pads 30 aufgebracht, wie durch 5B gezeigt. In dieser Ausführungsform wird die dielektrische Bondungs-Schicht 32 aufgebracht, nachdem die Öffnung 50 im Interconnect 20 gebildet worden ist, wodurch die dielektrischen Bondungs-Schicht 32 die Öffnung 50 auffüllt und über dem optischen Merkmal 8 angeordnet ist. Wie in 5C gezeigt, wird die Verarbeitung mit der Bildung der Bondpads 34 und Bond-Durchkontaktierungen 36, welche innerhalb der dielektrischen Bondungs-Schicht 32 eingebettet werden, fortgesetzt, im Wesentlichen wie oben unter Bezugnahme auf die in 4B dargestellte Ausführungsform beschrieben. Desgleichen können auch in dieser Ausführungsform eine entsprechende dielektrische Bondungs-Schicht 32', Bondpads 34' und Bond-Durchkontaktierungen 36' an der elektronischen IC4 gebildet werden, wie oben ebenfalls beschrieben ist. Einige oder sämtliche der oben beschriebenen Oberflächenvorbehandlungen können auch auf die optische IC 2, die elektronische IC4 oder beide angewendet werden, und, wie in 5D gezeigt, wird die elektronische IC4 auch in dieser Ausführungsform in Bezug auf die optische IC 2 angeordnet und auf diese ausgerichtet.
  • Wie in 5E dargestellt, werden die optische IC 2 und die elektronische IC4 aneinander gebondet. Einzelheiten verschiedener Ausführungsformen zur Bondung der ICs wurden oben bereits in Bezug auf die Ausführungsform der 4A bis 4F bereitgestellt und der Kürze halber hier nicht wiederholt. Ebenfalls in 5E gezeigt ist das schützende dielektrische Material 6'. Das schützende dielektrische Material 6' kann aus demselben Material und mit denselben Prozessen gebildet werden, welche oben unter Bezugnahme auf das schützende dielektrische Material 6, welches in 4F dargestellt ist, beschrieben worden sind. Ein Unterschied zwischen dem schützenden dielektrischen Material 6 und dem schützenden dielektrischen Material 6' besteht jedoch darin, dass sich das schützende dielektrische Material 6 bis hinunter zum optischen Merkmal 8 erstreckt (siehe 4F), während das Vorhandensein der dielektrischen Bondungs-Schicht 32 in der Öffnung 50 bedeutet, dass sich das schützende dielektrische Material 6' nicht bis hinunter zum optischen Merkmal 8 von 5E erstreckt. Wie gezeigt, wird das schützende dielektrische Material 6' in dieser Ausführungsform stattdessen an der oberen Fläche des dielektrischen Bondungs-Materials 32 gebildet. Somit gibt es in dieser Ausführungsform eine Grenzfläche zwischen dem schützenden dielektrischen Material 6' und dem dielektrischen Bondungs-Material 32. Aus diesem Grund ist es vorteilhaft, dass das schützende dielektrische Material 6' und das dielektrische Bondungs-Material 32 beide aus demselben Material gebildet werden, und nominal noch vorteilhafter, dass die beiden unter Verwendung desselben Abscheidungsprozesses gebildet werden. Auf diese Weise wird die Grenzfläche zwischen dem schützenden dielektrischen Material 6' und dem dielektrischen Bondungs-Material 32 nur einen minimalen, oder vielleicht überhaupt keinen, Einfluss auf die Übertragung optischer Signale durch den optischen Pfad 10 aufweisen. In anderen Ausführungsform können verschiedene Abscheidungsprozesse und unterschiedliche Materialien für die Bildung des schützenden dielektrischen Materials 6' und des dielektrischen Bondungs-Materials 32 benutzt werden, wobei jedoch darauf zu achten ist, dass Prozesse und Materialien ausgewählt werden, welche die Grenzfläche optisch so inert wie möglich machen.
  • Schließlich kann ähnlich wie bei den Prozessen, welche in 4G dargestellt sind, eine zusätzliche Verarbeitung vorgenommen werden, um die Struktur fertigzustellen, wie in 5F gezeigt. Diese Prozesse können das Verdünnen des Substrats 16 der optischen IC 2 zum Freilegen der TSVs 3, das Bilden elektrischer Anschlüsse 14 zu diesen, etc. umfassen, deren Einzelheiten oben angesprochen worden sind und hier nicht wiederholt werden.
  • Die 6A bis 6D stellen ein Beispiel eines weiteren Prozesses zum Bilden der in 1 dargestellten Vorrichtung dar. 6A stellt die Vorrichtung 100 im selben Herstellungsstadium dar, welches durch 4D dargestellt worden ist, jedoch mit dem Zusatz darüber gebildeten schützenden dielektrischen Materials 6'. Ähnlich wie das schützende dielektrische Material 6' von 5F wird das schützende dielektrische Material 6' vor dem Strukturieren der Interconnect-Struktur 20 gebildet, und somit erstreckt sich das schützende dielektrische Material 6' nicht bis hinunter zum optischen Merkmal 8, sondern erstreckt sich stattdessen nur bis hinunter zur oberen Fläche des dielektrischen Bondungs-Materials 32. In diesem Beispiel werden im Unterschied zu den vorher beschriebenen Ausführungsformen sowohl das dielektrische Bondungs-Material 32 als auch das schützende dielektrische Material 6' gebildet, bevor die Interconnect-Struktur 20 strukturiert wird.
  • 6B stellt das Strukturieren des schützenden dielektrischen Materials 6', des dielektrischen Bondungs-Materials 32 und der Interconnect-Struktur 20 unter Verwendung einer strukturierten Maskierungsschicht 58 dar. Die Maskierungsschicht 58 kann ein ähnliches Material strukturiert in einer ähnlichen Art und Weise, wie oben unter Bezugnahme auf die Maskierungsschicht 38 und/oder die Maskierungsschicht 48 beschrieben, sein. Unter der Annahme, dass ähnliche Materialien verwendet werden, können das schützende dielektrische Material 6' und das dielektrische Material 32 ebenfalls unter Verwendung von Prozessen ähnlich den oben beschriebenen geätzt werden, wodurch die Öffnung 60 entsteht, welche sich bis zum optischen Merkmal 8 erstreckt und dieses freilegt. In einigen Beispielen kann ein Rest dielektrischen Materials über dem optischen Merkmal 8 verbleiben, auch nachdem die Öffnung 60 (oder die Öffnung 50 oder die Öffnung 40) gebildet worden ist.
  • 6C stellt die Ergebnisse des Auffüllens der Öffnung 60 mit einem optisch geeigneten Füllmaterial 62, wie zum Beispiel einem Oxid, Oxynitrid oder dergleichen, dar. Der Oxidabscheidungsprozess, welcher üblicherweise als TEO (benannt nach dem Vorläufermaterial Tetraethylorthosilikat, manchmal als Tetraethoxysilan bezeichnet) bezeichnet wird, kann ein besonders vorteilhafter Prozess zum Bilden eines Siliziumdioxidfüllmaterials 62 sein. Man beachte, dass der gesamte optische Pfad 10 dieses Beispiels nur durch das Füllmaterial 62 verläuft - und nicht durch das schützende dielektrische Material 6' oder das dielektrische Bondungs-Material 32 verläuft. Somit ist eine größere Flexibilität bei der Auswahl der Materialien und Kombinationen von Materialien für das schützende dielektrische Material 6' und das dielektrische Bondungs-Material 32 möglich, da die Grenzfläche zwischen diesen Materialien nicht im optischen Pfad 10 angeordnet ist und somit keinerlei unerwünschte optische Interferenz verursachen wird. Eine weitere Verarbeitung der Vorrichtung, zum Beispiel gemäß der Beschreibung von 4G, kann vorgenommen werden, wie durch 6D dargestellt.
  • Somit können in den oben beschriebenen Ausführungsformen Vorrichtungen, wie photonische ICs und elektronische ICs eng in ein Package des Typs 3D-IC integriert werden, mit robusten Fan-out-Interconnects dazwischen und Schutzschichten, welche diese verkapseln, ohne Interferenzen in den optischen Pfad einzubringen, durch welchen Lichtsignale zu und von einem optischen Merkmal, wie zum Beispiel einem Gitterkoppler oder dergleichen, innerhalb der photonischen IC, übertragen werden.
  • Es ist anzumerken, dass in einigen Ausführungsformen weder die optische IC 2 noch die elektronische IC 4, oder beide, ein separates Bondungspad-System verwenden, sondern stattdessen Pads 30 und eine geeignete dielektrische Schicht, welche die Pads 30 umgibt, als die Bondungs-Flächen verwenden.
  • 7 ist ein Ablaufdiagramm, welches Aspekte eines veranschaulichenden Verfahrens zum Bilden der Vorrichtung 100 darstellt. Das Verfahren beginnt mit Schritt 70, dem Bilden eines optischen Merkmals auf einem ersten integrierten Schaltungs-Die. Ein Beispiel dafür ist das optische Merkmal 8 gebildet an der optischen IC 2. Dann setzt sich das Verfahren bei Schritt 72 mit dem Bilden einer Interconnect-Struktur, welche über dem ersten integrierten Schaltungs-Die angeordnet ist, fort. Die Interconnect-Struktur 20 gebildet an der optischen IC 2, wie oben beschrieben, ist ein Beispiel. Typischerweise weist die Interconnect-Struktur 20 eine Mehrzahl gestapelter Materialien auf, welche einen ersten Grad optischer Interferenz am Lichtpfad, welcher sich zum optischen Merkmal erstreckt, ausbildet. In einem nächsten Schritt 74 setzt sich das Verfahren mit der Bondung eines zweiten integrierten Schaltungs-Dies an den ersten integrierten Schaltungs-Die fort. Dieser Schritt könnte Hybrid-Bondung, thermische Druck-Bondung und dergleichen umfassen. Ein Abschnitt der Interconnect-Struktur wird entfernt, um bei Schritt 76 einen Spalt in der Interconnect-Struktur, welcher über dem optischen Merkmal angeordnet ist, zu bilden. Dieser wird dann mit einem Spaltfüllmaterial gefüllt, welches einen zweiten Grad optischer Interferenz am Lichtpfad ausbildet, welcher geringer ist als der erste Grad optischer Interferenz, wie in Schritt 78 dargestellt.
  • Obwohl die obigen Ausführungsformen eine Hybrid-Bondung einer einzigen optischen IC 2 an eine einzige elektronische IC4 darstellen, umfasst der erwogene Umfang der vorliegenden Offenbarung, dass auch eine Bondung von Wafer an Wafer benutzt werden kann. Nur als ein Beispiel könnte die dargestellte optische IC 2 eine von vielen photonischen ICs sein, welche gleichzeitig als Teile eines größeren Wafers, wie er in der Halbleitertechnik bekannt ist, hergestellt werden. Die optische IC 2 ist als eine einzelne IC dargestellt, nachdem sie vom Wafer vereinzelt (aus diesem herausgetrennt) worden ist. In anderen Ausführungsformen könnte jedoch eine Mehrzahl elektronischer ICs 4 an einem Wafer angebracht und an diesen gebondet werden, welcher eine Mehrzahl jeweiliger photonischer ICs 2 in deren noch nicht vereinzeltem Zustand aufweist. Nach dem Bondungs-Prozess könnte der Wafer, welcher die photonischen ICs aufweist, dann vereinzelt werden. Abhängig von der Anwendung und den jeweiligen Größen der elektronischen ICs im Vergleich zu den photonischen ICs könnten zwei oder mehr elektronische ICs 4 an jede der optischen ICs 2 gebondet werden. Alternativ dazu könnten zwei oder mehr photonische ICs 2 an jede der elektronischen ICs 4 gebondet werden, falls dies für eine bestimmte Anwendung geeignet ist.
  • Ferner ist Hybrid-Bondung zwar das derzeit erwogene vorteilhafteste Bondungs-Verfahren, der Umfang der vorliegenden Offenbarung umfasst jedoch auch, dass andere Bondungs-Verfahren, unter anderem Wärme-, Druck-, Schmelz- oder chemische Bondung mit oder ohne separater Haftschicht, benutzt werden könnten.

Claims (14)

  1. Verfahren umfassend: Bilden eines optischen Merkmals (8) auf einem ersten integrierten Schaltungs-Die (2); Bilden einer Interconnect-Struktur (20), welche über dem ersten integrierten Schaltungs-Die (2) angeordnet ist, wobei die Interconnect-Struktur (20) eine Mehrzahl gestapelter Materialien (26) aufweist, wobei die Interconnect-Struktur (20) einen ersten Grad optischer Interferenz auf einem Lichtpfad (10), welcher sich zum optischen Merkmal (8) erstreckt, ausbildet; Bondung eines zweiten integrierten Schaltungs-Dies (4) an den ersten integrierten Schaltungs-Die (2); Entfernen eines Abschnitts der Interconnect-Struktur (20), um dadurch einen Spalt (40, 50) in der Interconnect-Struktur (20), welcher über dem optischen Merkmal (8) angeordnet ist, zu bilden; und Auffüllen des Spalts (40, 50) mit einem Spaltfüllmaterial (6, 32), wobei das Spaltfüllmaterial (6, 32) einen zweiten Grad optischer Interferenz im Lichtpfad (10) ausbildet, welcher geringer ist als der erste Grad optischer Interferenz, wobei der Schritt des Auffüllens des Spalts (40, 50) mit dem Spaltfüllmaterial (6, 32) umfasst: entweder Aufbringen eines schützenden dielektrischen Materials (6), wobei das schützende dielektrische Material (6) den Spalt (40) auffüllt und mindestens teilweise den zweiten integrierten Schaltungs-Die (4) verkapselt, oder Aufbringen einer ersten dielektrischen Bondungs-Schicht (32) im Spalt (50), wobei ferner der Schritt der Bondung des zweiten integrierten Schaltungs-Dies (4) an den ersten integrierten Schaltungs-Die (2) die Bondung einer zweiten dielektrischen Bondungs-Schicht (32') des zweiten integrierten Schaltungs-Dies (4) an eine obere Fläche der ersten dielektrischen Bondungs-Schicht (32) umfasst.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Auffüllens des Spalts (40) mit dem Spaltfüllmaterial (6) das Aufbringen des schützenden dielektrischen Materials (6) umfasst, das Verfahren ferner umfassend: Aufbringen einer ersten dielektrischen Bondungs-Schicht (32) über der Interconnect-Struktur (20); und Entfernen eines Abschnitts der ersten dielektrischen Bondungs-Schicht (32), welcher über dem optischen Merkmal (8) angeordnet ist, wobei sich der Spalt (40) durch die erste dielektrische Bondungs-Schicht (32) erstreckt.
  3. Verfahren nach Anspruch 2, wobei das schützende dielektrische Material (6) über der ersten dielektrischen Bondungs-Schicht (32) aufgebracht wird.
  4. Verfahren nach Anspruch 2 oder 3, wobei die erste dielektrische Bondungs-Schicht (32) und das schützende dielektrische Material (6) aus derselben Materialzusammensetzung gebildet werden.
  5. Verfahren nach Anspruch 1, wobei der Schritt des Auffüllens des Spalts (50) mit dem Spaltfüllmaterial (32) das Aufbringen der ersten dielektrischen Bondungs-Schicht (32) im Spalt (50) umfasst und der Schritt der Bondung des zweiten integrierten Schaltungs-Die (4) an den ersten integrierten Schaltungs-Die (2) ferner das Bilden einer metallischen Verbindung zwischen Bondpads (34) eingebettet in der oberen Fläche der ersten dielektrischen Bondungs-Schicht (32) und zweiter Bondpads (34') eingebettet in eine obere Fläche der zweiten dielektrischen Bondungs-Schicht (32') umfasst.
  6. Verfahren umfassend: Bilden eines optischen Merkmals (8) auf einem ersten integrierten Schaltungs-Die (2); Bilden einer Interconnect-Struktur (20), welche über dem ersten integrierten Schaltungs-Die (2) angeordnet ist, wobei die Interconnect-Struktur (20) eine Mehrzahl gestapelter dielektrischer Schichten (26) aufweist, wobei optische Grenzflächen zwischen jeweiligen der gestapelten dielektrischen Schichten (26) angeordnet sind; Bondung eines zweiten integrierten Schaltungs-Dies (4) an den ersten integrierten Schaltungs-Die (2); Bilden eines Spalts (40, 50), welcher über dem optischen Merkmal (8) angeordnet ist, durch Entfernen eines Abschnitts der Interconnect-Struktur (20), welcher über dem optischen Merkmal (8) angeordnet ist; und Auffüllen des Spalts (40, 50) mit einem Spaltfüllmaterial (6, 32), wobei das Spaltfüllmaterial (6, 32) keine optischen Grenzflächen vom optischen Merkmal (8) bis zu einer Höhe mindestens so hoch wie die oberste Fläche der Interconnect-Struktur (20) aufweist, wobei: entweder das Spaltfüllmaterial (6) mindestens teilweise den zweiten integrierten Schaltungs-Die (4) verkapselt, oder das Verfahren das Aufbringen einer ersten dielektrischen Bondungs-Schicht (32) auf den ersten integrierten Schaltungs-Die (2) und einer zweiten dielektrischen Bondungs-Schicht (32') auf den zweiten integrierten Schaltungs-Die (4) umfasst, wobei der Schritt der Bondung des zweiten integrierten Schaltungs-Dies (4) an den ersten integrierten Schaltungs-Die (2) das in Kontakt Bringen der ersten dielektrischen Bondungs-Schicht (32) mit der zweiten dielektrischen Bondungs-Schicht (32') umfasst und der Schritt des Auffüllens des Spalts (50) mit dem Spaltfüllmaterial (32) das Auffüllen des Spalts (50) mit der ersten dielektrischen Bondungs-Schicht (32) umfasst.
  7. Verfahren nach Anspruch 6, wobei der Schritt der Bondung des zweiten integrierten Schaltungs-Dies (4) an den ersten integrierten Schaltungs-Die (2) eine Hybrid-Bondung des zweiten integrierten Schaltungs-Dies (4) an den ersten integrierten Schaltungs-Die (2) umfasst.
  8. Verfahren nach Anspruch 6 oder 7, ferner umfassend: Verdünnen einer Rückseite eines Substrats (16) des ersten integrierten Schaltungs-Dies (2), um Substrat-Durchkontaktierungen (3), TSVs, welche sich durch dieses hindurch erstrecken, freizulegen; und Bilden elektrischer Anschlüsse (14) in elektrischem Kontakt mit den TSVs (3).
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei das Verfahren das Aufbringen der ersten dielektrischen Bondungs-Schicht (32) auf den ersten integrierten Schaltungs-Die (2) und der zweiten dielektrischen Bondungs-Schicht (32') auf den zweiten integrierten Schaltungs-Die (4) umfasst, das Verfahren ferner umfassend: Bilden erster Bondpads (34) in der ersten dielektrischen Bondungs-Schicht (32) und zweiter Bondpads (34') in der zweiten dielektrischen Bondungs-Schicht (32'); Anwenden eines Oberflächenbehandlungsprozesses auf die erste dielektrische Bondungs-Schicht (32), die zweite dielektrische Bondungs-Schicht (32'), oder beide; und in Kontakt bringen der ersten Bondpads (34) mit den zweiten Bondpads (34').
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei das Verfahren das Aufbringen der ersten dielektrischen Bondungs-Schicht (32) auf den ersten integrierten Schaltungs-Die (2) und der zweiten dielektrischen Bondungs-Schicht (32') auf den zweiten integrierten Schaltungs-Die (4) umfasst, das Verfahren ferner umfassend ein Aufbringen einer schützenden dielektrischen Schicht (6`) über der ersten dielektrischen Bondungs-Schicht (32), wobei die schützende dielektrische Schicht (6`) optische Eigenschaften aufweist, welche bei vorgewählten Wellenlängen gleich den optischen Eigenschaften der ersten dielektrischen Bondungs-Schicht (32) sind.
  11. Verfahren nach einem der Ansprüche 6 bis 8, wobei das Spaltfüllmaterial (6) mindestens teilweise den zweiten integrierten Schaltungs-Die (4) verkapselt und der Schritt des Auffüllens des Spalts (40) mit dem Spaltfüllmaterial (6) ein Bilden des Spaltfüllmaterials (6) derart, dass es sich bis zu einer Höhe auf einer Ebene mit einer obersten Fläche des zweiten integrierten Schaltungs-Dies (4) erstreckt, umfasst.
  12. Vorrichtung (100) aufweisend: eine optische integrierte Schaltung (2) aufweisend: ein Silizium-auf-Isolator-Substrat (16); eine Substrat-Durchkontaktierung (3), TSV, welche sich durch eine Rückseite des Substrats (16) hindurch erstreckt; ein optisches Merkmal (8) gebildet an einer Oberseite des Substrats (16); und eine Interconnect-Struktur (20) gebildet über der Oberseite des Substrats (16), wobei die Interconnect-Struktur (20) eine elektrische Verbindung zu elektrischen Komponenten der optischen integrierten Schaltung (2) bereitstellt; eine elektronische integrierte Schaltung (4) gebondet an die optische integrierte Schaltung (2) über eine Bond-Grenzfläche, wobei die Bond-Grenzfläche eine erste dielektrische Schicht (32) schmelz-gebondet an eine zweite dielektrische Schicht (32') und ein erstes Metall-Pad (34) gebondet Metall-an-Metall an ein zweites Metall-Pad (34') aufweist; und eine optische Pfadstruktur ausgerichtet auf das optische Merkmal (8), wobei die optische Pfadstruktur ein dielektrisches Material (6, 6', 32) aufweist, welches sich bis zu einer obersten Fläche der Vorrichtung (100) erstreckt, wobei sich ein integraler Abschnitt der optischen Pfadstruktur durch die Interconnect-Struktur (20) und durch die erste dielektrische Schicht (32) erstreckt, und wobei dieser frei von optischen Interferenzen von einer oberen Fläche der ersten dielektrischen Schicht (32) bis zur unteren Fläche der Interconnect-Struktur (20) ist, wobei der integrale Abschnitt der optischen Pfadstruktur gebildet ist durch: die erste dielektrische Schicht (32), oder ein schützendes dielektrisches Material (6), welches auf der Vorrichtung aufgebracht ist und die elektronische integrierte Schaltung (4) mindestens teilweise verkapselt.
  13. Vorrichtung (100) nach Anspruch 12, wobei die optische Pfadstruktur entlang ihrer Länge vom optischen Merkmal (8) bis zur obersten Fläche der Vorrichtung (100) frei von optischen Interferenzen ist.
  14. Vorrichtung (100) nach Anspruch 12 oder 13, wobei die optische Pfadstruktur eine optische Grenzfläche aufweist, welche auf die Bondungs-Grenzfläche ausgerichtet ist.
DE102020128429.2A 2020-03-27 2020-10-29 Package-Vorrichtung mit optischem Pfad und Verfahren zu dessen Herstellung Active DE102020128429B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063001207P 2020-03-27 2020-03-27
US63/001,207 2020-03-27
US17/075,014 2020-10-20
US17/075,014 US11899242B2 (en) 2020-03-27 2020-10-20 Method of manufacturing a packaged device with optical pathway

Publications (2)

Publication Number Publication Date
DE102020128429A1 DE102020128429A1 (de) 2021-09-30
DE102020128429B4 true DE102020128429B4 (de) 2023-12-14

Family

ID=77658968

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020128429.2A Active DE102020128429B4 (de) 2020-03-27 2020-10-29 Package-Vorrichtung mit optischem Pfad und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US20230384521A1 (de)
DE (1) DE102020128429B4 (de)
TW (1) TWI798609B (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017124815A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Photonisches Package und Verfahren zu dessen Bildung
DE102020120097A1 (de) 2020-01-22 2021-07-22 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtunge und herstellungsverfahren

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8280207B2 (en) * 2008-11-06 2012-10-02 Luxtera Inc. Method and system for coupling optical signals into silicon optoelectronic chips
US20150125110A1 (en) * 2013-11-04 2015-05-07 Cisco Technology, Inc. Passively Placed Vertical Optical Connector
US9450381B1 (en) * 2015-03-19 2016-09-20 International Business Machines Corporation Monolithic integrated photonics with lateral bipolar and BiCMOS
US20180180808A1 (en) * 2016-12-22 2018-06-28 Oracle International Corporation Wafer-level packaged optoelectronic module
US10267988B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic package and method forming same
US10509169B2 (en) * 2017-10-30 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US10777430B2 (en) * 2018-06-27 2020-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated package and method forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017124815A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Photonisches Package und Verfahren zu dessen Bildung
DE102020120097A1 (de) 2020-01-22 2021-07-22 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtunge und herstellungsverfahren

Also Published As

Publication number Publication date
TW202137583A (zh) 2021-10-01
TWI798609B (zh) 2023-04-11
DE102020128429A1 (de) 2021-09-30
US20230384521A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE4433846C2 (de) Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
DE4400985C1 (de) Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102019123272B4 (de) Verbindungsstruktur und Verfahren zum Bilden derselben
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
WO1999049509A1 (de) Verdrahtungsverfahren zur herstellung einer vertikalen integrierten schaltungsstruktur und vertikale integrierte schaltungsstruktur
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
KR102486223B1 (ko) 광학 경로를 갖는 패키징된 디바이스
DE102021109161A1 (de) Photonische halbleitervorrichtung und herstellungsverfahren
DE102020119103A1 (de) Photonische halbleitervorrichtung und herstellungsverfahren
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102019125790A1 (de) Integriertes schaltkreis-package und verfahren
DE102020128429B4 (de) Package-Vorrichtung mit optischem Pfad und Verfahren zu dessen Herstellung
DE102020120097A1 (de) Halbleitervorrichtunge und herstellungsverfahren
DE102023103380A1 (de) Halbleiter-packages mit gemischten bondarten und deren ausbildungsverfahren
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon
DE102020119971B4 (de) Halbleiterstruktur mit Chip-on-Wafer-Struktur mit Chiplet-Interposer und Verfahren zum Bilden derselben
DE102018106508B4 (de) Hybrid-interconnect-bauelement und verfahren
DE102020124131A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division