JP2014035546A - 光通信システムのハイブリッド集積のための方法及びシステム - Google Patents
光通信システムのハイブリッド集積のための方法及びシステム Download PDFInfo
- Publication number
- JP2014035546A JP2014035546A JP2013162549A JP2013162549A JP2014035546A JP 2014035546 A JP2014035546 A JP 2014035546A JP 2013162549 A JP2013162549 A JP 2013162549A JP 2013162549 A JP2013162549 A JP 2013162549A JP 2014035546 A JP2014035546 A JP 2014035546A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- silicon photonics
- photonics die
- die
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/428—Electrical aspects containing printed circuit boards [PCB]
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4246—Bidirectionally operating package structures
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【課題】銅データ・チャンネルの欠点が顕著になりつつある。
【解決手段】光通信システムのハイブリッド集積のための方法及びシステムが開示され、シリコンフォトニクスダイ(SPD)の外部の光源からSPDで連続波(CW)光信号を受信することを含む。受信したCW光信号は、金属配線を介してSPDに結合したエレクトロニクスダイから受信した電気信号に基づいて処理される。変調された光信号は、SPDに結合した光ファイバーからSPDで受信される。受信した変調光信号に基づいてSPDにおいて電気信号が生成され、金属配線を介してエレクトロニクスダイに伝送される。CW光信号は、SPDに結合した光源アセンブリ及び/又はSPDに結合した1以上の光ファイバーから受信される。受信したCW光信号は、マッハ‐ツェンダー干渉計変調器を備える1以上の光変調器により処理される。
【選択図】図1
【解決手段】光通信システムのハイブリッド集積のための方法及びシステムが開示され、シリコンフォトニクスダイ(SPD)の外部の光源からSPDで連続波(CW)光信号を受信することを含む。受信したCW光信号は、金属配線を介してSPDに結合したエレクトロニクスダイから受信した電気信号に基づいて処理される。変調された光信号は、SPDに結合した光ファイバーからSPDで受信される。受信した変調光信号に基づいてSPDにおいて電気信号が生成され、金属配線を介してエレクトロニクスダイに伝送される。CW光信号は、SPDに結合した光源アセンブリ及び/又はSPDに結合した1以上の光ファイバーから受信される。受信したCW光信号は、マッハ‐ツェンダー干渉計変調器を備える1以上の光変調器により処理される。
【選択図】図1
Description
関連出願の相互参照/参照による組み込み
本出願は、2009年9月4日に出願された米国出願シリアルNo.12/554,449の一部継続出願である。また本出願は、2012年3月6日に出願された米国出願シリアルNo.13/422,776を参照する。
本出願は、2009年9月4日に出願された米国出願シリアルNo.12/554,449の一部継続出願である。また本出願は、2012年3月6日に出願された米国出願シリアルNo.13/422,776を参照する。
上記掲載の文献の各々は、その全体において参照により本明細書に組み込まれる。
本発明の特定の実施形態が、半導体プロセスに関する。より端的には、本発明の特定の実施形態が、光通信システムのハイブリッド集積のための方法及びシステムに関する。
絶えず拡大する帯域幅要求を満足するためにデータネットワークがスケールされるに応じて、銅データ・チャンネルの欠点が顕著になりつつある。放射電磁エネルギーに起因する信号減衰及びクロストークは、そのようなシステムの設計者が遭遇する主な障害である。これらは、同等化、符号化、及び遮蔽によりある程度は緩和可能であるが、これらの技術は、理解可能な範囲の適度な向上や非常に限定された拡張性を提供するのみであるにも関わらず、相当な電力、複雑さ、及びケーブルの体積の不利益を要求する。そのようなチャンネル制限が無い、光通信が、銅リンクの後継として認識されている。
図面を参照した本出願の以降に述べる本発明とそのようなシステムの対比を通して、従来及び伝統的なアプローチの更なる制限や不利益が当業者には明らかになるだろう。
少なくとも一つの図面との関係において実質的に図示及び/又は記述の光通信システムのハイブリッド集積のためのシステム及び/又は方法が請求項においてより完全に明記される。
本発明の様々な利益、側面、及び斬新な特徴は、その図示の実施形態の詳細も同様に、次の記述や図面からより十分に理解されるだろう。
本発明の一側面が、光通信システムのハイブリッド集積のための方法及びシステムに見られる。本発明の例示の側面が、シリコンフォトニクスダイ(silicon photonics die)内でそのフォトニクスダイの外部光源からの1以上の連続波(CW(continuous wave))光信号を受信することを含む。1以上の受信したCW光信号が、例えば、銅ピラーを備える金属配線を介してシリコンフォトニクスダイに結合した1以上のエレクトロニクスダイ(electronics die)から受信した電気信号に基づいて処理される。変調された光信号は、シリコンフォトニクスダイに結合した1以上の光ファイバーからシリコンフォトニクスダイ内で受信される。電気信号は、受信した変調光信号に基づいてシリコンフォトニクスダイ内で生成され、金属配線を介して1以上のエレクトロニクスダイに通信される。金属配線は、銅ピラーを備える。1以上のCW光信号は、シリコンフォトニクスダイに結合した光源アセンブリ及び/又はシリコンフォトニクスダイに結合した1以上の光ファイバーから受信される。1以上の受信したCW光信号は、マッハ‐ツェンダー干渉計変調器を備える1以上の光変調器を利用して処理される。電気信号は、シリコンフォトニクスダイに集積された1以上の光検出器を用いてシリコンフォトニクスダイ内で生成される。光信号は、グレーティング結合器を用いてシリコンフォトニクスダイ内及び/又は外へ通信される。光源は、1以上の半導体レーザを備える。ハイブリッド集積光通信システムは、複数のトランシーバを備える。
図1は、本発明の一実施形態に係る光トランシーバのブロック図である。図1を参照すると、トランシーバ100内の光電子装置が図示され、高速光変調器105A‐105D、高速フォトダイオード111A‐111D、モニターフォトダイオード113A‐113H、及び光装置(optical devices)にして、タップ103A‐103K、光学終端115A‐115D、及びグレーティング結合器117A‐117Hを含むものを備える。トランスインピーダンス及び制限増幅器(TIA(transimpedance amplifiers)/LA(limiting amplifiers))107A‐107E、アナログ及びデジタル制御回路109、及び制御部112A‐112Dを含む電気装置及び回路も図示される。光信号が、フォトニクスチップに形成された光導波路を介して光学及び光電子装置の間で通信される。加えて、光導波路が図1にて破線楕円により示される。
高速光変調器105A‐105Dは、例えば、マッハ‐ツェンダー又はリング変調器を備え、CWレーザ入力信号の変調を可能にする。高速光変調器105A‐105Dは、制御部112A‐112Dにより制御され、変調器の出力が、グレーティング結合器117E‐117Hに導波路を介して光学的に結合される。例示の変調技術は、振幅偏移キーイング(ASK)、二位相偏移キーイング(BPSK)、パルス振幅変調(PAM)、直交振幅変調(QAM)、直交位相偏移キーイング(QPSK)、及び二偏波直交相偏移キーイング(DP-QPSK)を包含する。タップ103D‐103Kが、例えば、4ポート光結合器を備え、高速光変調器105A‐105Dにより生成された光信号をサンプリングすることに用いられ、サンプリングされた信号がモニターフォトダイオード113A‐113Hにより測定される。タップ103D‐103Kの不使用のブランチが、光学終端115A‐115Dにより終端され、不要信号の反射戻りが回避される。
グレーティング結合器117A‐117Hが、チップの光の入出力の結合を可能にする光学グレーティングを備える。グレーティング結合器117A‐117Dが光ファイバーから受光した光をチップ内に結合することに用いられ、また偏光独立グレーティング結合器を備え得る。グレーティング結合器117E‐117Hは、チップからの光を光ファイバー内に結合することに用いられる。光ファイバーは、例えば、チップにエポキシ樹脂で接着され、またチップの面に対して垂直からある角度に整列され、結合効率が最適化される。
高速フォトダイオード111A‐111Dが、グレーティング結合器117A‐117Dから受光した光信号を電気信号に変換し、電気信号がTIA/LA107A‐107Dに処理のために伝送される。アナログ及びデジタル制御回路109が、TIA/LA107A‐107Dの動作にてゲインレベル又は他のパラメーターを制御する。TIA/LA107A‐107D、アナログ及びデジタル制御回路109、及び制御部112A‐112Dが、金属配線を介してシリコンフォトニクスダイに結合したエレクトロニクスチップ上に集積され得る。例示のケースにおいては、金属配線が銅ピラーを備える。このように、電子及び光特性が、異なる製造技術プラットフォーム上で独立に最適化される。例示のケースにおいては、エレクトロニクスダイがCMOSダイを備えるが、本発明はそのように限定されるべきではない。従って、任意の半導体技術が、CMOS、Bi−CMOS、SiGe又はIII−Vプロセスといったエレクトロニクスダイの製造に用いられ得る。TIA/LA107A‐107Dが、次にエレクトロニクスチップ上の他の回路に電気信号を伝送する。
TIA/LA107A‐107Dが、狭帯域、非リニア光電子レシーバー回路を備える。従って、狭帯域レシーバーのフロントエンドが、例えば、非ゼロ復帰(NRZ)レベルの再生(restorer)回路といった再生回路により追随される。再生回路は、積算ノイズの低減のために光レシーバーの帯域幅を制限し、これにより信号対ノイズ比が高められる。NRZレベル再生回路が、結果として生じるデータパルスをNRZデータに変換して戻すために用いられる。
制御部112A‐112Dは、タップ103A‐103Cから受信したCWレーザ信号の変調を可能にする電子回路を備える。高速光変調器105A‐105Dは、例えば、マッハ‐ツェンダー干渉計(MZI)の個別のブランチの屈折率を変調するために高速電気信号を要求する。
本発明の実施形態においては、単一のシリコンフォトニクスチップへのトランシーバに要求される全光学及び光電子装置の集積、及び1以上のエレクトロニクスチップ上の要求される全電子装置の集積により、結果として得られる単一のハイブリッドパッケージの最適な動作が達成される。この態様においては、シリコンフォトニクスチップの光装置の最適化とは独立に電子装置のパフォーマンスが最適化される。例えば、エレクトロニクスチップが、32nmCMOSプロセスで最適化され、他方、フォトニクスチップが、130nmCMOSノード上で最適化される。加えて、エレクトロニクス又はフォトニクスチップが、SiGe又はバイポーラ‐CMOS(Bi-CMOS)といったCMOS以外の技術を用いて製造され得る。電子装置は、フォトニクスチップに固着される時、電子装置が自身に関連の光装置の直上に配置されるようにエレクトロニクスチップ上に配置される。例えば、制御部112A‐112Dがエレクトロニクスチップ上に配置され、制御部が高速光変調器105A‐105Bの直上に配置され、また、低い寄生の銅ピラーにより結合可能である。
例示の実施形態においては、ハイブリッドトランシーバ100が、一つの光源を有する4つの光電子トランシーバを備え、また、フォトニクスチップの表面への及びそこからの垂直な光信号通信を可能にし、これにより、例示の実施形態においてCMOSガードリングを含むCMOSプロセス及び構造の使用が可能になる。フォトニクスチップが、光検出器及び変調器といった能動装置と、導波路、分波器、結合器、及びグレーティング結合器といった受動装置の両方を含み、これにより、シリコンチップ上への光回路の集積化が可能になる。
図2Aは、本発明の一実施形態に係る例示のハイブリッド集積光トランシーバを図示する図である。図2Aを参照すると、ハイブリッド集積光トランシーバ200が図示され、これが、プリント回路基板(PCB(Printed Circuit Board))/基板201、光CMOSダイ203、電子CMOSダイ205、金属配線207、光源モジュール209、光入出力(I/O(Input/Output))211、ワイヤーボンド213、光エポキシ215、及び光ファイバー217を備える。
PCB/基板201がトランシーバ200のためのサポート構造を含み、また、絶縁及び導電材料の両方を含み、装置を絶縁し、同様に、フォトニクスダイ203上の能動素子や、同様にフォトニクスダイ203を介してエレクトロニクスダイ205上の装置に電気的コンタクトを提供する。加えて、PCB/基板が熱伝達経路を提供し、エレクトロニクスダイ205及び光源モジュール209内の装置及び回路で生成された熱を運んで逃がす。
フォトニクスダイ203が、例えば、導波路、変調器、光検出器、グレーティング結合器、タップ及び結合器といった能動及び受動光装置を有するシリコンチップを備える。フォトニクスダイ203は、エレクトロニクスダイ205をフォトニクスダイ203に結合するための金属配線207も備え、また光源モジュール209からダイ内および光I/O211を介してダイの内外に光を結合するためのグレーティング結合器を同様に含む。加えて、フォトニクスダイ203は、例えば、PCB/基板201及びエレクトロニクスダイ205の間に、ダイを介した電気相互接続のために不図示の基板貫通ビア(TSV(through-substrate-vias))を備える。光インターフェースが光エポキシ215によっても製造され、光透過性及び機械的固定の両方が提供される。
エレクトロニクスダイ205が、光トランシーバ200の電子機能の要求される全てを提供するチップを備える。エレクトロニクスダイ205は、金属配線207を介してフォトニクスチップ203に結合した単一のチップ又は複数のダイを備える。エレクトロニクスダイ205が、フォトニクスチップ203内の光信号を処理するためのTIA、LNA、及び制御回路を備える。例えば、エレクトロニクスダイ205が、フォトニクスダイ203内の光変調器を制御するための駆動回路、及びフォトニクスダイ203内の光検出器から受信した電気信号を増幅するための可変ゲイン増幅器を備える。エレクトロニクスダイ205の電子装置とフォトニクスダイ203内の光装置を組み合わせることにより、各チップのプロセスが組み込まれる装置の種類にとって最適化される。
金属配線207は、例えば、金属ピラーのリニア又は2次元アレイを備え、フォトニクスダイ203とエレクトロニクスダイ205の間に電気的コンタクトを提供する。例示のケースにおいては、金属配線207が、銅ピラー、又は、スタッド(stud)バンプ又ははんだバンプといった半導体接触用の任意の別の適切な金属を備える。従って、金属配線207は、フォトニクスダイ203内の光検出器とエレクトロニクスダイ205内の関連のレシーバー回路の間に電気的コンタクトを提供する。加えて、金属配線207が、エレクトロニクス及びフォトニクスダイの機械的結合を提供し、また金属及び他の表面を保護するべくアンダーフィル材料で封入される。
光源モジュール209が、半導体レーザといった光源を有するアセンブリ、及びフォトニクスダイ203内に1以上の光信号を向ける関連の光学素子を備える。光源モジュールの例が2009年7月9日に出願の米国特許出願12/500,465に開示され、その全体において参照により本明細書に組み込まれる。別の例示のケースにおいては、光源アセンブリ209からの光信号又は信号が、フォトニクスダイ203のグレーティング結合器上に固定の光ファイバーを介してフォトニクスダイ203内に結合される。
光I/O211は、フォトニクスダイ203へ光ファイバー217を結合するための部品を備える。従って、光I/O211が、光エポキシ215といった、1以上の光ファイバー及びフォトニクスダイ203へ結合される光学面のための機械的支持体を備える。
動作においては、連続波(CW)光信号が、フォトニクスダイ203内の1以上のグレーティング結合器を介して光源モジュール209からフォトニクスダイ203内に通信される。フォトニクスダイ203内の光装置が、次に、受光した光信号を処理する。例えば、1以上の光変調器が、エレクトロニクスダイ205から受信した電気信号に基づいてCW信号を変調する。電気信号が、金属配線207を介してエレクトロニクスダイ205から受信される。エレクトロニクスダイ205内の電気信号源の直下のフォトニクスダイ203に変調器を組み込むことにより、信号パス長が最小化され、非常に高速な動作になる。例えば、<20fFキャパシタンスの金属ピラーを用いることにより、50GHz以上の速度が達成可能である。
次に、変調された光信号が、光I/O211の下に位置するグレーティング結合器を介してフォトニクスダイ203の外に送信される。この態様において、エレクトロニクスダイ205内で生成された高速電気信号がCW光信号を変調するために用いられ、続いて光ファイバー217を介してフォトニクスダイ203の外に送信される。
同様に、変調された光信号が、光ファイバー217及び光I/O211を介してフォトニクスダイ203内で受信される。受信した光信号が、フォトニクスダイ203に組み込まれた1以上の光検出器まで光導波路を介してフォトニクスダイ203内で通信される。フォトニクスダイ203に光検出器が組み込まれ、これは、低寄生容量の金属配線207により固着され及び電気的に結合される時、エレクトロニクスダイ205内の関連のレシーバー電子回路の直下に設けられる。
金属配線を介したフォトニクスダイ上のエレクトロニクスダイのハイブリッド集積により、CMOS、Bi−CMOS、又はSi−Geといった標準半導体プロセスを用いて非常に高速の光トランシーバが可能になる。加えて、別々のフォトニクス及びエレクトロニクスダイの集積化により、各半導体プロセス内の電子及び光機能のパフォーマンスの独立の最適化が可能になる。
図2Bは、本発明の実施形態に係るハイブリッド集積光トランシーバの斜視図である。図2Bを参照すると、PCB/基板201、フォトニクスダイ203、エレクトロニクスダイ205、金属配線207、光源アセンブリ209、及びワイヤーボンド213が図示される。
各ダイの下の破線矢印により示されるように、金属配線207を介してフォトニクスダイ203の表面にボンディングされる前のエレクトロニクスダイ205が図示される。2つのエレクトロニクスダイ205が図2Bに図示されるが、本発明は、そのように限定されるものではない。従って、任意の数のエレクトロニクスダイが、例えば、トランシーバの数、用いられる特定の半導体プロセスノード、熱コンダクタンス、及び空間制約に依存して、フォトニクスダイ203に実装される。
例示の実施形態においては、独立の半導体プロセスを用いて電子機能がエレクトロニクスダイ205内に集積化され、フォトニクス回路がフォトニクスダイ203内に集積化される。エレクトロニクスダイ205が、フォトニクスダイ203内の光装置に関連する電子装置を備え、これにより、電気長が最小化され、他方、依然として電子及び光装置の独立の性能の最適化が確保される。例えば、最速のスイッチング速度といった最高のエレクトロニクス特性をもたらすCMOSプロセスがフォトニクス特性には最適ではないかもしれない。同様に、異なる技術が異なるダイに組み込まれ得る。例えば、SiGeプロセスが、光検出器といった光装置のために用いられ、そして32nmのCMOSプロセス、又はSiGe又はBi−CMOSプロセスがエレクトロニクスダイ205上の電子装置のために用いられる。
フォトニクスダイ203が光回路を含み、これにより、光信号が受信され、処理され、またフォトニクスダイ203の外へ送信される。光源アセンブリ209がフォトニクスダイ203にCW光信号を供給し、フォトニクスダイ203内のフォトニクス回路がCW信号を処理する。例えば、CW信号がグレーティング結合器を介してフォトニクスダイ203内に結合され、光導波路を介してダイ上の様々な位置へ通信され、マッハ‐ツェンダー干渉計(MZI)変調器により変調され、そして光ファイバー内へフォトニクスダイ203の外へ送信される。この態様において、複数のハイパフォーマンス光トランシーバのハイブリッド集積が半導体プロセスにて可能になる。
図2Cは、本発明の実施形態に係るハイブリッド集積光トランシーバの斜視図である。図2Cを参照すると、PCB/基板201、フォトニクスダイ203、エレクトロニクスダイ205、光源アセンブリ209、光I/O211、ワイヤーボンド213、及び光ファイバー217が図示される。
エレクトロニクスダイ205が、金属ピラーを介してフォトニクスダイ203の表面にボンディングされていることが図示される。2つのエレクトロニクスダイ205が図2Cに図示されるが、本発明はそのように限定されるべきではないことに再度注意されたい。従って、任意の数のエレクトロニクスダイが、例えば、トランシーバの数、用いられる特定のCMOSノード、及び空間制約に依存してフォトニクスダイ203に結合される。
例示の実施形態においては、独立の半導体プロセスを用いて、電子機能がエレクトロニクスダイ205内に集積化され、フォトニクス回路がフォトニクスダイ203内に集積化される。エレクトロニクスダイ205が、フォトニクスダイ203内の光装置に関連する電子装置を備え、これにより電気配線長が最小化され、他方、依然として電子及び光装置の独立の性能の最適化が確保される。異なる技術が異なるダイに組み込まれ得る。例えば、Ge選択エピタキシー工程がフォトニクスダイ203の光検出器のために用いられ、そして32nmのCMOSプロセスがエレクトロニクスダイ205上の電子装置のために用いられる。
フォトニクスダイ203が光回路を含み、これにより光信号が受信され、処理され、またフォトニクスダイ203の外へ送信される。光源アセンブリ209がフォトニクスダイ203にCW光信号を供給し、ワイヤーボンド213を介して光源アセンブリ209に供給される電圧によりバイアスされる。フォトニクスダイ203内のフォトニクス回路が次にCW信号を処理する。例えば、CW信号がグレーティング結合器を介してフォトニクスダイ203内に結合され、光導波路を介してダイ上の様々な位置へ通信され、MZI変調器により変調され、また光I/O211を介して光ファイバー217内へフォトニクスダイ203の外へ送信される。PCB/基板201を介してダイから熱が伝わり逃げる。この態様においては、複数の高性能光トランシーバのハイブリッド集積が標準半導体プロセスにて可能になる。
図3は、本発明の実施形態に係るフォトニクスダイへのエレクトロニクスダイのハイブリッド集積を図示する図である。図3を参照すると、エレクトロニクスダイ205、金属配線207、及びフォトニクスダイ/インターポーザ300が図示される。フォトニクスダイ/インターポーザ300が、グレーティング結合器301、偏光スプリッタグレーティング結合器303、光検出器305、光変調器307、TSV309、及び光導波路311を備える。
エレクトロニクスダイ205とフォトニクスダイ/インターポーザ300間の電気及び機械的結合の両方が金属配線207により提供される。グレーティング結合器301が、フォトニクスダイ/インターポーザ300の内及び/又は外へ光結合することを提供する。同様に、偏光スプリッタグレーティング結合器303により、フォトニクスダイ/インターポーザ300の内及び/又は外へ光の2つの偏光の結合が可能になる。
変調器307が、例えば、MZI変調器を備え、金属配線207を介してエレクトロニクスダイ205から受信した電気信号に基づいて光信号を変調するように動作する。例示のケースにおいては、CW光信号がグレーティング結合器301の一つを介して光源から受信され、光導波路311を介して通信され、光変調器307により変調され、光導波路311により通信されて戻され、他方のグレーティング結合器301を介してフォトニクスダイ/インターポーザ300の外へ送信される。
光検出器305が、例えば、半導体フォトダイオードを備え、受信した光信号を電気信号に変換するように動作する。例示のケースにおいては、垂直の偏光の光信号が偏光スプリッタグレーティング結合器303により受光され、導波路311を介して通信され、光検出器305により電気信号に変換され、結果として生じる電気信号が金属配線207を介してエレクトロニクスダイ205へ伝送される。電気信号が、エレクトロニクスダイ205内のエレクトロニクスにより更に処理され、及び/又はワイヤーボンド又は金属配線207及びTSV309を介して別の回路へ伝送される。
フォトニクスダイ/インターポーザ300が、複数のエレクトロニクスダイへ光回路を提供するシリコンフォトニクスダイを備え、これにより高速電子装置間の電気配線が低減又は除去される。これは、例えば、高速メモリアクセス、高速プロセッサ配線、及び複数の高速エレクトロニクスチップの結合のために用いられる。
図4Aは、本発明の実施形態に係る例示の金属配線結合された電気及び光電子装置の横断面を図示する図である。図4を参照すると、シリコンフォトニクス基板/チップ/ダイ450、エレクトロニクス基板/チップ/ダイ460、及び基板/チップの物理及び電気結合のための金属層427を備えるハイブリッド集積半導体構造400が図示される。シリコンフォトニクス基板/チップ/ダイ450が、光装置420および関連の層を備え、及びエレクトロニクス基板/チップ/ダイ460が、トランジスタ410A及び410Bおよび関連の層を備える。ダイの層が、例えば、トランジスタ410A及び410Bおよび光装置420を形成し、隔離し、装置に電気的コンタクトを提供するために用いられる。
シリコンフォトニクス基板/チップ/ダイ450が、基板401A、埋め込み酸化物403、Si‐層405、コンタクト層415A、金属第1層417A、および貫通シリコンビア(TSV)443A及び443Bを備える。光装置420が、Si‐層405のドープ及び/又はアンドープ領域、サリサイドブロック(salicide block)413、ドープコンタクト領域435及び437、エッチング領域439、およびGe‐層445を備える。サリサイドブロック413が、光装置420及び他の光装置のシリコンが標準CMOSプロセスの過程でサリサイド化されることを阻止する材料層を備える。光装置のシリコンがサリサイド化されるならば、光学的損失が大きくなる。加えて、サリサイドブロック413は、不要な損失を生じさせる導波路や他の光装置への不要な打ち込みを阻止する。サリサイドブロック413がSi‐層405までエッチングされ、Ge‐層445が堆積される。例えば、Ge‐層445が光検出器装置内で利用される。加えて、Si‐層405のエッチング領域439が光学的閉じ込めのために利用される。エッチング領域439が、例えば、低‐k誘電体により再充填され、若しくは何らの充填材料も有しない空気ギャップを備える。充填材料は、例えば、シリコン酸化又はオキシ窒化材料である。
シリコンエレクトロニクス基板/チップ/ダイ460が、シリコン基板401B、ウェル407、コンタクト層415B、金属第1層417B、最終金属層423、パッシベーション層425、及び金属層427を備える。メタル第1層417B、最終金属層423、および金属層427が、層間に電気的コンタクトを提供し、またトランジスタ410A及び410B及び光装置420といった光電子装置らに電気的コンタクトを提供する。コンタクト層415は、導電性ビアの間に絶縁材料を組み込むことにより装置間に電気絶縁を提供しつつ装置への電気的コンタクトも可能にする。
トランジスタ410A及び410Bは、例えば、ゲート431及びパッシベーション層433も同様に、ドーパント注入プロセスから、各々、ウェル407又は基板401Bに形成されたソース及びドレイン領域を有するバルクトランジスタを備える。ゲート431は、例えば、金属又はポリシリコンであり、薄酸化層(不図示)によりウェル407から絶縁される。
本発明の実施形態においては、シリコンフォトニクス基板/チップ/ダイ450とエレクトロニクス基板/チップ/ダイ460の製造のために別々の半導体プロセスが用いられ、装置の各タイプにプロセスが最適化される。例示のケースにおいては、別々の半導体プロセスが異なるCMOSノードを包含し、又はCMOS及びSiGeといった全く異なる技術を包含する。
ウェハー又は代替的にダイスカットされたチップは、次に金属ピラーといった金属層を用いて一緒に結合されて光電子ハイブリッドモジュールを形成する。この態様において、層厚及び不純物添加レベルが、電子及び光構造の同時の製造に付随する特性のトレードオフを無くして各構造の最高の電子及び光特性のために構成される。
図4Bは、本発明の一実施形態に係る電子及び光チップの代替の対面結合の図である。図4Bを参照すると、例えば、金属ピラー、スタッドバンプ、又ははんだバンプを包含する配線層427を用いて結合されたシリコンフォトニクスチップ450とエレクトロニクスチップ460が図示される。
シリコンフォトニクスチップ450は、基板401C、光装置420、及び金属層430を備える。エレクトロニクスチップ460は、基板401D、トランジスタ410C及び410D、及び金属層430を備える。これらの各素子は、図4Aの同様の名前の素子と同様である。
図4Bに図示の実施形態は、エレクトロニクス及びフォトニクスチップが対面結合されることを除き、図4Aに図示のものと同様であり、それにより基板貫通ビア(TSV)の必要性が取り除かれる。
図4Cは、本発明の実施形態に係る電子及び光チップの別の結合の図である。図4Cを参照すると、例えば、金属ピラー、スタッドバンプ、又ははんだバンプを包含する配線427を用いて結合されたシリコンフォトニクスチップ450とエレクトロニクスチップ460が図示される。
シリコンフォトニクスチップ450は、基板401E、光装置420、及び金属層430を備える。エレクトロニクスチップ460は、基板401F、トランジスタ410C及び410D、及び金属層430を備える。これらの各素子は、図4A及び4Bの同様の名前の素子と同様である。
図4Cに図示された実施形態は、シリコンフォトニクスチップ450が下でありエレクトロニクスチップ460が上であることを除いて、図4Aに図示されたものと同様である。このケースにおいては、電気的コンタクトが、金属ピラー又はバンプといったTSV及び金属配線により形成される。
図5は、本発明の実施形態に係る電気及びフォトニクスダイの結合のための例示の金属配線を図示する図である。図5を参照すると、金属配線207の横断面及び斜視図が図示される。図示の例示の銅ピラーが、50ミクロンのオーダーの幅を有するが、寄生容量の低減のためにより小さい直径が用いられ得る。加えて、スズ/銀キャップ層が機械的結合及び電気的接触、すなわちハンダ付けのために用いられる。金属配線の直径は、例えば、速度要求、装置密度、熱特性、並びに容量及び電気抵抗要求に基づいて調整される。
本発明の実施形態においては、光通信システムのハイブリッド集積のための方法及びシステムが開示される。この観点においては、シリコンフォトニクスダイ203/300の外部の光源209からシリコンフォトニクスダイ203/300で1以上の連続波(CW)光信号を受信する。1以上の受信したCW光信号は、金属配線207を介してシリコンフォトニクスダイ203/300に結合した1以上のエレクトロニクスダイ205から受信した電気信号に基づいて処理される。
変調された光信号が、シリコンフォトニクスダイ203/300に結合された1以上の光ファイバー217からフォトニクスダイ203/300内で受信される。電気信号が、受信された変調光信号に基づいてシリコンフォトニクスダイ203/300内で生成され、金属配線207を介して1以上のエレクトロニクスダイ205に伝送される。金属配線207は、例えば、銅ピラーを備える。1以上のCW光信号が、シリコンフォトニクスダイ203/300に結合した光源アセンブリ209、及び/又はシリコンフォトニクスダイ203/300に結合した1以上の光ファイバー217から受信される。
1以上の受信したCW光信号が、例えば、マッハ‐ツェンダー干渉計変調器を備える1以上の光変調器105A‐105D/307を用いて処理される。シリコンフォトニクスダイ203/300に集積された1以上の光検出器111A‐111D/305を用いてシリコンフォトニクスダイ203/300内で電気信号が生成される。光信号は、グレーティング結合器117A‐117H/301/303を用いてシリコンフォトニクスダイ203/300の内外へ通信される。光源209は、1以上の半導体レーザ101を備える。ハイブリッド集積光通信システム100は、複数のトランシーバ105/112/117/107/111(A‐F)を備える。
特定の実施形態を参照して本発明を説明してきたが、本発明のスコープから逸脱することなく様々な変更が為し得、また均等物が置換され得ると当業者が理解するだろう。加えて、本発明のスコープから逸脱すること無く本発明の教示に照らし、多くの修正が為されて特定の状況や材料に適合される。従って、本発明が開示の特定の実施形態に限定されるべきものではなく、本発明が添付請求項のスコープ範囲内の全実施形態を包含することが意図される。
Claims (20)
- シリコンフォトニクスダイ及び金属配線を介して前記シリコンフォトニクスダイに結合した1以上のエレクトロニクスダイを備えるハイブリッド集積光通信システムにおける通信方法であって、
前記シリコンフォトニクスダイの外部の光源から1以上の連続波(CW)光信号を前記シリコンフォトニクスダイで受信し;
前記金属配線を介して前記1以上のエレクトロニクスダイから受信した電気信号に基づいて前記1以上の受信したCW光信号を処理し;
前記シリコンフォトニクスダイに結合した1以上の光ファイバーから変調された光信号を前記シリコンフォトニクスダイで受信し;
前記受信した変調光信号に基づいて前記シリコンフォトニクスダイで電気信号を生成し;及び
前記金属配線を介して前記1以上のエレクトロニクスダイへ前記生成した電気信号を伝送する、通信方法。 - 前記金属配線が銅ピラーを備える、請求項1に記載の方法。
- 前記シリコンフォトニクスダイに結合した光源アセンブリから前記1以上のCW光信号を受信する、請求項1に記載の方法。
- 前記シリコンフォトニクスダイに結合した1以上の光ファイバーから前記1以上のCW光信号を受信する、請求項1に記載の方法。
- 1以上の光変調器を用いて前記1以上の受信したCW光信号を処理する、請求項1に記載の方法。
- 前記1以上の光変調器がマッハ‐ツェンダー干渉計変調器を備える、請求項5に記載の方法。
- 前記シリコンフォトニクスダイに集積された1以上の光検出器を用いて前記シリコンフォトニクスダイで前記電気信号を生成する、請求項1に記載の方法。
- グレーティング結合器を用いて前記シリコンフォトニクスダイの内及び/又は外に光信号を通信する、請求項1に記載の方法。
- 前記光源が1以上の半導体レーザを備える、請求項1に記載の方法。
- 前記ハイブリッド集積光通信システムが複数のトランシーバを備える、請求項1に記載の方法。
- シリコンフォトニクスダイ及び金属配線を介して前記シリコンフォトニクスダイに結合した1以上のエレクトロニクスダイを備えるハイブリッド集積光通信システムを備える通信用のシステムであって、
前記ハイブリッド集積光通信システムが、
前記シリコンフォトニクスダイの外部の光源から1以上の連続波(CW)光信号を前記シリコンフォトニクスダイで受信し;
前記金属配線を介して前記1以上のエレクトロニクスダイから受信した電気信号に基づいて前記1以上の受信したCW光信号を処理し;
前記シリコンフォトニクスダイに結合した1以上の光ファイバーから変調された光信号を前記シリコンフォトニクスダイで受信し;
前記受信した変調光信号に基づいて前記シリコンフォトニクスダイで電気信号を生成し;及び
前記金属配線を介して前記1以上のエレクトロニクスダイへ前記生成した電気信号を伝送するように動作可能である、システム。 - 前記金属配線が銅ピラーを備える、請求項11に記載のシステム。
- 前記ハイブリッド集積光通信システムが、前記シリコンフォトニクスダイに結合した光源アセンブリから前記1以上のCW光信号を受信するように動作可能である、請求項11に記載のシステム。
- 前記ハイブリッド集積光通信システムが、前記シリコンフォトニクスダイに結合した1以上の光ファイバーから前記1以上のCW光信号を受信するように動作可能である、請求項11に記載のシステム。
- 前記ハイブリッド集積光通信システムが、1以上の光変調器を用いて前記1以上の受信したCW光信号を処理するように動作可能である、請求項11に記載のシステム。
- 前記1以上の光変調器がマッハ‐ツェンダー干渉計変調器を備える、請求項15に記載のシステム。
- 前記ハイブリッド集積光通信システムが、前記シリコンフォトニクスダイに集積された1以上の光検出器を用いて前記シリコンフォトニクスダイで前記電気信号を生成するように動作可能である、請求項11に記載のシステム。
- 前記ハイブリッド集積光通信システムが、グレーティング結合器を用いて前記シリコンフォトニクスダイの内及び/又は外に光信号を通信するように動作可能である、請求項11に記載のシステム。
- 前記光源が1以上の半導体レーザを備える、請求項11に記載のシステム。
- シリコンフォトニクスダイ及び金属配線を介して前記シリコンフォトニクスダイに結合した1以上のエレクトロニクスダイを備えるハイブリッド集積光通信システムを備える通信用のシステムであって、
前記ハイブリッド集積光通信システムが、
前記シリコンフォトニクスダイの外部の光源から1以上の連続波(CW)光信号を前記シリコンフォトニクスダイで受信し;
前記金属配線を介して前記1以上のエレクトロニクスダイから受信した電気信号に基づいて前記1以上の受信したCW光信号を変調し;
前記シリコンフォトニクスダイに結合した1以上の光ファイバーから変調された光信号を前記シリコンフォトニクスダイで受信し;
前記受信した変調光信号に基づいて前記シリコンフォトニクスダイの光検出器により電気信号を生成し;及び
前記金属配線を介して前記1以上のエレクトロニクスダイへ前記生成した電気信号を伝送するように動作可能である、システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/568,406 US9331096B2 (en) | 2009-09-04 | 2012-08-07 | Method and system for hybrid integration of optical communication systems |
US13/568,406 | 2012-08-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014035546A true JP2014035546A (ja) | 2014-02-24 |
Family
ID=48985568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013162549A Pending JP2014035546A (ja) | 2012-08-07 | 2013-08-05 | 光通信システムのハイブリッド集積のための方法及びシステム |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2696229A3 (ja) |
JP (1) | JP2014035546A (ja) |
KR (1) | KR102105212B1 (ja) |
CN (2) | CN107608040B (ja) |
TW (2) | TW201743577A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016071025A (ja) * | 2014-09-29 | 2016-05-09 | 住友電気工業株式会社 | 光処理装置、光学装置 |
JP2016218406A (ja) * | 2015-05-26 | 2016-12-22 | 富士通オプティカルコンポーネンツ株式会社 | 光変調器モジュール |
JP2019508973A (ja) * | 2016-02-18 | 2019-03-28 | マイクロン テクノロジー,インク. | 光通信及び光アドレス指定のための装置及び方法 |
US11322668B2 (en) | 2019-03-08 | 2022-05-03 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014219792A1 (de) | 2014-09-30 | 2016-03-31 | Technische Universität Berlin | Optoelektronisches Bauelement |
US9500821B2 (en) * | 2014-10-27 | 2016-11-22 | Coriant Advanced Technology, LLC | Photonic interface for electronic circuit |
US9768901B2 (en) * | 2014-11-20 | 2017-09-19 | Kaiam Corp. | Planar lightwave circuit active connector |
TWI712275B (zh) * | 2015-11-18 | 2020-12-01 | 美商樂仕特拉有限責任公司 | 用於分散式光電接收器之方法和系統 |
US10777430B2 (en) | 2018-06-27 | 2020-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photonic integrated package and method forming same |
CN114365039A (zh) * | 2019-06-10 | 2022-04-15 | 迈络思科技有限公司 | 集成等离子体激元调制器 |
GB2584681B (en) * | 2019-06-11 | 2021-12-29 | Rockley Photonics Ltd | Interposer |
CN112485860A (zh) * | 2019-09-12 | 2021-03-12 | 源杰科技股份有限公司 | 电光调制装置 |
TWI712274B (zh) * | 2019-09-12 | 2020-12-01 | 源傑科技股份有限公司 | 電光調制裝置 |
US11764543B2 (en) | 2020-04-23 | 2023-09-19 | Mellanox Technologies, Ltd. | Integration of modulator and laser in a single chip |
US11218242B2 (en) * | 2020-06-05 | 2022-01-04 | Marvell Asia Pte, Ltd. | In-packaged multi-channel light engine on single substrate |
CN112260763B (zh) * | 2020-10-19 | 2022-01-18 | 中国核动力研究设计院 | 一种射线位置调制通信系统及通信方法 |
CN115728881A (zh) * | 2021-09-01 | 2023-03-03 | 中兴通讯股份有限公司 | 光模块及光处理方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006085177A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 光装置及び光装置を製造する方法 |
JP2006262476A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | 光トランシーバ及び光通信方法 |
US20090022500A1 (en) * | 2004-01-14 | 2009-01-22 | Thierry Pinguet | Method and system for optoelectronics transceivers integrated on a cmos chip |
JP2009539062A (ja) * | 2006-01-27 | 2009-11-12 | シオプティカル インコーポレーテッド | Soiベースの光電子素子を利用するlidarシステム |
JP2011071436A (ja) * | 2009-09-28 | 2011-04-07 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2011203603A (ja) * | 2010-03-26 | 2011-10-13 | Oki Electric Industry Co Ltd | 光学素子の製造方法 |
US20120177381A1 (en) * | 2009-09-04 | 2012-07-12 | Peter De Dobbelaere | Method And System For A Photonic Interposer |
JP2013243649A (ja) * | 2012-03-16 | 2013-12-05 | Luxtera Inc | 光インターポーザのための方法及びシステム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6967347B2 (en) * | 2001-05-21 | 2005-11-22 | The Regents Of The University Of Colorado | Terahertz interconnect system and applications |
US7116853B2 (en) * | 2003-08-15 | 2006-10-03 | Luxtera, Inc. | PN diode optical modulators fabricated in rib waveguides |
US7149388B2 (en) * | 2004-03-18 | 2006-12-12 | Honeywell International, Inc. | Low loss contact structures for silicon based optical modulators and methods of manufacture |
CN100552984C (zh) * | 2007-09-19 | 2009-10-21 | 中国科学院半导体研究所 | 锗/硅混合集成的波导型光电转换器及其制造方法 |
US8064739B2 (en) * | 2007-10-23 | 2011-11-22 | Hewlett-Packard Development Company, L.P. | Three-dimensional die stacks with inter-device and intra-device optical interconnect |
US7897428B2 (en) * | 2008-06-03 | 2011-03-01 | International Business Machines Corporation | Three-dimensional integrated circuits and techniques for fabrication thereof |
CN102308239B (zh) * | 2009-01-30 | 2014-06-25 | 凯亚光电 | 微机械对准的光学组合件 |
JP4983990B2 (ja) * | 2011-04-06 | 2012-07-25 | 住友ベークライト株式会社 | 光導波路構造体の製造方法 |
-
2013
- 2013-08-05 JP JP2013162549A patent/JP2014035546A/ja active Pending
- 2013-08-06 EP EP13179442.2A patent/EP2696229A3/en not_active Withdrawn
- 2013-08-07 KR KR1020130093470A patent/KR102105212B1/ko active IP Right Grant
- 2013-08-07 TW TW106132561A patent/TW201743577A/zh unknown
- 2013-08-07 CN CN201710932364.7A patent/CN107608040B/zh active Active
- 2013-08-07 CN CN201310342196.8A patent/CN103580751B/zh active Active
- 2013-08-07 TW TW102128373A patent/TWI604701B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090022500A1 (en) * | 2004-01-14 | 2009-01-22 | Thierry Pinguet | Method and system for optoelectronics transceivers integrated on a cmos chip |
JP2006085177A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 光装置及び光装置を製造する方法 |
JP2006262476A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | 光トランシーバ及び光通信方法 |
JP2009539062A (ja) * | 2006-01-27 | 2009-11-12 | シオプティカル インコーポレーテッド | Soiベースの光電子素子を利用するlidarシステム |
US20120177381A1 (en) * | 2009-09-04 | 2012-07-12 | Peter De Dobbelaere | Method And System For A Photonic Interposer |
JP2011071436A (ja) * | 2009-09-28 | 2011-04-07 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2011203603A (ja) * | 2010-03-26 | 2011-10-13 | Oki Electric Industry Co Ltd | 光学素子の製造方法 |
JP2013243649A (ja) * | 2012-03-16 | 2013-12-05 | Luxtera Inc | 光インターポーザのための方法及びシステム |
Non-Patent Citations (2)
Title |
---|
T. PINGUET 他: "Monolithically Integrated High-Speed CMOS Photonic Transceivers", 5TH INTERNATIONAL CONFERENCE ON GROUP IV PHOTONICS, JPN6016045922, September 2008 (2008-09-01), pages 362 - 364, ISSN: 0003611977 * |
TAKANORI SHIMIZU 他: "High Density Hybrid Integrated Light Source with a Laser Diode Array on a Silicon Optical Waveguide", 8TH INTERNATIONAL CONFERENCE ON GROUP IV PHOTONICS, JPN6016045919, September 2011 (2011-09-01), pages 181 - 183, XP032066871, ISSN: 0003611976, DOI: 10.1109/GROUP4.2011.6053756 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016071025A (ja) * | 2014-09-29 | 2016-05-09 | 住友電気工業株式会社 | 光処理装置、光学装置 |
JP2016218406A (ja) * | 2015-05-26 | 2016-12-22 | 富士通オプティカルコンポーネンツ株式会社 | 光変調器モジュール |
JP2019508973A (ja) * | 2016-02-18 | 2019-03-28 | マイクロン テクノロジー,インク. | 光通信及び光アドレス指定のための装置及び方法 |
US11150405B2 (en) | 2016-02-18 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for photonic communication and photonic addressing |
US11322668B2 (en) | 2019-03-08 | 2022-05-03 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
EP2696229A3 (en) | 2015-06-03 |
EP2696229A2 (en) | 2014-02-12 |
CN103580751B (zh) | 2017-11-10 |
CN103580751A (zh) | 2014-02-12 |
CN107608040B (zh) | 2019-06-28 |
KR102105212B1 (ko) | 2020-04-27 |
TWI604701B (zh) | 2017-11-01 |
KR20140019758A (ko) | 2014-02-17 |
TW201743577A (zh) | 2017-12-16 |
CN107608040A (zh) | 2018-01-19 |
TW201412040A (zh) | 2014-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9829661B2 (en) | Method and system for hybrid integration of optical communication systems | |
JP6404430B2 (ja) | フォトニクスインターポーザのための方法及びシステム | |
US10873399B2 (en) | Method and system for a photonic interposer | |
JP2014035546A (ja) | 光通信システムのハイブリッド集積のための方法及びシステム | |
US10365447B2 (en) | Method and system for a chip-on-wafer-on-substrate assembly | |
WO2014144625A1 (en) | Optical waveguide network of an interconnecting ic module | |
WO2014144590A1 (en) | Photonic multi-chip module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180403 |