CN103580751B - 用于光通信系统的复合集成的方法和系统 - Google Patents
用于光通信系统的复合集成的方法和系统 Download PDFInfo
- Publication number
- CN103580751B CN103580751B CN201310342196.8A CN201310342196A CN103580751B CN 103580751 B CN103580751 B CN 103580751B CN 201310342196 A CN201310342196 A CN 201310342196A CN 103580751 B CN103580751 B CN 103580751B
- Authority
- CN
- China
- Prior art keywords
- nude film
- photon
- silicon photon
- optical
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/428—Electrical aspects containing printed circuit boards [PCB]
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4246—Bidirectionally operating package structures
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
本公开涉及一种用于光通信系统的复合集成的方法和系统,该方法可包括在硅光子裸片(SPD)中接收来自该SPD以外的光源的连续波(CW)光信号。基于接收从经由金属互连接合至该SPD的电子裸片接收的电信号,可处理所接收的CW光信号。可在SPD中从耦接至该SPD的光纤接收调制后的光信号。基于所接收的调制后的光信号,可在SPD中生成电信号并经由该金属互连将该电信号通信给所述电子裸片。从耦接至该SPD的光源组件和/或耦接至该SPD的一个或多个光纤可接收CW光信号。利用一个或多个光调制器,可处理该接收到的CW光信号,该一个或多个光调制器可包括马赫‑策德尔干涉仪调制器。
Description
相关申请的交叉引用/通过引用的并入
本申请是于2009年9月4日提交的美国申请序列号12/554,449的部分继续申请。并且,本申请参考于2012年3月6日提交的美国申请序列号13/422,776。
上述引用的参考中每一个的内容据此通过引用方式不失其完整性地结合至此。
技术领域
本发明的某些实施方式涉及半导体处理。更具体地说,本发明的某些实施方式涉及用于光通信系统的复合集成的方法和系统。
背景技术
随着数据网络扩大以满足不断增长的带宽要求,铜数据信道的缺点变得清晰可见。由于辐射的电磁能量而产生的信号衰减和串扰是这种系统的设计者遇到的主要障碍。通过均衡、编码及屏蔽,可在一定程度上减轻这些障碍,但是这些技术需要非常大的功率、相当的复杂度和极大的电缆体积消耗的同时对达成目标的效果甚微并且可延展性非常有限。由于不受此种信道限制,光通信已被公认为铜链接的后继者。
通过比较这样的系统与本申请的其余部分中参考附图所阐述的本发明,对于本领域技术人员而言,常规的传统方法的其他限制及缺点是显而易见的。
发明内容
光通信系统的复合集成系统和/或方法,大体上如附图中至少一个所示和/或结合附图所述的那样,如在权利要求中更完整地阐述那样。
通过下文的描述和附图将更充分地理解本发明的各种优点、方面和新颖设计以及本发明的所示实施方式的细节。
附图说明
图1是根据本发明的实施方式的光子收发器的框图。
图2A是示出根据本发明的实施方式的示例性复合集成光子收发器的示意图。
图2B是根据本发明的实施方式的复合集成光子收发器的立体图。
图2C是根据本发明的实施方式的复合集成光子收发器的透视图。
图3是示出根据本发明的实施方式的电子裸片(die,芯片)到光子裸片的复合集成的示意图。
图4A示出根据本发明的实施方式的示例性金属互连耦接的电气和光电子器件的横截面的示意图。
图4B是根据本发明的实施方式的电子和光子芯片的可选的面对面耦接的示意图。
图4C是根据本发明的实施方式的电子芯片和光子芯片的可选耦接的示意图。
图5是示出了根据本发明的实施方式的用于耦接电气裸片与光子裸片的示例性金属柱的示图。
具体实施方式
在用于光通信系统的复合集成的方法和系统中,可发现本发明的某些方面。本发明的示例性方面可包括在硅光子裸片中从该光子裸片外部的光源接收一个或多个连续波(CW)光信号。基于从经由金属互连接合至该硅光子裸片的一个或多个电子裸片接收到的电信号,可处理所接收的一个或多个CW光信号,该金属互连可包括例如铜柱。在该硅光子裸片中,从耦接至该硅光子裸片的一个或多个光纤可接收调制后的光信号。电信号可基于所接收的调制后的光信号而在该硅光子裸片中生成,并通过金属互连将该电信号通信给一个或多个电子裸片。金属互连可包括铜柱。从耦接至硅光子裸片的光源组件和/或耦接至硅光子裸片的一个或多个光纤可接收一个或多个CW光信号。利用一个或多个光调制器,可处理所接收的一个或多个CW光信号,该一个或多个光调制器可包括马赫—策德尔干涉仪(Mach-Zehnder interferometer)调制器。利用集成到该硅光子裸片的一个或多个光电检测器,在硅光子裸片中可生成电信号。利用光栅耦合器,可将该光信通信入和/或通信出硅光子裸片。光源可包括一个或多个半导体激光器。该复合集成光通信系统可包括多个收发器。
图1是示出了根据本发明的实施方式的光子收发器的框图。参考图1,示出的是收发器100中的光电子器件,包括高速光调制器105A至105D、高速光电二极管111A至111D、监测光电二极管113A至113H和光学器件,该光学器件包括抽头103A至103K、光终端115A至115D和光栅耦合器117A至117H。还示出了电气器件和电路,包括互阻抗和限幅放大器(TIA/LAs)107A至107E、模拟数字控制电路109和控制段112A至112D。光信号经由制作在光子芯片中的光波导管在光器件与光电子器件之间通信。此外,图1中光波导管以虚线椭圆表示。
例如,高速光调制器105A至105D包括Mach-Zehnder或环形调制器,且能调制CW激光器输入信号。高速光调制器105A至105D由控制段112A至112D控制,而调制器的输出经由波导管光学耦接至光栅耦合器117E至117H。示例性调制技术包括幅移键控(ASK)、二进制相移键控(BPSK)、脉冲幅度调制(PAM)、正交幅度调制(QAM)、正交相移键控(QPSK)和双偏振正交相移键控(DP-QPSK)。例如,抽头103D至103K包括四端口光耦合器,并用于取样由高速光调制器105A至105D生成的光信号,而取样信号由监测光电二极管113A至113H测量。抽头103D至103K的未使用的分支被光终端115A至115D终止以避免不需要的信号的背向反射。
光栅耦合器117A至117H包括光栅,该光栅能将光耦接入芯片或从芯片去耦。光栅耦合器117A至117D用来将从光纤接收的光耦接入芯片,并可包括偏振独立光栅耦合器。光栅耦合器117E至117H用于将光从芯片耦接入光纤。例如,光纤可被用环氧树脂胶合(epoxied)至芯片,且排列(align,校准)为与芯片表面的法线呈一角度以使耦接效率最优化。
高速光电二极管111A至111D将从光栅耦合器117A至117D接收的光信号转换为通信至TIA/LAs107A至107D处理的电信号。在TIA/LAs107A至107D操作过程中,模拟数字控制电路109可控制增益级或其他参数。TIA/LAs107A至107D、模拟数字控制电路109和控制段112A至112D可集成在电子芯片上,电子芯片可通过金属互连接合至硅光子芯片。在示例性情形中,金属互连可包括铜柱。以这种方式,在不同的制造技术平台上,电子和光子性能可独立地最优化。在示例性情形中,电子裸片可包括CMOS裸片但本发明不受此限制。因此,可使用任何半导体技术制作电子裸片,如:CMOS、Bi-COMS、SiGe、或III-V工艺。然后,TIA/LAs107A至107D可将电信号通信至电子芯片上的其他电路。
TIA/LAs107A至107D可包括窄带非线性光电接收器电路。因此,例如,继窄带接收器前端之后可为复位器电路,如:不归零制(NRZ)级复位器电路。复位器电路限制光接收器的带宽以减小累积噪声,由此提高信噪比。NRZ级复位器器件可用于将所得的数据脉冲转换为NRZ数据。
控制段112A至112D包括能够调制从抽头103A至103C接收的CW激光器信号的电子线路。例如,高速光调制器105A至105D需要高速电信号以调制马赫—策德尔干涉仪(MZI)相应分支的折射率。
在本发明的实施方式中,将收发器所需的所有光器件和光电子器件集成入单个硅光子芯片以及将所有所需的电子器件集成在一个或多个电子芯片上能够将所得的单个混合封装的性能最优化。以这种方式,电子器件的性能可独立于硅光子芯片中的光子器件最优化而最优化。例如,当光子芯片可在130nm的CMOS节点上最优化时,可以以32nm的CMOS工艺将电子芯片最优化。此外,使用诸如SiGe或双极性CMOS(Bi-CMOS)这样的除了CMOS外的技术可制作电子或光子芯片。电子器件可置于电子芯片上使得当电子器件接合至光子芯片时直接位于在与其相关联的光子器件上。例如,控制段112A至112D可位于在电子芯片上使得该控制段112A到112D直接位于高速光调制器105A至105B上,并且可通过低寄生铜柱耦接。
在示例性实施方式中,混合收发器100包括具有一个光源的四个光电子收发器,且能够垂直地将光信号通信至光子芯片的表面或从光子芯片表面通信出,从而,在示例性实施方式中实现包括CMOS保护环在内的CMOS工艺和结构的使用。光子芯片可既包括诸如光电检测器和调制器这样的有源器件,又包括诸如波导管、分路器、合成仪、和光栅耦合器这样的无源器件,由此使得光子电路可集成在硅芯片上。
图2A是示出根据本发明的实施方式的示例性复合集成光子收发器的示意图。参考图2A,示出的是复合集成光子收发器200,该收发器包括印刷电路板(PCB)/基板201、光子CMOS裸片203、电子CMOS裸片205、金属互连207、光源模块209、光输入/输出(I/O)211、线接合(wire bonds)213、光环氧215和光纤217。
PCB/基板201可包括收发器的支承结构200,并可同时包含绝缘材料和导电材料以隔离器件并为光子裸片203上的有源器件以及通过光子裸片203向电子裸片205上的器件提供电接触。此外,PCB/基板可提供热导电通路以将电子裸片205和光源模块209中的器件与电路产生的热量带走。
例如,光子裸片203可包括具有有源和无源光器件(如:波导管、调制器、光电检测器、光栅耦合器、抽头和合成仪)的硅芯片。光子裸片203也可包括用于将电子裸片205耦接至光子裸片203的金属互连207,以及光栅耦合器,该光栅耦合器将光从光源模块209的耦接入裸片并通过光I/O211将光耦接入裸片或从裸片去耦。此外,光子裸片203可包括未示出的贯穿基板的通孔(TSVs)以实现诸如PCB/基板201和电子裸片205之间的电互联这样的穿过裸片的电互连。通过光环氧215也可辅助实现光接口,提供光透明和机械固定。
电子裸片205可包括提供光子收发器200的所有所需的电子功能的芯片。电子裸片205可包括单个芯片或通过金属互连207耦接至光子芯片203的多个裸片。电子裸片205可包括TIA、LNA和控制电路以在光子芯片203中处理光信号。例如,电子裸片205可包括用于在光子裸片203中控制光调制器的驱动电路,以及用于放大从光子裸片203中的光电检测器接收到的电信号的可变增益放大器。通过合并光子裸片203中的光子器件和电子裸片205中的电子器件,对于每个芯片的处理可根据合并的器件的类型而进行最优化。
例如,金属互连207可包括线性或二维阵列金属柱以在光子裸片203和电子裸片205之间提供电触。在示例性情形中,金属互连207可包括铜柱或任何其他合适于半导体接的金属,如螺柱凸起或焊料凸起。因此,金属互连207可在光子裸片203的光电检测器与电子裸片205的相关接收器电路之间提供电接触。此外,金属互连207可提供电子裸片与光子裸片的机械耦合,并可利用底充胶(underfill)封装以保护金属和其他表面。
光源模块209可包括诸如半导体激光器这样具有光源的组件和相关的光学元件以引导一个或多个光信号进入光子裸片203。于2009年7月9日提交的美国专利申请12/500,465中描述了光源模块示例,该申请的内容据此不失其完整性地并入本文。在另一示例性情形中,来自光源组件209的光信号或信号可通过附贴在光子裸片203中的光栅耦合器上的光纤耦接入光子裸片203。
光I/O211可包括用于将光纤217耦接至光子裸片203的组件。因此,光I/O211可包括一个或多个光纤的机械支撑件和例如通过光环氧215耦接至光子裸片203的光表面。
在操作过程中,通过光子裸片203中的一个或多个光栅耦合器,连续波(CW)光信号可从光源模块209通信入光子裸片203。然后,在光子裸片203中的光子器件可处理接收到的光信号。例如,基于从电子裸片205接收到的电信号,一个或多个光调制器可调制CW信号。通过金属互连207,可从电子裸片205接收电信号。通过直接将光子裸片203中的调制器集成至电子裸片205的电信号的源之下,信号路径长度可最小化,产生超高速性能。例如,利用具有小于20fF电容的金属柱,可实现50GHz或更高的速度。
然后,通过位于光I/O211之下的光栅耦合器,调制后的光信号可通信出光子裸片203。以这种方式,可使用在电子裸片205中生成的高速电信号调制CW光信号并接着通过光纤217将该CW光信号通信出光子裸片203。
类似,通过光纤217和光I/O211,可在光子裸片203中接收调制后的光信号。通过光波导管,接收到的光信号可在光子裸片203内通信至集成入光子裸片203的一个或多个光电检测器。光电检测器可集成入光子裸片203,使得当通过低寄生电容金属互连207接合和电耦接时,光电检测器直接位于电子裸片205中相关联的接收器电子电路之下。
使用标准半导体处理工艺,如CMOS、Bi-CMOS或Si-Ge,通过金属互连将电子裸片复合集成在光子裸片上使得超高速光收发器成为可能。此外,集成单独的光子裸片和电子裸片使得在相应半导体处理过程中电子功能和光子功能的性能独立最优化。
图2B是根据本发明的实施方式的复合集成光子收发器的透视图。参考图2B,其示出PCB/基板201、光子裸片203、电子裸片205、金属互连207、光源组件209和线接合213。
如每个裸片下以虚线箭头所示,示出了在通过金属互连207接合至光子裸片203的表面之前的电子裸片205。尽管图2B中示出两个电子裸片205,应注意,本发明不受此限制。因此,例如,根据收发器的数量、使用的特定半导体工艺节点、导热能力和空间限制,可有任意数量的电子裸片耦接至光子裸片203。
在示例性实施方式中,电子功能可集成入电子裸片205,且利用独立的半导体工艺可将光子电路集成入光子裸片203。电子裸片205可包括与光子裸片203中的光子器件有关的电子器件,因此将电气路径长度最小化并同时实现了电子器件和光子器件的独立性能优化。例如,导致诸如最快切换速度这样的最高电子性能的CMOS工艺可能不是光子性能的首选。相似,不同的裸片中可并入不同的技术。例如,SiGe工艺可用于诸如光电检测器这样的光子器件,而32nm CMOS工艺乃至SiGe或Bi-CMOS工艺可用于电子裸片205上的电子器件。
光子裸片203可包括光子电路,由此可接收、处理光信号并将光信号传送出光子裸片203之外。光源组件209可将CW光信号提供给光子裸片203,其中,光子裸片203中的光子电路处理CW信号。例如,CW信号可经由光栅耦合器耦接入光子裸片203,经由光波导管被通信至裸片的不同位置,通过马赫—策德尔干涉仪(MZI)调制器调制,并从光子裸片203通信入光纤。以这种方式,在半导体处理过程中,实现了复合集成多个高性能光收发器。
图2C是根据本发明的实施方式的复合集成光子收发器的透视图。参考图2C,示出了PCB/基板201、光子裸片203、电子裸片205、光源组件209、光I/O211、线接合213和光纤217。
电子裸片205被示出经由金属柱接合至光子裸片203的表面。尽管图2C中示出两个电子裸片205,应注意,本发明不受此限制。因此,例如,根据收发器的数量、使用的特定CMOS节点和空间限制,可有任意数量的电子裸片耦接至光子裸片203。
在示例性实施方式中,电子功能可集成入电子裸片205,而光子电路可利用独立的半导体工艺集成入光子裸片203。电子裸片205可包括与光子裸片203中的光子器件有关的电子器件,从而将电气路径的长度最小化的同时还实现了电子器件和光子器件独立的性能优化。不同的裸片中可并入不同的技术。例如,Ge选择性外延工艺可用于光子裸片203的光电检测器,而32nm CMOS工艺可用于电子裸片205上的电子器件。
光子裸片203可包括光子电路,由此可接收、处理光信号并将光信号传送出光子裸片203之外。光源组件209可给光子裸片203提供CW光信号,并被经由线接合213耦接至光源组件209的电压偏置。然后,在光子裸片203中的光子电路可处理CW信号。例如,CW信号可经由光栅耦合器耦接入光子裸片203,经由光波导管通信至裸片的不同位置,通过MZI调制器调制,并经由光I/O211从光子裸片203通信入光纤217。热量通过PCB/基板201导出裸片。以这种方式,在标准半导体处理工艺下可实现复合集成多个高性能光收发器。
图3是示出根据本发明的实施方式的电子裸片至光子裸片的复合集成的示意图。参照图3,其示出电子裸片205、金属互连207和光子裸片/内插器300。光子裸片/内插器300可包括光栅耦合器301、偏振分离光栅耦合器303、光电检测器305、光调制器307、TSV309和光波导管311。
金属互连207在电子裸片205与光子裸片/内插器300之间提供电气和机械两种耦接。光栅耦合器301被设置为用于将光耦接入光子裸片/内插器300和/或使光从光子裸片/内插器300去耦。相似地,偏振分离光栅耦合器303可允许将两个偏振光耦接入光子裸片/内插器300或从光子裸片/内插器300去耦。
例如,调制器307可包括MZI调制器,并可用于基于经由金属互连207从电子裸片205接收的电信号调制光信号。在示例性情形中,经由光栅耦合器301中的一个,CW光信号可从光源被接收,经由光波导管311通信,由光调制器307调制,由光波导管311通信回来,并经由另一个光栅耦合器301通信出光子裸片/内插器300。
例如,光电检测器305可包括半导体光电二极管,并可用于将所接收的光信号转换成电信号。在示例性情形中,具有垂直偏振的光信号可由偏振分离光栅耦合器303接收,经由光波导管311通信,由光电检测器305转换为电信号,其中,产生的电信号经由金属互连207通信至电子裸片205。进一步,电信号可由电子裸片205中的电子器件处理和/或经由线接合或金属互连207和TSV309通信至其他电路。
光子裸片/内插器300包括可为多个电子裸片提供光子电路的硅光子裸片,由此减少或消除高速电子器件之间的电气互联。例如,这可用于高速存储访问,高速处理器互联和耦接多个高速电子芯片。
图4A是示出根据本发明的实施方式的示例性金属互连耦接的电气器件和光电子器件的横截面的示意图。参照图4A,示出复合集成半导体结构400,该结构包括硅光子基板/芯片/裸片450、电子基板/芯片/裸片460和用于基板/芯片物理和电气耦接的金属层427。硅光子基板/芯片/裸片450包括光学器件420和相关层,而电子基板/芯片/裸片460包括晶体管410A及410B和相关层。例如,裸片的层用于制造晶体管410A及410B和光学器件420以隔离器件和给器件提供电连接。
硅光子基板/芯片/裸片450包括基板401A、埋入氧化物403、Si层405、接触层415A、金属1层417A和穿硅通孔(TSV)443A及443B。光学器件420包括Si层405的掺杂区和/或非掺杂区,自对准多晶硅化物区413、掺杂接触区435及437、蚀刻区域439和Ge层445。自对准多晶硅化物区413包括在标准CMOS处理过程中防止光学器件420及其他光学器件被自对准多晶硅化的材料层。如果光学器件中的硅被自对准多晶硅化,将造成大量光损耗。此外,自对准多晶硅化物区413阻断不需要的植入物进入波导管及其他光学器件,否则这也将造成不必要的损耗。自对准多晶硅化区413可蚀刻至Si层405,以使Ge层445可被沉积。例如,可在光电检测器器件中使用Ge层445。此外,Si层405中的蚀刻区439可用于光封闭。例如,蚀刻区439可用低k电介质补充,或可包括没有补充材料的气隙。例如,填充材料可包括氧化硅或氧氮化物材料。
硅电子基板/芯片/裸片460包括硅基板401B、阱407、接触层415B、金属1层417B、最后金属层423、钝化层425和金属层427。金属1层417B、最后金属层423和金属层427在层间和电气器件及光电器件间提供电接触(诸如晶体管410A及410B与光学器件420之间)。接触层415还在允许与器件的电接触的同时通过导电通孔之间并入绝缘材料来在器件之间提供电绝缘。
例如,晶体管410A及410B包括具有从掺杂植入过程中分别在阱407或基板401B中形成的源极区和漏极区的大晶体管以及栅极431和钝化层433。例如,栅极431可包括金属或多晶硅,并可通过薄氧化物层(未示出)从阱407隔离。
在本发明的实施方式中,可使用单独的半导体处理工艺制作硅光子基板/芯片/裸片450和电子基板/芯片/裸片460,以使每个类型的器件可最优化。在示例性情形中,单独的半导体处理工艺可包括不同的CMOS节点,或包括完全不同的技术如:CMOS和SiGe。
然后,利用诸如金属柱这样的金属层,晶片或可选的切割芯片可接合在一起形成光电子混合模块组件。以这种方式,层厚度和掺杂水平可配置为在相应结构中具有最好的电子和光子性能而同时不以与制作电子结构和光子结构有关的性能损失为代价。
图4B是根据本发明的实施方式的电子芯片和光子芯片的可选的面对面耦接的示意图。参照图4B,其示出利用互连层427B耦接的硅光子芯片450和电子芯片460,例如,该互连层427B可包括金属柱、螺柱凸起或焊料凸起。
硅光子芯片450可包括基板401C、光学器件420和金属层430。电子芯片460可包括基板401D、晶体管410C及410D和金属层430。这些元件中的每一个可与图4A中名称相同的元件相似。
图4B中所示的实施方式可与图4A中所示的相似,但是,其中的电子芯片和光子芯片面对面的接合,因此,无需贯穿基板的通孔(TSV)。
图4C是根据本发明的实施方式的电子芯片和光子芯片的可选耦接的示意图。参照图4C,其示出利用互连427耦接的硅光子芯片450和电子芯片460,例如,该互联层可包括金属柱、螺柱凸起或焊料凸起。
硅光子芯片450可包括基板401E、光器件420和金属层430。电子芯片460可包括基板401F、晶体管410C及410D、和金属层430。这些元件中的每一个可与图4A与4B中名称相同的元件相似。
图4C中所示的实施方式可与图4A中所示的相似,但是,其中的硅光子芯片450在最底部而电子芯片460在顶部。在此情形中,可利用TSV和金属互连(如:金属柱或凸起)实现电接触。
图5是示出了根据本发明的实施方式的用于耦接电气裸片和光子裸片的示例性金属互连的示图。参照图5,其示出金属互连207的横截面和透视图。所示示例性铜柱的宽度为50微米左右,但为减少寄生电容可使用更小的直径。此外,可将锡/银顶层用于机械接合和电接触,即焊料。例如,基于速度要求、器件密度、热学性质和电容与电阻要求,可调整金属互连的尺寸。
在本发明的实施方式中,所公开的方法和系统用于光通信系统的复合集成。在这方面,在硅光子裸片203/300中,从硅光子裸片203/300以外的光源209接收一个或多个连续波(CW)光信号。基于从经由金属互连207接合至硅光子裸片203/300的一个或多个电子裸片205接收到的电信号,可处理所接收的一个或多个CW光信号。
在硅光子裸片203/300中,可从耦接至硅光子裸片203/300的一个或多个光纤217接收调制后的光信号。基于所接收的调制后的光信号,在硅光子裸片203/300中可生产电信号,并经由金属互连207将电信号通信给一个或多个电子裸片205。例如,金属互连207可包括铜柱。可从耦接至硅光子裸片203/300的光源组件209和/或从耦接至硅光子裸片203/300的一个或多个光纤217接收一个或多个CW光信号。
可利用一个或多个光调制器105A至105D/307处理一个或多个所接收的CW光信号,例如,光调制器可包括马赫—策德尔干涉仪(MZI)调制器。利用集成至硅光子裸片203/300中的一个或多个光电检测器111A至111D/305,可在硅光子裸片203/300中生成电信号。利用光栅耦合器117A至117H/301/303,光信号可被通信入和/或被通信出硅光子裸片203/300。光源209可包括一个或多个半导体激光器101。复合集成光通信系统100可包括多个收发器105/112/117/107/111(A至F)。
尽管本发明通过参考某些实施方式来描述,但本领域技术人员应理解,在不背离本发明的范围的前提下,可做出多种改变并可由等同物替换。此外,在不背离本发明的范围的前提下,可做出许多修改以使具体的情况或材料适应本发明的示教。因此,本发明旨在不受所公开的具体实施方式的限制,而本发明将包括所附权利要求范围内的所有实施方式。
Claims (20)
1.一种用于通信的方法,所述方法包括:
在包括硅光子裸片和利用金属互连接合至所述硅光子裸片的一个或多个电子裸片的复合集成光通信系统中:
在所述硅光子裸片中,从所述硅光子裸片外部的光源接收一个或多个连续波光信号;
基于经由所述金属互连从所述一个或多个电子裸片接收到的电信号,处理所接收到的一个或多个连续波光信号;
在所述硅光子裸片中,从耦接至所述硅光子裸片的一个或多个光纤接收调制后的光信号;
基于所接收到的调制后的光信号,在所述硅光子裸片中生成电信号;以及
经由所述金属互连将所生成的电信号通信至所述一个或多个电子裸片。
2.根据权利要求1所述的方法,其中,所述金属互连包括铜柱。
3.根据权利要求1所述的方法,包括从耦接至所述硅光子裸片的光源组件接收所述一个或多个连续波光信号。
4.根据权利要求1所述的方法,包括从耦接至所述硅光子裸片的一个或多个光纤接收所述一个或多个连续波光信号。
5.根据权利要求1所述的方法,包括利用一个或多个光调制器,处理所接收到的一个或多个连续波光信号。
6.根据权利要求5所述的方法,其中,所述一个或多个光调制器包括马赫—策德尔干涉仪调制器。
7.根据权利要求1所述的方法,包括利用集成在所述硅光子裸片中的一个或多个光电检测器在所述硅光子裸片中生成所述电信号。
8.根据权利要求1所述的方法,包括利用光栅耦合器将光信号通信入和/或通信出所述硅光子裸片。
9.根据权利要求1所述的方法,其中,所述光源包括一个或多个半导体激光器。
10.根据权利要求1所述的方法,其中,所述复合集成光通信系统包括多个收发器。
11.一种用于通信的系统,所述系统包括:
复合集成光通信系统,包括硅光子裸片和利用金属互连接合至所述硅光子裸片的一个或多个电子裸片,所述复合集成光通信系统能够操作为:
在所述硅光子裸片中,从所述硅光子裸片外部的光源接收一个或多个连续波光信号;
基于经由所述金属互连从所述一个或多个电子裸片接收到的电信号,处理所接收的一个或多个连续波光信号;
在所述硅光子裸片中,从耦接至所述硅光子裸片的一个或多个光纤接收调制后的光信号;
基于所接收到的调制后的光信号在所述硅光子裸片中生成电信号;以及
经由所述金属互连将所生成的电信号通信至所述一个或多个电子裸片。
12.根据权利要求11所述的系统,其中,所述金属互连包括铜柱。
13.根据权利要求11所述的系统,其中,所述复合集成光通信系统能够操作为从耦接至所述硅光子裸片的光源组件接收所述一个或多个连续波光信号。
14.根据权利要求11所述的系统,其中,所述复合集成光通信系统能够操作为从耦接至所述硅光子裸片的一个或多个光纤接收所述一个或多个连续波光信号。
15.根据权利要求11所述的系统,其中,所述复合集成光通信系统能够操作为利用一个或多个光调制器处理所述接收到的一个或多个连续波光信号。
16.根据权利要求15所述的系统,其中,所述一个或多个光调制器包括马赫—策德尔干涉仪调制器。
17.根据权利要求11所述的系统,其中,所述复合集成光通信系统能够操作为利用集成在所述硅光子裸片中的一个或多个光电检测器在所述硅光子裸片中生成所述电信号。
18.根据权利要求11所述的系统,其中,所述复合集成光通信系统能够操作为利用光栅耦合器将光信号通信入和/或通信出所述硅光子裸片。
19.根据权利要求11所述的系统,其中,所述光源包括一个或多个半导体激光器。
20.一种用于通信的系统,所述系统包括:
复合集成光通信系统,包括硅光子裸片和利用金属互连接合至所述硅光子裸片的一个或多个电子裸片,所述复合集成光通信系统能够操作为:
在所述硅光子裸片中,从所述硅光子裸片外部的光源接收一个或多个连续波光信号;
基于经由所述金属互连从所述一个或多个电子裸片接收到的电信号,调制所接收到的一个或多个连续波光信号;
在所述硅光子裸片中,从耦接至所述硅光子裸片的一个或多个光纤接收调制后的光信号;
基于所接收到的调制后的光信号在所述硅光子裸片中利用光电检测器生成电信号;以及
经由所述金属互连将所生成的电信号通信至所述一个或多个电子裸片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710932364.7A CN107608040B (zh) | 2012-08-07 | 2013-08-07 | 用于通信的方法和系统 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/568,406 | 2012-08-07 | ||
US13/568,406 US9331096B2 (en) | 2009-09-04 | 2012-08-07 | Method and system for hybrid integration of optical communication systems |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710932364.7A Division CN107608040B (zh) | 2012-08-07 | 2013-08-07 | 用于通信的方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103580751A CN103580751A (zh) | 2014-02-12 |
CN103580751B true CN103580751B (zh) | 2017-11-10 |
Family
ID=48985568
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710932364.7A Active CN107608040B (zh) | 2012-08-07 | 2013-08-07 | 用于通信的方法和系统 |
CN201310342196.8A Active CN103580751B (zh) | 2012-08-07 | 2013-08-07 | 用于光通信系统的复合集成的方法和系统 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710932364.7A Active CN107608040B (zh) | 2012-08-07 | 2013-08-07 | 用于通信的方法和系统 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2696229A3 (zh) |
JP (1) | JP2014035546A (zh) |
KR (1) | KR102105212B1 (zh) |
CN (2) | CN107608040B (zh) |
TW (2) | TW201743577A (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6311558B2 (ja) * | 2014-09-29 | 2018-04-18 | 住友電気工業株式会社 | 光処理装置、光学装置 |
DE102014219792A1 (de) * | 2014-09-30 | 2016-03-31 | Technische Universität Berlin | Optoelektronisches Bauelement |
EP3213133B1 (en) * | 2014-10-27 | 2019-12-25 | Elenion Technologies, LLC | Photonic interface for electronic circuit |
US9768901B2 (en) * | 2014-11-20 | 2017-09-19 | Kaiam Corp. | Planar lightwave circuit active connector |
JP2016218406A (ja) * | 2015-05-26 | 2016-12-22 | 富士通オプティカルコンポーネンツ株式会社 | 光変調器モジュール |
SG10201609714PA (en) * | 2015-11-18 | 2017-06-29 | Luxtera Inc | Method And System For A Distributed Optoelectronic Receiver |
US9739939B1 (en) | 2016-02-18 | 2017-08-22 | Micron Technology, Inc. | Apparatuses and methods for photonic communication and photonic addressing |
US10777430B2 (en) | 2018-06-27 | 2020-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photonic integrated package and method forming same |
JP2020144294A (ja) | 2019-03-08 | 2020-09-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US20220236619A1 (en) * | 2019-06-10 | 2022-07-28 | Mellanox Technologies, Ltd. | Integrated plasmonic modulator |
GB2584681B (en) * | 2019-06-11 | 2021-12-29 | Rockley Photonics Ltd | Interposer |
TWI712274B (zh) * | 2019-09-12 | 2020-12-01 | 源傑科技股份有限公司 | 電光調制裝置 |
CN112485860A (zh) * | 2019-09-12 | 2021-03-12 | 源杰科技股份有限公司 | 电光调制装置 |
US11764543B2 (en) | 2020-04-23 | 2023-09-19 | Mellanox Technologies, Ltd. | Integration of modulator and laser in a single chip |
US11218242B2 (en) * | 2020-06-05 | 2022-01-04 | Marvell Asia Pte, Ltd. | In-packaged multi-channel light engine on single substrate |
CN112260763B (zh) * | 2020-10-19 | 2022-01-18 | 中国核动力研究设计院 | 一种射线位置调制通信系统及通信方法 |
CN115728881A (zh) * | 2021-09-01 | 2023-03-03 | 中兴通讯股份有限公司 | 光模块及光处理方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101836290A (zh) * | 2007-10-23 | 2010-09-15 | 惠普开发有限公司 | 具有设备间和设备内光学互连的三维管芯叠层 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6967347B2 (en) * | 2001-05-21 | 2005-11-22 | The Regents Of The University Of Colorado | Terahertz interconnect system and applications |
US7116853B2 (en) * | 2003-08-15 | 2006-10-03 | Luxtera, Inc. | PN diode optical modulators fabricated in rib waveguides |
US9813152B2 (en) * | 2004-01-14 | 2017-11-07 | Luxtera, Inc. | Method and system for optoelectronics transceivers integrated on a CMOS chip |
US7149388B2 (en) * | 2004-03-18 | 2006-12-12 | Honeywell International, Inc. | Low loss contact structures for silicon based optical modulators and methods of manufacture |
US7229219B2 (en) * | 2004-09-17 | 2007-06-12 | Fujitsu Limited | Apparatuses and methods for integrating opto-electric components into the optical pathways of routing substrates with precision optical coupling and compact electrical interconnection |
US20060210215A1 (en) * | 2005-03-15 | 2006-09-21 | Shigenori Aoki | Optical transceiver array |
US7936448B2 (en) * | 2006-01-27 | 2011-05-03 | Lightwire Inc. | LIDAR system utilizing SOI-based opto-electronic components |
CN100552984C (zh) * | 2007-09-19 | 2009-10-21 | 中国科学院半导体研究所 | 锗/硅混合集成的波导型光电转换器及其制造方法 |
US7897428B2 (en) * | 2008-06-03 | 2011-03-01 | International Business Machines Corporation | Three-dimensional integrated circuits and techniques for fabrication thereof |
US8831437B2 (en) * | 2009-09-04 | 2014-09-09 | Luxtera, Inc. | Method and system for a photonic interposer |
CN102308239B (zh) * | 2009-01-30 | 2014-06-25 | 凯亚光电 | 微机械对准的光学组合件 |
JP2011071436A (ja) * | 2009-09-28 | 2011-04-07 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法および半導体装置 |
JP5482360B2 (ja) * | 2010-03-26 | 2014-05-07 | 沖電気工業株式会社 | 光学素子の製造方法 |
JP4983990B2 (ja) * | 2011-04-06 | 2012-07-25 | 住友ベークライト株式会社 | 光導波路構造体の製造方法 |
TWI502689B (zh) * | 2012-03-16 | 2015-10-01 | Luxtera Inc | 光子材料中介層的方法及系統 |
-
2013
- 2013-08-05 JP JP2013162549A patent/JP2014035546A/ja active Pending
- 2013-08-06 EP EP13179442.2A patent/EP2696229A3/en not_active Withdrawn
- 2013-08-07 CN CN201710932364.7A patent/CN107608040B/zh active Active
- 2013-08-07 TW TW106132561A patent/TW201743577A/zh unknown
- 2013-08-07 TW TW102128373A patent/TWI604701B/zh active
- 2013-08-07 KR KR1020130093470A patent/KR102105212B1/ko active IP Right Grant
- 2013-08-07 CN CN201310342196.8A patent/CN103580751B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101836290A (zh) * | 2007-10-23 | 2010-09-15 | 惠普开发有限公司 | 具有设备间和设备内光学互连的三维管芯叠层 |
Also Published As
Publication number | Publication date |
---|---|
TWI604701B (zh) | 2017-11-01 |
EP2696229A3 (en) | 2015-06-03 |
CN107608040A (zh) | 2018-01-19 |
TW201743577A (zh) | 2017-12-16 |
CN103580751A (zh) | 2014-02-12 |
KR102105212B1 (ko) | 2020-04-27 |
TW201412040A (zh) | 2014-03-16 |
JP2014035546A (ja) | 2014-02-24 |
KR20140019758A (ko) | 2014-02-17 |
EP2696229A2 (en) | 2014-02-12 |
CN107608040B (zh) | 2019-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103580751B (zh) | 用于光通信系统的复合集成的方法和系统 | |
US9829661B2 (en) | Method and system for hybrid integration of optical communication systems | |
US10873399B2 (en) | Method and system for a photonic interposer | |
CN107040318B (zh) | 用于通信的方法和系统 | |
CN103312415B (zh) | 用于通信的方法和系统 | |
TWI700900B (zh) | 藉由拼接之大型矽光子中介層之方法及系統 | |
JP2020521186A (ja) | 光相互接続装置及び光相互接続装置の作製方法 | |
Hibbs-Brenner et al. | Packaging of VCSEL arrays for cost-effective interconnects at< 10 meters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: Delaware, USA Patentee after: Luxtera, Inc. Address before: California, USA Patentee before: Luxtera, Inc. |
|
CP02 | Change in the address of a patent holder |