CN101836290A - 具有设备间和设备内光学互连的三维管芯叠层 - Google Patents

具有设备间和设备内光学互连的三维管芯叠层 Download PDF

Info

Publication number
CN101836290A
CN101836290A CN200880112838A CN200880112838A CN101836290A CN 101836290 A CN101836290 A CN 101836290A CN 200880112838 A CN200880112838 A CN 200880112838A CN 200880112838 A CN200880112838 A CN 200880112838A CN 101836290 A CN101836290 A CN 101836290A
Authority
CN
China
Prior art keywords
optical
core
die
fulgurite
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880112838A
Other languages
English (en)
Other versions
CN101836290B (zh
Inventor
N·L·宾克特
N·P·茹皮
A·L·戴维斯
R·G·博索莱尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN101836290A publication Critical patent/CN101836290A/zh
Application granted granted Critical
Publication of CN101836290B publication Critical patent/CN101836290B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

描述了封装在管芯的三维叠层中的计算机系统(100)的示例。该封装包括电管芯(102、104、106)和耦合到该电管芯并与该电管芯堆叠的光学管芯(108)。该电管芯包括用于处理和传送电信号的电路，以及该光学管芯包括用于传输光学信号的结构。该电管芯具有比该光学管芯更小的面积，从而使得该光学管芯包括暴露的背板(128)，其被配置为具有光学输入/输出端口(125、708、802)。此外，该封装(120)可被配置为提供抵抗用于外部光学连接(124)的插入力的结构支撑。

Description

具有设备间和设备内光学互连的三维管芯叠层
背景技术
相关申请的交叉引用
本专利申请可包括与下列专利申请相关的主题，所有这些专利申请在此并入以供参考：(1)题为“PHOTONIC INTERCONNECTS FOR COMPUTERSYSTEM DEVICES”的美国专利申请，发明人为Raymond G.Beausoleil，MacroFiorentino，Norman Paul Jouppi，Qianfan Xu，Robert Samuel Schreiber和NathanLorenzo Binkert，代理人案号为200704210-1；以及(2)题为“THREE-DIMENSIONAL MEMORY MODULE ARCHITECTURES”的美国专利申请，发明人为Moray McLaren，Jung Ho Ahn，Alan Lynn Davis，Nathan Lorenzo Binkert和Norman Paul Jouppi，代理人案号为200703074-1。
技术领域
本发明大体涉及用于计算机系统的处理器和存储器。
背景技术
未来硅基计算机系统的发展主要地受到信号完整性、基于导线的全局信号传输和热特性的相关问题的限制。随着集成电路加工技术日益减小晶体管的尺寸，互连这些晶体管的导线越来越成为限制问题。
在芯片上，可基于导线的长度来对导线进行分类：(i)长度较短并在单一执行单元(诸如加法器)内连接晶体管的局部导线；(ii)连接邻近子系统(诸如寄存器堆和执行单元)的中等长度导线；以及(iii)连接远距离子系统(诸如高速缓存控制器与寄存器堆)的全局导线。
局部导线随晶体管缩放，因此并没有多大问题。中等导线受益于合适的转发器插入和低K介电材料。
然而，在高性能系统中，全局导线是个问题，这是因为除了其它的因素之外，它们必须由大晶体管进行驱动。这消耗大量的功率，进而产生大量的热量。鉴于晶体管的密度和在高级处理器中随温度增加的呈指数升高的漏电流，这成为一个问题。
注入信号的品质随导线长度而降低的事实加剧了全局导线的问题。这种降低是由于电容性耦合噪声问题而引起的。实质上，当导线变得更长，它变成了更好的天线。该电容性耦合噪声问题可通过屏蔽来进行修正，但是屏蔽又会由于截面带宽的减小而影响性能，因为屏蔽导线占据了设备上的区域，该区域本可以被用于将增加带宽的信号。
芯片外的导线在功率、信号完整性、每比特能量输出带宽(energy per bitoutput bandwidth)方面，以及在需要为焊盘(pad)分配的管芯区域方面也会成为问题。
需要用于使计算机系统能够克服信号完整性、基于导线的全局信号传输和热特性的这些限制的解决方案。
发明内容
根据本发明的各个实施例来描述封装在管芯的三维(3D)叠层(stack)中的计算机系统。在一个实施例中，该计算机系统封装包括电管芯和耦合到该电管芯并与该电管芯堆叠的光学管芯。该电管芯包括用于处理和传送电信号的电路，以及该光学管芯包括用于传输光学信号的结构。该电管芯具有比该光学管芯小的面积，从而使得该光学管芯包括暴露的背板(mezzanine)，该背板被配置为具有光学输入/输出端口。此外，该封装可被配置为提供抵抗用于外部光学连接的插入力的结构支撑。
附图说明
图1是根据本发明实施例的封装在包括光学管芯的3D管芯叠层内的计算机系统设备的截面视图。
图2是根据本发明实施例的多集群(cluster)计算机系统的示意图。
图3示出了根据本发明实施例的图1所示的计算机系统设备的四个管芯层的分解等距视图。
图4A提供了示例处理器管芯布局，其示出了根据本发明实施例的与单个集群相关的电路。
图4B示出了根据本发明实施例的存储器控制器管芯的块片(tile)。
图5是根据本发明实施例的单个计算集群的电路的示意图。
图6示出了如图1所示的根据本发明实施例的计算设备的这四个管芯层的放大分解等距视图。
图7是光学管芯的顶视图，其示出了根据本发明实施例的双面光学背板。
图8是根据本发明另一个实施例的封装在包括光学管芯的3D管芯叠层内的计算机系统设备的截面视图。
具体实施方式
本申请公开了三维管芯叠层架构和封装技术的实施例。这里公开的实施例可以用来有利地用光学互连代替全局互连的基于导线的电子信号传输。
有利地，光学信号传输不会遭受上面关于电信号传输所讨论的问题。这是因为，对于感兴趣的距离而言，用光学器件发送信息比特所需要的能量不取决于光子波导的长度。此外，使用光学互连的每比特能量随VLSI技术缩放，并且比使用电互连小若干数量级。因此，这会显著地减轻热问题。另外，光学信号传输不会遭受长度相关的耦合噪声问题，并且因此信号完整性问题对于光学信号来说不是问题。
本发明一些实施例克服的另一个问题是，硅基激光器具有极其差的品质。这里公开的一些实施例允许能够供应足够的光学功率的多种多样的外部供应激光器(或附接的激光器)，以便为管芯叠层上和管芯叠层外的需要提供充足的信号传输功率。
本发明的一些实施例克服的另一个问题与贯穿管芯的通孔的机械完整性有关。贯穿管芯的通孔一般要求使晶片变薄，从而使得光纤附接插入力不会可靠地维持管芯结构的物理完整性。这里公开的一个或多个实施例允许光纤以机械完整性附接到管芯叠层，以支撑芯片外的通信。
本发明的一个实施例涉及一种封装方法，其将光子管芯合并在三维(3D)管芯叠层内，其中具有暴露的背板。该暴露的背板允许附接的或外部的激光器的功率注入，并且还暴露光学输入/输出(I/O)端口以用于与系统中其它设备的外部通信。该管芯叠层采用贯穿管芯的通孔。长距离的管芯间通信以及管芯内通信可通过置于被配置在3D管芯叠层中的光学管芯中的光学波导进行。
每个附接的或外部的激光器可被配置为以不同的频率将光注入到光学管芯中。以多个频率提供激光实现了单个波导内的波分复用通信。这增大了每横截面积的有效带宽。光学I/O连接可被用于通过光纤连接相邻的封装，或经由光纤或自由空间波导将其连接到邻近的封装。
这里公开的本发明的一个方面是暴露光学管芯的光学背板。光纤可被配置为连接到位于光学背板上的外部光学结合焊盘。附接的或外部的激光器可被配置为经由位于该光学背板上的分离接口来将激光功率注入到光子管芯中。光纤可被配置为到达(go to)封装的侧部或直接到达邻近的封装。
图1是根据本发明实施例的封装在3D管芯叠层内的计算机系统设备的截面视图，该3D管芯叠层采用该叠层内的光学管芯上的光子互连。该计算机系统设备100包括堆叠在封装120内的四个示例性堆叠的存储器管芯110-113、处理器管芯102、存储器控制器/目录(directory)/L2管芯(“存储器-控制器管芯”)104、可选的模拟电子管芯106、和光学管芯108。该堆叠的存储器管芯110-113可以是易失性存储器(如动态随机存取存储器(“DRAM”))，非易失性存储器，或易失性和非易失性存储器的任意组合。特别地，该堆叠的存储器管芯110-113可以是8千兆字节(“GB”)的DRAM。该计算机系统设备100也包括定位在封装120上的靠近该处理器管芯102的散热器118，以及若干通孔，这些通孔由四个贯通孔(through via)115表示，它们从存储器-控制器管芯104延伸穿过模拟电子管芯106和光学管芯108到达这四个存储器管芯110-113。
管芯102、104、106、108和110-113的厚度可以在大约25微米到大约50微米之间变化。散热器118耗散由处理器管芯102的计算操作而产生的热量，并且贯通孔115可以是金属化的或硅填充的通孔，它们将存储器管芯内的存储器控制器电互连到所述四个存储器管芯110-113中的每一个。位于存储器-控制器管芯104内的存储器控制器管理去往和来自存储器管芯110-113的数据流以及去往和来自外部设备(未示出)的数据流。光学管芯108比其它管芯更大，从而产生暴露的背板128，所述暴露的背板128可包括外部光子输入/输出连接124、126，外部光子输入/输出连接124、126可用于耦合来自外部光源(如激光器126)的光或通过波导(如光纤124)将数据编码的光学信号传输到计算机系统设备100以及从计算机系统设备100传输数据编码的光学信号。金刚石层130也可被包括在光学管芯108的底表面与存储器管芯110-113的顶表面之间。金刚石层130的厚度可为大约1-10μm，并且可被用于扩散和耗散由处理器管芯102和存储器-控制器管芯104产生的热量。
图1中示出的三维管芯堆叠允许光学管芯108与电子管芯的紧密耦合，提供低等待时间下存储器管芯110-113的可访问性，以及通过在堆叠的邻近管芯102和104上扩展集群逻辑和存储器，集群内的电布线相对于常规设备被缩短。特别地，将存储器管芯堆叠成紧密接近存储器控制器并使用穿过存储器层的通孔提供了比用于连接常规的存储器和存储器控制器的显著更长、电阻更高的互连长度更短、电阻更低的互连。结果，在计算机系统设备100的管芯之间传输电信号所需的功率或负荷明显低于常规的存储器到存储器控制器的电信号传输所需要的功率。
由于热顾虑以及为了促进冷却，最热的管芯(在操作过程中产生热量最多的管芯)可以以其是最接近散热器118或其它冷却装置的最近管芯的方式进行堆叠。一般地，在叠层中最热的管芯是处理器(处理器/L1)管芯102。尽管示出了处理器管芯102被附接成非常靠近或邻近散热器118的配置，其它的配置也是可能的。代替散热器118，或者除了散热器118之外，可使用其它冷却装置。例如，可提供风扇以积极地(actively)在散热器上吹动空气，或可使用热电冷却器。在其它的应用中，非处理器管芯可被配置为邻近该冷却装置，或可提供多于一个的冷却装置。
在该实施例中，存储器控制器(存储器控制器/目录/L2)管芯104被配置为通过面到面结合105而设置在该处理器管芯102的下面。此外，这个示例示出了可选的模拟电子器件管芯106，其被配置为通过背到背结合而设置在该存储器控制器管芯104的下面。
在这个实施例中，光学管芯108被配置为通过面到面结合105而设置在该模拟电子器件管芯106的下面。例如，硅锗波导结构可被制造在光学管芯108上。这里，在该附图中，光学管芯108被有意地制造为在水平和/或深度尺寸上大于该模拟电子器件管芯106。这个尺寸上的差别暴露光学背板区域或多个光学背板区域128(参见图7的示例顶视图)。
该光学背板区域为暴露的平坦区域128，其可包括用于附接的或外部的光源(如(一个或多个)非硅激光器)以及用于光学I/O(输入/输出)焊盘的连接点。在示出的实施例中，激光器126被直接附接到该光学(光子)管芯108的背板区域128。在可替换实施例中，代替所描绘的被附接的激光器，连接到管芯叠层外部的一个或多个激光器的一个或多个光学波导124可被附接到(一个或多个)光学背板区域上的输出激光端口125。例如，用于输入/输出的一个或多个光纤124被附接到(一个或多个)背板区域上的光学I/O焊盘125。
激光器可例如由直接能隙材料(如磷化铟(InP))制造。在一个实施方式中，可使用功率分配器将激光分为多个(如10个)波长。例如，这些波长可在1400到1500纳米(nm)的范围内，并且调制可以在大约10GHz(千兆赫兹)。在另一个实施方式中，可使用一个波长并且在100GHz对其调制。其它的特定实施方式可使用不同的波长和调制频率。
外部光学波导124和/或附接的激光器126优选地以机械方式附接以便保持合适的对准。可为附接的光纤提供机械应变消除特征部件。例如，该机械应变消除特征部件可以被配置成封装120的一部分和/或靠近到光学管芯108的互连点。根据一个实施例，在光学管芯108之上制造的全息透镜可提供光纤到光学管芯接口。
根据本发明的实施例，提供牢固的结构底座以承受机械附接插入力而不会破坏叠层中的薄以及因此脆弱的管芯(特别地，脆弱的光学管芯108，但是也包括其它堆叠管芯)。例如，这可通过采用相等的(如图1所示)或更大的基底管芯或多个基底管芯来支撑光学管芯108来实现。例如，该示出的实施例显示了作为基底管芯的存储器管芯110-113，它们被配置为通过面到背结合111而设置在光学管芯108的下面。这样的存储器管芯110-113可以是可选的，这取决于实施方式。在另一实施例中，一个或多个附加的光学管芯(未示出)可被作为(一个或多个)基底管芯而堆叠在光学管芯108的下方。该(一个或多个)基底管芯又由更结实的机械封装120来支撑。以这种方式，存在由刚性且牢固的封装120支持的坚固底座，其可承受附接光学连接器(如光纤(124))所需要的机械插入力。例如，封装120可包括球栅格阵列132封装。
图2是根据本发明实施例的多集群计算机系统的示意图。示出了与光子互连204互连的多个计算集群202。每个集群202也可被连接到光学连接的存储器206。
在附图2的虚线中示出的系统部件(即集群202和光子互连204)的功能可由图1所示的管芯叠层提供。例如，集群202的功能可由处理器/L1管芯104和存储器控制器/目录/L2管芯106来提供。同时，光子互连204的功能可由光学管芯110来提供。光学连接的存储器(OCM)206可以是外部存储器设备，其通过图1所示的光纤I/O124被光学连接到该叠层。
处理器管芯102的每个集群具有布置在存储器控制器管芯104上的对应存储器控制器，每个存储器控制器对接到堆叠的存储器管芯110-113或驱动到芯片外存储器的光子连接以提供随处理器管芯102性能缩放的带宽。这些集群也被光子耦合到光学管芯108，从而提供高带宽、适中的等待时间和非常低的功率消耗。因此，堆叠的计算设备100归其支配的程序员可以以很高的水平表达并行性，并且不会被局部性问题所困扰，这极大地减小了并行程序开发的难度。此外，计算设备100的架构可提供每触发一个字节(one byte per flop)的带宽到DRAM。
当为每个存储器管芯110-113选择8GB DRAM时，叠层上的存储器提供32G字节的DRAM，其通过穿过DRAM的多个通孔(例如通孔120-123)直接连接到存储器控制器。该DRAM由四个存储器堆叠层提供，所述存储器堆叠层被变薄到大约25到50微米以最小化这些通孔的负荷或使用通孔所需要的功率量。该DRAM叠层的每个层包括映射到上面的处理器管芯102内的集群上的64个几乎等同的区。每个DRAM区可被进一步细分为多个存储体(bank)，所述存储体减小了行访问时间，并允许多个并发访问。例如，使用20nm DRAM技术，每个区可提供1G比特的纠错码保护的存储空间，从而使得存储器-控制器管芯104内的每个存储器控制器电子地连接到存储器的0.5G字节。多个逻辑信道提供到存储器中的增加的带宽。通过提供增加的带宽，DRAM中的存储体冲突被减少。每个存储器信道由72个数据比特和大约30个地址和控制比特组成。使用25微米间距的贯穿通孔，假设每存储器控制器4个信道，则贯穿通孔的区域开销可以小于存储器层的3％。细间距的贯穿通孔允许DRAM被构造成从单个行访问供应整个高速缓存线。此外，这些贯穿通孔可以与叠层的层中的一个或多个元件间距匹配。这样的元件的一些示例可以是位于存储器层内的输入/输出缓冲器、比特线和感测放大器。当选择512GB DRAM并且将其布置成64个分离的光学连接存储器模块(“OCM”)时。这些OCM使用与上面描述的8GB DRAM相同的基础技术。
光学管芯108执行两个功能。第一，光学管芯108提供到光纤连接(如外部光子互连124和126)的接口。第二，光学管芯108为DRAM的叠层提供低功率的全局互连。这些OCM和处理器通过光纤124连接，光纤124提供多达48个逻辑信道，这些逻辑信道可被用于命令或其它应用特定数据的交换。
图3示出了根据本发明实施例的处理器管芯102、存储器-控制器管芯104、模拟电子管芯106和光学管芯108的分解等距视图。如图3所示，处理器管芯102和存储器-控制器管芯104被划分为64个块片。在这个示例中，处理器管芯102内的每个块片表示称作“集群”的四个核，并且在存储器-控制器管芯104内的每个块片表示L2高速缓存、集线器、存储器控制器和与近似位于处理器管芯102直接上方的对应集群进行电子通信的其它设备。例如，存储器-控制器管芯104的块片302表示L2高速缓存、集线器、存储器控制器和位于相关集群304下面并与该相关集群304电子通信的其它设备。这些集群和块片可以是大约3mm×3mm，但是可以被制得更大或更小，这取决于实施方式。本发明的实施例并不限于具有四个核的集群。在其他实施例中，集群可包括两个、三个和四个或更多核。下面参考图4A-4B来描述集群和块片的示例。
光学管芯108包括16个近似均匀间隔开的光电子转换器(如光电子转换器306)、近似平行(非交叉)的具有蛇形配置的波导(由带308表示)，和8个近似平行的波导的16个束，其中蛇形配置的波导穿过这16个均匀间隔开的光电子转换器的每一个而蜿蜒延伸，每个束从对应的光电子转换器发出，诸如从光电子转换器306发出的束310。蛇形波导被称作“芯片上波导”，其在光电子转换器之间提供光子通信，并且包括波导的16个束的这些波导被称作“芯片外波导”，它们经由外部光子连接(如光纤124)提供与位于计算设备100外部的设备的光子通信。这16个光电子转换器中的每个由四个光电子转换器块组成(参见图6)。每个光电子转换器块(“转换器块”)与存储器-控制器管芯104内的四个相关块片之一进行电子通信。图3也披露了定位在蛇形芯片上波导308的相对端部的两个基本等同的信道源702和704。源702和704的每个被配置为以相反的方向输出不同信道的相同组到每个芯片上波导上。一个方向箭头表示从源702输出的信道被传输的方向，以及一个方向箭头表示从源704输出的信道被传输的方向。蛇形的芯片上波导308具有大约1900微米的宽度。这些光源可以是芯片上的，或者可以是外部光源126。外部光源可由与硅不同的材料制成，如更适于激光器的III-V族材料。
需要注意的是，管芯叠层中的设备内的光学信号的通信可被视作设备内通信，并且光学信号与管芯叠层外部的设备的通信可被视作设备间通信。因此，图3的波导结构提供设备间光学互连和设备内光学互连两者。
模拟电子管芯106包括16个片(patch)，每个片位于存储器-控制器管芯104内的四个块片和光学管芯108内的光电子转换器之间。每个片包括若干金属化的或硅填充的贯通孔，这些贯通孔提供存储器-控制器管芯104内的四个块片与对应光电子转换器之间的模拟电子通信。数据以电子模拟信号(“电信号”)的形式通过这些片传输，因为产生模拟信号典型地比产生数字电信号要耗费少得多的功率。这样的模拟层可被用于将来自存储器控制器的数字信号转换为控制调制器或位于光学层上的其它设备所需要的模拟信号，将光检测器的模拟输出转换为被输入到存储器控制器的数字信号，或用于其它用途。
下面的描述是在光学管芯108上的光子互连的示例如何可以利用由背板128支撑的外部光子连接以在集群与外部设备之间传输数据的概述。由处理器管芯102的集群(如集群304)产生的数据或从存储器-控制器管芯104的块片(如块片302)提取的数据作为数据编码电信号通过片312内的通孔而被传输到光电子转换器306的对应转换器块(未示出)。该转换器块将电信号编码到在一个或多个芯片上波导308内传播的一个或多个波长的电磁辐射(称作“信道”)中。将数据编码到未调制信道中可通过调制信道的强度来实现。承载数据的信道被称作“编码信道”。
编码信道的目的地可以是(1)相邻的集群314，其也与相同的光电子转换器306进行电子通信，(2)位于处理器管芯102内其它位置的集群，如集群315，或(3)外部设备(未示出)。当该编码信道的目的地为相邻的集群314时，其位于光电子转换器306内的对应转换器块接收该编码信道并将其转换回编码电信号，所述编码电信号通过片312被传输回集群314。当该数据编码信道的目的地是集群315时，这些编码信道沿着适当的芯片上波导被传输到位于光电子转换器316内的对应于集群315的转换器块。该编码信道被转换回编码电信号，所述编码电信号通过片318被传输到集群315。
当这些编码信道的目的地是外部设备时，光电子转换器306的转换器块将编码信道置于束310的芯片外波导上，在那里这些编码信道通过外部光子连接器(如光纤124)而退出光学管芯108。当外部设备产生目的地为这四个集群314之一的编码信道时，这些编码信道可通过光纤124被接收，并沿着束310内的芯片外波导传输到光电子转换器306，在那里这些编码信道被转换为编码电信号，所述编码电信号通过片312被传输到这四个集群314以用于处理。
集群和存储器控制器
图4A示出了根据本发明实施例的处理器管芯102的集群402。集群402包括四个核。每个核与L1指令高速缓存和L1数据高速缓存进行电通信。L1指令高速缓存和L1数据高速缓存是高速随机存取存储器，其暂时存储频繁或最近访问的指令和数据。
图4B示出了根据本发明实施例的存储器-控制器管芯104的块片404。该块片404包括L2高速缓存和部件区406，该部件区406包括集线器、存储器控制器、目录、网络接口、自身(my)交叉连接和对等交叉(crossbar)连接。这些交叉连接可被配置为与光电子转换器的对应部分对接。L2高速缓存被集群402的四个核共享。L1-L2接口408定位在集群402和块片404的近似中央，并提供集群402与块片404之间的电子通信。
图5是根据本发明实施例的单个计算集群的电路的示意图。在这个实施例中，多个处理器核1-4被示出，每个核包括相关的一级(L1)高速缓存。这些处理器核(和相关的L1高速缓存)可被设置在处理器/L1管芯102上。
共享的二级(L2)高速缓存504与每个核1-4互连。L2高速缓存504与集线器互连506对接。集线器互连506进一步与多个部件对接，所述部件诸如目录模块508、存储器控制器510、网络接口514和光子互连204。该目录模块508可被配置为提供高速缓存一致性，例如通过在每高速缓存线的基础上跟踪存储器的全局状态来实现。存储器控制器510可将数据传输到主存储器(如DRAM)以及从主存储器传输数据。该DRAM可以是图1所示的叠层上的DRAM110-113，或者可以是叠层外的DRAM，如通过光纤输入/输出124互连的光学连接存储器(OCM)。网络接口514可例如通过到叠层外的部件的光纤输入/输出(例如通过光纤输入/输出124)提供数据输入/输出到叠层外的部件。
图6示出了根据本发明实施例布置的处理器管芯102的四个集群602、存储器-控制器管芯104的四个对应块片604、模拟电子管芯106的片606和光学管芯108的光电子转换器608的放大的分解等距视图。如图6所示，光电子转换器608包括四个单独的光电子转换器块610-613。每个转换器块经由片606与四个块片604之一进行电子通信。特别地，块片615与转换器块610电子通信，块片616与转换器块611电子通信，块片617与转换器块612电子通信，以及块片618与转换器块613电子通信。转换器块610-613将从块片615-618输出的编码电信号分别地转换为编码信道，所述编码信道可在芯片上波导308的一部分上传输以由其它集群处理，或在波导620的束上传输到外部设备以用于处理。转换器块610-613也将在束620和芯片上波导308内传输的编码信道转换为编码电信号，所述编码电信号可被四个集群602分开处理。
图7是光学管芯的顶视图，其示出了根据本发明实施例的双面光学背板。如图所示，光学管芯108前侧的中央部分710被面到面地结合到模拟电子器件管芯106。暴露的背板区或区域128可位于中央部分710的两侧上，如图1中那样。在不同的实施例中，暴露的背板区或区域可位于该中央部分的全部四个侧上。
如图7所示，光学管芯108外部的激光器126可被附接到任一或两个背板区域128。在其他实施例中，代替附接的激光器，连接到该管芯叠层外部的激光器的光纤可被附接到光学背板128上的输入激光端口。用于输入/输出的光纤124可被耦合到光学管芯108上的外部光学I/O结合708。
图8是根据本发明另一实施例的封装在包括光学管芯的3D管芯叠层800内的计算机系统设备的截面视图。这个3D管芯叠层实施例以在该光学管芯的底部上暴露该光学背板128的布置将光学管芯108结合到处理器管芯。在这个示例中，光学管芯108与处理器管芯102共享大约相同的区域，并悬于存储器管芯L3高速缓存管芯804和存储器控制器管芯104之上。贯通孔115从存储器控制器管芯104延伸穿过L3高速缓存管芯804。外部输入输出结合802和光纤124被侧壁810支撑，该侧壁810具有用于光纤124穿过的开口。附加的机械应变释放装置806也可被包括在内，以帮助该侧壁从下面支撑该光学管芯108和上面的各层。外部激光器126由侧壁808支撑。
上面公开的架构克服了多个问题和困难。首先，最适宜制造存储器和处理器/逻辑的管芯材料与最适宜产生光学激光的材料特性大不相同。现今，硅基结构被用于存储器和逻辑结构，而集成激光器一般最好使用III-V族材料(如磷化铟或砷化镓)来制造。这些III-V族材料可被用于制造速度非常块的存储器和逻辑结构。然而，这些III-V族材料的热特性一般阻止其在高性能复杂计算机系统中的应用。
第二，尽管管芯堆叠允许每个管芯由良好匹配以执行该管芯预期功能的材料制成，热问题仍然存在。根据本发明的实施例，通过暴露背板并使用外部提供的激光功率，有可能在不增加管芯叠层内热密度的情况下具有光学通信的优点。如果热密度不再是个问题，那么附接的激光器实施例可以是优选的。机械上牢固的该暴露的背板也提供到邻近和/或相邻的封装的光学通信的优点。
第三，在高性能计算机芯片的发展中(特别是对于小于250纳米的特征尺寸)的重要问题是，与晶体管相比，长导线互连不会很好地缩放。具体地，长导线在信号完整性方面造成障碍。这是因为它们的电容需要太多的电流而不能迅速地充电，从而导致不能够被经济地除去的热量。长导线也是高速操作的障碍。从根本上，导线的电容是面积的函数，并且电阻是导线宽度与长度的宽长比的函数。结果是导线的传播延迟和每比特传输能量随着导线的长度而增加。对于感兴趣的尺度而言，光学通信相对地独立于路径的长度。因此，采用光学互连减小了需要的功率和产生的热量，并且与支持长距离电通信的系统相比提高了计算机系统的性能。在电互连中的信号完整性也随着长度而退化。光子互连不会遭受这个长度相关问题。
在上面的描述中，给出了许多具体细节，以提供对本发明实施例的完整理解。然而，本发明所示实施例的上述描述并不打算是穷尽的或将本发明限制为公开的精确形式。相关领域技术人员将会认识到，本发明可在没有一个或多个所述具体细节的情况下实现，或可利用其它的方法、部件等来实现。在其他情况下，公知的结构或操作并未被示出或详细描述，以避免模糊本发明的各方面。尽管这里为了说明的目的描述了本发明的特定实施例和示例，但是相关领域技术人员将会认识到的是，在本发明的范围内还可以有多种等效修改。
按照上面的详细描述，可以对本发明进行这些修改。在下面权利要求书中使用的术语不应被解释为将本发明限制为在说明书和权利要求书中公开的特定实施例。相反，本发明的范围由下面的权利要求书来确定，所述权利要求书应当根据确立的权利要求诠释的原则来解释。

Claims (14)

1.一种包括管芯的三维叠层的装置(100)，该装置包括：
电管芯(102、104、106)，其包括用于处理和传送电信号的电路；
光学管芯(108)，其耦合到该电管芯并与该电管芯堆叠，所述光学管芯包括用于传输和调制光学信号的结构；以及
该光学管芯的暴露的光学背板(128)，其被配置成具有光学输入/输出端口(125、708、802)。
2.权利要求1的装置，其中该电管芯具有比该光学管芯更小的面积，以及其中该暴露的光学背板位于面向该电管芯的该光学管芯的一侧。
3.权利要求1的装置，进一步包括：
一个或多个基底管芯(110、111、112、113、804)，其在与所述电管芯相对的一侧耦合到该光学管芯并与该光学管芯堆叠，其中所述(一个或多个)基底管芯包括电管芯和/或光学管芯。
4.权利要求3的装置，其中该基底管芯包括至少一个存储器管芯。
5.权利要求3的装置，其中该基底管芯(804)具有比该光学管芯(108)更小的面积，从而使得该暴露的光学背板(128)位于面向该基底管芯的该光学管芯的一侧。
6.权利要求1的装置，其中该暴露的光学背板进一步包括至少一个用于来自外部激光器的激光功率的输入(125、708、802)。
7.权利要求6的装置，其中该外部激光器(126)被附接到该暴露的光学背板(128)。
8.权利要求6的装置，其中该外部激光器通过光纤(124)耦合到该暴露的光学背板。
9.权利要求1的装置，进一步包括被配置为穿过至少该光学管芯的电通孔(115)。
10.权利要求1的装置，进一步包括：
堆叠在该光学管芯与该电管芯之间的用于耗散热量的金刚石层(130)。
11.一种具有半导体管芯的三维叠层的装置(100)，包括：
电管芯(106)，其至少包括模拟电子器件电路；以及
光学管芯(108)，其包括用于传输和调制光学信号的结构并耦合到该电管芯；以及
位于该光学管芯上的暴露有输入/输出的背板区域(128)。
12.权利要求11的装置，进一步包括：
堆叠在与该光学管芯(108)相对的所述电管芯(106)一侧的至少一个附加的电管芯，其中所述至少一个附加的电管芯(102、104)包括由处理器核(102)或存储器控制器(104)组成的组中的至少一个。
13.权利要求11的装置，其中所述至少一个附加的电管芯为存储器控制器(104)，并且进一步包括在该叠层内的至少一个存储器管芯(110、111、112、113)和将该至少一个存储器管芯互连到所述存储器控制器的电贯通孔(115)。
14.权利要求11的装置，进一步包括：
堆叠在该光学管芯和该电管芯之间的用于耗散热量的金刚石层(130)。
CN2008801128382A 2007-10-23 2008-10-23 具有设备间和设备内光学互连的三维管芯叠层 Expired - Fee Related CN101836290B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/977350 2007-10-23
US11/977,350 US8064739B2 (en) 2007-10-23 2007-10-23 Three-dimensional die stacks with inter-device and intra-device optical interconnect
PCT/US2008/012116 WO2009055029A2 (en) 2007-10-23 2008-10-23 Three-dimensional die stacks with inter-device and intra-device optical interconnect

Publications (2)

Publication Number Publication Date
CN101836290A true CN101836290A (zh) 2010-09-15
CN101836290B CN101836290B (zh) 2012-07-25

Family

ID=40563571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801128382A Expired - Fee Related CN101836290B (zh) 2007-10-23 2008-10-23 具有设备间和设备内光学互连的三维管芯叠层

Country Status (6)

Country Link
US (1) US8064739B2 (zh)
JP (1) JP5154652B2 (zh)
KR (1) KR101513324B1 (zh)
CN (1) CN101836290B (zh)
DE (1) DE112008002822B4 (zh)
WO (1) WO2009055029A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103580751A (zh) * 2012-08-07 2014-02-12 卢克斯特拉有限公司 用于光通信系统的复合集成的方法和系统
CN104730653A (zh) * 2013-12-23 2015-06-24 华为技术有限公司 光互连系统和方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059443B2 (en) * 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US8151088B1 (en) 2008-07-08 2012-04-03 Tilera Corporation Configuring routing in mesh networks
US8045546B1 (en) * 2008-07-08 2011-10-25 Tilera Corporation Configuring routing in mesh networks
US8050256B1 (en) 2008-07-08 2011-11-01 Tilera Corporation Configuring routing in mesh networks
US8831437B2 (en) 2009-09-04 2014-09-09 Luxtera, Inc. Method and system for a photonic interposer
US8877616B2 (en) 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
US8281074B2 (en) 2008-10-07 2012-10-02 Micron Technology, Inc. Interface device for memory in a stack, storage devices and a processor
US8644030B2 (en) * 2009-01-14 2014-02-04 Micron Technology, Inc. Computer modules with small thicknesses and associated methods of manufacturing
US8456880B2 (en) * 2009-01-30 2013-06-04 Unity Semiconductor Corporation Multiple layers of memory implemented as different memory technology
DE102009001930B4 (de) * 2009-03-27 2018-01-04 Robert Bosch Gmbh Sensorbaustein
JP2011029535A (ja) 2009-07-29 2011-02-10 Elpida Memory Inc 半導体装置
US9331096B2 (en) * 2009-09-04 2016-05-03 Luxtera, Inc. Method and system for hybrid integration of optical communication systems
WO2011139496A2 (en) * 2010-04-26 2011-11-10 Rambus Inc. Techniques for interconnecting stacked dies using connection sites
US8290319B2 (en) * 2010-08-25 2012-10-16 Oracle America, Inc. Optical communication in a ramp-stack chip package
US8805132B2 (en) 2010-12-08 2014-08-12 International Business Machines Corporation Integrated circuit package connected to a data transmission medium
US8547769B2 (en) 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack
US10141314B2 (en) * 2011-05-04 2018-11-27 Micron Technology, Inc. Memories and methods to provide configuration information to controllers
US10355001B2 (en) 2012-02-15 2019-07-16 Micron Technology, Inc. Memories and methods to provide configuration information to controllers
CN102624446A (zh) * 2012-03-06 2012-08-01 华中科技大学 一种三维堆叠硅片层间红外通信结构
US8792786B2 (en) * 2012-03-15 2014-07-29 Massachusetts Institute Of Technology Photonically-enabled in-flight data reorganization
US9874688B2 (en) 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
US8922243B2 (en) * 2012-12-23 2014-12-30 Advanced Micro Devices, Inc. Die-stacked memory device with reconfigurable logic
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US9177884B2 (en) 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
US9390016B2 (en) * 2012-10-31 2016-07-12 Oracle International Corporation Accessing an off-chip cache via silicon photonic waveguides
US9374162B2 (en) * 2012-12-19 2016-06-21 Intel Corporation Semiconductor package with optical port
US9065722B2 (en) 2012-12-23 2015-06-23 Advanced Micro Devices, Inc. Die-stacked device with partitioned multi-hop network
KR102048251B1 (ko) * 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US9442254B2 (en) 2013-06-10 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for beam control with optical MEMS beam waveguide
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US9810843B2 (en) 2013-06-10 2017-11-07 Nxp Usa, Inc. Optical backplane mirror
US10230458B2 (en) 2013-06-10 2019-03-12 Nxp Usa, Inc. Optical die test interface with separate voltages for adjacent electrodes
US9091820B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Communication system die stack
US9261556B2 (en) 2013-06-10 2016-02-16 Freescale Semiconductor, Inc. Optical wafer and die probe testing
US9766409B2 (en) 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9435952B2 (en) 2013-06-10 2016-09-06 Freescale Semiconductor, Inc. Integration of a MEMS beam with optical waveguide and deflection in two dimensions
US9286948B2 (en) 2013-07-15 2016-03-15 Advanced Micro Devices, Inc. Query operations for stacked-die memory device
WO2015034802A1 (en) 2013-09-06 2015-03-12 Massachusetts Institute Of Technology Isa extensions for synchronous coalesced accesses
US9142746B2 (en) 2013-11-11 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting diodes on a wafer-level package
US9443835B2 (en) 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
US9541503B2 (en) 2014-03-14 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact systems, compact devices, and methods for sensing luminescent activity
US9305908B2 (en) 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
US20150279431A1 (en) 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
WO2016069901A1 (en) 2014-10-29 2016-05-06 Acacia Communications, Inc. Optoelectronic ball grid array package with fiber
US9541717B2 (en) 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
US9495295B1 (en) * 2015-04-23 2016-11-15 PhotonIC International Pte. Ltd. Photonics-optimized processor system
US9971089B2 (en) 2015-12-09 2018-05-15 Intel Corporation Chip-to-chip interconnect with embedded electro-optical bridge structures
WO2017131638A1 (en) * 2016-01-26 2017-08-03 Hewlett Packard Enterprise Development Lp Semiconductor assembly
US11079936B2 (en) 2016-03-01 2021-08-03 Samsung Electronics Co., Ltd. 3-D stacked memory with reconfigurable compute logic
US10361140B2 (en) 2016-06-10 2019-07-23 International Business Machines Corporation Wafer stacking for integrated circuit manufacturing
CN109979911B (zh) 2017-12-27 2020-12-15 晟碟信息科技（上海）有限公司 包含光学连接的晶片堆叠体的半导体装置
WO2020036631A2 (en) 2018-03-06 2020-02-20 The Regents Of The University Of California Network on interconnect fabric
US10600770B2 (en) 2018-05-14 2020-03-24 Micron Technology, Inc. Semiconductor dice assemblies, packages and systems, and methods of operation
CN113853753A (zh) 2019-03-06 2021-12-28 轻物质公司 光子通信平台
JP7098574B2 (ja) * 2019-05-28 2022-07-11 矢崎総業株式会社 放熱構造
KR20220137062A (ko) 2020-02-03 2022-10-11 라이트매터, 인크. 광자 웨이퍼 통신 시스템들 및 관련 패키지들
JP2023538839A (ja) 2020-08-06 2023-09-12 セレッシャル エイアイ インコーポレイテッド コヒーレントなフォトニックコンピューティングアーキテクチャ
US11960438B2 (en) * 2020-09-08 2024-04-16 Rambus Inc. Methods and circuits for streaming data to processing elements in stacked processor-plus-memory architecture
KR102671347B1 (ko) * 2021-03-17 2024-06-03 오프로세서 인코퍼레이티드 광학 모듈 패키지
WO2023064337A1 (en) 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
US11835777B2 (en) 2022-03-18 2023-12-05 Celestial Ai Inc. Optical multi-die interconnect bridge (OMIB)
US20240036278A1 (en) * 2022-07-29 2024-02-01 Google Llc 3D High Bandwidth Memory and Optical Connectivity Stacking
US20240078195A1 (en) * 2022-09-01 2024-03-07 Advanced Micro Devices, Inc. Systems, methods, and devices for advanced memory technology

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357122A (en) * 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
JPH07249732A (ja) * 1994-03-10 1995-09-26 Fujitsu Ltd 半導体素子の接合方法
US5652811A (en) 1996-03-06 1997-07-29 The United States Of America As Represented By The Secretary Of The Air Force Semiconductor on fiber optic substrate (SOFOS)
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6690845B1 (en) * 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
US6706546B2 (en) * 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
JP3728147B2 (ja) 1999-07-16 2005-12-21 キヤノン株式会社 光電気混載配線基板
TW508461B (en) 1999-11-23 2002-11-01 Nanovation Tech Inc Localized thermal tuning of ring resonators
JP2001156243A (ja) * 1999-11-30 2001-06-08 Seiko Epson Corp 基板および半導体装置
JP2002280517A (ja) * 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20030155656A1 (en) 2002-01-18 2003-08-21 Chiu Cindy Chia-Wen Anisotropically conductive film
JP3848210B2 (ja) * 2002-05-29 2006-11-22 キヤノン株式会社 電子回路基板
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
JP3882738B2 (ja) 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
JP2004191564A (ja) 2002-12-10 2004-07-08 Mitsubishi Electric Corp 光路変換コネクタ
JP3897688B2 (ja) * 2002-12-11 2007-03-28 キヤノン株式会社 光電融合配線基板
JP2005243132A (ja) 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
KR100695890B1 (ko) 2004-10-29 2007-03-19 삼성전자주식회사 멀티 칩 시스템 및 그것의 데이터 전송 방법
US7327600B2 (en) 2004-12-23 2008-02-05 Unity Semiconductor Corporation Storage controller for multiple configurations of vertical memory
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
TWI263314B (en) 2005-10-26 2006-10-01 Advanced Semiconductor Eng Multi-chip package structure
TWI318815B (en) 2006-12-20 2009-12-21 Ind Tech Res Inst Multiwavelength semiconductor laser array and method of manufacturing the same
JP4534096B2 (ja) * 2007-04-12 2010-09-01 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
US7532785B1 (en) 2007-10-23 2009-05-12 Hewlett-Packard Development Company, L.P. Photonic interconnects for computer system devices
US8059443B2 (en) 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103580751A (zh) * 2012-08-07 2014-02-12 卢克斯特拉有限公司 用于光通信系统的复合集成的方法和系统
CN103580751B (zh) * 2012-08-07 2017-11-10 卢克斯特拉有限公司 用于光通信系统的复合集成的方法和系统
CN104730653A (zh) * 2013-12-23 2015-06-24 华为技术有限公司 光互连系统和方法
WO2015096641A1 (zh) * 2013-12-23 2015-07-02 华为技术有限公司 光互连系统和方法
CN104730653B (zh) * 2013-12-23 2016-08-31 华为技术有限公司 光互连系统和方法
US9832553B2 (en) 2013-12-23 2017-11-28 Huawei Technologies Co., Ltd. Optical interconnection system and method

Also Published As

Publication number Publication date
CN101836290B (zh) 2012-07-25
KR20100087698A (ko) 2010-08-05
JP5154652B2 (ja) 2013-02-27
WO2009055029A3 (en) 2009-07-09
US8064739B2 (en) 2011-11-22
WO2009055029A2 (en) 2009-04-30
US20090103855A1 (en) 2009-04-23
JP2011501465A (ja) 2011-01-06
KR101513324B1 (ko) 2015-04-17
DE112008002822B4 (de) 2016-01-07
DE112008002822T5 (de) 2011-02-17

Similar Documents

Publication Publication Date Title
CN101836290B (zh) 具有设备间和设备内光学互连的三维管芯叠层
JP7346555B2 (ja) 光学的に接合された積層メモリ、並びに関連する方法及びシステム
KR101574358B1 (ko) 메모리 모듈
KR101520130B1 (ko) 광자 상호접속부
US7961990B2 (en) Multi-chip system including capacitively coupled and optical communication
US9575270B2 (en) Wavelength-division multiplexing for use in multi-chip systems
Coteus et al. Technologies for exascale systems
TWI598647B (zh) 具有密集封裝光學互連的晶片組件架構
EP2195842B1 (en) Multi-chip system with optical signal communication
US20100266295A1 (en) Optical-signal-path routing in a multi-chip system
EP2286409B1 (en) Proximity optical memory module
CN101911288A (zh) 计算机系统设备中的全光学快速分布式仲裁
US20230344518A1 (en) Optically-enhanced multichip packaging
US9337122B2 (en) Transferring heat through an optical layer of integrated circuitry
Trezza et al. Parallel optical interconnects for enterprise class server clusters: Needs and technology solutions
Esener et al. Present status and future needs of free-space optical interconnects
Wang et al. Optical interconnection network for parallel access to multi-rank memory in future computing systems
Chang et al. A digital-optical system-on-package module architecture for high performance multiprocessors
Li et al. Embedded polymer optical data highways for board and back-plane applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170120

Address after: Texas, USA

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT L.P.

Address before: Texas, USA

Patentee before: Hewlett-Packard Development Co.,L.P.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20211023