WO2015096641A1 - 光互连系统和方法 - Google Patents
光互连系统和方法 Download PDFInfo
- Publication number
- WO2015096641A1 WO2015096641A1 PCT/CN2014/093936 CN2014093936W WO2015096641A1 WO 2015096641 A1 WO2015096641 A1 WO 2015096641A1 CN 2014093936 W CN2014093936 W CN 2014093936W WO 2015096641 A1 WO2015096641 A1 WO 2015096641A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- optical
- layer
- basic unit
- electrical
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12002—Three-dimensional structures
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/35—Optical coupling means having switching means
- G02B6/3586—Control or adjustment details, e.g. calibrating
- G02B6/3588—Control or adjustment details, e.g. calibrating of the processed beams, i.e. controlling during switching of orientation, alignment, or beam propagation properties such as intensity, size or shape
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/428—Electrical aspects containing printed circuit boards [PCB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
- H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
- H01L2225/06534—Optical coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0037—Operation
- H04Q2011/005—Arbitration and scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0052—Interconnection of switches
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Optical Communication System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Optical Integrated Circuits (AREA)
Abstract
一种光互连系统和方法。该系统包括:堆叠互连的两个或两个以上的基本单元(1),该基本单元(1)包括光网络层(11)和电学层(12)。在每个基本单元(1)内部,光网络层(11)与电学层(12)采用电互连。每个基本单元(1)的光网络层(11)与相邻的基本单元(1)的光网络层(11)采用光互连。该方法通过光网络层(11)之间的光互连,在光网络层(11)间传输光信号,在电学层(12)上传输电信号,实现了光互连的叠层之间的信号传输及数据处理。通过三维空间内的光互连,降低了电学层堆叠层数的限制,提高了信号的传输效率。
Description
本申请要求于2013年12月23日提交中国专利局、申请号为201310717025.9、发明名称为“光互连系统和方法”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。
本发明涉及封装技术领域,特别涉及一种光互连系统和方法。
电互连(Electrical Interconnection)是一种以铜线为主的电信号传输方式,如服务器间的电缆互连(板外互连)、PCB(Printed Circuit Board,印刷电路板)上的铜线互连(板上互连,或称为片间互连)、多核间互连(片上互连,介质为铜或其他金属)。随着半导体工艺技术的发展,集成电路主流工艺线宽越来越小,器件尺寸和速度已逐步趋于物理极限,集成度受到了极大的挑战。另外,随着处理器速度的提高,电互连所固有的局限性也逐渐显现出来,传统金属互连线的寄生效应,如寄生电容、延迟时间、信号串扰等问题变得十分显著,电互连方式无法实现高效地传输信号,引入新的互连方式势在必行。
相比于电互连方式,光互连(Optical Interconnection)是一种以自由空间(可以认为是空气或真空)、光纤、波导等媒介为主的光信号传输方式,具有更高的带宽和带宽密度、更低的功耗、更小的时延、较小的串扰和电磁干扰等优势,光互连在计算机中取代电互连已成为必然趋势。
目前,有一种基于TSV(Through Silicon Via,硅通孔)的光互连系统架构。TSV技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,实现芯片之间互连的最新技术。该光互连系统架构由处理器层、内存层和光互
连网络层的裸片(Bare Die)共同堆叠(Stacking)而成,三层裸片之间通过键合技术(Bonding Technique)和TSV技术实现三维的电学互连,处理器层或内存层的电信号通过TSV抵达光互连网络层时转换为光信号,并在光互连网络层的光路由拓扑网络中实现光信号的传输,并将光信号转换为电信号通过TSV送达处理器层或内存层。
上述光互连系统架构完全采用TSV技术实现3D叠层封装,其光互连仅通过一个光网络层实现,有很大的电延迟和损耗,随着堆叠层数的增加,传输线的延迟和损耗会增加,导致信号的传输效率下降。
发明内容
本发明提供了一种光互连系统和方法,以提高信号的传输效率,实现三维空间内的光互连。
贯穿本说明书,术语“基本单元”指的是光互连系统的组成单元,该基本单元包括光网络层和电学层。
贯穿本说明书,术语“堆叠”指的是为了在有限的芯片/电路板的表面面积上,以增加深度、宽度和/或电子设计的功能为目的的、对芯片、封装零部件或卡进行机械上以及电子上的装配。
贯穿本说明书,术语“光网络层”指的是光互连系统的组成部分,集成有光学器件,并能够实现光信号的发送、接收、处理和传输。
贯穿本说明书,术语“电学层”指的是光互联系统的组成部分,集成有电学器件,并能够实现电信号的发送、接收、处理和传输。
第一方面,提供了一种光互连系统,包括:堆叠互连的两个或两个以上的基本单元,所述基本单元包括:光网络层和电学层;
在每个基本单元内部,所述光网络层与所述电学层采用电互连;
每个基本单元的光网络层与相邻的基本单元的光网络层采用光互连。
结合上述第一方面,在第一种实施方式下,每个基本单元的光网络层包
括:光收发单元和光交换单元;所述光收发单元包括:光发射单元和光接收单元,所述光交换单元包括:仲裁逻辑器件和层间光交换单元;
所述光发射单元,用于接收本基本单元的电学层的电信号,将所述电信号转换为光信号,并将所述光信号发射到所述仲裁逻辑器件;
所述仲裁逻辑器件,用于接收本基本单元的所述光发射单元发射的光信号或与本基本单元相邻的基本单元的层间光交换单元转发的光信号,根据收到的所述光信号的波段,以及预先配置的基本单元与光信号波段的对应关系,判断收到的所述光信号的目的地是否为本基本单元,如果是,则将所述光信号传输至本基本单元的光接收单元,否则,将所述光信号传输至本基本单元的所述层间光交换单元;
所述层间光交换单元,用于接收本基本单元的所述仲裁逻辑器件发送的所述光信号,并将该光信号传输至相邻基本单元的光网络层;
所述光接收单元,用于接收本基本单元的所述仲裁逻辑器件发送的所述光信号,并将该光信号转化为电信号传输至本基本单元的电学层。
结合上述第一种实施方式,在第二种实施方式下,所述电学层包括N个子单元,所述光接收单元的个数也为N,且与所述电学层的N个子单元一一对应,所述N为大于或等于2的整数;
所述光交换单元还包括:
层内光交换单元,用于接收本基本单元的所述仲裁逻辑器件在判断所述光信号的目的地为本基本单元时输出的所述光信号,解析所述光信号获知所述光信号的目的地所在的子单元,传输所述光信号至与所述目的地所在子单元对应的光接收单元;
所述目的地所在子单元对应的光接收单元,用于接收本基本单元的所述层内光交换单元输出的所述光信号,并将该光信号转化为电信号传输至对应的电学层的子单元。
结合上述第一种实施方式,在第三种实施方式下,所述层间光交换单元
具体为光学反射镜。
结合上述第一种实施方式,在第四种实施方式下,所述仲裁逻辑器件包括以下其中之一:光学微环谐振器、阵列波导光栅或光栅耦合器。
结合上述第一方面,在第五种实施方式下,每个基本单元的光网络层与相邻的基本单元的光网络层,通过自由空间进行光互连;
或,每个基本单元的光网络层与相邻的基本单元的光网络层,以通过硅的光波导TSOWG进行光互连。
第二方面,提供了一种光互连方法,应用于如第一方面所述的光互连系统,所述两个或两个以上的基本单元包括第一基本单元和第二基本单元,所述第一基本单元包括第一光网络层和第一电学层,所述第二基本单元包括第二光网络层和第二电学层,所述方法包括:
所述第一电学层发送电信号至所述第一光网络层,所述电信号的目的地为所述第二电学层;
所述第一光网络层接收所述电信号,将所述电信号转换为光信号,将所述光信号发送至所述第二光网络层;
所述第二光网络层接收所述光信号,将所述光信号转换为所述电信号,发送所述电信号至所述第二电学层。
结合上述第二方面,在第一种实施方式下,所述光互连系统还包括:第三基本单元,所述第三基本单元位于所述第一基本单元和第二基本单元之间,所述第三基本单元包括:第三光网络层和第三电学层;
所述将所述光信号发送至所述第二光网络层,包括:
所述第一光网络层根据所述光信号的波段,在预先配置的基本单元与光信号波段的对应关系中,查找到所述光信号的波段对应的基本单元,确定所述光信号的目的地为所述第二基本单元,将所述光信号发送至所述第三基本单元的第三光网络层,通过所述第三光网络层将所述光信号转发至所述第二
光网络层;
其中,所述对应关系包括基本单元和与其对应的光信号波段,且每一个基本单元对应的光信号波段均不同。
结合上述第二方面,在第二种实施方式下,所述第二电学层包括N个子单元,所述N为大于或等于2的整数;
所述第二光网络层接收所述光信号,将所述光信号转换为所述电信号,发送所述电信号至所述第二电学层,包括:
所述第二光网络层接收所述光信号,解析所述光信号获知所述光信号的目的地所在的所述第二电学层内的子单元;
所述第二光网络层将所述光信号转换为所述电信号,传输所述电信号至确定出的所述第二电学层内的子单元。
本发明提供的技术方案带来的有益效果是:通过两个或两个以上的基本单元堆叠互连,每个基本单元内部光网络层与电学层采用电互连,每个基本单元的光网络层与相邻的基本单元的光网络层采用光互连,把光互连引入到叠层之间,实现了真正的三维空间内的光互连,由于光传输具有延迟和损耗小的特性,因此,降低了对电学层堆叠层数的限制,提高了信号的传输效率。
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a是本发明实施例1提供的光互连系统一种结构示意图;
图1b是本发明实施例1提供的光互连系统另一种结构示意图;
图1c是本发明实施例1提供的光网络层一种结构示意图;
图1d是本发明实施例1提供的光网络层另一种结构示意图;
图2是本发明实施例1提供的三层的光互连系统的结构示意图;
图3是本发明实施例2提供的光互连系统结构示意图;
图4是本发明实施例2提供的自由空间光互连的示意图;
图5是本发明实施例2提供的基本单元与光信号波段的对应关系示意图;
图6是本发明实施例3提供的光互连系统结构示意图;
图7是本发明实施例3提供的TSOWG光互连的示意图;
图8a是本发明实施例4提供的光互连方法流程图;
图8b是本发明实施例4提供的步骤802的具体流程图。
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例涉及叠层型3D封装,叠层型3D封装是指在2D封装的基础上,在同一个封装体内于垂直方向叠放两个或两个以上的芯片,通过各个芯片叠层互连所构成的立体封装,这种封装下的光互连可以称为三维空间内的光互连。本发明实施例提供的光互连系统中主要包括:光网络层和电学层,且光网络层和电学层交替堆叠实现互连。其中,光网络层的尺寸与电学层的尺寸可以相同,也可以不同,本实施例对此不做具体限定。光网络层包括若干个光学部件,包括但不限于:光源、光调制、光波导、光探测等等。电学层包括但不限于:处理器和/或内存等器件,以及其它传输/处理电信号的电学器件等等。本发明实施例对电学层中处理器的个数,以及内存的个数均不做具体限定。
实施例1
参见图1a,本实施例提供了一种光互连系统,包括:堆叠互连的两个或
两个以上的基本单元1,该基本单元1包括:光网络层11和电学层12;在每个基本单元1内部,光网络层11与电学层12采用电互连;每个基本单元1的光网络层11与相邻的基本单元1的光网络层11采用光互连。
其中,电学层12可以包括:处理器和/或内存等器件,当然也可以包括其它传输/处理电信号的电学器件,本实施例对此不做具体限定。其中,处理器的个数,以及内存的个数本实施例不做限定。另外,电学层内的各个器件可以位于同一层,或者也可以位于不同的层,本实施例对此不做具体限定。参见图1b,为光互连系统中电学层12包括处理器和内存的示意图。从图中可以看出,光互连系统包括:堆叠互连的两个或两个以上的基本单元1,该基本单元1包括:光网络层11和电学层12,该电学层包括:处理器121和内存122,且二者位于不同的层;在每个基本单元1内部,光网络层11分别与处理器121、内存122电互连;每个基本单元1的光网络层11与相邻的基本单元1的光网络层11光互连。
其中,光网络层11分别与处理器121、内存122电互连是指通过TSV技术实现电学互连。
本实施例中,第一种场景下,每个基本单元1的光网络层11与相邻的基本单元1的光网络层11,通过自由空间进行光互连。
其中,基本单元1内的光网络层11的面积可以大于电学层12的面积。这种情况下能够保证相邻的光网络层之间的光信号无遮挡,可以在自由空间内进行光互连。
本实施例中,第二种场景下,每个基本单元1的光网络层11与相邻的基本单元1的光网络层11,以TSOWG(Through Silicon Optical Wave Guide,通过硅的光波导)进行光互连。
本实施例中,上述基本单元1可以分为边缘基本单元和中间基本单元。边缘基本单元是指在堆叠的方向上只有一侧有相邻的基本单元,另一侧则无相邻的基本单元,该边缘基本单元位于上述系统的顶层或底层。中间基本单
元是指在堆叠的方向上两侧均有相邻的基本单元,中间基本单元位于顶层基本单元和底层基本单元之间。其中,边缘基本单元的光网络层的层间光交换单元与相邻一个基本单元的光网络层实现光信号的传输;中间基本单元的光网络层的层间光交换单元与相邻两个基本单元的光网络层实现光信号的传输。
参见图1c,本实施例中,每个基本单元1的光网络层11可以包括:光收发单元111和光交换单元112;光收发单元111可以包括:光发射单元111a和光接收单元111b;光交换单元112可以包括:仲裁逻辑器件112a和层间光交换单元112b。其中,
光发射单元111a,用于接收本基本单元的电学层12的电信号,将该电信号转换为光信号,并将该光信号发射到仲裁逻辑器件112a;
可选的,在具体实现的过程中,上述光发射单元111a包括:电光转换器件和光发射器件。
仲裁逻辑器件112a,用于接收本基本单元的光发射单元111a发射的光信号或与本基本单元相邻的基本单元的层间光交换单元112b转发的光信号,根据收到的所述光信号的波段,以及预先配置的基本单元与光信号波段的对应关系,判断收到的光信号的目的地是否为本基本单元,如果是,则将该光信号传输至本基本单元的光接收单元111b,否则,将该光信号传输至本基本单元的层间光交换单元112b;
层间光交换单元112b,用于接收本基本单元的仲裁逻辑器件112a发送的所述光信号,并将该光信号传输至相邻基本单元的光网络层11;
光接收单元111b,用于接收本基本单元的仲裁逻辑器件112a发送的所述光信号,并将该光信号转化为电信号传输至本基本单元的电学层12。
参见图1d,本实施例中,所述电学层可以包括N个子单元,所述光接收单元的个数也为N,且与所述电学层的N个子单元一一对应,所述N为大于或等于2的整数;优选地,上述光交换单元112还可以包括:
层内光交换单元112c,用于接收本基本单元的仲裁逻辑器件112a在判断所述光信号的目的地为本基本单元时输出的所述光信号,解析所述光信号获知所述光信号的目的地所在的子单元,传输该光信号至与所述目的地所在子单元对应的光接收单元111b;
所述目的地所在子单元对应的光接收单元111b,用于接收本基本单元的层内光交换单元112c输出的所述光信号,并将该光信号转化为电信号传输至对应的电学层的子单元。
在具体实现的过程中,上述层内光交换单元112c可以包括:
光信号接收模块,用于接收本基本单元的仲裁逻辑器件112a在判断所述光信号的目的地为本基本单元时输出的所述光信号;
解析模块,用于解析所述光信号获知所述光信号的目的地所在的子单元;
传输模块,用于传输该光信号至与所述目的地所在子单元对应的光接收单元111b。
其中,上述解析模块可以采用以下任一种方式来获知所述光信号的目的地所在的子单元:
第一种方式,上述解析模块解析所述光信号获得该光信号的波长,在预先设置的波长与子单元的对应关系中查找到该光信号的波长对应的子单元,将查找到的子单元作为所述光信号的目的地所在的子单元;
第二种方式,上述解析模块可以包括光探测器,用于将所述光信号转换为电信号,并解析该电信号获知该光信号的目的地所在的子单元;相应地,上述传输模块可以包括光开关控制单元,用于根据该光探测器获知的该光信号的目的地所在的子单元,控制该光信号传输至与所述目的地所在子单元对应的光接收单元111b。
本实施例中,上述层间光交换单元可以具体为光学反射镜。上述仲裁逻辑器件包括但不限于以下其中之一:光学微环谐振器、阵列波导光栅或光栅耦合器等对波长敏感的光学器件。
本实施例提供的上述系统,通过两个或两个以上的基本单元堆叠互连,每个基本单元内部光网络层与电学层采用电互连,每个基本单元的光网络层与相邻的基本单元的光网络层采用光互连,把光互连引入到叠层之间,实现了真正的三维空间内的光互连,由于光网络层和电学层交替堆叠,且光传输具有延迟和损耗小的特性,因此,有利于增加堆叠层数,不仅降低了对电学层堆叠层数的限制,而且提高了信号的传输效率。
需要说明的是,图1b所示的光互连系统是采用具有相同结构的基本单元堆叠构成,在具体的实现过程中,还会存在具有不同内部结构的基本单元相堆叠构成的光互连系统,譬如:基本单元1包括:光网络层、处理器层和内存层;基本单元2包括:光网络层和处理器层;基本单元1和基本单元2相堆叠构成光互连系统。
另外,在实际应用中光互连系统的堆叠层数通常为多个,该堆叠层数就是光互连系统内基本单元的个数。例如,参见图2,为本实施例提供的三层的光互连系统。该系统包括3个基本单元1,每个基本单元1包括光网络层11和电学层12,相邻的两个光网络层11之间采用光互连。
实施例2
本实施例提供了一种光互连系统,包括:堆叠互连的两个或两个以上的基本单元,该基本单元包括:光网络层和电学层。在每个基本单元内部,光网络层与电学层通过TSV实现电互连;每个基本单元的光网络层与相邻的基本单元的光网络层通过自由空间进行光互连。其中,每个基本单元内的光网络层的面积可以大于电学层的面积,优选地,可以为光网络层的面积稍大于电学层的面积。
本实施例中,电学层12可以包括:处理器和/或内存等器件,当然也可以包括其它传输/处理电信号的电学器件,本实施例对此不做具体限定。其中,处理器的个数,以及内存的个数本实施例不做限定。另外,电学层内的各个
器件可以位于同一层,或者也可以位于不同的层,本实施例对此不做具体限定。
参见图3,为上述系统的一种结构示意图。其中,基本单元U1包括光网络层O1和电学层E1,基本单元U2包括光网络层O2和电学层E2。电学层E1和E2中均包括多个子层,且电学层E1和E2内的各子层为电互连。该多个子层中的任一层可以为处理器或内存等等。光网络层O1分别与电学层E1中的各子层电互连,光网络层O2分别与电学层E2中的各子层电互连。其中,电互连是指通过TSV技术实现电学互连。从图中可以看出,光网络层O1的面积大于电学层E1的面积,光网络层O2的面积大于电学层E2的面积,这样可以保证相邻的两个光网络层之间无遮挡,能够让光信号通过自由空间传输,实现相邻的两个光网络层之间的光互连,从而实现真正的三维光互连。图中光网络层O1与O2之间的虚箭头线表示光网络层之间为自由空间的光互连。
图3中各个层的形状均以长方形示意,但是,本发明对各个层的形状不做具体限定,当然,在其它的实施方式下,也可以为正方形或其它形状等等。
本实施例提供的上述系统中,基本单元可以分为边缘基本单元和中间基本单元。边缘基本单元是指在堆叠的方向上只有一侧有相邻的基本单元,另一侧则无相邻的基本单元,该边缘基本单元位于上述系统的顶层或底层。中间基本单元是指在堆叠的方向上两侧均有相邻的基本单元,中间基本单元位于顶层基本单元和底层基本单元之间。该中间基本单元的个数可以为0个,或者1个,或者1个以上。通常,中间基本单元为多个。在上述系统中,所有基本单元的总个数就是该系统堆叠的层数,该层数可以根据需要具体设置,如16层、20层、30层、35层或40层等等,本实施例对此不做具体限定。
本实施例中,光网络层可以包括:光收发单元和光交换单元;其中,光收发单元可以包括:光发射单元和光接收单元;光交换单元可以包括:仲裁逻辑器件和层间光交换单元。具体地,可以参见图1c以及实施例1中的描述,
此处不赘述。
值得一提的是,各层上的光收发单元和光交换单元均位于光网络层比电学层大出的面积上,从而保证相邻的光网络层之间可以通过自由空间进行光互连。
以图3为例,基本单元U1为顶层,基本单元U2位于顶层和底层中间。其中,光网络层O1和O2均包括光收发单元TR和光交换单元SW。光网络层O1和O2之间通过光交换单元SW实现光信号在自由空间内传输。从图中可以看出,光收发单元TR和光交换单元SW均位于光网络层比电学层大出的面积上,从而避免传输路径上有遮挡,保证了光信号在自由空间内进行传输。
本实施例涉及的层间光交换单元包括但不限于:光学反射镜,该光学反射镜可以用半导体微纳加工技术形成。参见图4,为采用光学反射镜作为层间光交换单元的示意图。其中,光网络层O1中的光信号经过光学反射镜的反射,向下经过自由空间传输至光网络层O2中,在O2中经过右侧的光学反射镜反射至左侧的光学反射镜,再由左侧的光学反射镜反射至下层的光网络层,以此类推,直至光信号传输达到底层的光网络层。
另外,本实施例中,所述电学层可以包括N个子单元,所述光接收单元的个数也为N,且与所述电学层的N个子单元一一对应,所述N为大于或等于2的整数;光交换单元还可以包括:层内光交换单元,进一步地,该层内光交换单元可以包括:光信号接收模块、解析模块和传输模块,具体地,可以参见图1d以及实施例1中的描述,此处不赘述。该仲裁逻辑器件包括但不限于以下一种:光学微环谐振器、阵列波导光栅或光栅耦合器等对波长敏感的光学器件,通过设置或调节所述光学器件的参数可以实现波段的选择,因上述技术属于现有技术,在此不再赘述。
本实施例中,预先配置的基本单元与光信号波段的对应关系可以包括:基本单元和与其对应的光信号波段,且每个基本单元对应的光信号波段均不
相同,保证了各个基本单元可以接收的波段不重叠。通过上述仲裁逻辑器件可以判断出当前光信号的传输方向。
参见图5,为基本单元与光信号波段的对应关系示意图。其中,基本单元U1对应的光信号波段为△λ1,该波段内包括波长λ11,λ12,...等等;基本单元U2对应的光信号波段为△λ2,该波段内包括波长λ21,λ22,...等等;以此类推。从而保证了各个基本单元对应的光信号波段不重叠,方便对波段进行配置,应用较灵活。
本实施例提供的上述系统,通过两个或两个以上的基本单元堆叠互连,每个基本单元内部光网络层与电学层采用电互连,每个基本单元的光网络层与相邻的基本单元的光网络层采用光互连,把光互连引入到叠层之间,实现了真正的三维空间内的光互连,由于光网络层和电学层交替堆叠,且光传输具有延迟和损耗小的特性,因此,有利于增加堆叠层数,不仅降低了对电学层堆叠层数的限制,而且提高了信号的传输效率。
实施例3
本实施例提供了一种光互连系统,包括:堆叠互连的两个或两个以上的基本单元,该基本单元包括:光网络层和电学层。在每个基本单元内部,光网络层与电学层通过TSV实现电互连;每个基本单元的光网络层与相邻的基本单元的光网络层以通过硅的光波导TSOWG进行光互连。
本实施例与实施例2的区别仅在于光互连的形式不同,而关于电学层部分则相同,具体参见实施例2中的描述,此处不赘述。
参见图6,为上述系统的一种结构示意图。其中,基本单元U1包括光网络层O1和电学层E1,基本单元U2包括光网络层O2和电学层E2。电学层E1和E2中均包括多个子层,且电学层E1和E2内的各子层为电互连。该多个子层中的任一层可以为处理器或内存等等。光网络层O1分别与电学层E1中的各子层电互连,光网络层O2分别与电学层E2中的各子层电互连。其中,
电互连是指通过TSV技术实现电学互连。光网络层O1与光网络层O2以通过硅的光波导TSOWG进行光互连,其中,TSOWG仅仅是通过电学层,且只与光网络层互连。通过TSOWG实现光网络层之间的光互连,从而实现真正的三维光互连。
本实施例提供的上述系统中,基本单元可以分为边缘基本单元和中间基本单元。该中间基本单元的个数可以为0个,或者1个,或者1个以上。上述系统中,所有基本单元的总个数就是该系统堆叠的层数,该层数可以根据需要具体设置。具体地,可以参见上述实施例中的描述,此处不赘述。
本实施例中,光网络层可以包括:光收发单元和光交换单元;其中,光收发单元可以包括:光发射单元和光接收单元;光交换单元可以包括:仲裁逻辑器件和层间光交换单元。具体地,可以参见图1c以及实施例1中的描述,此处不赘述。
上述各层上的光收发单元和光交换单元均通过TSOWG进行光信号的传输,从而保证相邻的光网络层之间的光互连。
本实施例涉及的层间光交换单元包括但不限于:光学反射镜,该光学反射镜可以用半导体微纳加工技术形成。参见图7,为采用光学反射镜作为层间光交换单元的示意图。其中,光网络层O1中的光信号经过光学反射镜的反射,向下经过TSOWG传输至光网络层O2中,在O2中经过右侧的光学反射镜反射至左侧的光学反射镜,再由左侧的光学反射镜反射,通过TSOWG传输至下层的光网络层,以此类推,直至光信号传输达到底层的光网络层。
另外,本实施例中,所述电学层可以包括N个子单元,所述光接收单元的个数也为N,且与所述电学层的N个子单元一一对应,所述N为大于或等于2的整数;光交换单元还可以包括:层内光交换单元,进一步地,该层内光交换单元可以包括:光信号接收模块、解析模块和传输模块,具体地,可以参见图1d以及实施例1中的描述,此处不赘述。该仲裁逻辑器件包括但不限于以下至少一种:光学微环谐振器、阵列波导光栅或光栅耦合器等对波长
敏感的光学器件,通过设置所述光学器件的参数可以实现波段的选择。
本实施例中,预先配置的电学层与光信号波段的对应关系可以包括:电学层和与其对应的光信号波段,且每个电学层对应的光信号波段均不相同,保证了各个基本单元可以接收的波段不重叠。具体地,可以参见实施例2中的描述,此处不赘述。
本实施例提供的上述系统,通过两个或两个以上的基本单元堆叠互连,每个基本单元内部光网络层与电学层采用电互连,每个基本单元的光网络层与相邻的基本单元的光网络层采用光互连,把光互连引入到叠层之间,实现了真正的三维空间内的光互连,由于光网络层和电学层交替堆叠,且光传输具有延迟和损耗小的特性,因此,有利于增加堆叠层数,不仅降低了对电学层堆叠层数的限制,而且提高了信号的传输效率。
实施例4
参见图8a,本实施例提供了一种光互连方法,应用于上述任一个实施例中的光互连系统,其中,所述两个或两个以上的基本单元包括第一基本单元和第二基本单元,该第一基本单元包括第一光网络层和第一电学层,该第二基本单元包括第二光网络层和第二电学层,该方法包括:
801:第一电学层发送电信号至第一光网络层,该电信号的目的地为第二电学层;
802:第一光网络层接收该电信号,将该电信号转换为光信号,将该光信号发送至第二光网络层;
803:第二光网络层接收该光信号,将该光信号转换为该电信号,发送该电信号至第二电学层。
本实施例中,该光互连系统还包括:第三基本单元,该第三基本单元位于第一基本单元和第二基本单元之间,且第三基本单元包括:第三光网络层和第三电学层。例如,参见图2,图中从上至下可以为第一基本单元、第三基
本单元和第二基本单元。
参见图8b,本实施例中,步骤802可以包括:
802a:第一光网络层接收该电信号,将该电信号转换为光信号;
802b:第一光网络层根据该光信号的波段,在预先配置的电学层与光信号波段的对应关系中,查找到所述光信号的波段对应的基本单元,确定该光信号的目的地为第二基本单元;
其中,该对应关系包括基本单元和与其对应的光信号波段,且每一个基本单元对应的光信号波段均不同。
802c:第一光网络层将该光信号发送至该第三基本单元的第三光网络层,通过第三光网络层将该光信号转发至第二光网络层。
另外,值得一提的是,该第三基本单元可以为一个,或者也可以为多个。
本实施例中,所述第二电学层可以包括N个子单元,所述N为大于或等于2的整数;相应地,上述步骤803可以包括:
第二光网络层接收所述光信号,解析所述光信号获知所述光信号的目的地所在的所述第二电学层内的子单元;
第二光网络层将所述光信号转换为所述电信号,传输所述电信号至确定出的所述第二电学层内的子单元。
下面结合图3具体说明上述方法流程。E1处理器层上的某个处理器需要读取E2的某个内存上的数据,则该处理器发出数据处理指令,以电信号形式通过层内金属互连线和TSV互连线到达光网络层O1,位于光网络层O1的光收发单元TR内的光发射单元将其转换为光信号,然后通过光交换单元SW内的层间光交换单元将该光信号传输到光网络层O2,通过O2的仲裁逻辑器件判断出光信号目的地为O2层所在的基本单元,则经过O2的光交换单元SW内的层内光交换单元将该光信号传输至O2的光收发单元TR内的光接收单元,由该光接收单元将该光信号转换为电信号即该数据处理指令,并通过TSV传输至电学层E2中的内存,从而执行读取该内存中数据的操作。读取的数据
可以通过上述数据处理指令的传输路径反向传输至E1的处理器进行处理。
本实施例提供的上述方法,通过光网络层之间的光互连,在光网络层间传输光信号,在电学层上传输电信号,实现了光互连的叠层之间的信号传输及数据处理,由于光网络层和电学层交替堆叠,且光传输具有延迟和损耗小的特性,因此,不仅降低了对电学层堆叠层数的限制,而且提高了信号的传输效率。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
- 一种光互连系统,其特征在于,所述系统包括:堆叠互连的两个或两个以上的基本单元,所述基本单元包括:光网络层和电学层;在每个基本单元内部,所述光网络层与所述电学层采用电互连;每个基本单元的光网络层与相邻的基本单元的光网络层采用光互连。
- 根据权利要求1所述的系统,其特征在于,每个基本单元的光网络层包括:光收发单元和光交换单元;所述光收发单元包括:光发射单元和光接收单元,所述光交换单元包括:仲裁逻辑器件和层间光交换单元;所述光发射单元,用于接收本基本单元的电学层的电信号,将所述电信号转换为光信号,并将所述光信号发射到所述仲裁逻辑器件;所述仲裁逻辑器件,用于接收本基本单元的所述光发射单元发射的光信号或与本基本单元相邻的基本单元的层间光交换单元转发的光信号,根据收到的所述光信号的波段,以及预先配置的基本单元与光信号波段的对应关系,判断收到的所述光信号的目的地是否为本基本单元,如果是,则将所述光信号传输至本基本单元的光接收单元,否则,将所述光信号传输至本基本单元的所述层间光交换单元;所述层间光交换单元,用于接收本基本单元的所述仲裁逻辑器件发送的所述光信号,并将该光信号传输至相邻基本单元的光网络层;所述光接收单元,用于接收本基本单元的所述仲裁逻辑器件发送的所述光信号,并将该光信号转化为电信号传输至本基本单元的电学层。
- 根据权利要求2所述的系统,其特征在于,所述电学层包括N个子单元,所述光接收单元的个数也为N,且与所述电学层的N个子单元一一对应,所述N为大于或等于2的整数;所述光交换单元还包括:层内光交换单元,用于接收本基本单元的所述仲裁逻辑器件在判断所述光信号的目的地为本基本单元时输出的所述光信号,解析所述光信号获知所述光信号的目的地所在的子单元,传输所述光信号至与所述目的地所在子单元对应的光接收单元;所述目的地所在子单元对应的光接收单元,用于接收本基本单元的所述层内光交换单元输出的所述光信号,并将该光信号转化为电信号传输至对应的电学层的子单元。
- 根据权利要求2或3所述的系统,其特征在于,所述层间光交换单元具体为光学反射镜。
- 根据权利要求2-4中任一所述的系统,其特征在于,所述仲裁逻辑器件包括以下其中之一:光学微环谐振器、阵列波导光栅或光栅耦合器。
- 根据权利要求1-5中任一所述的系统,其特征在于,每个基本单元的光网络层与相邻的基本单元的光网络层,通过自由空间进行光互连。
- 根据权利要求1-5中任一所述的系统,其特征在于,每个基本单元的光网络层与相邻的基本单元的光网络层,以通过硅的光波导TSOWG进行光互连。
- 一种光互连方法,应用于如权利要求1所述的光互连系统,其特征在于,所述两个或两个以上的基本单元包括第一基本单元和第二基本单元,所述第一基本单元包括第一光网络层和第一电学层,所述第二基本单元包括第二光网络层和第二电学层,所述方法包括:所述第一电学层发送电信号至所述第一光网络层,所述电信号的目的 地为所述第二电学层;所述第一光网络层接收所述电信号,将所述电信号转换为光信号,将所述光信号发送至所述第二光网络层;所述第二光网络层接收所述光信号,将所述光信号转换为所述电信号,发送所述电信号至所述第二电学层。
- 根据权利要求8所述的方法,其特征在于,所述光互连系统还包括:第三基本单元,所述第三基本单元位于所述第一基本单元和第二基本单元之间,所述第三基本单元包括:第三光网络层和第三电学层;所述将所述光信号发送至所述第二光网络层,包括:所述第一光网络层根据所述光信号的波段,在预先配置的基本单元与光信号波段的对应关系中,查找到所述光信号的波段对应的基本单元,确定所述光信号的目的地为所述第二基本单元,将所述光信号发送至所述第三基本单元的第三光网络层,通过所述第三光网络层将所述光信号转发至所述第二光网络层;其中,所述对应关系包括基本单元和与其对应的光信号波段,且每一个基本单元对应的光信号波段均不同。
- 根据权利要求8所述的方法,其特征在于,所述第二电学层包括N个子单元,所述N为大于或等于2的整数;所述第二光网络层接收所述光信号,将所述光信号转换为所述电信号,发送所述电信号至所述第二电学层,包括:所述第二光网络层接收所述光信号,解析所述光信号获知所述光信号的目的地所在的所述第二电学层内的子单元;所述第二光网络层将所述光信号转换为所述电信号,传输所述电信号至确定出的所述第二电学层内的子单元。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP14873307.4A EP3067926B1 (en) | 2013-12-23 | 2014-12-16 | Optical interconnection system and method |
US15/189,746 US9832553B2 (en) | 2013-12-23 | 2016-06-22 | Optical interconnection system and method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310717025.9 | 2013-12-23 | ||
CN201310717025.9A CN104730653B (zh) | 2013-12-23 | 2013-12-23 | 光互连系统和方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US15/189,746 Continuation US9832553B2 (en) | 2013-12-23 | 2016-06-22 | Optical interconnection system and method |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2015096641A1 true WO2015096641A1 (zh) | 2015-07-02 |
Family
ID=53454722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/CN2014/093936 WO2015096641A1 (zh) | 2013-12-23 | 2014-12-16 | 光互连系统和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9832553B2 (zh) |
EP (1) | EP3067926B1 (zh) |
CN (1) | CN104730653B (zh) |
WO (1) | WO2015096641A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114388603A (zh) * | 2021-04-01 | 2022-04-22 | 友达光电股份有限公司 | 显示装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10359565B2 (en) | 2017-02-07 | 2019-07-23 | Nokia Of America Corporation | Optoelectronic circuit having one or more double-sided substrates |
US10158929B1 (en) * | 2017-02-17 | 2018-12-18 | Capital Com SV Investments Limited | Specialized optical switches utilized to reduce latency in switching between hardware devices in computer systems and methods of use thereof |
CN110048780A (zh) * | 2019-05-23 | 2019-07-23 | 北京有感科技有限责任公司 | 堆叠封装的元器件、及其通信方法和供电方法 |
CN114660710B (zh) * | 2020-12-23 | 2023-04-07 | 中国科学院半导体研究所 | 晶圆级光互连与交换片上系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6690845B1 (en) * | 1998-10-09 | 2004-02-10 | Fujitsu Limited | Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making |
CN101836290A (zh) * | 2007-10-23 | 2010-09-15 | 惠普开发有限公司 | 具有设备间和设备内光学互连的三维管芯叠层 |
US20110298011A1 (en) * | 2010-06-03 | 2011-12-08 | Samsung Electronics Co., Ltd. | Semiconductor Memory Device And System Having Stacked Semiconductor Layers |
US20120148187A1 (en) * | 2010-12-08 | 2012-06-14 | International Business Machines Corporation | Integrated circuit package connected to a data transmission medium |
CN103081102A (zh) * | 2010-08-25 | 2013-05-01 | 甲骨文国际公司 | 斜坡堆栈芯片封装中的光学通信 |
WO2013115780A1 (en) * | 2012-01-31 | 2013-08-08 | Hewlett-Packard Development Company, L.P. | Hybrid electro-optical package for an opto-electronic engine |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5416861A (en) * | 1994-04-29 | 1995-05-16 | University Of Cincinnati | Optical synchronous clock distribution network and high-speed signal distribution network |
DE20021834U1 (de) * | 2000-12-22 | 2001-03-15 | Schleifring Und App Bau Gmbh | Vorrichtung zur Lichteinkopplung in eine lichtleitende Schicht innerhalb einer hybrid aufgebauten elektrisch-optischen Leiterplatte |
US6649505B2 (en) * | 2002-02-04 | 2003-11-18 | Matrix Semiconductor, Inc. | Method for fabricating and identifying integrated circuits and self-identifying integrated circuits |
JP3848210B2 (ja) * | 2002-05-29 | 2006-11-22 | キヤノン株式会社 | 電子回路基板 |
DE10241203A1 (de) * | 2002-09-05 | 2004-03-25 | Siemens Ag | Leiterplatte mit elektrischen Leiterbahnen und Mitteln zur elektro-optischen und/oder optisch-elektrischen Wandlung |
US6801693B1 (en) * | 2002-10-16 | 2004-10-05 | International Business Machines Corporation | Optical backplane array connector |
JP5070342B2 (ja) | 2007-10-23 | 2012-11-14 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | コンピュータシステム装置における全光高速分散アービトレーション |
US7532785B1 (en) | 2007-10-23 | 2009-05-12 | Hewlett-Packard Development Company, L.P. | Photonic interconnects for computer system devices |
KR100952478B1 (ko) * | 2008-02-19 | 2010-04-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN101630979B (zh) * | 2008-07-16 | 2015-05-06 | 华为技术有限公司 | 一种延长器、数据传输方法及无源光网络系统 |
US8227904B2 (en) * | 2009-06-24 | 2012-07-24 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
US8569861B2 (en) * | 2010-12-22 | 2013-10-29 | Analog Devices, Inc. | Vertically integrated systems |
-
2013
- 2013-12-23 CN CN201310717025.9A patent/CN104730653B/zh active Active
-
2014
- 2014-12-16 EP EP14873307.4A patent/EP3067926B1/en active Active
- 2014-12-16 WO PCT/CN2014/093936 patent/WO2015096641A1/zh active Application Filing
-
2016
- 2016-06-22 US US15/189,746 patent/US9832553B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6690845B1 (en) * | 1998-10-09 | 2004-02-10 | Fujitsu Limited | Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making |
CN101836290A (zh) * | 2007-10-23 | 2010-09-15 | 惠普开发有限公司 | 具有设备间和设备内光学互连的三维管芯叠层 |
US20110298011A1 (en) * | 2010-06-03 | 2011-12-08 | Samsung Electronics Co., Ltd. | Semiconductor Memory Device And System Having Stacked Semiconductor Layers |
CN103081102A (zh) * | 2010-08-25 | 2013-05-01 | 甲骨文国际公司 | 斜坡堆栈芯片封装中的光学通信 |
US20120148187A1 (en) * | 2010-12-08 | 2012-06-14 | International Business Machines Corporation | Integrated circuit package connected to a data transmission medium |
WO2013115780A1 (en) * | 2012-01-31 | 2013-08-08 | Hewlett-Packard Development Company, L.P. | Hybrid electro-optical package for an opto-electronic engine |
Non-Patent Citations (1)
Title |
---|
See also references of EP3067926A4 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114388603A (zh) * | 2021-04-01 | 2022-04-22 | 友达光电股份有限公司 | 显示装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3067926A4 (en) | 2016-12-28 |
CN104730653A (zh) | 2015-06-24 |
US20160301995A1 (en) | 2016-10-13 |
US9832553B2 (en) | 2017-11-28 |
EP3067926A1 (en) | 2016-09-14 |
EP3067926B1 (en) | 2020-06-03 |
CN104730653B (zh) | 2016-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6404430B2 (ja) | フォトニクスインターポーザのための方法及びシステム | |
WO2015096641A1 (zh) | 光互连系统和方法 | |
JP6294838B2 (ja) | 高密度に実装された光インターコネクトを有するチップアセンブリ構成 | |
US9715064B1 (en) | Multi-chip modules with vertically aligned grating couplers for transmission of light signals between optical waveguides | |
US9910232B2 (en) | Method and system for a chip-on-wafer-on-substrate assembly | |
US20180069634A1 (en) | Method And System For A Photonic Interposer | |
TWI436114B (zh) | 具有光波導結構之發射端模組和接收端模組 | |
US8998509B2 (en) | Stackable photonic interconnect module | |
TWI446036B (zh) | 光學傳輸模組 | |
KR20130094805A (ko) | 램프-스택 칩 패키지의 광 통신 | |
US10818650B2 (en) | Semiconductor module and method of manufacturing the same, and method of communication using the same | |
KR20150005113A (ko) | 광학 신호 경로를 포함하는 반도체 패키지 | |
US11137560B2 (en) | Semiconductor module, manufacturing method thereof, and communication method using the same | |
US8805132B2 (en) | Integrated circuit package connected to a data transmission medium | |
US11822138B2 (en) | Integration of OE devices with ICs | |
US20230299854A1 (en) | Hybrid integration of microled interconnects with ics | |
WO2024007945A1 (zh) | 光电封装结构和光子计算系统 | |
US11796735B2 (en) | Integrated 3DIC with stacked photonic dies and method forming same | |
CN117250702B (zh) | 一种光电共封装模块及光电共封装方法 | |
JP2010109111A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14873307 Country of ref document: EP Kind code of ref document: A1 |
|
REEP | Request for entry into the european phase |
Ref document number: 2014873307 Country of ref document: EP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2014873307 Country of ref document: EP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |