JP5070342B2 - コンピュータシステム装置における全光高速分散アービトレーション - Google Patents
コンピュータシステム装置における全光高速分散アービトレーション Download PDFInfo
- Publication number
- JP5070342B2 JP5070342B2 JP2010531049A JP2010531049A JP5070342B2 JP 5070342 B2 JP5070342 B2 JP 5070342B2 JP 2010531049 A JP2010531049 A JP 2010531049A JP 2010531049 A JP2010531049 A JP 2010531049A JP 5070342 B2 JP5070342 B2 JP 5070342B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- waveguide
- light
- arbitration
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 claims description 112
- 238000004891 communication Methods 0.000 claims description 45
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 85
- 230000005693 optoelectronics Effects 0.000 description 34
- 238000010586 diagram Methods 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 239000004038 photonic crystal Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000005670 electromagnetic radiation Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 241001522296 Erithacus rubecula Species 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000013475 authorization Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012913 prioritisation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 238000007616 round robin method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Optical Communication System (AREA)
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
これらのフォトニック相互接続は、コンピュータシステムの構成要素(たとえば、コア、クラスター、メモリコントローラ)間のオンチップフォトニック相互接続を提供する。さらに、フォトニック相互接続のいくつかの実施形態は、外部の装置(またはデバイス)にあるコンピュータシステムの構成要素に対するオフチップフォトニック相互接続も提供する。本発明のいくつかの実施形態は、典型的には、寸法が、1波長より小さい、または、1ミクロンより小さい構成要素を含むナノフォトニック構成要素を有するフォトニック相互接続も含む。
図1は、本発明の実施形態にしたがう、フォトニック相互接続を利用するマルチコア型スタック構成のコンピュータ装置である例示的なコンピュータシステム装置(「コンピュータ装置」)100の断面図である。コンピュータ装置100は、プロセッサダイ102、メモリコントローラ/ディレクトリ/L2ダイ(「メモリコントローラダイ」)104、アナログ電子ダイ106、光学ダイ108、及び、パッケージ116内にスタックされた(すなわち、積み重ねられた)4つのスタック構成メモリダイ110〜113を備える。スタック構成メモリダイ110〜113を、ダイナミックランダムアクセスメモリ(「DRAM」)などの揮発性メモリ、または、不揮発性メモリ、または、揮発性メモリと不揮発性メモリの任意の組み合わせとすることができる。具体的には、スタック構成メモリダイ110〜113を8ギガバイト(GB)DRAMとすることができる。コンピュータ装置100はまた、プロセッサダイ102の上面に配置されたヒートシンク118、及び、4つのスルーバイア(through via:貫通ビア)120〜123によって表されている多数(たとえば数百個の)バイアを有し、これらのバイアは、メモリコントローラダイ104からアナログ電子ダイ106及び光学ダイ108を通って4つのメモリダイ110〜113まで延在する。
簡単にするために、本発明のフォトニック相互接続の実施形態を、プロセッサダイ102が64個のクワッドコアクラスターからなるコンピュータ装置100を参照して説明する。本発明のフォトニック相互接続の実施形態がそのような装置に限定されないこと、及び、種々の配列をなす任意の数のコアを具備する任意の数のクラスターを有するマルチコア型コンピュータ装置にフォトニック相互接続を提供するために、これらの実施形態を変更して実施できることは当業者には明らかであろう。
図4Aは、本発明の実施形態にしたがうプロセッサダイ102のクラスター402を示す。クラスター402は4つのコアを備える。各コアは、L1命令キャッシュ及びL1データキャッシュと電気通信を行う。L1命令キャッシュ及びL1データキャッシュは、頻繁にまたは最近アクセスされた命令及びデータを一次的に格納する高速ランダムアクセスメモリである。図4Bは、本発明の実施形態にしたがうメモリコントローラダイ104のタイル404を示す。タイル404は、L2キャッシュ、並びに、ハブ、メモリコントローラ、ディレクトリ、ネットワークインターフェース、マイクロスバー接続(自身のクロスバー接続)、ピアクロスバー接続(相手方とのクロスバー接続)を含む構成要素領域406を備える。これらのクロスバー接続を、光電子変換器の対応する部分とインターフェースするように構成することができる。L2キャッシュは、クラスター402の4つのコアによって共用される。L1−L2インターフェース408は、クラスター402とタイル404のほぼ中央に配置されて、クラスター402とタイル404との間の電子通信を提供する。
図7Aは、本発明の実施形態にしたがう光学ダイ108の略図である。図7Aに示すように、及び、図3を参照して上述したように、光学ダイ108は、270個の個別のほぼ平行で交差しないオンチップ導波路308と、16個のほぼ一定間隔で配置された光電子変換器と、各々が8個のオフチップ導波路からなる16個のバンドルを備える。オンチップ導波路308を蛇行構造をなすように配置して、270個の全てのオンチップ導波路308が、16個の光電子変換器の各々にフォトニック結合できるようにすることができる。図7Aは、光電子変換器の各々が4つの変換器ブロックから構成されることを明らかにしている。すなわち、光学ダイ108は、各々の変換器ブロックが、メモリコントローラダイ104の64個のタイルの1つと通信するところの64個の変換器ブロックを備える。図7Aはまた、蛇行するオンチップ導波路308の対向する端部に配置された2つの実質的に(またはほぼ)同一のチャンネルソース702及び704を明らかにしている。これらのソース702と704は、それぞれ、64個の異なるチャンネルからなる同じ組をオンチップ導波路の各々において反対方向に出力するように構成されている。方向を示す矢印706は、ソース702から出力されたチャンネルが伝送される方向を表し、方向を示す矢印708は、ソース704から出力されたチャンネルが伝送される方向を表す。蛇行するオンチップ導波路308の幅は約1900μmである。
図9A及び図9Bは、本発明の実施形態にしたがう2つのタイプの光電子変換器の略図である。図9Aにおいて、第1の光電子変換器900は、4つのオフチップ通信ハブ905〜908にフォトニック結合された4つの変換器ブロック901〜904を備える。通信ハブ905〜908の各々はバンドル911〜914にフォトニック結合され、各バンドルは8個のオフチップ導波路から構成される。図9Bにおいて、第2の光電子変換器920は、単一のデバイス(または装置)922にグループ化されたオフチップ通信ハブにフォトニック結合された同じ4つの変換器ブロック901〜904を備える。バンドル911〜914は、シリアライゼーション(または直列化)/デシリアライゼーション(または非直列化)装置924を介してデバイス922にフォトニック結合されている。
図16Aは、本発明の実施形態にしたがう、64個の符号化されていないチャンネル内のデータを符号化するために使用することができる導波路−マイクロリングシステムを示す。図16Aにおいて、64個の符号化されていない(すなわち、変調されていない)チャンネルλ1、λ2、λ3…、λ64は導波路1602によって伝送される。64個のマイクロリングの各々は、これらのチャンネルのうちの1つと共鳴(または共振)するように構成されており、これによって、各チャンネルを、関連付けられた隣接するマイクロリングへのエバネセント結合(または一時的な結合)によって取り出すことができる。たとえば、マイクロリング1604はチャンネルλ1と共鳴するように構成されている。チャンネルλ1は導波路1602に沿って伝送されるので、チャンネルλ1の大部分はマイクロリング1604にエバネセント結合(または一時的に結合)される。「オン」電圧と「オフ」電圧のパターンをマイクロリングに印加することによって、情報をチャンネルの強度で符号化することができる。この電圧は、マイクロリングの屈折率を変化させ、その結果、導波路1602に沿って伝送されるチャンネルの強度を変調する。電圧のパターンを、メモリコントローラダイ104の対応するタイルから出力されるデータ列に対応付けることができる。たとえば、メモリコントローラダイ104の1つのタイルによって生成された適切な「オン」電圧を2進数の「1」に対応付け、「オフ」電圧を2進数の「0」に対応付けることができる。「オン」電圧がマイクロリングに印加されると、マイクロリングの共鳴(または共振)がシフト(または変化)して、隣接する導波路に沿って伝送される対応するチャンネルはマイクロリングにはエバネセント結合されない(または一時的な結合を生じない)。換言すれば、「オン」電圧が印加されている間、チャンネルの強度は、チャンネルがマイクロリングを通過するときに比較的変化のない状態を維持する。しかしながら、電圧が「オフ」になるやいなや、該チャンネルはマイクロリングにエバネセント結合(または一時的に結合)され、該マイクロリングを通過するチャンネルの強度は小さくなる。その結果、「オン」と「オフ」の電圧パターンで符号化された同じデータをチャンネルの強度で符号化することができ、この場合、相対的に大きな強度が2進数の「1」に対応し、相対的に小さな強度が2進数の「0」に対応する。
が、検出器ブロックの導波路1606に入力される。64個のマイクロリングの各々は64個のチャンネルのうちの1つと共鳴(または共振)するように構成されており、これによって、各チャンネルを、隣接するマイクロリングへのエバネセント結合(または一時的に結合)によって取り出すことができる。たとえば、符号化されたチャンネル
が導波路1606に沿って伝送されるときに、該チャンネル
に関連付けられた高と低の強度がマイクロリング1608にエバネセント結合(または一時的に結合)される。チャンネル
に関連付けられた相対的に高い強度と相対的に低い強度のパターンは、マイクロリング1608(の両端)に、対応する高電圧と低電圧のパターンを生成する。次に、この電圧パターンは、同じ情報を符号化する電気信号としてメモリ−コントローラダイ104内の関連するタイルに送られる。
図17は、本発明の実施形態にしたがうマイクロリング1700の略図である。マイクロリング1700は導波路1702に近接して配置されている。いくつかの実施形態では、マイクロリング1700は、該マイクロリング1700内部の半導体基板に形成されたp型半導体領域1704と、該マイクロリング1700の外側を囲み、導波路1702の反対側にある半導体基板に形成されたn型半導体領域1706を有する真性半導体から構成される。領域1704、1706、及び、マイクロリング1700は、図16を参照して説明したように、フォトダイオードまたは変調器として使用できるp−i−n接合を形成する。導波路1702を、図13〜図15を参照して説明したように、オンチップ導波路またはオフチップ導波路とすることができる。導波路1702の伝送能力はチャンネル導波路に影響を受けやすい場合があり、チャンネルがマイクロリング1700と共鳴しているときには、大幅に低減する場合がある。これは、該チャンネルがマイクロリング1700にエバネセント結合(または一時的に結合)するからである。適切な電圧または電流を領域1704及び1706に印加することによって、マイクロリング1700の共鳴(または共振)を電子的に変調することができる。マイクロリング1700を、該マイクロリングに電圧または電流が印加されていないときには、特定のチャンネルが、マイクロリング1700と共鳴(または共振)して、該マイクロリング1700にエバネセント結合(または一時的に結合)するように構成することができる。適切な電圧または電流がマイクロリング1700に印加されているときは、マイクロリング1700の共鳴(または共振)は変化(シフト)して、同じチャンネルが、邪魔されずに導波路1702を通って伝搬する。一方、マイクロリング1700を、ある電圧または電流がマイクロリング1700に印加されているときに、特定のチャンネルがマイクロリング1700と共鳴(または共振)して、該マイクロリング1700にエバネセント結合(または一時的に結合)するように構成することもできる。電圧または電流が「オフ」になると、マイクロリング1700の共鳴(または共振)が変化(シフト)して、同じチャンネルが、邪魔されずに導波路1702を通って伝搬する。マイクロリング変調器の例については、Q. Xu他による「12.5 Gbit/s carrier-injection-based silicon microringsilicon modulators」(Optics Express 15, 430 (2007))を参照されたい。
クラスターは、リソースとしてだけではなく、他のリソースへのリクエスタ(要求者)としても動作することができる。しかしながら、2つ以上のクラスターが、特定のクラスターなどの同じリソースに、同じエポック中にアクセスを要求する場合がありうる。本発明のクラスターの各々は、これらの種類の衝突を回避するために対応するアービトレーションシステムに電気的に結合されている。簡潔かつ単純にするために、以下では、アービトレーションの実行を、本発明の実施形態にしたがうクラスターのうち4つだけを備える例示的なコンピュータ装置の略図を用いて説明する。その後で、アービトレーションシステムの実施形態を図19を参照して説明する。
Claims (7)
- コンピュータシステムにおける複数の構成要素間の通信を提供するフォトニック相互接続と共に使用する光アービトレーションシステムであって、
第1の導波路と、
前記第1の導波路で光を送るための光源と、
前記光をダイバートするために前記第1の導波路に結合された複数の光ダイバータであって、各々の光ダイバータは、前記第1の導波路に沿って互いに隔置されており、各々の光ダイバータは、前記複数の構成要素の各々に対応付けられて、該複数の構成要素のうち、データの伝送要求をしている構成要素に対応付けられている光ダイバータが選択的に起動されるようになっている、複数の光ダイバータと、
複数の検出器であって、各々の検出器が、前記複数の光ダイバータの各々にそれぞれ対応付けられて、対応する前記光ダイバータによってダイバートされた光を検出する、複数の検出器と、
複数の変調器であって、各々の変調器は、前記複数の検出器の各々にそれぞれ対応付けられており、対応する検出器による前記ダイバートされた光の検出に応答してデータを伝送するために光を変調することが可能である、複数の変調器と、
前記変調された光を伝送するために前記複数の変調器に結合されたデータ導波路
を備え、
前記変調器のうち、選択的に起動された1以上の前記光ダイバータによってダイバートされた光を最初に検出した検出器に対応する変調器のみが、データを伝送するために光を変調するように動作させられる、光アービトレーションシステム。 - 前記光ダイバータによってダイバートされた光を伝送するための第2の導波路をさらに備え、前記複数の検出器の各々は前記第2の導波路に沿って互いに隔置される、請求項1の光アービトレーションシステム。
- 前記第1の導波路が、変調されていない光を伝送する電力導波路であり、前記複数の変調器の各々が、前記変調されていない光を変調するために対応する前記検出器に結合される、請求項1または2の光アービトレーションシステム。
- 前記光ダイバータがリング変調器を備える、請求項1乃至3のいずれかの光アービトレーションシステム。
- 前記光源が、波長が互いに異なる複数の変調されていない光を送るためのものであり、
前記複数の光ダイバータの各々の光ダイバータは、前記変調されていない光のうちの波長が互いに異なる光をそれぞれダイバートするためのものである、請求項1乃至4のいずれかの光アービトレーションシステム。 - 前記システムが、優先順位が固定されたアービトレーション方式を提供する、請求項1乃至5のいずれかの光アービトレーションシステム。
- 前記システムが、優先順位が固定されていないアービトレーション方式を提供する、請求項1乃至5のいずれかの光アービトレーションシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US19007P | 2007-10-23 | 2007-10-23 | |
US61/000,190 | 2007-10-23 | ||
PCT/US2008/012119 WO2009055032A2 (en) | 2007-10-23 | 2008-10-23 | All optical fast distributed arbitration in a computer system device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011501617A JP2011501617A (ja) | 2011-01-06 |
JP5070342B2 true JP5070342B2 (ja) | 2012-11-14 |
Family
ID=40580300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010531049A Expired - Fee Related JP5070342B2 (ja) | 2007-10-23 | 2008-10-23 | コンピュータシステム装置における全光高速分散アービトレーション |
Country Status (6)
Country | Link |
---|---|
US (1) | US8335434B2 (ja) |
JP (1) | JP5070342B2 (ja) |
KR (1) | KR101492299B1 (ja) |
CN (1) | CN101911288B (ja) |
DE (1) | DE112008002823T5 (ja) |
WO (1) | WO2009055032A2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8564867B2 (en) * | 2009-12-10 | 2013-10-22 | Hewlett-Packard Development Company, L.P. | Fair token arbitration systems and methods |
US8705972B2 (en) * | 2010-05-11 | 2014-04-22 | Hewlett-Packard Development Company, L.P. | Energy-efficient and fault-tolerant resonator-based modulation and wavelength division multiplexing systems |
KR20120065809A (ko) * | 2010-12-13 | 2012-06-21 | 한국전자통신연구원 | 멀티 코어 중앙처리장치를 위한 광네트워크 구조 |
WO2012125149A1 (en) | 2011-03-14 | 2012-09-20 | Hewlett-Packard Development Company, L.P. | Memory interface |
US9794019B2 (en) * | 2011-04-28 | 2017-10-17 | Hewlett Packard Enterprise Development Lp | Prioritized optical arbitration systems and methods |
KR101854243B1 (ko) * | 2011-05-16 | 2018-05-03 | 삼성전자주식회사 | 적층 메모리 장치, 및 이를 포함하는 메모리 시스템 |
JP2015502663A (ja) | 2011-12-01 | 2015-01-22 | コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドConversant Intellectual Property Management Inc. | 積層されたメモリを有するcpu |
US9122286B2 (en) * | 2011-12-01 | 2015-09-01 | Panasonic Intellectual Property Management Co., Ltd. | Integrated circuit apparatus, three-dimensional integrated circuit, three-dimensional processor device, and process scheduler, with configuration taking account of heat |
US8792786B2 (en) * | 2012-03-15 | 2014-07-29 | Massachusetts Institute Of Technology | Photonically-enabled in-flight data reorganization |
US9164300B2 (en) | 2012-07-02 | 2015-10-20 | Alcatel Lucent | Reconfigurable optical networks |
WO2015034802A1 (en) | 2013-09-06 | 2015-03-12 | Massachusetts Institute Of Technology | Isa extensions for synchronous coalesced accesses |
FR3014563B1 (fr) * | 2013-12-09 | 2016-02-05 | Commissariat Energie Atomique | Dispositif et procede d'arbitrage optique dans un systeme de reseau sur puce |
CN104730653B (zh) | 2013-12-23 | 2016-08-31 | 华为技术有限公司 | 光互连系统和方法 |
JP6271757B2 (ja) * | 2014-03-20 | 2018-01-31 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 光ネットワークオンチップ、ならびに光リンク帯域幅を動的に調整するための方法および装置 |
US9495295B1 (en) * | 2015-04-23 | 2016-11-15 | PhotonIC International Pte. Ltd. | Photonics-optimized processor system |
US9739939B1 (en) * | 2016-02-18 | 2017-08-22 | Micron Technology, Inc. | Apparatuses and methods for photonic communication and photonic addressing |
US10203454B2 (en) | 2016-05-31 | 2019-02-12 | Futurewei Technologies, Inc. | Dense wavelength-division multiplexing (DWDM) network and method |
US11487445B2 (en) * | 2016-11-22 | 2022-11-01 | Intel Corporation | Programmable integrated circuit with stacked memory die for storing configuration data |
US11398453B2 (en) | 2018-01-09 | 2022-07-26 | Samsung Electronics Co., Ltd. | HBM silicon photonic TSV architecture for lookup computing AI accelerator |
US11503387B2 (en) | 2020-05-21 | 2022-11-15 | Hewlett Packard Enterprise Development Lp | Zero added latency packet reroute via silicon photonics |
US11239169B1 (en) * | 2020-07-24 | 2022-02-01 | Micron Technology, Inc. | Semiconductor memory stacks connected to processing units and associated systems and methods |
US11340410B2 (en) | 2020-10-19 | 2022-05-24 | Hewlett Packard Enterprise Development Lp | Dimensionally all-to-all connected network system using photonic crossbars and quad-node-loop routing |
US11323787B1 (en) | 2020-10-30 | 2022-05-03 | Hewlett Packard Enterprise Development Lp | Multi-chip photonic node for scalable all-to-all connected fabrics |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3172949B2 (ja) * | 1991-03-20 | 2001-06-04 | 富士通株式会社 | 光信号伝送装置 |
JP3257260B2 (ja) * | 1994-07-26 | 2002-02-18 | 松下電器産業株式会社 | 波長多重発光装置および波長多重伝送システム |
JP3728147B2 (ja) | 1999-07-16 | 2005-12-21 | キヤノン株式会社 | 光電気混載配線基板 |
US20030128980A1 (en) * | 2002-11-27 | 2003-07-10 | Abeles Joseph H. | Channelizer switch |
US7752400B1 (en) * | 2000-12-14 | 2010-07-06 | F5 Networks, Inc. | Arbitration and crossbar device and method |
US6967347B2 (en) * | 2001-05-21 | 2005-11-22 | The Regents Of The University Of Colorado | Terahertz interconnect system and applications |
JP2005244560A (ja) * | 2004-02-26 | 2005-09-08 | Fujitsu Ltd | 光電子集積回路装置、光電子集積回路システム及び伝送方法 |
WO2005106546A2 (en) * | 2004-04-15 | 2005-11-10 | Infinera Corporation | COOLERLESS AND FLOATING WAVELENGTH GRID PHOTONIC INTEGRATED CIRCUITS (PICs) FOR WDM TRANSMISSION NETWORKS |
KR100674933B1 (ko) * | 2005-01-06 | 2007-01-26 | 삼성전자주식회사 | 온 칩 버스(On Chip Bus)에서 최적화된코어-타일-스위치(core-tile-switch)맵핑(mapping) 구조를 결정하는 방법 및 그 방법을기록한 컴퓨터로 읽을 수 있는 기록 매체 |
JP4586654B2 (ja) | 2005-07-04 | 2010-11-24 | ソニー株式会社 | 光データ伝送システムおよび光データ伝送方法 |
US8139904B2 (en) * | 2007-09-18 | 2012-03-20 | International Business Machines Corporation | Method and apparatus for implementing optical deflection switching using coupled resonators |
-
2008
- 2008-10-23 US US12/682,918 patent/US8335434B2/en active Active
- 2008-10-23 DE DE112008002823T patent/DE112008002823T5/de active Pending
- 2008-10-23 WO PCT/US2008/012119 patent/WO2009055032A2/en active Application Filing
- 2008-10-23 KR KR1020107009006A patent/KR101492299B1/ko active IP Right Grant
- 2008-10-23 JP JP2010531049A patent/JP5070342B2/ja not_active Expired - Fee Related
- 2008-10-23 CN CN2008801223620A patent/CN101911288B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
WO2009055032A2 (en) | 2009-04-30 |
CN101911288B (zh) | 2012-12-26 |
US20100226657A1 (en) | 2010-09-09 |
KR101492299B1 (ko) | 2015-02-11 |
WO2009055032A3 (en) | 2009-07-09 |
JP2011501617A (ja) | 2011-01-06 |
KR20100075548A (ko) | 2010-07-02 |
CN101911288A (zh) | 2010-12-08 |
DE112008002823T5 (de) | 2011-04-14 |
US8335434B2 (en) | 2012-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5070342B2 (ja) | コンピュータシステム装置における全光高速分散アービトレーション | |
KR101520130B1 (ko) | 광자 상호접속부 | |
US7961990B2 (en) | Multi-chip system including capacitively coupled and optical communication | |
US9575270B2 (en) | Wavelength-division multiplexing for use in multi-chip systems | |
US7889996B2 (en) | Optical-signal-path routing in a multi-chip system | |
US8320761B2 (en) | Broadband and wavelength-selective bidirectional 3-way optical splitter | |
KR101513324B1 (ko) | 3차원 다이 스택을 포함하는 장치 및 반도체 다이의 3차원 스택을 갖는 장치 | |
US7865084B2 (en) | Multi-chip systems with optical bypass | |
US9229163B2 (en) | Butterfly optical network with crossing-free switches | |
JP2023513224A (ja) | モノリシックインパッケージ光i/oによって可能になるリモートメモリアーキテクチャ | |
US20210320718A1 (en) | Optically-enhanced multichip packaging | |
US5734764A (en) | Method and apparatus for achieving a fully-connected nonblocking optical crossbar switch having wide transfer paths and minimal latency by exploiting the transparency of silicon at selected wavelengths | |
US20210208346A1 (en) | Systems using microled-based interconnects | |
CN117242716A (zh) | 具有多个光纤芯的光缆上的光学互连装置中的微型led/pd装置和选择 | |
WO2022265796A2 (en) | Ultrahigh-bandwidth low-latency reconfigurable memory interconnects by wavelength routing | |
Joshi | Techniques for Fully Integrated Intra/Inter Chip Optical Communication | |
Aljada et al. | Opto-VLSI-based reconfigurable free-space optical interconnects architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111222 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5070342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |