DE112008002823T5 - Volloptische schnelle verteilte Entscheidung in einer Computersystemvorrichtung - Google Patents

Volloptische schnelle verteilte Entscheidung in einer Computersystemvorrichtung Download PDF

Info

Publication number
DE112008002823T5
DE112008002823T5 DE112008002823T DE112008002823T DE112008002823T5 DE 112008002823 T5 DE112008002823 T5 DE 112008002823T5 DE 112008002823 T DE112008002823 T DE 112008002823T DE 112008002823 T DE112008002823 T DE 112008002823T DE 112008002823 T5 DE112008002823 T5 DE 112008002823T5
Authority
DE
Germany
Prior art keywords
light
waveguide
decision
data
cluster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112008002823T
Other languages
English (en)
Inventor
Raymond G. Palo Alto Beausoleil
Marco Palo Alto Fiorentino
Norman Paul Palo Alto Jouppi
Nathan Lorenzo Palo Alto Binkert
Robert Samuel Palo Alto Schreiber
Qianfan Palo Alto Xu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE112008002823T5 publication Critical patent/DE112008002823T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Optical Communication System (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

Ein optisches Entscheidungssystem (1830, 2001) für die Verwendung mit einer photonischen Verbindung, die Kommunikation in einem Computersystem bereitstellt, das folgende Merkmale umfasst:
einen ersten Wellenleiter (1832, 2008);
eine Lichtquelle (1834, 2006) zum Senden von Licht über den ersten Wellenleiter (1832, 2001);
einen ersten Lichtumleiter (1837, 1838, 1839, 1840, 2010, 2012, 2014), der mit dem ersten Wellenleiter gekoppelt ist zum Umleiten des Lichts;
einen ersten Detektor (1841, 1842, 1843, 1844, 2018, 2022, 2026), der mit dem ersten Lichtumleiter gekoppelt ist zum Erfassen des Lichts;
einen ersten Modulator (1841, 1842, 1843, 1844, 0b, 1b, 2b) zum Modulieren von Licht zum Tragen von Daten ansprechend darauf, dass der erste Detektor das Licht erfasst; und
einen Datenwellenleiter (1814, 1815, 1816, 1827, 2030), der mit dem ersten Modulator gekoppelt ist zum Tragen des modulierten Lichts.

Description

  • Technisches Gebiet
  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf eine Entscheidung für Ressourcen in einer Computersystemvorrichtung, insbesondere eine Entscheidung für optische Kanäle in einer photonischen Verbindung, die Kommunikation zwischen Computersystemkomponenten in der Computersystemvorrichtung bereitstellt.
  • Hintergrund
  • In der Mitte der 60er Jahre des letzten Jahrhunderts haben Halbleiterhersteller beobachtet, dass sich die Dichte von Schaltungen, wie z. B. Transistoren, die auf integrierten Schaltungen hergestellt werden, etwa alle 18 Monate verdoppelt. Dieser Trend hat sich fortgesetzt und wird nun als „Mooresches Gesetz” bezeichnet. Die Transistordichte wird als grobe Messung der Computerverarbeitungsleistung angesehen, die wiederum der Datenverarbeitungsgeschwindigkeit entspricht. Obwohl das Mooresche Gesetz ursprünglich eine Beobachtung war, wurde das Mooresche Gesetz im Laufe der Zeit in der Halbleiterindustrie weithin anerkannt als grundlegende Antriebskraft hinter der steigenden Computerverarbeitungsleistung. Als Folge haben Halbleiterhersteller Technologien entwickelt zum Reduzieren der Größe von Chipkomponenten auf Abmessungen im Mikromaßstab und sogar im Nanomaßstab. Computersystemarchitekturen für Computersysteme (einige Beispiele dafür sind ein Speichermodulsystem, eine Einkernprozessorvorrichtung oder eine Mehrkernprozessorvorrichtung) stoßen an Grenzen bei dem Versuch, mit dem Mooreschen Gesetz mithalten zu können.
  • Das Mehrkernsystem stellt einige der auftretenden Probleme beispielhaft dar. In den letzten Jahren hat die Halbleiterindustrie Prozessoren entwickelt, die zwei oder mehr Teilprozessoren umfassen, die als „Kerne” bezeichnet werden. Ein Zweikernprozessor enthält beispielsweise zwei Kerne und ein Vierkernprozessor enthält vier Kerne. Typischerweise sind die Kerne integriert, verwenden die gleichen Verbindungen zum Rest des Systems gemeinschaftlich und können unabhängig arbeiten. Obwohl Halbleiterhersteller die Transistordichte eines einzelnen Kerns erhöhen können, haben sich Halbleiterhersteller aufgrund von ineffizienter Leistungsaufnahme noch nicht in diese Richtung bewegt. Die Alternative ist es, die Anzahl von Kernen zu erhöhen, die auf einen einzelnen Stück bzw. Die gehäust werden. Ein Stück ist eine einzelne Schicht aus Halbleitermaterial, auf der eine integrierte Schaltung („Chip”) hergestellt wird. Chipinterne und chipexterne Kommunikation hat sich jedoch als ein kritisches Thema erwiesen zum Beibehalten des Leistungswachstums für die anspruchsvollen datenintensiven Anwendungen, für die diese Mehrkernchips benötigt werden. Rechenbandbreite skaliert linear mit der wachsenden Anzahl von Kernen, aber die Rate, mit der Daten über einen Mehrkernchip kommuniziert werden können unter Verwendung von hochwertigen Metalldrähten, nimmt mit einer sehr viel langsameren Geschwindigkeit zu. Außerdem wächst die Rate, mit der Daten chipextern durch Anschlussstifte kommuniziert werden können, die entlang dem Chiprand angeordnet sind, ebenfalls sehr viel langsamer als Rechenbandbreite und Energiekosten von chipinterner und chipexterner Kommunikation begrenzt die erreichbare Bandbreite wesentlich. Folglich ist die Computerarchitektur nun an einem Scheideweg und Physiker und Ingenieure suchen Alternativen zu der Verwendung von Metalldrähten für chipinterne und chipexterne Kommunikation.
  • Computersystemkomponenten, wie z. B. die Kerne auf einem Chip, kommunizieren miteinander über eine gemeinsame Verbindung und verwenden Ressourcen gemeinschaftlich. Ein Mechanismus zum Vermeiden von Konflikten oder Kollision ist das Verwenden eines Entscheidungsmechanismus, durch den die Komponenten bestimmen können, welche zu jedem bestimmten Zeitpunkt Zugriff zu der Ressource erhält.
  • Entscheidung für gemeinschaftlich verwendete Ressourcen ist wesentlich für die Leistungsfähigkeit vieler Systeme, eine effiziente Entscheidung zwischen vielen Anforderern für eine Ressource ist häufig sehr langsam relativ zu Prozessortaktzyklen. Ferner kann die Entscheidung bei hohen Prozessortaktfrequenzen eine große Menge an Leistung aufnehmen, wenn eine moderat komplexe elektrische Implementierung vorausgesetzt wird.
  • Das Steuern von N-Eingangs-, N-Ausgangs-Kreuzschienen, um jedem Ausgangstor einen eindeutigen Sender zuzuweisen, ist ein Standardproblem bei der Computervernetzung. Die normalen Hardwarelösungen sind entwickelt für Systeme mit virtuellen Ausgabewarteschlangen (VOQs; VOQ = virtual Output queue), bei denen jeder Sender eine VOQ pro Empfänger aufweist. Die best mögliche Lösung kann berechnet werden durch einen Offline-Sequentiell-Agorithmus in O(N2,5) Zeit durch den Hopcroft-Karg-Algorithmus für maximale Übereinstimmung in einem zweiteiligen Graph, aber dies wäre viel zu langsam für die Verwendung als ein Kreuzschienenentscheidungsschema. Stattdessen wird für elektronisch gesteuerte Netzwerkschaltstrukturen ein paralleles iteratives Online-Schema verwendet. In jeder Runde eines iterativen Mehrrundenprozesses fordern Sender das Recht an, an Empfänger zu senden, eine Entscheidungsvorrichtung sendet ansprechend auf einige dieser Anforderungen Gewährungen zurück und einige dieser Gewährungen werden dann angenommen. Eine maximale Übereinstimmung wird in O(log2(N)) Runden erreicht. Die erforderliche Zeit wird typischerweise in Zehntel Mikrosekunden gemessen.
  • Ein Entscheidungsschema, das seine Aufgabe bei einer Geschwindigkeit durchführen kann, die in Einklang steht mit dem System, in dem dasselbe arbeitet, um einen Engpass zu verhindern, und das wenig Leistung verbraucht, wird gewünscht. Geringe Komplexität ist ebenfalls ein erwünschtes Merkmal für ein Entscheidungssystem.
  • Verschiedene Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf Systeme und Verfahren für volloptische verteilte Entscheidung für Computersystemkomponenten, die über eine photonische Verbindung in einer Computersystemvorrichtung kommunikativ gekoppelt sind. Die Ausführungsbeispiele der optischen Entscheidung in dem Computersystem liefern Entscheidungsschemata mit festgelegter Priorität und nicht festgelegter Priorität. Die Ausführungsbeispiel mit Nicht-Festgelegte-Priorität-Schema können Fairness bei der Entscheidung liefern. Bei einigen Ausführungsbeispielen sind die Zufuhr von Lichtleistung und Entscheidung kombiniert.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine Querschnittsansicht einer gestapelten Rechenvorrichtung gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 2 zeigt eine schematische Darstellung von Komponenten der Rechenvorrichtung gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 3 zeigt eine auseinandergezogene isometrische Ansicht von vier Stückschichten der Rechenvorrichtung, gezeigt in 1, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 4A zeigt einen Cluster eines Prozessorstücks gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 4B zeigt eine Fliese bzw. ein Feld (tile) eines Speicherstücks gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 5 zeigt eine schematische Darstellung von Interaktionen zwischen Komponenten des Clusters und des Felds, die in 4A–4B gezeigt sind, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 6 zeigt eine vergrößerte auseinandergezogene isometrische Ansicht der vier Stückschichten der Rechenvorrichtung, die in 1 gezeigt ist, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 7A zeigt eine schematische Darstellung eines optischen Stücks gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 7B zeigt eine Vergrößerung einer Region des optischen Stücks, das in 7A gezeigt ist, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 7C zeigt eine Querschnittsansicht eines Abschnitts von chipinternen Stegwellenleitern entlang einer Linie 7C-7C, die in 7B gezeigt ist, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 7D zeigt eine Draufsicht eines Abschnitts von zwei etwa parallelen photonischen Kristallwellenleitern gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 8 zeigt eine schematische Darstellung einer elektromagnetischen Strahlungsquelle gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 9A und 9B zeigen schematische Darstellungen von zwei optoelektronischen Wandlern gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 10 zeigt eine schematische Darstellung von Komponenten eines Wandlerblocks für einen optoelektronischen Wandler gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 11 zeigt eine schematische Darstellung eines Daten-/Steuerblocks eines optoelektronischen Wandlers gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 12 zeigt eine schematische Darstellung von drei Daten-/Steuerblöcken gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 13 zeigt eine schematische Darstellung eines vergrößerten Bündelwellenleitermodulators/Detektors gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 14 zeigt einen chipexternen Kommunikationsnetzknoten bzw -hub gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 15 zeigt eine Rundsendung gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 16A zeigt ein Wellenleiter-Mikroringsystem, das verwendet wird, um Daten in nichtcodierten Kanälen zu codieren, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 16B zeigt ein Wellenleiter-Mikroringsystem, das verwendet wird, um codierte Kanäle von einem Wellenleiter zu extrahieren, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 17 zeigt eine schematische Darstellung eines Mikrorings gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 18A zeigt eine schematische Darstellung einer beispielhaften gestapelten Vier-Cluster-Rechenvorrichtung gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 18B zeigt eine schematische Darstellung eines Entscheidungssystems, das in 18A gezeigt ist, gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 19 zeigt ein Entscheidungssystem gemäß Ausführungsbeispielen der vorliegenden Erfindung.
  • 20A stellt eine schematische Ansicht eines volloptischen Entscheidungssystems gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung dar, bei dem das Prioritätsschema festgelegt ist (nicht fair).
  • 20B stellt eine weitere Version eines Entscheidungssystemausführungsbeispiels dar, bei dem Lichtleistungslieferung an einen weiteren funktionalen Abschnitt der photonischen Verbindung, wie z. B. Datentransport, mit Entscheidung gekoppelt oder kombiniert ist.
  • 21 ist eine schematische Ansicht des Entscheidungssystems, das ein Entscheidungsschema verwenden kann, bei dem mehrere Computersystemkomponenten Zugriff erhalten können zu mehreren Empfangskomponenten, ohne eine Anzahl von verwendeten Wellenleitern zu erhöhen.
  • 22 zeigt eine schematische Ansicht eines weiteren Entscheidungssystems gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Verschiedene Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf volloptische Entscheidungssysteme und Verfahren im Zusammenhang einer photonischen Verbindung, die Kommunikation zwischen Computersystemkomponenten bereitstellt. Diese photonischen Verbindungen sind schneller als ihre elektrischen Gegenstücke, daher muss ein Entscheidungssystem keinen Engpass darstellen. Ein volloptisches Entscheidungssystem ist wünschenswert, damit die Entscheidung in Einklang mit der Kommunikationsgeschwindigkeit durchgeführt werden kann. Zu Darstellungszwecken ist ein Computersystemvorrichtungsausführungsbeispiel beschrieben, um einen Kontext zu liefern zum Darstellen verschiedener Aspekte des Entscheidungssystems der vorliegenden Erfindung. Ein volloptisches Entscheidungssystem gemäß der vorliegenden Erfindung ist jedoch nicht auf die spezifischen Einzelheiten des Ausführungsbeispiels einer photonischen Verbindung, wie beschrieben, begrenzt.
  • Photonische Verbindung
  • Diese photonischen Verbindungen liefern chipinterne photonische Verbindungen zwischen Computersystemkomponenten (z. B. Kernen, Cluster, Speichersteuerungen). Zusätzlich liefern einige Ausführungsbeispiele der photonischen Verbindung ebenfalls chipexterne photonische Verbindungen zu Computersystemkomponenten auf externen Vorrichtungen. Ausführungsbeispiele der vorliegenden Erfindung umfassen auch photonische Verbindungen, die nanophotonische Komponenten umfassen, die Komponenten mit Abmessungen umfassen, die typischerweise geringer als eine Wellenleiter oder geringer als ein Mikrometer sind.
  • Diese photonischen Verbindungen liefern eine schnellere Rate, mit der Daten chipextern kommuniziert werden können, im Vergleich zu herkömmlichen Anschlussstiften, die entlang des Chiprands angeordnet sind, liefern eine größere Rechenbandbreite, liefern geringere Energiekosten für chipinterne und chipexterne Kommunikation als herkömmliche Metalldrähte und können aufwärts oder abwärts skaliert werden, um zusätzliche Komponenten unterzubringen, beispielsweise einen Prozessor mit jeder Anzahl von Kernen. Architekturen der photonischen Verbindung können mit nicht blockierenden, rekonfigurierbaren, nanophotonischen Mikroringen mit niedriger Latenzzeit implementiert werden, die eine hohe Bandbreite, moderate Latenzzeit und sehr geringe Leistungsaufnahme bieten, selbst bei Spitzenrechenbandbreiten. Außerdem können die Architekturen der Rechensystemvorrichtungen konfiguriert werden, so dass der gesamte Speicher in nächster Nähe zu einer Speichersteuerung oder sogar dem Prozessor ist. Eine mehrkernbasierte Rechenvorrichtung, die optische Stücke verwendet, die gemäß Ausführungsbeispielen der vorliegenden Erfindung konfiguriert sind, können bei etwa 20 TBytes/s arbeiten.
  • In der folgenden Beschreibung bezieht sich „photonisch” auf Vorrichtungen, die mit klassischer und/oder quantisierter elektromagnetischer Strahlung arbeiten mit Wellenlängen, die nicht begrenzt sind auf nur den sichtbaren Abschnitt des elektromagnetischen Spektrums. In den verschiedenen nachfolgend beschriebenen Photonischer-Schalter- und Schalter-Struktur-Ausführungsbeispielen wurden eine Anzahl von strukturell ähnlichen Komponenten, die die gleichen Materialien umfassen, mit den gleichen Bezugszeichen versehen und der Kürze halber wird eine Erklärung der Struktur und Funktion derselben nicht wiederholt.
  • Gestapelte Mehrkernrechenvorrichtungen
  • 1 zeigt eine Querschnittsansicht einer beispielhaften Computersystemvorrichtung („Rechenvorrichtung”) 100, die eine gestapelte Mehrkernrechenvorrichtung ist, die eine photonische Verbindung gemäß Ausführungsbeispielen der vorliegenden Erfindung verwendet. Die Rechenvorrichtung 100 umfasst ein Prozessorstück 102, ein Speichersteuer/Verzeichnis/L2-Stück („Speichersteuerstück”) 104, ein analoges elektronisches Stück 106, ein optisches Stück 108 und vier gestapelte Speicherstücke 110–113, die in einem Gehäuse 116 gestapelt sind. Die gestapelten Speicherstücke 110–113 können flüchtiger Speicher sein, wie z. B. dynamischer Direktzugriffsspeicher („DRAN”), nichtflüchtiger Speicher oder jede Kombination von flüchtigem und nichtflüchtigem Speicher. Insbesondere können die gestapelten Speicherstücke 110–113 8-Gigabit-(„GB”)DRAM sein. Die Rechenvorrichtung 100 umfasst auch eine Wärmesenke 118, die auf der oberen Oberfläche des Prozessorstücks 102 positioniert ist, und eine große Anzahl von Durchkontaktierungen (z. B. Hunderte), dargestellt durch vier Durchkontaktierungen 120–123, die sich von dem Speichersteuerstück 104 durch das analoge elektronische Stück 106 und das optische Stück 108 zu den vier Speicherstücken 110–113 erstrecken.
  • Die Stücke 102, 104, 106, 108 und 110–113 können in Dicke von etwa 25 bis etwa 50 Mikrometer rechen. Die Wärmesenke 118 dissipiert Wärme, die durch Rechenbetrieb des Prozessorstücks 102 erzeugt wird, und die Durchkontaktierungen 120–123 können metallisierte oder siliziumgefüllte Durchkontaktierungen sein, die Speichersteuerungen in dem Speicherstück elektrisch verbinden mit jedem der vier Speicherstücke 110–113. Die Speichersteuerungen, die in dem Speichersteuerstück 104 angeordnet sind, verwalten den Datenfluss, der zu und von den Speicherstücken 110–113 geht, und den Datenfluss, der zu und von externen Vorrichtungen (nicht gezeigt) geht. Das optische Stück 108 ist größer als die anderen Stücke, um externe photonische Verbindungen zu umfassen, wie z. B. externe photonische Verbindungen 124 und 126, die verwendet werden können, um datencodierte elektromagnetische Strahlung zu und von der Rechenvorrichtung 100 zu senden. Das optische Stück kann etwa 24 mm mal 24 mm sein, aber die Abmessungen können abhängig von der Implementierung variiert werden. Eine Diamantschicht 130 kann auch zwischen der unteren Oberfläche des optischen Stücks 108 und der oberen Oberfläche des Speicherstücks 110 enthalten sein. Die Diamantschicht 130 kann etwa 1–10 μm dick sein und kann verwendet werden, um Wärme, die durch das Prozessorstück 102 und das Speichersteuerstück 104 erzeugt wird, auszubreiten und zu dissipieren.
  • Der dreidimensionale Stückstapel, der in 1 gezeigt ist, ermöglicht enge Kopplung des optischen Stücks 108 mit den elektronischen Stücken 102 und 104, liefert Zugreifbarkeit der Speicherstücke 110–113 bei niedriger Latenzzeit und durch Ausbreiten der Clusterlogik und des Speichers über gestapelte benachbarte Stücke 102, 104 und 110–113 ist die elektrische Zwischenclusterverdrahtung verkürzt im Vergleich zu herkömmlichen Vorrichtungen. Insbesondere liefert das Stapeln der Speicherstücke in nächster Nähe zu den Speichersteuerungen und das Verwenden von Durchkontaktierungen, die durch die Speicherschichten verlaufen, Verbindungen mit kürzerer Länge und geringerem Widerstand als die beträchtlich längeren Verbindungen mit höherem Widerstand, die verwendet werden, um herkömmlichen Speicher mit Speichersteuerungen zu verbinden. Als Folge ist die Leistung oder Last, die benötigt wird, um elektrische Signale zwischen Stücken der Rechenvorrichtung 100 zu übertragen, beträchtlich niedriger als die Leistung, die für herkömmliche Speicher-zu-Speichersteuerungen benötigt wird.
  • 2 zeigt eine schematische Darstellung von Komponenten der Stücke 102, 104 und 108 der Rechenvorrichtung 100, die gemäß Ausführungsbeispielen der vorliegenden Erfindung verbunden sind. Das Prozessorstück 102 ist ein Mehrkernprozessor, wo die Kerne in Clustern von jeweils vier Kernen angeordnet werden können, wie es durch Cluster 202–204 dargestellt ist. Jeder Kern hat einen privaten Befehlscache erster Ordnung („L1”) (nicht gezeigt) und einen privaten L1-Datencache (nicht gezeigt), die nachfolgenden beschrieben werden mit Bezugnahme auf 4. Die Cluster 202–204 haben jeweils einen privaten gemeinschaftlich verwendeten Cache zweiter Ordnung („L2”), dargestellt durch L2-Cache 206–208, und eine zugeordnete Speichersteuerung, dargestellt durch Speichersteuerungen 210–212. Die Speichersteuerungen 210–212 steuern den Datenfluss zu und von den Clustern 202–204. Die L2-Caches und die Speichersteuerungen sind in dem Speichersteuerstück 104 benachbart zu dem Prozessorstück 102 angeordnet. Wie es in 2 gezeigt ist, liefert eine photonische Verbindung 214 des optischen Stücks 108 photonische Verbindungen, die es den L2-Caches 206–208, die den Cluster 202–204 zugeordnet sind, ermöglichen, photonisch miteinander und mit den Speichersteuerungen 210–212 zu kommunizieren. Außerdem offenbart 2, dass die Speichersteuerungen 210–211 photonisch mit externen Speichermodulen kommunizieren können, wie z. B. chipexternen Dual-in-line-Speichermodulen („DIMMs”) 216–218. Die Cluster 202–204 können elektronisch oder photonisch mit den jeweiligen DIMMs 216–218 kommunizieren.
  • Jeder Cluster des Prozessorstücks 102 hat eine entsprechende Speichersteuerung, die auf dem Speichersteuerstück 104 angeordnet ist, wobei jede Speichersteuerung eine Schnittstelle bildet mit den gestapelten Speicherstücken 110–113 oder eine photonische Verbindung zu chipexternem Speicher treibt, um Bandbreite bereitzustellen, die mit der Leistungsfähigkeit des Prozessorstücks 102 skaliert. Die Cluster sind außerdem photonisch miteinander gekoppelt durch das optische Stück 108 und bieten hohe Bandbreite, mäßige Latenzzeit und sehr niedrige Leistungsaufnahme. Somit kann ein Programmierer, dem eine gestapelte Rechenvorrichtung 100 zur Verfügung steht, Parallelität auf einer sehr hohen Ebene ausdrücken und wird nicht durch Lokalitätsprobleme belastet, was die Schwierigkeit paralleler Pogrammentwicklung stark reduziert. Ferner kann die Architektur der Rechenvorrichtung 100 Bandbreiten von einem Byte pro Gleitkommaoperation (Flop; Flop = floating point Operation) zu dem DRAM liefern.
  • Wenn 8 GB DRAM für jedes der Speicherstücke 110–113 ausgewählt wird, liefert der Speicher auf dem Stapel 32 Gbyte DRAM, der direkt verbunden ist mit den Speichersteuerungen durch die mehreren Durchkontaktierungen, die durch den DRAM verlaufen, wie z. B. Durchkontaktierungen 120–123. Der DRAM wird bereitgestellt durch vier Speicherstapelschichten, gedünnt auf etwa 25 bis 50 Mikrometer, um die Belastung der Durchkontaktierungen oder die Leistungsmenge, die benötigt wird, um dieselben zu verwenden, zu minimieren. Jede Schicht des DRAM-Stapels umfasst 64 beinahe identische Regionen, die auf die Cluster in dem obigen Prozessorstück 102 abbilden. Jede DRAM-Region kann ferner unterteilt werden in mehrere Bänke, die die Zeilenzugriffszeit reduzieren und mehrere gleichzeitige Zugriffe ermöglichen. Beispielsweise kann das Verwenden von 20-nm-DRAM-Technologie jeder Region 1 Gbit von fehlerkorrekturgeschützter Speicherung liefern, so dass jede Speichersteuerung in dem Speichersteuerstück 104 elektronisch mit 0,5 Gbyte Speicher verbindet. Mehrere Kanäle liefern erhöhte Bandbreite in den Speicher. Durch Bereitstellen erhöhter Bandbreite werden Bankkonflikte in dem DRAM reduziert. Jeder Speicherkanal besteht aus 72 Datenbits und etwa 30 Adress- und Steuerbits. Durch Verwenden von 25-Mikrometer-Abstand-Durchkontaktierungen kann der Flächenmehraufwand der Durchkontaktierungen weniger als 3% der Speicherschicht sein, wenn vier Kanäle pro Speichersteuerung angenommen werden. Feinabstand-Durchkontaktierungen ermöglichen es, den DRAM zu strukturieren, um eine gesamte Cachezeile von einem einzelnen Zeilenzugriff zu liefern.
  • Wenn 512 GB DRAM gewünscht wird, kann derselbe in 64 getrennten optisch verbundenen Speichermodulen („OCM”, OCM = optically connected memory module) angeordnet sein. Die OCMs nutzen die gleiche Basistechnologie wie die oben beschriebenen 8 GB DRAM. Das optische Stück 108 führt zwei Funktionen aus. Zuerst liefert das optische Stück 108 eine Schnittstelle zu den Optikfaserverbindungen, wie z. B. externe photonische Verbindungen 124 und 126. Zweitens liefert das optische Stück 108 eine leistungsarme globale Verbindung für den Stapel von DRAM. Die OCMs und der Prozessor sind durch optische Fasern verbunden, was bis zu 48 Kanäle bereitstellt, die für Befehle oder andere anwendungsspezifische Datenaustauschvorgänge verwendet werden können.
  • Gesamtbetrieb der gestapelten Mehrkernrechenvorrichtungen
  • Der Einfachheit halber sind photonische Verbindungsausführungsbeispiele der vorliegenden Erfindung nachfolgend mit Bezugnahme auf die Rechenvorrichtung 100 beschrieben, wobei das Prozessorstück 102 64 Vierkern-Cluster umfasst. Für Fachleute auf diesem Gebiet ist klar, dass die photonischen Verbindungsausführungsbeispiele der vorliegenden Erfindung nicht auf solche Vorrichtungen begrenzt sind und dass diese Ausführungsbeispiele modifiziert und implementiert werden können, um photonische Verbindungen bereitzustellen für Mehrkernrechenvorrichtungen mit jeder Anzahl von Cluster mit jeder Anzahl von Kernen in verschiedenen Anordnungen.
  • 3 zeigt eine auseinandergezogene isometrische Ansicht des photonischen Stücks 102, des Speichersteuerstücks 104, des analogen elektronischen Stücks 106 und des optischen Stücks 108 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Wie es in 3 gezeigt ist, sind das Prozessorstück 102 und das Speichersteuerstück 104 in 64 Fliesen bzw. Felder (tiles) unterteilt. Jedes Feld in dem Prozessorstück 102 stellt vier Kerne dar, die als „Cluster” bezeichnet werden, und jedes Feld in dem Speicherstück 104 stellt einen L2-Cache, einen Hub, eine Speichersteuerung und andere Vorrichtungen dar, die mit einem entsprechenden Cluster in elektronischer Kommunikation sind, das etwa direkt darüber in dem Prozessorstück 102 angeordnet ist. Das Feld 302 des Speichersteuerstücks 104 stellt beispielsweise einen L2-Cache, einen Hub, eine Speichersteuerung und andere Vorrichtungen dar, die unterhalb eines zugeordneten Clusters 304 und in elektronischer Kommunikation mit demselben angeordnet sind. Die Cluster und Felder können etwa 3 mm mal 3 mm sein, können aber abhängig von der Implementierung größer oder kleiner gemacht werden. Ausführungsbeispiele der vorliegenden Erfindung sind nicht auf Cluster mit vier Kernen begrenzt. Bei anderen Ausführungsbeispielen kann ein Cluster zwei, drei und vier oder mehr Kerne umfassen. Ein Beispiel eines Clusters und eines Felds sind nachfolgend mit Bezugnahme auf 4A–4B beschrieben. Das optische Stück 108 umfasst 16 etwa regelmäßig beabstandete optoelektronische Wandler, wie z. B. den optoelektronischen Wandler 306, 270, getrennte und etwa parallele (nicht überkreuzende) Wellenleiter mit einer Serpentinenkonfiguration, dargestellt durch Streifen 308, die ihren Weg bahnen durch jeden der 16 regelmäßig beabstandeten optoelektronischen Wandler und 16 Bündel von 8 etwa parallelen Wellenleitern, wobei jedes Bündel von einem entsprechenden optoelektronischen Wandler ausgeht, wie z. B. das Bündel 310, das von dem optoelektronischen Wandler 306 ausgeht. Die 270 Serpentinenwellenleiter werden „chipinterne Wellenleiter” genannt, die photonische Kommunikation zwischen optoelektronischen Wandlern bereitstellen, und die Wellenleiter, die die 16 Bündel Wellenleiter umfassen, werden als „chipexterne Wellenleiter” bezeichnet, die photonische Kommunikation mit Vorrichtungen bereitstellen, die außerhalb der Rechenvorrichtung 100 angeordnet sind. Die 16 optoelektronischen Wandler bestehen jeweils aus vier optoelektronischen Wandlerblöcken (nicht gezeigt). Jeder der optoelektronischen Wandlerblöcke („Wandlerblöcke”) ist in elektronischer Kommunikation mit einem der vier zugeordneten Felder in dem Speichersteuerstück 104. Die Wandlerblöcke werden nachfolgend mit Bezugnahme auf 6 und 7 näher beschrieben. Das analoge elektronische Stück 106 umfasst 16 Teilflächen, jede Teilfläche ist zwischen vier Feldern in dem Speichersteuerstück 104 und einem optoelektronischen Wandler in dem optischen 108 angeordnet. Jede Teilfläche umfasst eine Anzahl von metallisierten oder siliziumgefüllten Durchkontaktierungen, die analoge elektronische Kommunikation zwischen den vier Feldern in dem Speichersteuerstück 104 und den entsprechenden optoelektronischen Wandlern bereitstellen. Daten werden durch die Teilflächen in der Form von elektronischen analogen Signalen gesendet („elektrische Signale”), weil das Erzeugen einer analoger Signale typischerweise sehr viel weniger Leistung verbraucht als das Erzeugen digitaler elektrischer Signale.
  • Die folgende Beschreibung ist eine Übersicht darüber, wie das optische Stück 108 verwendet werden kann, um Daten zwischen Clustern auf dem Prozessorstück 102 zu übertragen und Daten zwischen Clustern und externen Vorrichtungen zu übertragen. Daten, die durch einen Cluster des Prozessorstücks 102 erzeugt werden, wie z. B. Cluster 304, oder von einem Feld des Speichersteuerstücks 104 extrahiert werden, wie z. B. Feld 302, werden als datencodierte elektrische Signale durch Durchkontaktierungen in einer Teilfläche 312 zu einem entsprechenden Wandlerblock (nicht gezeigt) des optoelektronischen Wandlers 306 übertragen. Der Wandlerblock codiert die elektrischen Signale in eine oder mehrere Wellenlängen elektromagnetischer Strahlung, als „Kanäle” bezeichnet, die sich in einem oder mehreren der chipinternen Wellenleiter 308 ausbreiten. Das Codieren von Daten in unmodulierte Kanäle kann erreicht werden durch Modulieren der Intensität der Kanäle, was nachfolgend mit Bezugnahme auf 14 näher beschrieben wird. Kanäle, die Daten tragen, werden als „codierte Kanäle” bezeichnet. Die codierten Kanäle können beabsichtigt sein für (1) einen benachbarten Cluster 314, der auch in elektronischer Kommunikation mit dem gleichen optoelektronischen Wandler 306 ist, (2) einen Cluster, der irgendwo sonst in dem Prozessorstück 102 angeordnet ist, wie z. B. der Cluster 315, oder (3) eine externe Vorrichtung (nicht gezeigt). Wenn die codierten Kanäle für den benachbarten Cluster 314 beabsichtigt sind, empfängt sein entsprechender Wandlerblock, der in dem optoelektronischen Wandler 306 angeordnet ist, die codierten Kanäle und. wandelt dieselben zurück in codierte elektrische Signale, die durch die Teilfläche 312 zu dem Cluster 314 zurückgesendet werden. Wenn die datencodierten Kanäle für den Cluster 315 beabsichtigt sind, werden die codierten Kanäle entlang geeigneten chipinternen Wellenleitern zu einem Wandlerblock übertragen, der dem Cluster 315 entspricht, der mit einem optoelektronischen Wandler 316 angeordnet ist. Die codierten Kanäle werden zurückgewandelt in codierte elektrische Signale, die durch eine Teilfläche 318 zu dem Cluster 315 gesendet werden. Wenn die codierten Kanäle für eine externe Vorrichtung beabsichtigt sind, platziert der Wandlerblock des optoelektronischen Wandlers 306 die codierten Kanäle auf chipexterne Wellenleiter des Bündels 310, wo die codierten Kanäle das optische Stück 108 verlassen. Wenn eine externe Vorrichtung codierte Kanäle erzeugt, die für einen der vier Cluster 314 beabsichtigt sind, können die codierten Kanäle entlang den chipexternen Wellenleitern in dem Bündel 310 zu dem optoelektronischen Wandler 306 übertragen werden, wo die codierten Kanäle in codierte elektrische Signale umgewandelt werden, die durch die Teilfläche 312 zu den vier Cluster 314 übertragen werden zur Verarbeitung. Eine detailliertere Beschreibung des Betriebs und der Komponenten des optischen Stücks 108 ist nachfolgend mit Bezugnahme auf 7 bereitgestellt.
  • Cluster und Speichersteuerungen
  • 4A zeigt einen Cluster 402 des Prozessorstücks 102 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Der Cluster 402 umfasst vier Kerne. Jeder Kern ist in elektrischer Kommunikation mit einem L1-Befehlscache und einem L1-Datencache. Ein L1-Befehlscache und ein L1-Datencache sind Hochgeschwindigkeitsdirektzugriffsspeicher, die häufig oder vor kurzem zugegriffene Befehle und Daten vorübergehend speichern. 4B zeigt ein Feld 404 des Speichersteuerstücks 104 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Das Feld 404 umfasst einen L2-Cache und eine Komponentenregion 406, die einen Hub, eine Speichersteuerung, ein Verzeichnis, eine Netzwerkschnittstelle, eine Meine-Kreuzschiene-Verbindung und eine Peer-Kreuzschienen-Verbindung umfasst. Diese Kreuzschienenverbindungen können konfiguriert sein, um eine Schnittstelle zu bilden mit entsprechenden Abschnitten der optoelektronischen Wandler. Der L2-Cache wird durch die vier Kerne des Clusters 402 gemeinschaftlich verwendet. Eine L1–L2-Schnittstelle 408 ist etwa in der Mitte des Clusters 402 und des Felds 404 positioniert, und liefert elektronische Kommunikation zwischen dem Cluster 402 und dem Feld 404.
  • Kleine leistungseffiziente Kerne und Caches erreichen eine beinahe optimal mögliche Leistungsfähigkeit pro Energieeinheit. Daher können die Kerne, die für die vorliegende Erfindung gewählt werden, einen 5-GHz-Takt verwenden, und die Kerne können Zweifachausgabe (dual-issue), in Reihe und mehrgängig sein, und können konfiguriert sein, um Einzelbefehl-Mehrfachdaten-(„SIMD-”; SIMD = single instruction multiple data)Befehle zu bieten, die 4 Multiplikationsakkumulations- und Vier-Wort-breite Lade-/Speicheroperationen ermöglichen. SIMD kann eine Sammlung von Niederpegelfunktionen sein, die entworfen sind, um Gleitpunktleistungsfähigkeit zu beschleunigen. Der SIMD-Prozess ermöglicht es einem Befehl, die gleiche Funktion an mehreren Datenstücken durchzuführen, was die Anzahl von Schleifen reduziert, die erforderlich sind, um Daten handzuhaben. Mit nur 64 Vierer-Clustern, wie es oben mit Bezugnahme auf 3 beschrieben ist, die gemäß einem 5-GHz-Takt arbeiten, kann die Rechenbandbreite der Rechenvorrichtung 100 10 Tflops/s sein. Jeder Cluster kann zumindest eine Cachezeile senden, wie z. B. 64 bis 128 Byte, während 24-Stunden-Zyklen, die als „Epochen” bezeichnet werden.
  • 5 zeigt eine schematische Darstellung von Interaktionen zwischen Komponenten von Cluster und Feld, die in 4A–4B gezeigt sind, gemäß Ausführungsbeispielen der vorliegenden Erfindung. Der Hub 502 verteilt codierte elektrische Signale an den L2-Cache 504, das Verzeichnis 506, die Speichersteuerung 508 und die Netzschnittstelle 510. Der Hub 502 ist auch verantwortlich für das Übertragen codierter elektrischer Signale zu und von dem optoelektronischen Wandler des optischen Stücks 108, wie es oben mit Bezugnahme auf 3 beschrieben ist. Die Netzschnittstelle 510 liefert Verbindungen zu einem externen Netz und die Speichersteuerung 508 verwaltet den Datenfluss zu und von dem L2-Cache 504, dem Speicher 110–113, der in 1 gezeigt ist, und externem Speicher, wie z. B. den DIMMs 216–218, die in 2 gezeigt sind.
  • 6 zeigt eine vergrößerte auseinandergezogene isometrische Ansicht von vier Clustern 602 des Prozessorstücks 102, vier entsprechenden Feldern 604 des Speichersteuerstücks 104, eine Teilfläche 606 des analogen elektronischen Stücks 106 und einen optoelektronischen Wandler 608 des optischen Stücks 108, die gemäß Ausführungsbeispielen der vorliegenden Erfindung angeordnet sind. Wie es in 6 gezeigt ist, umfasst der optoelektronische Wandler 608 vier einzelne optoelektronische Wandlerblöcke 610–613. Jeder Wandlerblock ist in elektronischer Kommunikation mit einem der vier Felder 604 über die Teilfläche 606. Insbesondere ist das Feld 615 in elektronischer Kommunikation mit dem Wandlerblock 610, das Feld 616 ist in elektronischer Kommunikation mit dem Wandlerblock 611, das Feld 617 ist in elektronischer Kommunikation mit dem Wandlerblock 612 und das Feld 618 ist in elektronischer Kommunikation mit dem Wandlerblock 613. Die Wandlerblöcke 610–613 wandeln codierte elektrische Signale, die jeweils von den Feldern 615–618 ausgegeben werden, in codierte Kanäle um, die auf einem Teil der chipinternen Wellenleiter 308 übertragen werden können zum Verarbeiten durch andere Cluster oder auf einem Bündel von Wellenleitern 620 an externe Vorrichtungen zum Verarbeiten gesendet werden können. Die Wandlerblöcke 610–613 wandeln auch codierte Kanäle, die in dem Bündel 620 und den chipinternen Wellenleitern 308 übertragen werden, in codierte elektrische Signale um, die durch die vier Cluster 602 getrennt verarbeitet werden können.
  • Optisches Stück
  • 7A zeigt eine schematische Darstellung des optischen Stücks 108 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Wie es in 7A gezeigt ist und oben mit Bezugnahme auf 3 beschrieben ist, umfasst das optische Stück 108 270 getrennte etwa parallele nicht überschneidende chipinterne Wellenleiter 308, 16 etwa regelmäßig beabstandete optoelektronische Wandler und 16 Bündel von 8 chipexternen Wellenleitern. Die chipinternen Wellenleiter 308 können in einer Serpentinenkonfiguration angeordnet sein, so dass alle 270 chipinternen Wellenleiter 308 photonisch gekoppelt sein können mit jedem der 16 optoelektronischen Wandler. 7A offenbart, dass jeder optoelektronische Wandler vier Wandlerblöcke umfasst. Anders ausgedrückt, das optische Stück 108 umfasst 64 Wandlerblöcke, die jeweils in Kommunikation sind mit einem der 64 Felder des Speichersteuerstücks 104. 7A offenbart auch zwei im Wesentlichen identische Kanalquellen 702 und 704, die an gegenüberliegenden Enden der serpentinenförmigen chipinternen Wellenleiter 308 positioniert sind. Die Quellen 702 und 704 sind jeweils konfiguriert, um den gleichen Satz von 64 unterschiedlichen Kanälen auf jeden der chipinternen Wellenleiter in entgegengesetzten Richtungen auszugeben. Der Richtungspfeil 706 stellt die Richtung dar, in der Kanäle, die von der Quelle 702 ausgegeben werden, übertragen werden, und der Richtungspfeil 708 stellt die Richtung dar, in der Kanäle, die von der Quelle 704 ausgegeben werden, gesendet werden. Die serpentinenförmigen chipinternen Wellenleiter 308 haben eine Breite von etwa 1.900 μm.
  • Ausführungsbeispiele der vorliegenden Erfindung sind nicht auf die chipinternen Wellenleiter begrenzt, die die in 7A gezeigte Serpentinenform haben. Die Konfiguration der chipinternen Wellenleiter kann jede geeignete Form annehmen, die von der Anzahl der optoelektronischen Wandlern, dem Layout der optoelektronischen Wandler und der verfügbaren Menge an Platz auf dem optischen Stück abhängen kann.
  • 7B zeigt eine Vergrößerung einer Region 710, die in 7A gezeigt ist, des optischen Stücks 108 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Wie es in 7B gezeigt ist, sind der Einfachheit der Darstellung halber nur 8 der 270 serpentinenförmigen chipinternen Wellenleiter 308 angezeigt. 7B offenbart, dass die Wellenleiter einander nicht schneiden und etwa parallel sind, wie z. B. Wellenleiter 714 und 716.
  • Die chipinternen Wellenleiter 308 können Stegwellenleiter oder photonische Kristallwellenleiter sein mit Querschnittsabmessungen, die von etwa 0,25 bis etwa 0,5 Mikrometer reichen. 7C zeigt eine Querschnittsansicht eines Abschnitts 718 der chipinternen Stegwellenleiter 308 entlang einer Linie 7C-7C, die in 7B gezeigt ist, gemäß Ausführungsbeispielen der vorliegenden Erfindung. Für eine einfache Darstellung stellt der Abschnitt 718 der chipinternen Stegwellenleiter 20 der 270 chipinternen Stegwellenleiter dar, die auf der Oberfläche des optischen Stücks 108 angeordnet sind. Wie es in 7C gezeigt ist, sind die Stegwellenleiter in Bündeln angeordnet, wobei jedes Bündel vier Wellenleiter aufweist, wie z. B. das Bündel 720.
  • 7D zeigt eine Draufsicht eines Abschnitts von zwei etwa parallelen photonischen Kristallwellenleitern gemäß Ausführungsbeispielen der vorliegenden Erfindung. In 7D stellen Kreise, wie z. B. der Kreis 722, ein regelmäßiges Gitter von Öffnungen in einer dielektrischen oder Halbleiter-Substratschicht des optischen Stücks 108 dar. Regionen ohne Öffnungen sind photonische Kristallwellenleiter 724 und 726. Die Öffnungen können mit Luft oder einem geeigneten dielektrischen Material gefüllt sein, das einen Brechungsindex aufweist, der niedriger ist als derjenige der Substratschicht. Das regelmäßige Gitter von Öffnungen erzeugt ein zweidimensionales Bragg-Gitter, das die Wellenleiter 724 und 726 umgibt. Dieses zweidimensionale Bragg-Gitter begrenzt elektromagnetische Strahlung einer geeigneten Wellenlänge auf die Wellenleiter 724 und 726. Photonische Kristallwellenleiter sind gut bekannt und die Lehrbücher Fundamentals of Optical Waveguides von Katsunari Okamoto, Elsevier Inc., 2005; Optical Waveguide Theory von Snyder und Love, Chapman and Hall, London, 1983; und Photonic Crystals von Jean-Michel Lourtioz, Springer-Verlag, Berlin, 2005, sind nur drei von vielen Referenzen auf diesem Gebiet.
  • 8 zeigt eine schematische Darstellung der Quelle 702 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Die Quelle 702 umfasst einen Laser 802 und zwei Sternkoppler 804 und 806. Der Laser 802 kann ein modengekoppelter Rennbahn-Laser sein, der 64 unterschiedliche Wellenlängen unmodulierter elektromagnetischer Strahlung emittiert. Jede Wellenlänge oder jeder „Kanal” ist dargestellt durch λ1, λ2, λ3, ..., λ64, und jeder Kanal hat eine relativ konstante Intensität. Die Starrkoppler 804 und 806 umfassen jeweils Strahlteiler, die in einer Baumstruktur konfiguriert sind, die die 64 Kanäle auf jeden der 258 von den 270 chipinternen Wellenleitern 308 platziert, wie es in 8 gezeigt ist. Bei bestimmten Ausführungsbeispielen der vorliegenden Erfindung kann der Laser 802 ein Hybrid-III–V-Halbleiter/Si-modengekoppelter Laser sein, der M + 1 Laserwellenlängen erzeugt (siehe z. B. A. W. Fang u. a., „Integrated AlGaInAs-silicon evanescent race track laser and photodetectors", Optics Express 15, 2315 (2007).
  • Das optische Stück 108 arbeitet synchron in Epochen von 24 Taktzyklen. Die verfügbaren nichtcodierten Kanäle sind in logische Kanäle gruppiert, die entweder eine Cachezeile oder eine Rundsendemitteilung oder eine Steuermitteilung in einer einzigen Epoche senden können. Ein logischer Kanal kann eine Cachezeile oder Steuermitteilung in einer Epoche kommunizieren. Die Gruppierung von Kanälen in logische Kanäle wird auf eine Weise durchgeführt, die es einem Cluster erlaubt, alle vier (24 Taktzyklen/6 Kanäle) Taktzyklen bis zu einer Cachezeile zu empfangen und zu senden, was eine Gesamtbandbreite von 10 TBytes/s [64 Cluster × (128 Bytes/4 Takte) × 5 GHz] ergibt.
  • Optoelektronische Wandler
  • 9A–9B zeigen schematische Darstellungen von zwei Typen von optoelektronischen Wandlern gemäß Ausführungsbeispielen der vorliegenden Erfindung. In 9A umfasst ein erster optoelektronischer Wandler 900 vier Wandlerblöcke 901–904, die mit vier chipexternen Kommunikationshubs 905–908 photonisch gekoppelt sind. Die Kommunikationshubs 905–908 sind jeweils photonisch gekoppelt mit Bündeln 911–914, wobei jedes Bündel acht chipexterne Wellenleiter umfasst. In 9B umfasst ein zweiter optoelektronischer Wandler 920 die gleichen vier Wandlerblöcke 901–904, die photonisch gekoppelt sind mit chipexternen Kommunikationshubs, die in eine einzelne Vorrichtung 922 gruppiert sind. Bündel 911–914 sind photonisch gekoppelt mit der Vorrichtung 922 über eine Serialisierungs-/Deserialisierungsvorrichtung 924.
  • 10 zeigt eine schematische Darstellung von Komponenten eines Wandlerblocks 1000 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Der Wandlerblock 1000 umfasst ein Rundsendesystem 1002, einen Daten-/Steuerblock 1004, ein Entscheidungssystem 1006 und einen chipexternen Kommunikationshub 1008. Der Betrieb und die Architektur des Entscheidungssystems 1006 sind nachfolgend mit Bezugnahme auf 18 und 19 näher beschrieben. Das Rundsendesystem 1002 ermöglicht es dem zugeordneten Cluster, Daten an all die anderen Cluster zu etwa der gleichen Zeit zu übertragen. Der Daten-/Steuerblock 1004 ist einem bestimmten Feld des Speichersteuerstücks 104 zugewiesen und wandelt codierte Kanäle in codierte elektrische Signale um, die zu dem bestimmten Feld gesendet werden, und wandelt codierte elektrische Signale, die von dem Feld ausgegeben werden, in codierte Kanäle um, die an einen anderen Cluster in der Rechenvorrichtung übertragen werden. Architekturausführungsbeispiele des Daten-/Steuerblocks 1004 sind nachfolgend mit Bezugnahme auf 11–13 näher beschrieben. Das Entscheidungssystem 1006 gewährt einem Cluster das Recht, einen Cluster oder ein Bündel von Wellenleitern in einer bestimmten Epoche zu verwenden. Wie es in 10 gezeigt ist, sind zwei der 270 chipinternen Wellenleiter 308 dem Rundsendesystem 1002 zugewiesen, zwölf der chipinternen Wellenleiter 308 sind dem Entscheidungssystem 1006 zugewiesen und 256 der chipinternen Wellenleiter 308 sind dem Daten-/Steuerblock 1004 zugewiesen. Die 256 chipinternen Wellenleiter sind in 64 Bündeln angeordnet. Jedes der 64 Bündel umfasst vier chipinterne Wellenleiter, die einem bestimmten Feld in dem Speicherstück 102 zugeordnet sind.
  • 10 umfasst auch Parameter w1, w2, w3, w4 und w5, die Abmessungen von Komponenten des Wandlerblocks 1000 darstellen. Bei bestimmten Ausführungsbeispielen kann w1 von etwa 2.100–2.400 μm reichen, w2 kann von etwa 1.700–2.100 μm reichen, w3 kann von etwa 32–44 μm reichen, w4 kann von etwa 80–120 μm reichen und w5 kann von etwa 500–600 μm reichen. Vorzugsweise kann w1 etwa 2.290 μm sein, w2 kann etwa 1.900 μm sein, w3 kann etwa 38 μm sein, w4 kann etwa 100 μm sein und w5 kann etwa 530 μm sein, aber diese Abmessungen und Bereiche können abhängig von der Implementierung variiert werden.
  • 11 zeigt eine schematische Darstellung eines Daten-/Steuerblocks 1100 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Der Daten-/Steuerblock 1100 stellt das N-fache der 64 Daten-/Steuerblöcke in dem optischen Stück 102 dar. Horizontale Linien 1101–1109 stellen nur neun der 64 Bündel von vier chipinternen Wellenleitern dar, die jedem der 64 Daten-/Steuerblöcke zugeordnet sind (die verbleibenden 55 Bündel sind nicht gezeigt). Die Bündel sind auch von 1 bis 64 von oben nach unten markiert, wobei jede Markierung einem bestimmten Daten-/Steuerblock entspricht. Jeder Daten-/Steuerblock verwendet ein bestimmtes Bündel zum Empfangen codierter Kanäle, die von den anderen 63 Daten-/Steuerblöcken ausgegeben werden. Die verbleibenden 63 Bündel werden durch den Daten-/Steuerblock verwendet, um codierte Kanäle an die anderen 63 Daten-/Steuerblöcke zu senden. Wie es in 11 gezeigt ist, hat beispielsweise der Daten-/Steuerblock 1100 63 Bündelwellenleitermodulatoren, wie z. B. Bündelwellenleitermodulator 1110, die photonisch gekoppelt sind mit den Bündeln 1 bis N – 1 und den Bündeln N + 1 bis 64. Der Daten-/Steuerblock 1100 hat auch zwei Bündelwellenleiterdetektoren 1112 und 1114, die photonisch gekoppelt sind mit dem N-ten Bündel 1105. Der Daten-/Steuerblock 1100 empfängt 64 uncodierte (d. h. unmodulierte) Kanäle in jedem der chipinternen Wellenleiter des ersten bis N – 1-ten Bündels und dem N + 1-sten bis 64sten Bündel von den Quellen 702 und 704.
  • Wie es in 11 gezeigt ist, ist der Daten-/Steuerblock 1100 konfiguriert, um die nichtcodierten Kanäle zu verwenden, die durch die Quelle 702 bereitgestellt werden, um codierte Kanäle zu erzeugen, die für die Daten-/Steuerblöcke N + 1 bis zu dem 64sten beabsichtigt sind, und die uncodierten Kanäle verwenden, die durch die Quelle 704 bereitgestellt werden, um codierte Kanäle zu erzeugen, die für die Daten-/Steuerblöcke 1 bis N – 1 bestimmt sind. Wie es in 11 gezeigt ist, empfängt beispielsweise der Daten-/Steuerblock 1100 uncodierte Kanäle auf den Bündeln 1101–1104, die von der Quelle 704 stammen, wie es durch Richtungspfeile 1116–1120 angezeigt ist, und verwendet die Bündelwellenleitermodulatoren, die mit den Bündeln 1101–1104 photonisch gekoppelt sind, um Daten in diesen uncodierten Kanälen 1116–1120 zu codieren, die für die Daten-/Steuerblöcke 1 bis N – 1 bestimmt sind. Andererseits empfängt der Daten-/Steuerblock 1100 auch uncodierte Kanäle auf den Bündeln 1106–1109, die von der Quelle 702 stammen, wie es durch Richtungspfeile 1121–1125 angezeigt ist, und verwendet die Bündelwellenleitermodulatoren, die mit den Bündeln 1106–1109 photonisch gekoppelt sind, um Daten in diesen uncodierten Kanälen 1112–1125 zu codieren, die für die Daten-/Steuerblöcke N + 1 bis 64 bestimmt sind. Der Daten-/Steuerblock 1100 verwendet die Bündelwellenleiterdetektoren 1112 und 1114, um codierte Kanäle 1120 und 1121 zu empfangen, die durch die anderen 63 Daten-/Steuerblöcke gesendet werden.
  • 12 zeigt eine schematische Darstellung von drei Daten-/Steuerblöcken gemäß Ausführungsbeispielen der vorliegenden Erfindung. Wie es in 12 gezeigt ist, ist der zweite Daten-/Steuerblock 1202 konfiguriert, um codierte Kanäle auf dem zweiten Bündel 1102 zu empfangen, und der 63ste Daten-/Steuerblock 1204 ist konfiguriert, um codierte Kanäle auf dem 63sten Bündel 1108 zu empfangen. Die Daten-/Steuerblöcke 1100 und 1204 und andere Daten- und Steuerblöcke, die nicht gezeigt sind, verwenden das Bündel 1102, um codierte Kanäle zu dem zweiten Daten-/Steuerblock 1202 zu senden. Diese codierten Kanäle verlaufen ungestört durch die Daten-/Steuerblöcke, die dazwischen angeordnet sind. Die Daten-/Steuerblöcke 1100 und 1202 und andere Daten- und Steuerblöcke, die nicht gezeigt sind, verwenden das Bündel 1108, um codierte Kanäle zu dem 63sten Daten-/Steuerblock 1204 zu senden. Diese codierten Kanäle verlaufen ungestört durch die Daten-/Steuerblöcke, die dazwischen angeordnet sind. Die Architektur und der Betrieb der Bündelwellenleitermodulatoren und -detektoren werden nachfolgend mit Bezugnahme auf 13 und 14 näher beschrieben.
  • Es ist anzumerken, dass bei anderen Ausführungsbeispielen der vorliegenden Erfindung der Daten-/Steuerblock 1100 auch konfiguriert sein kann, um die uncodierten Kanäle zu verwenden, die durch die Quelle 702 bereitgestellt werden, um codierte Kanäle zu erzeugen, die für die Daten-/Steuerblöcke 1 bis N – 1 bestimmt sind, und die uncodierten Kanäle zu verwenden, die durch die Quelle 704 bereitgestellt werden, um codierte Kanäle zu erzeugen, die für die Daten-/Steuerblöcke N + 1 bis 64 bestimmt sind.
  • Der Bündelwellenleitermodulator und der Bündelwellenleiterdetektor sind beinahe identisch konfigurierte Bauelemente. 13 zeigt eine schematische Darstellung eines vergrößerten Bündelmodulators/Detektors 1300 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Wie es oben mit Bezugnahme auf 11–12 beschrieben ist, empfängt der Bündelwellenleitermodulator/Detektor 1300 Kanäle auf einem Bündel von vier chipinternen Wellenleitern 1301–1304. Der Bündelwellenleitermodulator/Detektor 1300 umfasst vier Wellenleiter-Mikroringsysteme, wie z. B. das Wellenleiter-Mikroringsystem 1306. Die vier Wellenleiter-Mikroringsysteme umfassen die etwa parallelen Wellenleiter 1301–1304, aber der Trennungsabstand zwischen den Wellenleitern 1301–1304 kann von etwa 10–14 μm reichen, was größer ist als der Trennungsabstand zwischen den Bündelwellenleitern 1301–1304 außerhalb des Bündelwellenleitermodulators/Detektors 1300. Jedes Wellenleiter-Mikroringsystem umfasst 64 Mikroringe, wie z. B. den Mikroring 1308. Die 64 Mikroringe sind benachbart zu und verteilt auf gegenüberliegenden Seiten entlang der Länge jedes Wellenleiters. Jeder der Mikroringe ist konfiguriert, um in Resonanz zu sein mit einem der 64 Kanäle, die entlang einem photonisch gekoppelten Wellenleiter übertragen werden. Die Konfiguration der Mikroringe wird nachfolgend mit Bezugnahme auf 17 beschrieben.
  • 13 umfasst auch Parameter t1, t2, t3 und t4, die Abmessungen von Komponenten des Wellenleiter-Mikroringsystems 1300 darstellen. Bei bestimmten Ausführungsbeispielen kann t1 von etwa 45–64 μm reichen, t2 kann von etwa 200–300 μm reichen, t3 kann von etwa 0,5–5 μm reichen und t4 kann von etwa 1–10 μm reichen. Vorzugsweise kann t1 etwa 57,5 μm sein, t2 kann etwa 255 μm sein, t3 kann etwa 2 μm sein und t4 kann etwa 5 μm sein, aber die Erfindung ist nicht auf diese Abmessungen oder Abmessungsbereiche begrenzt. Diese Abmessungen und Abmessungsbereiche können abhängig von der Implementierung variiert werden.
  • 14 zeigt einen chipexternen Kommunikationshub 1400 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Der chipexterne Kommunikationshub 1400 umfasst einen chipexternen Wellenleitermodulator 1401 und einen chipexternen Wellenleiterdetektor 1402 mit Gesamtabmessungen von etwa 200–300 μm mal etwa 100–200 μm, aber die Abmessungen können abhängig von der Implementierung variiert werden. Der chipexterne Wellenleitermodulator 1401 umfasst vier Wellenleiter-Mikroringsysteme 1403–1406. Jedes der Wellenleiter-Mikroringsysteme 1403–1406 umfasst einen Abschnitt eines chipexternen Wellenleiters und 64 Mikroringe. Die Wellenleiter der Wellenleiter-Mikroringsysteme 1403–1406 sind photonisch gekoppelt mit einem chipinternen Wellenleiter 1407 über jeweils vier Strahlteiler 1408–1411. Der Wellenleiter 1407 trägt 64 uncodierte Kanäle, die durch die Strahlteiler 1408–1411 in die Wellenleiter-Mikroringsysteme 1403–1406 platziert werden, die dann verwendet werden, um Daten in die 64 uncodierten Kanäle zu codieren, die durch vier entsprechende Felder erzeugt werden, wie es nachfolgend mit Bezugnahme auf 15A beschrieben ist. Der chipexterne Wellenleiterdetektor 1402 umfasst vier Wellenleiter-Mikroringsysteme 1412–1415, die auch vier chipexterne Wellenleiter umfassen zum Aufnehmen codierter Kanäle von externen Bauelementen, wie z. B. chipexternem Speicher. Die Wellenleiter-Mikroringsysteme 1412–1415 werden verwendet, um die codierten Kanäle in entsprechende codierte elektrische Signale umzuwandeln, die an vier elektronisch gekoppelte Felder übertragen werden.
  • 15 zeigt ein Rundsendesystem 1500 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Das Rundsendesystem 1500 umfasst einen Rundsendemodulator 1502 und einen Rundsendedetektor 1504 mit Flächenabmessungen von etwa 400–600 μm mal 20–40 μm, aber die Abmessungen können abhängig von der Implementierung variiert werden. Der Rundsendemodulator 1502 umfasst zwei Wellenleiter-Mikroringsysteme 1506 und 1508, die photonisch gekoppelt sind mit zwei chipinternen Wellenleitern 1510 bzw. 1512. Der Rundsendedetektor 1504 umfasst zwei Wellenleiter-Mikroringsysteme 1514 und 1516, die photonisch gekoppelt sind mit den Wellenleitern 1510 und 1512 über Strahlteiler 1518 bzw. 1520. Das Rundsendesystem 1500 wird verwendet, um Daten etwa gleichzeitig an all die anderen Cluster zu senden und von denselben zu empfangen,.
  • Obwohl optoelektronische Wandlerausführungsbeispiele der vorliegenden Erfindung oben mit Bezugnahme auf 9–15 für eine 64-Clusterrechenvorrichtung beschrieben wurden, ist anzumerken, dass Ausführungsbeispiele der vorliegenden Erfindung nicht so begrenzt sind. Ein Fachmann auf diesem Gebiet wird sofort erkennen, dass diese Ausführungsbeispiele aufwärts oder abwärts skaliert werden können, um Rechenvorrichtungen mit jeder Anzahl von Cluster unterzubringen.
  • Betrieb von Wellenleiter-Mikroringsystemen
  • 16A zeigt ein Wellenleiter-Mikroringsystem, das verwendet werden kann, um Daten in 64 uncodierte Kanäle zu codieren, gemäß Ausführungsbeispielen der vorliegenden Erfindung. In 16A werden 64 uncodierte (d. h. unmodulierte) Kanäle λ1, λ2, λ3, ..., λ64 durch einen Wellenleiter 1602 getragen. Jeder der 64 Mikroringe ist konfiguriert, um in Resonanz zu sein mit einem der Kanäle, so dass jeder Kanal über evaneszente Kopplung in einen zugeordneten benachbarten Mikroring extrahiert werden kann. Beispielsweise ist ein Mikroring 1604 konfiguriert, um mit dem Kanal λ1 in Resonanz zu sein. Während der Kanal λ1 entlang dem Wellenleiter 1602 übertragen wird, wird ein Großteil des Kanals λ1 evaneszent gekoppelt in den Mikroring 1604. Informationen können codiert werden in die Intensitäten von Kanälen durch Anlegen eines Musters von „Ein”- und „Aus”-Spannungen an die Mikroringe. Die Spannung verschiebt den Brechungsindex der Mikroringe, was wiederum die Intensität eines Kanals moduliert, der entlang dem Wellenleiter 1602 übertragen wird. Das Muster von Spannungen kann einer Zeichenfolge von Daten entsprechen, die von einem entsprechenden Feld in dem Speichersteuerstück 104 ausgegeben werden. Beispielsweise kann eine geeignete „Ein”-Spannung, die durch ein Feld des Speichersteuerstücks 104 erzeugt wird, der binären Zahl „1” entsprechen, und die „Aus”-Spannung kann der binären Zahl „0” entsprechen. Wenn die „Ein”-Spannung an einen Mikroring angelegt wird, wird die Resonanz des Mikrorings verschoben und der entsprechende Kanal, der entlang dem benachbarten Wellenleiter übertragen wird, wird nicht evaneszent in den Mikroring gekoppelt. Anders ausgedrückt, während die „Ein”-Spannung angelegt wird, bleibt die Intensität des Kanals relativ unverändert, während der Kanal den Mikroring passiert. Sobald die Spannung „aus”-geschaltet ist, wird jedoch der Kanal evaneszent gekoppelt in den Mikroring und die Intensität des Kanals, der den Mikroring passiert, fällt. Als Folge können die gleichen Daten, die in einem Muster von „Ein”- und „Aus”-Spannungen codiert sind, in die Intensität des Kanals codiert werden, wo relativ hohe Intensitäten der binären Zahl „1” entsprechen, und relativ niedrige Intensitäten der Binärzahl „0” entsprechen.
  • 16B zeigt ein Wellenleiter-Mikroringsystem, das verwendet werden kann, um 64 codierte Kanäle von einem Wellenleiter zu extrahieren, gemäß Ausführungsbeispielen der vorliegenden Erfindung. In 16B werden 64 codierte Kanäle λ1, λ2, λ3, ..., λ64 in einen Wellenleiter 1606 eines Detektorblocks eingegeben. Jeder der 64 Mikroringe ist konfiguriert, um in Resonanz zu sein mit einem der 64 Kanäle, so dass jeder Kanal über evaneszente Kopplung in einen benachbarten Mikroring extrahiert werden kann. Während beispielsweise der codierte Kanal λ1 entlang dem Wellenleiter 1606 übertragen wird, werden eine hohe und niedrige Intensität, die dem Kanal λ1 zugeordnet sind evaneszent in einen Mikroring 1608 gekoppelt. Das Muster von relativ hohen und niedrigen Intensitäten, die dem Kanal λ1 zugeordnet sind, erzeugt ein entsprechendes Muster von hohen und niedrigen Spannungen über den Mikroring 1608. Dieses Muster von Spannungen wird dann als ein elektrisches Signal übertragen, das die gleichen Informationen codiert, zu einem zugeordneten Feld in dem Speichersteuerstück 104.
  • Mikroringe
  • 17 zeigt eine schematische Darstellung eines Mikrorings 1700 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Der Mikroring 1700 ist in nächster Nähe zu einem Wellenleiter 1702 positioniert. Bei bestimmten Ausführungsbeispielen umfasst der Mikroring 1700 einen intrinsischen Halbleiter, hat eine p-Typ-Halbleiterregion 1704, die in dem Halbleitersubstrat in dem Mikroring 1700 gebildet ist, und eine n-Typ-Halbleiterregion 1706, die in dem Halbleitersubstrat gebildet ist, der die Außenseite des Mikrorings 1700 umgibt und auf der gegenüberliegenden Seite des Wellenleiters 1702 ist. Die Regionen 1704, 1706 und der Mikroring 1700 bilden einen p-i-n-Übergang, der als eine Photodiode oder ein Modulator verwendet werden kann, wie es oben mit Bezugnahme auf 16 beschrieben ist. Der Wellenleiter 1702 kann ein chipinterner oder chipexterner Wellenleiter sein, wie es oben mit Bezugnahme auf 13–15 beschrieben ist. Die Übertragung des Wellenleiters 1702 kann empfindlich sein für die Kanalwellenlänge und kann stark reduziert werden, wenn der Kanal in Resonanz ist mit dem Mikroring 1700, weil der Kanal evaneszent in den Mikroring 1700 koppelt. Die Resonanz des Mikrorings 1700 kann elektronisch moduliert werden durch Anlegen einer geeigneten Spannung oder eines geeigneten Stroms an die Regionen 1704 und 1706. Der Mikroring 1700 kann konfiguriert sein, so dass, wenn keine Spannung oder kein Strom an den Mikroring angelegt ist, ein bestimmter Kanal in Resonanz ist mit dem Mikroring 1700 und evaneszent in den Mikroring 1700 koppelt. Wenn eine geeignete Spannung oder ein geeigneter Strom an den Mikroring 1700 angelegt ist, wird die Resonanz des Mikrorings 1700 verschoben und der gleiche Kanal breitet sich ungestört durch den Wellenleiter 1702 aus. Andererseits kann der Mikroring 1700 auch konfiguriert sein, so dass, wenn eine Spannung oder ein Strom an den Mikroring 1700 angelegt ist, ein bestimmter Kanal in Resonanz ist mit dem Mikroring 1700 und evaneszent in den Mikroring 1700 koppelt. Wenn die Spannung oder der Strom „aus”-geschaltet ist, wird die Resonanz des Mikrorings 1700 verschoben und der gleiche Kanal breitet sich ungestört durch den Wellenleiter 1702 aus. Für ein Beispiel von Mikroringmodulatoren siehe Q. Xu u. a., „12.5 Gbit/s carrier-injection-based silicon microring silicon modulators", Optics Express 15, 430 (2007).
  • Entscheidung
  • Die Cluster können sowohl als Ressourcen als auch als Anforderer für andere Ressourcen arbeiten. Es kann jedoch der Fall sein, dass zwei oder mehr Cluster Zugriff zu der gleichen Ressource, wie z. B. einen bestimmten Cluster, während der gleichen Epoche anfordern. Jeder Cluster der vorliegenden Erfindung ist elektronisch gekoppelt mit einem entsprechenden Entscheidungssystem, um diese Arten von Konflikten zu vermeiden. Der Kürze und Einfachheit halber ist die folgende Beschreibung der Durchführung von Entscheidungen beschrieben unter Verwendung einer schematischen Darstellung einer beispielhaften Rechenvorrichtung, die nur vier Cluster umfasst, gemäß Ausführungsbeispielen der vorliegenden Erfindung. Nachfolgend ist eine Beschreibung eines Entscheidungssystemausführungsbeispiels mit Bezugnahme auf 19 beschrieben.
  • 18A zeigt schematische Darstellungen einer beispielhaften gestapelten Vier-Cluster-Rechenvorrichtung 1800 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Die Rechenvorrichtung 1800 umfasst vier Cluster 1801–1804, die in elektronischer Kommunikation mit vier entsprechenden Daten-/Steuerblöcken 1805–1808 sind. Die Rechenvorrichtung 1800 umfasst auch eine erste Quelle 1810 und eine zweite Quelle 1812. Die Quellen 1810 und 1812 können konfiguriert sein, um 64 uncodierte Kanäle λ1, λ2, λ3, ..., λ64 auf jeden Wellenleiter der vier Bündel von Wellenleitern 1814–1817 zu emittieren, wie es oben mit Bezugnahme auf 8 beschrieben ist. Die Daten-/Steuerblöcke empfangen jeweils Daten- und Steuerkanäle auf einem bestimmten Bündel und verwenden die verbleibenden Kanäle, um Daten- und Steuerkanäle an die anderen Cluster zu senden. Beispielsweise umfasst der Daten-/Steuerblock 1806 einen Bündelwellenleiterdemodulator 1820 und drei Bündelwellenleitermodulatoren 1821–1823, die konfiguriert sind und betrieben werden, wie es oben in 11–12 beschrieben ist. Die Cluster 1801–1804 sind jeweils in elektronischer Kommunikation mit einem Entscheidungssystem 1830.
  • 18B zeigt eine schematische Darstellung des Entscheidungssystems 1830 gemäß Ausführungsbeispielen der vorliegenden Erfindung. Das Entscheidungssystem 1830 umfasst einen Leistungswellenleiter 1832, der photonisch gekoppelt ist mit einer Quelle 1834, einen Schleifenwellenleiter 1836 in photonischer Kommunikation mit dem Leistungswellenleiter 1832 und über vier Lichtumleiter, die bei diesem Ausführungsbeispiel wellenlängenselektive Elemente 1837–1840 sind. Bei dieser beispielhaften Erörterung sind die wellenlängenselektiven Elemente als Mikroringe implementiert. Die Quelle 1834 ist eine Lichtquelle. Beispiele von Lichtquellen umfassen eine Laserquelle, eine Lichtdiode oder Licht, das von einem anderen System empfangen wird. Das Entscheidungssystem 1830 umfasst auch vier Gruppen von vier inneren Mikroringen 1841–1844, die in dem Schleifenwellenleiter 1836 angeordnet sind. Die Quelle 1834 emittiert vier unmodulierte Kanäle λ1', λ2', λ3' und λ4' auf dem Leistungswellenleiter 1832. Jede der vier Mikroringgruppen 1841–1844 ist in elektronischer Kommunikation mit einem der vier Cluster 1801–1804. Insbesondere sind die Mikroringe der Mikroringgruppe 1841 in elektronischer Kommunikation mit dem Cluster 1 1801, die Mikroringe der Mikroringgruppe 1842 sind in elektronischer Kommunikation mit dem Cluster 2 1802, die Mikroringe der Mikroringgruppe 1843 sind in elektronischer Kommunikation mit dem Cluster 3 1803 und die Mikroringe der Mikroringgruppe 1844 sind in elektronischer Kommunikation mit dem Cluster 4 1804. Die inneren Mikroringe sind konfiguriert als p-i-n-Übergangphotodioden, wie es oben mit Bezugnahme auf 17 beschrieben ist. Es ist anzumerken, dass für die 64-Cluster-Rechenvorrichtung 100 kein Bedarf besteht für eine getrennte Quelle 1834, wie es nachfolgend mit Bezugnahme auf 19 beschrieben ist.
  • Wie es in 18B gezeigt ist, sind die vier Mikroringe 1837–1840 und die inneren Mikroringe 1841–1844 jeweils mit den Kanalbezeichnungen λ1', λ2', λ3' und λ4' markiert. Diese Bezeichnungen identifizieren den Kanal, mit dem jeder Mikroring in Resonanz ist und evaneszent koppeln kann von einem benachbarten Wellenleiter. Beispielsweise sind die Mikroringe 1837–1844 jeweils getrennt konfiguriert, um in Resonanz zu sein mit nur einem der Kanäle λ1', λ2', λ3' bzw. λ4'. Insbesondere koppeln die Mikroringe 1837–1840 evaneszent die Kanäle λ1', λ2', λ3' bzw. λ4' von der Uhrzeigersinnrichtung 1864 in dem Leistungswellenleiter 1832 auf die Gegenuhrzeigersinnrichtung 1848 in dem Schleifenwellenleiter 1836.
  • Auf die gleiche Weise koppeln die inneren Mikroringe 1841–1844 auch evaneszent bestimmte Kanäle von dem Schleifenwellenleiter 1836, aber die inneren Mikroringe müssen aktiviert werden oder „ein”-geschaltet werden durch einen entsprechenden Cluster. Beispielsweise können die Mikroringe 1841 alle konfiguriert sein, um eine halbe Mode versetzt zu sein von der Resonanzfrequenz der Kanäle λ1', λ2', λ3' und λ4'. Als Folge passieren die Kanäle λ1', λ2', λ3' und λ4' die Mikroringe 1841 ungestört entlang dem Schleifenwellenleiter 1836. Der entsprechende Cluster 1 1801 kann jedoch einen entsprechenden Strom senden, um einen bestimmten Mikroring zu aktivieren, was den Mikroring in Resonanz mit einem zugeordneten Kanal verschiebt. Der Mikroring kann den Kanal von dem Schleifenwellenleiter 1836 evaneszent koppeln, um in dem Mikroring in Resonanz zu sein. Beispielsweise kann der Cluster 1 1801 den Mikroring 1850 „ein”-schalten, so dass der Kanal λ3' evaneszent gekoppelt ist von dem Schleifenwellenleiter 1836, um in dem Mikroring 1850 in Resonanz zu sein. Außer wenn die anderen Mikroringe in der Gruppe 1841 „ein”-geschaltet sind, passieren die Kanäle λ1', λ2' und λ4' ungestört.
  • Die Verwendung des Entscheidungssystems 1830, um zu bestimmen, ob einer der vier Cluster 1801–1804 zum Empfangen von Daten verfügbar ist, wird nun mit Bezugnahme auf 18A und 18B beschrieben. Kurz vor jeder Epoche wird jeder Cluster einem der vier Kanäle zugewiesen, die von der Quelle 1834 emittiert werden, und die Cluster 1801–1804 sind sich der Cluster-Kanal-Zuweisungen bewusst. Diese Zuweisungen können beliebig sein oder auf einem Verfahren basieren, das eine faire Verwendung der Cluster sicherstellt, und können während der Epoche (bei einer beispielhaften Implementierung 1/3 einer Epoche) durchgeführt werden, vor dem Beginn einer neuen Epoche. Diese Cluster-Kanal-Zuweisungen werden durch die Cluster verwendet, um zu bestimmen, welche Cluster verfügbar sind zum Empfangen von Daten für weitere Verarbeitung. Bei einem Ausführungsbeispiel können die Kanalzuweisungen pro Epoche anfangs vorbestimmt werden und in einer Nachschlagtabelle gespeichert werden, die an jedem Cluster zugreifbar ist, und Computerlogik, die verwendet wird, um die Cluster-Kanal-Zuweisungen pro Epoche gemäß einem Schema zu aktualisieren. Ein Beispiel eines solchen Schemas ist ein Round-Robin-Schema.
  • Bei einem Ausführungsbeispiel ist die Entscheidungsvorrichtung über mehrere Stücke verteilt. Die Kreuzschienenverbindungen auf dem Speichersteuerstück 104 bestimmen, was von der Entscheidungsvorrichtung anzufordern ist. Die Anforderung wird durch das analoge Stück 106 zu dem optischen Stück 108 übertragen, in dem die Ringmodulatoren und die Wellenleiter sitzen. Es wird versucht, an dem optischen Stück 108 einen Kanal umzuleiten, und dieser Kanal wird entweder umgeleitet und erfasst oder nicht. Das resultierende elektrische Signal kehrt zurück zu den Kreuzschienenverbindungen, die das elektrische Signal als Start oder Stopp (go/no-go) interpretieren, um den logischen Kanal zu verwenden, durch Senden von Daten zu den Modulatoren während der nächsten Epoche.
  • Man betrachte beispielsweise eine in Tabelle I gezeigte Cluster-Kanal-Zuweisung vor dem Beginn einer Epoche: Tabelle I
    Cluster Nr. Kanal
    1 λ1'
    2 λ2'
    3 λ3'
    4 λ4'
  • Wie es in Tabelle I angezeigt ist, wurde dem Cluster 1 1801 der Kanal λ1' zugewiesen, dem Cluster 2 1802 der Kanal λ2' usw. Man nehme an, dass der Cluster 1 1801 und der Cluster 4 1804 beide den Cluster 3 1803 verwenden möchten, um Daten zu verarbeiten. Mit erneuter Bezugnahme auf 18B schaltet der Cluster 1 1801 den Mikroring 1850 „ein”, und der Cluster 4 1804 schaltet ebenfalls den Mikroring 1852 ein. Der Kanal λ3' ist evaneszent gekoppelt von dem Leistungswellenleiter 1832 über den Mikroring 1839 auf den Schleifenwellenleiter 1836, wo sich der Kanal λ3' dann entlang dem Schleifenwellenleiter 1836 ausbreitet in einer Gegenuhrzeigersinnrichtung 1848 genau nach dem Mikroring 1839. Der Mikroring 1850 extrahiert den Kanal λ3' von dem Schleifenwellenleiter 1836, bevor der Kanal λ3' den Mikroring 1852 erreichen kann. Der Kanal λ3', der in dem Mikroring 1850 in Resonanz ist, erzeugt ein elektrisches Signal, das an den Cluster 1 1801 gesendet wird. Wenn dieses elektrische Signal mit erneuter Bezugnahme auf 18A, einen Schwellenwert überschreitet, wird es in dem Cluster 1 1801 erfasst. Nachdem dieses Signal erfasst wurde, überträgt der Cluster 1 1801 während der nachfolgenden Epoche die Daten an die Modulatoren 1856, die die Daten in unmodulierte Kanäle codieren, die von der Quelle 1810 ausgegeben werden. Diese codierten (d. h. modulierten) Kanäle werden dann entlang dem Bündel 1816 strömungsmäßig zu den Detektoren 1858 übertragen und durch den Cluster 3 1803 verarbeitet, wie es oben mit Bezugnahme auf 12 beschrieben ist. In dieser bestimmten Epoche erhält der Cluster 1 1801 Zugriff auf den Cluster 3 1803 und der Cluster 4 1804 muss auf eine nachfolgende Epoche warten.
  • Man nehme nun an, dass der Cluster 1 1801 und der Cluster 4 1804 beide erneut den Cluster 3 1803 verwenden möchten, um Daten zu verarbeiten. Aber in diesem Fall nehme man an, dass die Cluster-Kanal-Zuweisungen vor dem Beginn einer Epoche so sind, wie sie in Tabelle II gezeigt sind,: Tabelle II
    Cluster Nr. Kanal
    1 λ3'
    2 λ1'
    3 λ4'
    4 λ2'
  • Wie es in Tabelle II angezeigt ist, wurde dem Cluster 3 1803 nun der Kanal λ4' zugewiesen. Mit erneuter Bezugnahme auf 18B schaltet der Cluster 1 1801 den Mikroring 1860 „ein”, und der Cluster 4 1804 schaltet ebenfalls den Mikroring 1862 „ein”. Der Kanal λ4' ist evaneszent gekoppelt von dem Leistungswellenleiter 1832 über den Mikroring 1840 auf den Schleifenwellenleiter 1836, wo sich der Kanal λ4 dann entlang dem Schleifenwellenleiter 1836 in der Gegenuhrzeigersinnrichtung 1848 ausbreitet, genau nach dem Mikroring 1840. Vor dieser Epoche extrahiert der Mikroring 1862 jedoch den Kanal λ4' von dem Schleifenwellenleiter 1836, bevor der Kanal λ4' den Mikroring 1860 erreichen kann. Der Kanal λ4' ist in dem Mikroring 1862 in Resonanz und erzeugt ein elektrisches Signal, das an den Cluster 4 1804 gesendet wird. Wenn dieses elektrische Signal mit erneuter Bezugnahme auf 18A einen Schwellenwert überschreitet, erfasst der Cluster 4 1804 dieses Signal. Nachdem dieses Signal erfasst wurde, sendet der Cluster 4 1804 während der nachfolgenden Epoche die Daten an den Cluster 3 1803 zum Verarbeiten, wie es oben beschrieben ist. In dieser bestimmten Epoche erhält der Cluster 4 1804 Zugriff auf den Cluster 3 1803 und der Cluster 1 1801 muss auf eine nachfolgende Epoche warten.
  • 19 zeigt ein Entscheidungssystem 1900, das einem zugeordneten Cluster N gemäß Ausführungsbeispielen der vorliegenden Erfindung entspricht. Das Entscheidungssystem umfasst acht Entscheidungsvorrichtungen 1901–1908. Jede Entscheidungsvorrichtung umfasst ein Wellenleiter-Mikroringsystem und einen Mikroring, der photonisch gekoppelt ist mit einem der vier mittleren Wellenleiter 1911–1914. Die Entscheidungsvorrichtung 1901 umfasst beispielsweise ein Wellenleiter-Mikroringsystem 1916 und einen Mikroring 1918, der photonisch mit dem mittleren Wellenleiter 1911 gekoppelt ist. Die Entscheidungsvorrichtung 1901 kann durch den Cluster N verwendet werden, um zu bestimmen, ob ein angeforderter Cluster M verfügbar ist zum Empfangen von Daten, und andere Entscheidungsvorrichtungen (nicht gezeigt), die mit dem gleichen Wellenleiter 1920 verbunden sind, tun das gleiche für ihre zugeordneten Cluster.
  • Der Einfachheit halber wird angenommen, dass das Entscheidungssystem 1900 eines der 64 Entscheidungssysteme der Rechenvorrichtung 100 darstellt, wie z. B. das in 10 gezeigte Entscheidungssystem 1006. Man nehme an, dass alle 64 Cluster die Entscheidungsvorrichtungen verwenden, die mit dem Wellenleiter 1920 verbunden sind, um zu bestimmen, welcher Cluster verfügbar ist zum Empfangen von Daten. Eine Quelle, wie z. B. die Quelle 702 oder 704, platziert die 64 Kanäle λ1, λ2, λ3 ..., λ64 in den Wellenleiter 1911 in der Richtung 1922. Jede Entscheidungsvorrichtung umfasst einen Mikroring, wie z. B. den Mikroring 1918, der einen der Kanäle λ1, λ2, λ3 ..., λ64 von dem Leistungswellenleiter 1911 extrahiert und den entsprechenden Kanal auf den Wellenleiter 1920 platziert, zum Ausbreiten in der Richtung 1924. Beispielsweise kann der Mikroring 1918 konfiguriert sein, um den Kanal λN von dem Leistungswellenleiter 1911 zu extrahieren. Die 64 Mikroringe des Wellenleiter-Mikroringsystems 1916 sind jeweils konfiguriert, um einen der 64 unmodulierten Kanäle λ1, λ2, λ3 ..., λ64 zu extrahieren, die durch den Wellenleiter 1920 getragen werden, wenn ein geeigneter Strom angelegt wird. Man nehme nun an, dass der Cluster N Daten an den Cluster M senden möchte, damit dieselben während der nächsten Epoche verarbeitet werden. Während diesem letzten Drittel der vorhergehenden Epoche bestimmt der Cluster N, dass der Cluster M dem Kanal λ63 zugewiesen wurde in der Cluster-Kanal-Zuweisung. Der Cluster N antwortet durch „ein”-schalten des Mikrorings 1922. Weil der Mikroring 1918 konfiguriert ist, um nur den Kanal λN zu extrahieren, wird der Kanal λ63 von dem Leistungswellenleiter 1911 durch eine andere Entscheidungsvorrichtung (nicht gezeigt) extrahiert, die mit dem Wellenleiter 1920 verbunden ist, und der Kanal λ63 wird zurückgesendet entlang dem Wellenleiter 1920 in der Richtung 1924. Vorausgesetzt, dass der Kanal λ63 nicht abgefangen wird durch eine Entscheidungsvorrichtung eines Clusters, der ebenfalls den Cluster M verwenden möchte, um Daten zu verarbeiten, wird der Kanal λ63 extrahiert über evaneszente Kopplung in den Mikroring 1922, was ein elektrisches Signal über dem Schwellenwert erzeugt. Der Cluster N antwortet durch Übertragen von Daten an den Cluster M, wie es oben mit Bezugnahme auf 12 beschrieben ist. Falls der Kanal λ63 extrahiert wird durch einen weiteren Cluster K, bevor der Kanal λ63 den Mikroring 1922 erreicht, dann kann der Cluster K Daten an den Cluster M übertragen zum Verarbeiten, und der Cluster N wartet auf die nächste Cluster-Kanal-Zuweisung und die nächste Epoche.
  • Obwohl der Betrieb von einer der acht Entscheidungsvorrichtungen 1901–1908 beschrieben wurde, ist anzumerken, dass eine Anzahl der anderen Entscheidungsvorrichtungen verwendet werden kann, um zu bestimmen, ob andere Cluster verfügbar sind und verwendet werden können, um zu bestimmen, ob externe Vorrichtungen verfügbar sind. Diese Bestimmungen können zu unterschiedlichen Zeiten während einer Epoche durchgeführt werden.
  • Wie es oben erörtert wurde, kann zusätzlich zu dem darstellenden Beispiel einer Mehrkernrechenvorrichtung das photonische Verbindungs- und Entscheidungssystemausführungsbeispiel in anderen Computersystemvorrichtungen implementiert werden, beispielsweise einer Speichersystemvorrichtung, die auch die dreidimensionalen Stapel- und Mehrfachspeichersteuerungen aufweisen kann.
  • Das volloptische Entscheidungssystemausführungsbeispiel, das oben im Zusammenhang von 18A bis 19 erörtert ist, stellt ein System dar, das Entscheidung mit Leistungszufuhr verbindet, und stellt auch eine sich ändernde oder nicht festgelegte Zuweisung von logischen optischen Kanälen dar, die den unterschiedlichen Ressourcen zugeordnet sind, z. B. Clustern in der Computersystemvorrichtung. Dies schafft Fairness, wie es oben erörtert wurde.
  • 20A stellt eine schematische Ansicht eines volloptischen Entscheidungssystems dar gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung, in dem das Prioritätsschema festgelegt ist (nicht fair). Das Entscheidungssystem 2000 kann ein Teil einer photonischen Verbindung sein oder kann anwendbar sein an den gesamten Abschnitt einer optischen Verbindung. Ein beispielhafter optischer Entscheidungsabschnitt 2002 ist gezeigt, sowie der optische Datenwegabschnitt 2004, der auch dargestellt ist, um die relative Position eines optischen Empfängers 2016 zu zeigen, der der Empfängercomputersystemkomponente zugeordnet ist, zu der Daten während eines Zeitperiodenfensters (z. B. Epoche) gesendet werden sollen. Bei diesem Beispiel hat der Datenabschnitt seine eigene Lichteingabe, die zu modulieren ist mit den Daten, die von der Computersystemkomponente, die dem Entscheidungsgewinn zugeordnet ist, zu der gewünschten Empfängerkomponente zu senden ist, die 2016 zugeordnet ist. Die Lichteingabe 2003 kann ein Lichtabschnitt sein, der umgeleitet ist oder abgeteilt von dem Signal, das von der Laserquelle 2006 erzeugt wird, in diesem. Fall wäre die Lichteingabe unmoduliert. Die Lichtleistung 2003 für den optischen Datenwegabschnitt 2004 wird jedoch nicht empfangen oder geliefert von einem Lichtumleiter (z. B. „0a”, „1a” oder „2a”), der dem Entscheidungssystem zugeordnet ist.
  • Eine Laserquelle 2006 liefert Leistung als Licht entlang einem Leistungswellenleiter 2008. Jeder der Lichtumleiter 0a, 1a, 1b koppelt Licht von dem Leistungswellenleiter 2008, wenn es ihm gemäß einem Entscheidungsschema oder -protokoll erlaubt wird. Für dieses Beispiel ist ein nullter Lichtumleiter 0a am nächsten zu dem optischen Weg von der Laserquelle 2006, ein erster Lichtumleiter 1a ist der nächste zu dem optischen Weg für die Laserquelle 2006 und ein zweiter Lichtumleiter 2a ist optisch am weitesten entfernt von der Laserquelle 2006. Das Entscheidungssystem 2000 wird durch einen Entscheidungsabschnitt 2002 dargestellt, der die Lichtumleiter 0a, 1a und 2a umfasst, sowie jeweilige Detektoren, die einen nullten Detektor 2018 umfassen, der zwischen den nullten Lichtumleiter 0a und die Entscheidungsvorrichtung-0-Logik gekoppelt ist, einen ersten Detektor 2022, der zwischen den ersten Lichtumleiter 1a und die Entscheidungsvorrichtung-1-Logik gekoppelt ist, und einen zweiten Detektor 2026, der zwischen den zweiten Lichtumleiter 2a und die Entscheidungsvorrichtung-2-Logik gekoppelt ist. Jede der Entscheidungsvorrichtungslogikeinheiten ist einer Computersystemkomponente der Computersystemvorrichtung zugeordnet. Bei einem Ausführungsbeispiel kann der Lichtumleiter (0a, 1a, 2a) ein passiver optischer Abgriff sein oder ein passiver optischer Teiler, mit dem der jeweilige optische Detektor (2018, 2022, 2026) gekoppelt ist, um alles umgeleitete Licht zu empfangen.
  • Jeder der Lichtumleiter kann auch implementiert sein als ein wellenlängenselektives Element, wie z. B. ein Ringmodulator, wie bei dem oben dargestellten Mehrkernbeispiel. Es kann sein, dass die zusätzlichen Detektoren 2018, 2022 und 2026 nicht benötigt werden, wenn der Lichtumleiterringmodulator auch sein eigenes elektrisches Benachrichtigungssignal erzeugen kann. Falls eine der Computersystemkomponenten, die den Lichtumleitern 0a, 1a und 2a zugeordnet ist, eine Anforderung hat, ein Signal an die Komponente zu senden, die dem Empfänger 216 zugeordnet ist, sendet die Entscheidungsvorrichtungslogik (0, 1, 2) der zugeordneten Computersystemkomponente ein Aktivierungssignal an seinen jeweiligen Ringmodulator-Lichtumleiter 0a, 1a und 2a. Bei dem dargestellten Beispiel aktiviert die Entscheidungsvorrichtung 1 den Lichtumleiter 1a, der Licht von der Laserquelle 2006 zu dem ersten Detektor 2022 umleitet, der ein elektrisches Signal sendet, das die Entscheidungsvorrichtung-1-Logik benachrichtigt, dass der Umleiter 1a das Licht erfolgreich von dem Leistungswellenleiter 2008 umgeleitet hat und dass die Komponente 1 ihre Daten auf der nächsten zugewiesenen Zeitperiode (z. B. Epoche) an die Komponente senden kann, die dem optischen Empfänger 2016 zugeordnet ist. Ein weiterer Modulatortyp, der verwendet werden kann, ist ein Kanalagilmodulator.
  • Die Entscheidungsvorrichtung-1-Logik kann eine anfordernde Komponente (z. B. eine Speichersteuerung oder einen Kern oder eine Netzwerkschnittstelle) benachrichtigen, dass ihre Anforderung als Nächstes erfüllt werden kann. Die Entscheidungsvorrichtung-1-Logik kann den Modulator 1b aktivieren zum Codieren der Anforderung oder der angeforderten Daten auf ein optisches Signal der Lichteingabe 2003 zum Senden auf einen Datenwellenleiter 2030 in einem oder mehreren Wellenlängenkanälen, die einen logischen Kanal bilden können, der durch den optischen Empfänger 2016 empfangen werden kann. Bei diesem Beispiel kann das Licht von der Laserquelle 2006 moduliert sein (z. B. eine Benachrichtigung über den Gewinn der Entscheidung), da dasselbe nicht als eine Leistungsquelle verwendet wird außerhalb des Entscheidungssystemabschnitts 2002. Eine unabhängige Entscheidung, wo Leistungszufuhr nicht mit der Entscheidungslichtquelle gekoppelt ist, kann Fälle unterstützen, wo eine Entscheidung dazu führen kann, dass mehrere Wellenleiter oder logischen Kanäle verwendet werden. Die spezifische Wellenlänge oder die Wellenlängen, die für die Entscheidungssignale verwendet werden, stellen dar, dass ein logischer Kanal verfügbar ist, aber nicht, dass eine Empfängerkomponente auf diesen gleichen spezifischen Wellenlängen kommunizieren muss.
  • Bei diesem Beispiel hat die Computersystemkomponente 1 die Entscheidung gewonnen. Die Umleitung von Licht durch den Lichtumleiter 1a verhindert auch, dass das Licht von der Laserquelle 2006 den Lichtumleiter 2a erreicht. Die Entscheidungsvorrichtung-2-Logik bestimmt, dass derselben nach wie vor kein Zugriff gewährt wurde, und muss zumindest für die nächste zugewiesene Zeitperiode warten, um ihre Daten zu senden. Dieses Beispiel stellt beispielhaft dar, dass das Entscheidungssystem 2000 ein Festgelegte-Priorität-Entscheidungsschema hat und dies nicht notwendigerweise fair ist, da die Komponente 0 immer Priorität erhält vor der Komponente 1, die wiederum Priorität erhält vor der Komponente 2 beim Erhalten von Zugriff auf die Komponente, die dem optischen Empfänger 2016 zugeordnet ist.
  • 20A (und 20B nachfolgend) stellen drei Beispiele von Entscheidungsmodulen dar, die optische Entscheidungsmodule umfassen. Jedes Entscheidungsmodul umfasst eine Entscheidungsvorrichtungslogikeinheit (Entscheidungsvorrichtungen 0, 1 und 2), durch die ein Satz von Computersystemkomponenten interagieren kann für Zugriff auf die photonische Verbindung, und das zugeordnete optische Entscheidungsmodul, das Licht von dem Leistungswellenleiter 2008 umleiten kann, um anzuzeigen, dass Zugriff gewährt wurde gemäß einem Entscheidungsschema.
  • 20B stellt eine weitere Version 2001 eines Entscheidungssystemausführungsbeispiels dar, bei dem Lichtleistungszufuhr zu einem anderen funktionalen Abschnitt der photonischen Verbindung, wie z. B. Datentransport, gekoppelt oder kombiniert ist mit Entscheidung. Dabei sind die Modulatoren „0b”, „1b” und „2b” positioniert, um unmodulierte Lichtleistung von dem Laser 2006 zu empfangen, die durch Lichtumleiter 0a, 1a bzw. 2a umgeleitet wurde. Die Daten oder die Anforderung von der Computersystemkomponente, der Zugriff gewährt wurde, wird auf das unmodulierte Licht codiert für einen Transport auf dem zugeordneten photonischen Verbindungsdatenkanal oder den Kanälen, die bei der Entscheidung auf dem Wellenleiter 2030 gewonnen wurden.
  • Für eine einfachere Darstellung ist der Entscheidungskanal oder die -kanäle so dargestellt, dass dieselben einen getrennten Wellenleiter überqueren von dem Datenkanalabschnitt der photonischen Verbindung. Die Wellenlängen, die die Entscheidungs- und Datenkanäle bilden, können jedoch wellenlängengemultiplext sein und können durch den gleichen optischen Wellenleiter getragen werden.
  • 21 ist eine schematische Ansicht des Entscheidungssystems 2001, das ein Entscheidungsschema verwenden kann, bei dem mehreren Computersystemkomponenten Zugriff gewährt werden kann zu mehreren Empfangskomponenten, ohne eine Anzahl von verwendeten Wellenleitern zu erhöhen.
  • Bei diesem Beispiel liefert die Laserquelle 2006 nicht nur unmodulierte Lichtleistung, wie es in 20B beschrieben ist, sondern gibt unmoduliertes Licht einzelner Wellenlängen aus, die wellenlängengemultiplext sind (WDM; WDM = wavelength division multiplexed) oder dichtwellenlängenmultiplext (DWDM; DWDM = dense wavelength division multiplexed). Der nullte Lichtumleiter 0a, der erste Lichtumleiter 1a und der zweite Lichtumleiter 2a können jeweils mit einem abstimmbaren Modulator (z. B. kanalagilem Modulator) oder einer Bank von festen Modulatoren (z. B. Ringmodulatoren) implementiert sein. Gleichartig dazu können der nullte Modulator 0b, der erste Modulator 1b und der zweite Modulator 2b jeweils mit einem abstimmbaren Modulator oder einer Bank von festen Modulatoren implementiert sein. Die Empfänger 2016 sind vorzugsweise Festfrequenzempfänger.
  • Falls in diesem Fall eine Komponente mit einem bestimmten Empfänger kommunizieren möchte, stimmt die jeweilige Entscheidungsvorrichtungslogik ihren jeweiligen Umleiter und ihren jeweiligen Modulator ab, entweder parallel, falls Geschwindigkeit wichtig ist, oder sequentiell, falls es Beschränkungen bei der Leistung oder Zuverlässigkeit gibt, auf die Wellenlänge, die dem Empfänger entspricht. Dieses Schema ermöglicht es Komponenten, sich für mehrere Empfänger zu entscheiden, ohne die Anzahl von Wellenleitern zu erhöhen.
  • Als detailliertere Beschreibung dieses Beispiels leitet der nullte Lichtumleiter 0a ein nulltes wellenlängenunmoduliertes Licht 2102 von dem Leistungswellenleiter 2008 um, und der erste Lichtumleiter 1a leitet ein erstes wellenlängenunmoduliertes Licht 2104 um. Der nullte Detektor 2018 und der erste Detektor 2022 erfassen erfolgreich eine Entscheidung für ihre jeweiligen zugeordneten Komponenten. Der nullte Modulator 0b und der erste Modulator 1b können das nullte wellenlängenunmodulierte Licht 2102 empfangen bzw. ein erstes wellenlängenunmoduliertes Licht 2104, und ein nulltes wellenlängenmoduliertes Licht 2106 bzw. ein erstes wellenlängenmoduliertes Licht 2108 auf den Datenwellenleiter 2030 ausgeben.
  • Mit Bezugnahme auf 22 ist eine schematische Ansicht eines weiteren Entscheidungssystems 2200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Entscheidungsprotokolle haben mehrere Eigenschaften, die gegeneinander abgewogen werden können und optimiert werden können, einschließlich Einfachheit, Geschwindigkeit, zentralisiert gegenüber verteilt, Fairness und Priorisierung. Wie es in 20A gezeigt ist, hat das Entscheidungssystem 2000 von 20A eine festgelegte Priorität und ist somit nicht fair.
  • Das Entscheidungssystem stellt ein optisch implementiertes Token-Protokoll bereit. Bei diesem Beispiel gibt es zehn Module 0 bis 9, die versuchen, sich für eine einzelne Ressource zu entscheiden. Das Konzept eines Tokens wird dargestellt durch die Tatsache, dass die Module die Fähigkeit haben, Licht von einem Leistungswellenleiter 2204 auf einen Entscheidungswellenleiter 2206 umzuleiten, und welches der Module das Licht umleitet, kann sich zwischen den Entscheidungen ändern. Indem die Priorität jedes Mal geändert wird, tritt die Entscheidung auf eine Weise auf, so dass jedes der Module die gleiche durchschnittliche Priorität hat, was zu einem Entscheidungsmechanismus führt, der fair ist.
  • In dem Entscheidungssystem 2200 leitet ein erstes Modul 2208 das Licht von dem Leistungswellenleiter 2204 zu dem Entscheidungswellenleiter 2206 um, unter Verwendung eines ersten Lichtumleiters 2210, der als „1a” bezeichnet wird. Der erste Lichtumleiter 2210 kann mit einem Ringmodulator implementiert sein. Entscheidung auf dem Entscheidungswellenleiter 2206 tritt auf ähnliche Weise auf, wie es in 20A beschrieben ist.
  • Bei diesem Beispiel versuchen ein drittes Modul 2212, ein viertes Modul 2214, ein siebtes Modul 2216 und ein achtes Modul 2218, die als Module 3, 4, 7 bzw. 8 dargestellt sind, das Licht von dem Entscheidungswellenleiter 2206 umzuleiten. Das acht Modul 2218 leitet erfolgreich das Licht um und erfasst dasselbe, weil das Licht als erstes entlang demselben verläuft und dadurch die Entscheidung gewinnt und das Recht, die Ressource zu verwenden. Die Bezeichnungen erstes, drittes, viertes, siebtes und achtes stellen die Nähe der Module 2202 zu einer Laserquelle 2220 dar, die den Leistungswellenleiter 2204 treibt, wobei die niedrigere Zahl optisch näher ist zu der Laserquelle 2220.
  • Am Anfang der nächsten Entscheidungsphase leitet ein anderes Modul als das erste Modul 2208 oder Modul 1 das Licht auf den Entscheidungswellenleiter 2206 um und ändert dadurch die Priorität für diese Runde. Welches Modul das Licht als Nächstes umleitet, hängt von dem gewünschten Protokoll ab. Ein mögliches Entscheidungsschema ist ein einfaches Round-Robin-Schema, wo die Höchstpriorität einfach abwechselnd durch jedes Modul zyklisch verläuft.
  • In dem Round-Robin-Schema würde ein zweites Modul 2222, das als Modul 2 dargestellt ist, das Licht in der nächsten Phase umleiten, gefolgt von dem dritten Modul 2212 oder dem Modul 3 in der folgenden Phase usw. Wenn eine Mehrzahl von Wellenlängen gemultiplext wird auf dem Leistungswellenleiter 2206, kann eine bestimmte Wellenlänge oder Gruppe von Wellenlängen an jedem Modul ebenfalls in einem Round-Robin-Schema umgeleitet werden. Falls es beispielsweise zehn Wellenlängen gibt, kann die erste Wellenlänge durch das Modul 0a in einer anfänglichen ersten Epoche umgeleitet werden. In der nächsten Epoche kann nur das Modul 2208 (1a) seinen Lichtumleiter aktivieren, um die erste Wellenlänge umzuleiten. Die Entscheidung kann nach wie vor verteilt sein, da jedes Modul nur über ein synchrones Taktsignal, diejenigen Epochen wissen muss, während denen es Zugriff hat auf unterschiedliche Wellenlängen, die durch die Entscheidungsvorrichtungslogik lokal gespeichert werden können. Das Entscheidungsmodul muss nicht wissen, welchem Modul vorher Zugriff gewährt wurde, und hält somit die Entscheidung verteilt, anstatt globale Kommunikation innerhalb der Computersystemvorrichtung zu erfordern. Indem die Priorität auf diese Weise in jeder Runde geändert wird, kann die Fairness beträchtlich verbessert werden im Vergleich zu einem Festgelegte-Priorität-Schema, das für das Entscheidungssystem 2000 von 20A beschrieben ist. Ein weiteres Entscheidungsschema für das Entscheidungssystem 2200 kann umfassen, dass die Priorität neu angeordnet wird, so dass der aktuelle Halter der Ressource in dem nächsten Entscheidungszyklus zu dem Modul mit niedrigster Priorität wird. Dies führt jedoch globale Informationsaustauschanforderungen ein.
  • Licht verläuft nicht unmittelbar, daher gibt es Zeitgebungsüberlegungen, die in diesen Schemata berücksichtigt werden müssen. Wenn eine neue Phase beginnt, kann es sein, dass der neue Umleiter darauf warten muss, dass das Licht an dem Leistungswellenleiter ankommt. Außerdem muss ein Modul sicher sein, dass es Licht von dem aktuellen Umleiter verwendet, und kein Licht, das von der vorhergehenden Phase übrig ist.
  • In dem Round-Robin-Schema, wo bei jeder Phase das nächsthöhere Modul der Umleiter wird (und zurückspringt zu Null von dem Modul mit der höchsten Zahl), muss ein Modul darauf warten, dass das Licht auf dem Leistungswellenleiter 2204 zu dem nächsten Umleiter verläuft, und dann die Zeit eines vollen Durchlaufs des Rings abwarten, in dem Fall, wo der Gewinner so weit wie möglich entfernt ist von dem Umleiter. Ein voller Durchlauf ist auch die Zeitdauer, die erforderlich ist, um sicherzustellen, dass jedes der Module 2002 Licht von der neuen Phase sieht und nicht von der vorhergehenden.
  • Falls es N Module und N Entscheidungsvorrichtungen gibt (entweder implementiert durch Replikation oder WDM) und falls in jeder Phase alle N Module an einen Empfänger senden möchten, der in einer einheitlichen Zufallsverteilung gewählt wird, nähert sich dieses Schema einer Ausnutzung von 1 – e–1 (etwa 0,632), während sich N erhöht. Die Ausnutzung kann verbessert werden durch Durchführen mehrerer Entscheidungsrunden, wo jede Runde zwischen den Verlierern der vorhergehenden Runde entscheidet. Falls es R Runden gibt, nähert sich die Ausnutzung 1 – e–R, während sich N erhöht.
  • Wie es oben beschrieben wurde, kombiniert das Token-Protokoll Leistungszufuhr und Entscheidung nicht wie oben beschrieben. Dies könnte durchgeführt werden durch Hinzufügen eines weiteren Satzes von Modulatoren und eines weiteren Wellenleiters in der Mitte zwischen dem Leistungswellenleiter 2204 und dem Entscheidungswellenleiter 2206. Falls der Entscheidungswellenleiter 2206 in 22 als der Leistungswellenleiter 2008 von 20B wirkte, und es einen Ringmodulator gäbe mit jedem Detektor zum Übertragen das Licht auf den Datenwellenleiter 2030 von 20B, würde dies zu einem kombinierten Leistungszufuhr- und Token-Entscheidungsprotokoll führen.
  • Die optische Leistung, die erforderlich ist, um diese Entscheidungsprotokolle zu implementieren, könnte beträchtlich geringer sein als eine elektrische Implementierung, insbesondere falls dies über lange Abschnitte oder bei sehr hohen Geschwindigkeiten durchgeführt wird. Ferner hat diese Lösung abhängig von der Größe des Rings des Entscheidungswellenleiters 2206 das Potential, in sehr kurzer Zeit zu einer Entscheidung zu kommen. Ein chipinterner Ring könnte eine Entscheidung in nur einigen wenigen Nanosekunden treffen, im Vergleich zu elektrischen Lösungen, die häufig eine Größenordnung langsamer sind.
  • Die vorhergehende Beschreibung verwendete zu Erklärungszwecken spezifische Nomenklatur, um ein gründliches Verständnis der Erfindung zu liefern. Es ist jedoch für Fachleute auf diesem Gebiet klar, dass die spezifischen Einzelheiten nicht erforderlich sind, um die Erfindung zu praktizieren. Die vorhergehenden Beschreibungen spezifischer Ausführungsbeispiele der vorliegenden Erfindung sind zu Darstellungs- und Beschreibungszwecken präsentiert. Dieselben sind nicht erschöpfend zu sehen oder so dass sie die Erfindung auf die genau offenbarten Formen begrenzen. Offensichtlich sind hinsichtlich der obigen Lehren viele Modifikationen und Variationen möglich. Die Ausführungsbeispiele sind gezeigt und beschrieben, um die Prinzipien der Erfindung und ihre praktischen Anwendungen am besten zu erklären, um es dadurch anderen Fachleuten auf diesem Gebiet zu ermöglichen, die Erfindung und verschiedene Ausführungsbeispiele mit verschiedenen Modifikationen am besten zu nutzen, wie sie für die bestimmte in Betracht gezogene Verwendung geeignet sind. Der Schutzumfang der Erfindung ist durch die folgenden Ansprüche und ihre Äquivalente definiert.
  • Zusammenfassung
  • Verschiedene Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf Systeme und Verfahren für volloptische verteilte Entscheidung für Computersystemkomponenten (1801–1804), die über eine photonische Verbindung in einer Computersystemvorrichtung kommunikativ gekoppelt sind. Die Ausführungsbeispiele der optischen Entscheidung in dem Computersystem liefern Entscheidungsschemata mit festgelegter Priorität (2000) und nicht festgelegter Priorität (1830, 2200). Die Ausführungsbeispiele mit Nicht-Festgelegte-Priorität-Schema können Fairness bei der Entscheidung bereitstellen. Bei einigen Ausführungsbeispielen sind die Zufuhr von Lichtleistung und Entscheidung kombiniert (1830, 2001).
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Lehrbücher Fundamentals of Optical Waveguides von Katsunari Okamoto, Elsevier Inc., 2005 [0060]
    • Optical Waveguide Theory von Snyder und Love, Chapman and Hall, London, 1983 [0060]
    • und Photonic Crystals von Jean-Michel Lourtioz, Springer-Verlag, Berlin, 2005 [0060]
    • A. W. Fang u. a., „Integrated AlGaInAs-silicon evanescent race track laser and photodetectors”, Optics Express 15, 2315 (2007) [0061]
    • Q. Xu u. a., „12.5 Gbit/s carrier-injection-based silicon microring silicon modulators”, Optics Express 15, 430 (2007) [0077]

Claims (7)

  1. Ein optisches Entscheidungssystem (1830, 2001) für die Verwendung mit einer photonischen Verbindung, die Kommunikation in einem Computersystem bereitstellt, das folgende Merkmale umfasst: einen ersten Wellenleiter (1832, 2008); eine Lichtquelle (1834, 2006) zum Senden von Licht über den ersten Wellenleiter (1832, 2001); einen ersten Lichtumleiter (1837, 1838, 1839, 1840, 2010, 2012, 2014), der mit dem ersten Wellenleiter gekoppelt ist zum Umleiten des Lichts; einen ersten Detektor (1841, 1842, 1843, 1844, 2018, 2022, 2026), der mit dem ersten Lichtumleiter gekoppelt ist zum Erfassen des Lichts; einen ersten Modulator (1841, 1842, 1843, 1844, 0b, 1b, 2b) zum Modulieren von Licht zum Tragen von Daten ansprechend darauf, dass der erste Detektor das Licht erfasst; und einen Datenwellenleiter (1814, 1815, 1816, 1827, 2030), der mit dem ersten Modulator gekoppelt ist zum Tragen des modulierten Lichts.
  2. Das System gemäß Anspruch 1, bei dem der erste Wellenleiter ein Leistungswellenleiter (1832, 2008) ist, der unmoduliertes Licht trägt; und bei dem der erste Modulator mit dem ersten Detektor gekoppelt ist zum Modulieren des unmodulierten Lichts.
  3. Das System gemäß Anspruch 1, bei dem der erste Lichtumleiter einen Ringmodulator (1700) umfasst.
  4. Das System gemäß Anspruch 2, das ferner einen zweiten Lichtumleiter (1838, 2012) umfasst, der mit dem Leistungswellenleiter (1832, 2008) gekoppelt ist, und der erste Lichtumleiter (1837, 2010) liegt zwischen der Lichtquelle und dem zweiten Lichtumleiter.
  5. Das System gemäß Anspruch 1, bei dem: die Lichtquelle (1834, 2006) zum Senden eines ersten wellenlängenunmodulierten Lichts und eines zweiten wellenlängenunmodulierten Lichts dient; der erste Lichtumleiter (1837, 2010) zum Umleiten des ersten wellenlängenunmodulierten Lichts dient; und das ferner folgendes Merkmal umfasst: einen zweiten Lichtumleiter (1838, 2012), der mit dem Leistungswellenleiter gekoppelt ist zum Umleiten des zweiten wellenlängenunmodulierten Lichts.
  6. Das optische Entscheidungssystem gemäß Anspruch 1, bei dem das System ein Festgelegte-Priorität-Entscheidungsschema (2000) bereitstellt.
  7. Das optische Entscheidungssystem gemäß Anspruch 1, bei dem das System ein Nicht-Festgelegte-Priorität-Entscheidungsschema (1830, 2200) bereitstellt.
DE112008002823T 2007-10-23 2008-10-23 Volloptische schnelle verteilte Entscheidung in einer Computersystemvorrichtung Pending DE112008002823T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US19007P 2007-10-23 2007-10-23
US61/000,190 2007-10-23
PCT/US2008/012119 WO2009055032A2 (en) 2007-10-23 2008-10-23 All optical fast distributed arbitration in a computer system device

Publications (1)

Publication Number Publication Date
DE112008002823T5 true DE112008002823T5 (de) 2011-04-14

Family

ID=40580300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008002823T Pending DE112008002823T5 (de) 2007-10-23 2008-10-23 Volloptische schnelle verteilte Entscheidung in einer Computersystemvorrichtung

Country Status (6)

Country Link
US (1) US8335434B2 (de)
JP (1) JP5070342B2 (de)
KR (1) KR101492299B1 (de)
CN (1) CN101911288B (de)
DE (1) DE112008002823T5 (de)
WO (1) WO2009055032A2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2510448B1 (de) * 2009-12-10 2017-09-20 Hewlett-Packard Enterprise Development LP System und verfahren für gerechte token-arbitrierung
US8705972B2 (en) * 2010-05-11 2014-04-22 Hewlett-Packard Development Company, L.P. Energy-efficient and fault-tolerant resonator-based modulation and wavelength division multiplexing systems
KR20120065809A (ko) * 2010-12-13 2012-06-21 한국전자통신연구원 멀티 코어 중앙처리장치를 위한 광네트워크 구조
KR101527308B1 (ko) 2011-03-14 2015-06-09 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 메모리 인터페이스
US9794019B2 (en) * 2011-04-28 2017-10-17 Hewlett Packard Enterprise Development Lp Prioritized optical arbitration systems and methods
KR101854243B1 (ko) * 2011-05-16 2018-05-03 삼성전자주식회사 적층 메모리 장치, 및 이를 포함하는 메모리 시스템
WO2013078536A1 (en) 2011-12-01 2013-06-06 Mosaid Technologies Incorporated Cpu with stacked memory
WO2013080426A1 (ja) * 2011-12-01 2013-06-06 パナソニック株式会社 熱を考慮した構造を持つ集積回路装置、三次元集積回路、三次元プロセッサ装置、及びプロセススケジューラ
US8792786B2 (en) * 2012-03-15 2014-07-29 Massachusetts Institute Of Technology Photonically-enabled in-flight data reorganization
US20140003810A1 (en) 2012-07-02 2014-01-02 Alcatel-Lucent Usa Inc. Reconfigurable optical networks
WO2015034802A1 (en) 2013-09-06 2015-03-12 Massachusetts Institute Of Technology Isa extensions for synchronous coalesced accesses
FR3014563B1 (fr) * 2013-12-09 2016-02-05 Commissariat Energie Atomique Dispositif et procede d'arbitrage optique dans un systeme de reseau sur puce
CN104730653B (zh) 2013-12-23 2016-08-31 华为技术有限公司 光互连系统和方法
KR101810952B1 (ko) * 2014-03-20 2017-12-20 후아웨이 테크놀러지 컴퍼니 리미티드 광 네트워크-온-칩 및 광 링크 대역폭을 조정하는 방법 및 장치
US20160314003A1 (en) * 2015-04-23 2016-10-27 PhotonIC International Pte. Ltd. Photonics-Optimized Processor System
US9739939B1 (en) 2016-02-18 2017-08-22 Micron Technology, Inc. Apparatuses and methods for photonic communication and photonic addressing
US20170346445A1 (en) * 2016-05-31 2017-11-30 Futurewei Technologies, Inc. Dense Wavelength-Division Multiplexing (DWDM) Network and Method
US11487445B2 (en) * 2016-11-22 2022-11-01 Intel Corporation Programmable integrated circuit with stacked memory die for storing configuration data
US11398453B2 (en) 2018-01-09 2022-07-26 Samsung Electronics Co., Ltd. HBM silicon photonic TSV architecture for lookup computing AI accelerator
US11503387B2 (en) 2020-05-21 2022-11-15 Hewlett Packard Enterprise Development Lp Zero added latency packet reroute via silicon photonics
US11239169B1 (en) * 2020-07-24 2022-02-01 Micron Technology, Inc. Semiconductor memory stacks connected to processing units and associated systems and methods
US11340410B2 (en) 2020-10-19 2022-05-24 Hewlett Packard Enterprise Development Lp Dimensionally all-to-all connected network system using photonic crossbars and quad-node-loop routing
US11323787B1 (en) 2020-10-30 2022-05-03 Hewlett Packard Enterprise Development Lp Multi-chip photonic node for scalable all-to-all connected fabrics

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172949B2 (ja) * 1991-03-20 2001-06-04 富士通株式会社 光信号伝送装置
JP3257260B2 (ja) * 1994-07-26 2002-02-18 松下電器産業株式会社 波長多重発光装置および波長多重伝送システム
JP3728147B2 (ja) * 1999-07-16 2005-12-21 キヤノン株式会社 光電気混載配線基板
US20030128980A1 (en) * 2002-11-27 2003-07-10 Abeles Joseph H. Channelizer switch
US7752400B1 (en) * 2000-12-14 2010-07-06 F5 Networks, Inc. Arbitration and crossbar device and method
US6967347B2 (en) * 2001-05-21 2005-11-22 The Regents Of The University Of Colorado Terahertz interconnect system and applications
JP2005244560A (ja) * 2004-02-26 2005-09-08 Fujitsu Ltd 光電子集積回路装置、光電子集積回路システム及び伝送方法
CN1997924B (zh) * 2004-04-15 2016-05-04 英飞聂拉股份有限公司 用于wdm传输网络的无制冷且波长栅格漂移的集成光路(pic)
KR100674933B1 (ko) * 2005-01-06 2007-01-26 삼성전자주식회사 온 칩 버스(Ｏｎ Ｃｈｉｐ Ｂｕｓ)에서 최적화된코어-타일-스위치(ｃｏｒｅ－ｔｉｌｅ－ｓｗｉｔｃｈ)맵핑(ｍａｐｐｉｎｇ) 구조를 결정하는 방법 및 그 방법을기록한 컴퓨터로 읽을 수 있는 기록 매체
JP4586654B2 (ja) 2005-07-04 2010-11-24 ソニー株式会社 光データ伝送システムおよび光データ伝送方法
US8139904B2 (en) * 2007-09-18 2012-03-20 International Business Machines Corporation Method and apparatus for implementing optical deflection switching using coupled resonators

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A. W. Fang u. a., "Integrated AlGaInAs-silicon evanescent race track laser and photodetectors", Optics Express 15, 2315 (2007)
Lehrbücher Fundamentals of Optical Waveguides von Katsunari Okamoto, Elsevier Inc., 2005
Optical Waveguide Theory von Snyder und Love, Chapman and Hall, London, 1983
Q. Xu u. a., "12.5 Gbit/s carrier-injection-based silicon microring silicon modulators", Optics Express 15, 430 (2007)
und Photonic Crystals von Jean-Michel Lourtioz, Springer-Verlag, Berlin, 2005

Also Published As

Publication number Publication date
KR20100075548A (ko) 2010-07-02
JP2011501617A (ja) 2011-01-06
US8335434B2 (en) 2012-12-18
WO2009055032A3 (en) 2009-07-09
JP5070342B2 (ja) 2012-11-14
WO2009055032A2 (en) 2009-04-30
CN101911288B (zh) 2012-12-26
KR101492299B1 (ko) 2015-02-11
CN101911288A (zh) 2010-12-08
US20100226657A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
DE112008002823T5 (de) Volloptische schnelle verteilte Entscheidung in einer Computersystemvorrichtung
KR101520130B1 (ko) 광자 상호접속부
DE112018000197B4 (de) Wellenleiterarchitektur für eine photonische neuronale Komponente
DE112008002822B4 (de) Dreidimensionale Chipstapel mit einer optischen Verbindung, die zwischen Vorrichtungen und innerhalb einer Vorrichtung vorliegt
DE60130360T2 (de) Integriert-optischer multiplexer/demultiplexer
DE112018000641B4 (de) Wellenleiterarchitektur für eine photonische neuronale komponente mit optischen multiplexsignalen auf zwischenknoten-wellenleitern
DE102011088358B4 (de) Optischer Modulator
DE3390103C2 (de)
DE112019000130T5 (de) Knoten mit kombinierter optischer und elektrischer schaltung
WO1985003179A1 (fr) Circuit avec bus optique
DE112008003647B4 (de) Optische Verbindungen
DE102021109343B4 (de) Photonischer multi-chip-knoten für skalierbare all-to-all-verbundene fabrics
US8606113B2 (en) Optical network with tunable optical light sources
DE60130150T2 (de) Photonische signalmatrix in integrierter schaltung
DE60123632T2 (de) Optisches umordnungssystem
Wang et al. A group-based laser power supply scheme for photonic network on chip
DE102021107383A1 (de) Null-latenz-paketumleitung über silizium-photonik
Mokhtari et al. Multilayer optical interconnects design: switching components and insertion loss reduction approach
DE10056600C2 (de) Verfahren zur Herstellung eines elektro-optischen Transceivers für ein Wellenlängenmultiplex-System
DE69835238T2 (de) Verfahren und vorrichtung zur optischen taktverteilung in einer integrierten schaltung
Fyodorov High-performance optoelectronic switching network with vertical-cavity surface-emitting laser arrays
Wirz Opto-electronic interface in multi chip modules (MCM)
EP1052874A1 (de) Vorrichtung zum Routen von Informationen durch grosse Koppelfelder

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023120000

Ipc: H04B0010000000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023120000

Ipc: H04B0010000000

Effective date: 20120117

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP, HOU, US

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P., HOUSTON, TEX., US

R082 Change of representative

Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB, DE

Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB PATENTANWA, DE

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER, SCHE, DE

R082 Change of representative

Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB, DE

Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB PATENTANWA, DE

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R016 Response to examination communication
R082 Change of representative

Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB - PATENT- , DE

Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB, DE

Representative=s name: FLEUCHAUS & GALLO PARTNERSCHAFT MBB PATENTANWA, DE