CN101911288B - 计算机系统设备中的全光学快速分布式仲裁 - Google Patents

计算机系统设备中的全光学快速分布式仲裁 Download PDF

Info

Publication number
CN101911288B
CN101911288B CN2008801223620A CN200880122362A CN101911288B CN 101911288 B CN101911288 B CN 101911288B CN 2008801223620 A CN2008801223620 A CN 2008801223620A CN 200880122362 A CN200880122362 A CN 200880122362A CN 101911288 B CN101911288 B CN 101911288B
Authority
CN
China
Prior art keywords
waveguide
arbitration
cluster
channel
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801223620A
Other languages
English (en)
Other versions
CN101911288A (zh
Inventor
R·G·博索莱尔
M·菲奥伦蒂诺
N·P·茹皮
N·L·宾克特
R·S·施雷伯
Q·徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN101911288A publication Critical patent/CN101911288A/zh
Application granted granted Critical
Publication of CN101911288B publication Critical patent/CN101911288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Optical Communication System (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本发明的各个实施例涉及用于计算机系统设备中的经由光子互连而通信耦合的计算机系统部件(1801-1804)的全光学分布式仲裁的系统和方法。计算机系统中的光学仲裁的实施例提供带有固定优先级(2000)以及不固定优先级(1830，2200)的仲裁方案。不固定优先级方案实施例可以提供仲裁的公平性。在一些实施例中，仲裁和光功率传送被组合(1830，2001)。

Description

计算机系统设备中的全光学快速分布式仲裁
技术领域
本发明的实施例涉及计算机系统设备中的资源仲裁，并且更特别地涉及在提供计算机系统设备中的计算机系统部件之间的通信的光子互连中的光学信道仲裁。
背景技术
在二十世纪六十年代中期，半导体制造商观察到，在集成电路上制作的电路(诸如晶体管)的密度大约每18个月翻一番。这种趋势已延续并且现在被称作“摩尔定律”。晶体管密度被看作是计算机处理能力的粗糙度量，所述计算机处理能力又对应于数据处理速度。尽管最初摩尔定律是作为观察结果而得出的，但是随着时间的推移摩尔定律已被半导体工业广泛地接受作为提高计算机处理能力背后的基本驱动力。结果，半导体制造商已研发了用于将芯片部件的大小减小到微尺度乃至纳米尺度尺寸的技术。计算机系统(其一些示例是存储器模块系统、单核处理器设备或多核处理器设备)的计算机系统架构在试图跟上摩尔定律的同时正面临限制。
多核系统示例说明所面临的一些问题。近年来，半导体工业已研发了包括两个或更多被称为“核”的子处理器的处理器。例如，双核处理器包含两个核，而四核处理器包含四个核。典型地，这些核被集成，共享到系统的其余部分的相同互连，并且可以独立地操作。尽管半导体制造商可以提高单个核的晶体管密度，但是半导体制造商由于功耗效率低而未朝这个方向前进。替代方案是提高单个管芯上封装的核的数量。管芯是其上制作集成电路(“芯片”)的单层半导体材料。然而，芯片上和芯片外通信已成为针对需要这些多核芯片的、苛刻的数据密集型应用保持性能增长的关键问题。计算带宽随核数量的增长而线性地缩放，但是可以使用顶级金属线横跨多核芯片传送数据的速率正以慢得多的速度在提高。另外，数据可以通过沿着芯片边缘定位的管脚而传送到芯片外的速率也比计算带宽更慢地增长，并且芯片上和芯片外通信的能量成本明显限制可获得的带宽。结果，计算机架构现在处于十字路口并且物理学家和工程师正在寻找对使用金属线进行芯片上和芯片外通信的替代方案。
计算机系统部件(诸如芯片上的核)通过共同互连而彼此通信并且共享资源。一种避免冲突或碰撞的机制是通过使用仲裁机制，这些部件可以通过该仲裁机制确定在任何给定的时间哪个获得对资源的访问。
对共享资源的仲裁对于许多系统的性能是关键的，然而在许多请求器间对资源的高效仲裁相对于处理器时钟周期而言往往是很慢的。而且，在高处理器时钟频率下，给定适度复杂的电实施方式，仲裁可能消耗大量的功率。
控制N输入N输出交叉开关(crossbar)以把唯一发送器分配给每个输出端口是计算机联网中的标准问题。通常的硬件解决方案被设计用于带有虚拟输出队列(VOQ)的系统，其中每个发送器具有每接收器一个VOQ。可能的最佳解决方案可以通过脱机顺序算法在O(N2.5)时间内被计算出来，即通过Hopcroft-Karp算法针对二分图中的最大匹配进行计算，但这对于用作交叉开关仲裁方案而言将太慢。相反，对于电子控制的网络交换结构，使用联机、并行迭代方案。在多回合迭代过程的每个回合中，发送器请求向接收器发送的权利，仲裁器响应于这些请求中的一些而发送回准予，并且一些准予然后被接受。最大匹配在O(1og2(N))回合中被实现。所需的时间典型地以数十微秒来测量。
期望的仲裁方案可以以与它正在其中操作的系统相称的速度执行它的任务以避免成为瓶颈并且是低功率的。低复杂度也是仲裁系统的期望特征。
发明内容
本发明的各个实施例涉及用于计算机系统设备中的经由光子互连而通信耦合的计算机系统部件的全光学分布式仲裁的系统和方法。计算机系统中的光学仲裁的实施例提供带有固定优先级和不固定优先级的仲裁方案。不固定优先级方案实施例可以提供仲裁的公平性。在一些实施例中，组合仲裁和光功率的传送。
附图说明
图1示出依据本发明实施例的层叠计算设备的横截面图。
图2示出依据本发明实施例的计算设备的部件的示意表示。
图3示出依据本发明实施例的图1所示的计算设备的四个管芯层的分解等距视图。
图4A示出依据本发明实施例的处理器管芯集群(cluster)。
图4B示出依据本发明实施例的存储器管芯的块片(tile)。
图5示出依据本发明实施例的图4A-4B所示的块片和集群的部件之间的相互作用的示意表示。
图6示出依据本发明实施例的图1所示的计算设备的四个管芯层的放大分解等距视图。
图7A示出依据本发明实施例的光学管芯的示意表示。
图7B示出依据本发明实施例的图7A所示的光学管芯的区的放大图。
图7C示出依据本发明实施例的图7B所示的沿着线7C-7C的芯片上脊波导的一部分的横截面图。
图7D示出依据本发明实施例的两个近似平行的光子晶体波导的一部分的顶视图。
图8示出依据本发明实施例的电磁辐射源的示意表示。
图9A-9B示出依据本发明实施例的两个光电子转换器的示意表示。
图10示出依据本发明实施例的光电子转换器的转换器块的部件的示意表示。
图11示出依据本发明实施例的光电子转换器的数据/控制块的示意表示。
图12示出依据本发明实施例的三个数据/控制块的示意表示。
图13示出依据本发明实施例的放大的成束波导调制器/检测器的示意表示。
图14示出依据本发明实施例的芯片外通信集线器(hub)。
图15示出依据本发明实施例的广播。
图16A示出依据本发明实施例的用于在未编码信道中编码数据的波导微环系统。
图16B示出依据本发明实施例的用于从波导中提取编码信道的波导微环系统。
图17示出依据本发明实施例的微环的示意表示。
图18A示出依据本发明实施例的示例性四集群、层叠计算设备的示意表示。
图18B示出依据本发明实施例的图18A所示的仲裁系统的示意表示。
图19示出依据本发明实施例的仲裁系统。
图20A说明依据本发明另一个实施例的其中优先级方案是固定(不公平)的全光学仲裁系统的示意图。
图20B说明仲裁系统实施例的另一个版本，其中到光子互连的另一个功能部分(诸如数据传输)的光功率传送与仲裁耦合或组合。
图21是可以采用这样的仲裁方案的仲裁系统的示意图，在所述仲裁方案中多个计算机系统部件可以被准予对多个接收部件的访问而不用提高所使用的波导数量。
图22示出依据本发明实施例的另一个仲裁系统的示意图。
具体实施方式
本发明的各个实施例涉及在提供计算机系统部件之间的通信的光子互连的背景下的全光学仲裁系统和方法。这些光子互连比其电对等物更快，因此仲裁系统不应成为瓶颈。期望全光学仲裁系统，以便可以与通信的速度相称地执行仲裁。为了说明性目的，描述计算机系统设备实施例以提供用于说明本发明的仲裁系统的各个方面的背景。然而，依据本发明的全光学仲裁系统不限于如所描述的光子互连的实施例的具体细节。
光子互连
这些光子互连提供计算机系统部件(例如，核、集群、存储器控制器)之间的芯片上光子互连。另外，光子互连的一些实施例也提供到外部设备上的计算机系统部件的芯片外光子互连。本发明的实施例也包括具有纳米光子部件的光子互连，所述纳米光子部件包括具有典型地小于波长或小于微米的尺寸的部件。
这些光子互连提供比沿着芯片边缘定位的常规管脚更快的、可以把数据传送到芯片外的速率，提供更大的计算带宽，提供比常规金属线更低的芯片上和芯片外通信的能量成本，并且可以被扩大或缩小以适应附加部件，例如具有任何数量的核的处理器。光子互连的架构可以用非阻挡、低等待时间、可重配置的纳米光子微环来实施，从而提供即使在峰值计算带宽下也非常低的功耗、适中的等待时间以及高带宽。另外，计算机系统设备的架构可以被配置成使得所有存储器紧密接近存储器控制器或甚至处理器。依据本发明实施例配置的采用光学管芯的基于多核的计算设备可以以大约20太字节/秒操作。
在以下描述中，术语“光子”和“光子地”指的是用经典和/或量子化ER操作的设备，所述ER的波长不限于电磁频谱的仅可见光部分。在下面描述的各个光子交换机和交换结构实施例中，若干结构上类似的包括相同材料的部件已被提供相同的附图标记，并且为了简明起见不重复这些部件的结构和功能的解释。
多核层叠计算设备
图1示出依据本发明实施例的示例性计算机系统设备(“计算设备”)100的横截面图，该计算机系统设备是采用光子互连的多核层叠计算设备。该计算设备100包括层叠在封装116中的四个层叠存储器管芯110-113、处理器管芯102、存储器控制器/目录(directory)/L2管芯(“存储器-控制器管芯”)104、模拟电子管芯106、和光学管芯108。该层叠存储器管芯110-113可以是易失性存储器(如动态随机存取存储器(“DRAM”))，非易失性存储器，或易失性和非易失性存储器的任意组合。特别地，该层叠存储器管芯110-113可以是8千兆字节(“GB”)DRAM。该计算设备100也包括定位在处理器管芯102的顶表面上的散热器118、以及由四个贯通孔(through via)120-123表示的大量通孔(例如几百个)，所述通孔从存储器-控制器管芯104穿过模拟电子管芯106和光学管芯108延伸到四个存储器管芯110-113。
管芯102、104、106、108和110-113的厚度可以在大约25微米到大约50微米之间变化。散热器118耗散由处理器管芯102的计算操作而产生的热量，并且贯通孔120-123可以是金属化的或硅填充的通孔，它们将存储器管芯中的存储器控制器电互连到四个存储器管芯110-113中的每一个。位于存储器-控制器管芯104内的存储器控制器管理去往和来自存储器管芯110-113的数据流以及去往和来自外部设备(未示出)的数据流。光学管芯108比其它管芯更大以便包括外部光子互连-诸如外部光子互连124和126，所述外部光子互连可以用来将数据编码的电磁辐射传输到计算设备100以及从计算设备100传输数据编码的电磁辐射。光学管芯可以是大约24mm×24mm，但是这些尺寸可以根据实施方式而改变。金刚石层130也可被包括在光学管芯108的底表面与存储器管芯110的顶表面之间。金刚石层130的厚度可以为大约1-10μm，并且可以被用来扩散和耗散由处理器管芯102和存储器-控制器管芯104产生的热量。
图1所示的三维管芯层叠允许光学管芯108与电子管芯102和104的紧密耦合，以低等待时间提供存储器管芯110-113的可访问性，以及通过将集群逻辑和存储器散布在层叠的邻近管芯102、104和110-113上，集群内的电布线相对于常规设备被缩短。特别地，将存储器管芯层叠成紧密接近存储器控制器并使用穿过存储器层的通孔提供了比用于将常规存储器连接到存储器控制器的显著更长、电阻更高的互连长度更短、电阻更低的互连。结果，在计算设备100的管芯之间传输电信号所需的功率或负荷明显低于常规存储器到存储器控制器所需要的功率。
图2示出依据本发明实施例互连的计算设备100的管芯102、104和108的部件的示意表示。处理器管芯102是多核处理器，其中这些核可以被布置成如由集群202-204表示的集群，每个集群有四个核。每个核具有下面参考图4描述的专用第一级(“L1”)指令高速缓存(未示出)和专用L1数据高速缓存(未示出)。集群202-204每个具有由L2高速缓存206-208表示的专用共享的第二级(“L2”)高速缓存、以及由存储器控制器210-212表示的相关存储器控制器。存储器控制器210-212分别控制去往和来自集群202-204的数据流。L2高速缓存和存储器控制器位于邻近处理器管芯102的存储器-控制器管芯104中。如图2所示，光学管芯108的光子互连214提供使得与集群202-204相关联的L2高速缓存206-208能够彼此光子通信以及与存储器控制器210-212光子通信的光子互连。此外，图2揭示了存储器控制器210-211可以与外部存储器模块(诸如芯片外双列直插式存储器模块(“DIMM”)216-218)光子地通信。集群202-204分别可以与DIMM 216-218电子地或光子地通信。
处理器管芯102的每个集群具有设置在存储器控制器管芯104上的对应存储器控制器，每个存储器控制器对接到层叠存储器管芯110-113或驱动到芯片外存储器的光子连接以提供随处理器管芯102性能缩放的带宽。这些集群也通过光学管芯108而彼此光子地耦合，从而提供高带宽、适中的等待时间以及非常低的功耗。因此，层叠计算设备100归其支配的程序员可以以高的水平表达并行性，并且不会被局部性(locality)问题所困扰，这极大地减小了并行程序开发的难度。此外，计算设备100架构可提供每浮点运算一个字节(one byte per flop)的带宽到DRAM。
当为每个存储器管芯110-113选择8GB DRAM时，叠层上存储器提供32G字节的DRAM，其通过穿过DRAM的多个通孔(例如通孔120-123)直接连接到存储器控制器。该DRAM由四个存储器堆叠层提供，所述存储器堆叠层被变薄到大约25到50微米以最小化这些通孔的负荷或使用这些通孔所需要的功率量。该DRAM叠层的每个层包括映射到上面的处理器管芯102中的集群上的64个几乎等同的区。每个DRAM区可被进一步细分为多个存储体(bank)，所述存储体减小了行访问时间，并允许多个并发访问。例如，使用20nm DRAM技术，每个区可提供1G比特的纠错码保护的存储空间，从而使得存储器-控制器管芯104中的每个存储器控制器电子地连接到存储器的0.5G字节。多个信道提供到存储器中的增加的带宽。通过提供增加的带宽，DRAM中的存储体冲突被减少。每个存储器信道由72个数据比特和大约30个地址和控制比特组成。使用25微米间距的贯通孔，假设每存储器控制器4个信道，则贯通孔的面积开销可以小于存储器层的3％。细间距的贯通孔允许DRAM被构造成从单个行访问提供整个高速缓存线。
当期望512GB DRAM时，其可以被布置成64个分离的光学连接存储器模块(“OCM”)。这些OCM利用与上面描述的8GB DRAM相同的基础技术。光学管芯108执行两个功能。第一，光学管芯108提供到光纤连接(诸如外部光子互连124和126)的接口。第二，光学管芯108为DRAM的叠层提供低功率的全局互连。这些OCM和处理器通过光纤连接，所述光纤提供多达48个信道，这些信道可以被用于命令或其它专用数据交换。
多核层叠计算设备的总体操作
为简化起见，下面参考计算设备100来描述本发明的光子互连实施例，其中处理器管芯102包括64个四核集群。本领域的技术人员会显而易见，本发明的光子互连实施例不限于这样的设备并且这些实施例可以被修改并实施成为具有任何数量的集群的多核计算设备提供光子互连，所述集群具有各种布置的任何数量的核。
图3示出依据本发明实施例的光子管芯102、存储器-控制器管芯104、模拟电子管芯106和光学管芯108的分解等距视图。如图3所示，处理器管芯102和存储器-控制器管芯104被划分为64个块片。处理器管芯102中的每个块片表示称作“集群”的四个核，并且在存储器-控制器管芯104中的每个块片表示与处理器管芯102中近似位于直接上方的对应集群进行电子通信的L2高速缓存、集线器、存储器控制器和其它设备。例如，存储器-控制器管芯104的块片302表示位于相关集群304下面并与该相关集群304电子通信的L2高速缓存、集线器、存储器控制器和其它设备。这些集群和块片可以是大约3mm×3mm，但是可以根据实施方式被制得更大或更小。本发明的实施例并不限于具有四个核的集群。在其他实施例中，集群可包括两个、三个和四个或更多核。下面参考图4A-4B来描述集群和块片的示例。光学管芯108包括16个近似均匀间隔开的光电子转换器(诸如光电子转换器306)、270个分离的且近似平行(非交叉)的具有蛇形配置的波导(由带308表示)，和16个由8个近似平行的波导组成的束，其中蛇形配置的波导穿过16个均匀间隔开的光电子转换器的每一个而蜿蜒延伸，每个束从对应的光电子转换器发出，诸如束310从光电子转换器306发出。270个蛇形波导被称作“芯片上波导”，其在光电子转换器之间提供光子通信；而包括16个波导束的这些波导被称作“芯片外波导”，其提供与位于计算设备100外部的设备的光子通信。这16个光电子转换器中的每个由四个光电子转换器块(未示出)组成。每个光电子转换器块(“转换器块”)与存储器-控制器管芯104中的四个相关块片之一进行电子通信。下面参考图6和7更详细地描述转换器块。模拟电子管芯106包括16个片(patch)，每个片位于存储器-控制器管芯104中的四个块片和光学管芯108中的光电子转换器之间。每个片包括若干金属化的或硅填充的贯通孔，所述贯通孔提供存储器-控制器管芯104中的四个块片与对应光电子转换器之间的模拟电子通信。数据以电子模拟信号(“电信号”)的形式通过这些片进行传输，因为产生模拟信号典型地比产生数字电信号耗费少得多的功率。
下面的描述是对可以如何使用光学管芯108来在处理器管芯102上的集群之间传输数据并且在集群与外部设备之间传输数据的概述。由处理器管芯102的集群(诸如集群304)产生的数据或从存储器-控制器管芯104的块片(诸如块片302)提取的数据作为数据编码的电信号通过片312中的通孔而被传输到光电子转换器306的对应转换器块(未示出)。该转换器块将电信号编码到在一个或多个芯片上波导308中传播的一个或多个波长的电磁辐射(称作“信道”)中。将数据编码到未调制信道中可通过调制信道的强度来实现，这在下面参考图14进行更详细的描述。承载数据的信道被称作“编码信道”。编码信道的目的地可以是(1)相邻的集群314，其也与相同的光电子转换器306进行电子通信，(2)位于处理器管芯102中其它位置的集群，诸如集群315，或(3)外部设备(未示出)。当该编码信道的目的地为相邻的集群314时，该集群314的位于光电子转换器306内的对应转换器块接收该编码信道并将其转换回编码电信号，所述编码电信号通过片312被传输回到集群314。当该数据编码信道的目的地是集群315时，这些编码信道沿着适当的芯片上波导被传输到位于光电子转换器316内的对应于集群315的转换器块。该编码信道被转换回编码电信号，所述编码电信号通过片318被传输到集群315。当这些编码信道的目的地是外部设备时，光电子转换器306的转换器块将编码信道置于束310的芯片外波导上，在那里这些编码信道离开光学管芯108。当外部设备产生目的地为四个集群314之一的编码信道时，这些编码信道可以沿着束310中的芯片外波导被传输到光电子转换器306，在那里这些编码信道被转换为编码电信号，所述编码电信号通过片312被传输到四个集群314以用于处理。下面参考图7提供对光学管芯108的操作和部件的更详细描述。
集群和存储器控制器
图4A示出依据本发明实施例的处理器管芯102的集群402。集群402包括四个核。每个核与L1指令高速缓存和L1数据高速缓存进行电通信。L1指令高速缓存和L1数据高速缓存是高速随机存取存储器，其暂时存储频繁或最近访问的指令和数据。图4B示出依据本发明实施例的存储器-控制器管芯104的块片404。该块片404包括L2高速缓存和部件区406，该部件区406包括集线器、存储器控制器、目录、网络接口、自身交叉开关连接和对等交叉开关连接。这些交叉开关连接可被配置成与光电子转换器的对应部分对接。L2高速缓存被集群402的四个核共享。L1-L2接口408被定位在集群402和块片404的近似中央，并提供集群402与块片404之间的电子通信。
小型高功率效率的核和高速缓存实现每单位能量近似最佳的可能性能。因此，被选择用于本发明的核可以使用5GHz时钟，并且这些核可以是双指令执行(dual-issue)、顺序执行(in-order)以及多线程的并且可被配置成提供单指令多数据(“SIMD”)指令以允许4乘法累加和4字宽加载/存储操作。SIMD可以是为加速浮点性能而设计的低级功能的集合。SIMD过程使得一个指令能够对多片数据执行相同的功能，从而减小了为处理数据所需的循环数量。利用如上面参考图3所描述的依据5GHz时钟操作的仅仅64个四集群，计算设备100的计算带宽可为10万亿次浮点运算/秒(Tflops/s)。每个集群可以在被称作“时期(epoch)”的24个时钟周期期间发送至少一个高速缓存线，诸如64到128字节。
图5示出依据本发明实施例的图4A-4B所示的块片和集群的部件之间的相互作用的示意表示。集线器502把编码电信号分布到L2高速缓存504、目录506、存储器控制器508和网络接口510。集线器502也负责传输去往和来自光学管芯108的光电子转换器的编码电信号，如上面参考图3所描述的。网络接口510提供到外部网络的连接，并且存储器控制器508管理去往和来自L2高速缓存504、图1所示的存储器110-113以及外部存储器(诸如图2所示的DIMM 216-218)的数据流。
图6示出依据本发明实施例布置的处理器管芯102的四个集群602、存储器-控制器管芯104的四个对应块片604、模拟电子管芯106的片606和光学管芯108的光电子转换器608的放大分解等距视图。如图6所示，光电子转换器608包括四个单独的光电子转换器块610-613。每个转换器块经由片606与四个块片604之一进行电子通信。特别地，块片615与转换器块610电子通信，块片616与转换器块611电子通信，块片617与转换器块612电子通信，以及块片618与转换器块613电子通信。转换器块610-613将从块片615-618输出的编码电信号分别地转换为编码信道，所述编码信道可以在芯片上波导308的一部分上传输以供其它集群处理，或在波导束620上被传输到外部设备以用于处理。转换器块610-613也将在束620和芯片上波导308中传输的编码信道转换为编码电信号，所述编码电信号可被四个集群602分开处理。
光学管芯
图7A示出依据本发明实施例的光学管芯108的示意表示。如图7A所示且如上面参考图3所描述的，光学管芯108包括270个分离的、近似平行、非交叉的芯片上波导308、16个近似均匀间隔开的光电子转换器和16个由8个芯片外波导组成的束。芯片上波导308可以被设置成蛇形配置从而使得所有270个芯片上波导308可以光子耦合到16个光电子转换器的每一个。图7A揭示了每个光电子转换器包括四个转换器块。换言之，光学管芯108包括64个转换器块，每个转换器块与存储器-控制器管芯104的64个块片之一通信。图7A还揭示了定位在蛇形芯片上波导308的相对端部的两个基本等同的信道源702和704。源702和704的每个被配置成以相反的方向输出64个不同信道的相同组到每个芯片上波导上。方向箭头706表示从源702输出的信道被传输的方向，而方向箭头708表示从源704输出的信道被传输的方向。蛇形芯片上波导308具有大约1900微米的宽度。
本发明的实施例不限于具有图7A所示的蛇形形状的芯片上波导。芯片上波导的配置可采取任意合适的形状，所述形状可取决于光电子转换器的数量、光电子转换器的布局以及在光学管芯上可用的空间量。
图7B示出依据本发明实施例的光学管芯108的图7A所示的区710的放大图。如图7B所示，为了简化说明起见，仅显示270个蛇形芯片上波导308中的8个。图7B揭示了这些波导不交叉并且近似平行，诸如波导714和716。
芯片上波导308可以是脊波导或光子晶体波导，其横截面尺寸的范围从大约0.25微米到大约0.5微米。图7C示出依据本发明实施例的图7B所示的沿着线7C-7C的芯片上脊波导308的一部分718的横截面图。为了简化说明起见，芯片上脊波导的部分718表示设置在光学管芯108的表面上的270个芯片上脊波导中的20个。如图7C所示，脊波导被设置成束，每个束具有4个波导，诸如束720。
图7D示出依据本发明实施例的两个近似平行的光子晶体波导的一部分的顶视图。在图7D中，圆圈-诸如圆圈722-表示光学管芯108的介电或半导体衬底层中的开口的规则点阵。没有开口的区是光子晶体波导724和726。这些开口可以用空气或具有比衬底层的折射率更低的折射率的合适介电材料进行填充。开口的规则点阵创建围绕波导724和726的二维布拉格光栅。这个二维布拉格光栅将适当波长的ER约束到波导724和726。光子晶体波导是众所周知的，并且教科书Fundamentalsof Optical Waveguides，由Katsunari Okamoto编写，Elsevier Inc.2005；Optical Waveguide Theory，由Snyder和Love编写，Chapman and Hall，London，1983；和Photonic Crystals，由Jean_Michel Lourtioz编写，Springer-Verlag，Berlin 2005仅仅是这个领域中的许多参考文献中的三个。
图8示出依据本发明实施例的源702的示意表示。源702包括激光器802以及两个星型耦合器804和806。激光器802可以是发射64个不同波长的未调制电磁辐射的跑道型(racetrack)锁模激光器。每个波长或“信道”由λ1、λ2、λ3、...、λ64表示，并且每个信道具有相对恒定的强度。星型耦合器804和806每个包括以把64个信道放置到270个芯片上波导308中的258个的每个上的树形结构配置的分束器，如图8所示。在本发明的某些实施例中，激光器802可以是生成M+1个激光波长的混合III-V族半导体/Si锁模激光器。(例如参见A.W.Fang等人的“Integrated AlGaInAs-silicon evanescent race track laser andphotodetectors”，Optics Express 15，2315(2007)。)
光学管芯108在24个时钟周期的时期中同步操作。可用的未编码信道被成组为可以在单个时期中发送高速缓存线、或广播消息或控制消息的逻辑信道。一个逻辑信道在一个时期中可以传送一个高速缓存线或控制消息。把信道成组为逻辑信道是以容许集群每4个(24个时钟周期/6个信道)时钟周期接收和发送多达一个高速缓存线的方式完成的，从而产生10太字节/秒[64集群×(128字节/4时钟)×5GHz]的总带宽。
光电子转换器
图9A-9B示出依据本发明实施例的两个类型的光电子转换器的示意表示。在图9A中，第一光电子转换器900包括光子耦合到四个芯片外通信集线器905-908的四个转换器块901-904。通信集线器905-908每个光子耦合到束911-914，其中每个束包括8个芯片外波导。在图9B中，第二光电子转换器920包括相同的四个转换器块901-904，这四个转换器块901-904光子耦合到成组为单个设备922的芯片外通信集线器。束911-914经由串行化/反串行化设备924而光子耦合到设备922。
图10示出依据本发明实施例的转换器块1000的部件的示意表示。转换器块1000包括广播系统1002、数据/控制块1004、仲裁系统1006和芯片外通信集线器1008。下面参考图18和19更详细地描述仲裁系统1600的操作和架构。广播系统1002允许相关集群大约同时发送数据到所有其它集群。数据/控制块1004专用于存储器-控制器管芯104的特定块片并且将编码信道转换成被传输到该特定块片的编码电信号并且将从该块片输出的编码电信号转换成被传输到计算设备中的另一个集群的编码信道。下面参考图11-13更详细地描述数据/控制块1004的架构实施例。仲裁系统1006给予集群在给定的时期中使用波导束或集群的权利。如图10所示，270个芯片上波导308中的两个专用于广播系统1002，芯片上波导308中的十二个专用于仲裁系统1006，以及芯片上波导308中的256个专用于数据/控制块1004。这256个芯片上波导被布置成64个束。该64个束中的每束包括专用于存储器管芯102中的特定块片的4个芯片上波导。
图10也包括表示转换器块1000的部件的尺寸的参数w1、w2、w3、w4和w5。在某些实施例中，w1的范围可以近似为2100-2400微米，w2的范围可以近似为1700-2100微米，w3的范围可以近似为32-44微米，w4的范围可以近似为80-120微米，而w5的范围可以近似为500-600微米。优选地，w1可以近似为2290微米，w2可以近似为1900微米，w3可以近似为38微米，w4可以近似为100微米，而w5可以近似为530微米，但这些尺寸和范围可以根据实施方式而改变。
图11示出依据本发明实施例的数据/控制块1100的示意表示。数据/控制块1100表示光学管芯102中的64个数据/控制块的第N个。水平线1101-1109表示与64个数据/控制块的每个相关联的64个由4个芯片上波导组成的束中的仅9个束(未示出其余55个束)。这些束从上到下也被标记成1到64，每个标记对应于特定的数据/控制块。每个数据/控制块使用特定束来接收从其它63个数据/控制块输出的编码信道。其余63个束被数据/控制块用来发送编码信道到其它63个数据/控制块。例如，如图11所示，数据/控制块1100具有光子耦合到束1到N-1和束N+1到64的63个成束波导调制器，诸如成束波导调制器1110。数据/控制块1100也具有光子耦合到第N束1105的两个成束波导检测器1112和1114。数据/控制块1100在第一到N-1束和N+1到第64束的每个芯片上波导中接收来自源702和704的64个未编码(即未调制)信道。
如图11所示，数据/控制块1100被配置成使用由源702提供的未编码信道来生成目的地为数据/控制块N+1到第64的编码信道并且使用由源704提供的未编码信道来生成目的地为数据/控制块1到N-1的编码信道。例如，如图11所示，数据/控制块1100在束1101-1104上接收发自源704的未编码信道，如由方向箭头1116-1120所指示的，并且使用光子耦合到束1101-1104的成束波导调制器来在这些未编码信道1116-1120中编码目的地为数据/控制块1到N-1的数据。另一方面，数据/控制块1100也在束1106-1109上接收发自源702的未编码信道，如由方向箭头1121-1125所指示的，并且使用光子耦合到束1106-1109的成束波导调制器来在未编码信道1112-1125中编码目的地为数据/控制块N+1到64的数据。数据/控制块1100使用成束波导检测器1112和1114来接收由其它63个数据/控制块发送的编码信道1120和1121。
图12示出依据本发明实施例的三个数据/控制块的示意表示。如图12所示，第二数据/控制块1202被配置成在第二束1102上接收编码信道，而第63数据/控制块1204被配置成在第63束1108上接收编码信道。数据/控制块1100和1204以及其它未示出的数据与控制块使用束1102来发送编码信道到第二数据/控制块1202。这些编码信道未受干扰地通过位于其间的数据/控制块。数据/控制块1100和1202以及其它未示出的数据与控制块使用束1108来发送编码信道到第63数据/控制块1204。这些编码信道未受干扰地通过位于其间的数据/控制块。下面参考图13和14更详细地描述成束波导调制器和检测器的操作和架构。
注意，在本发明的其它实施例中，数据/控制块1100也可以被配置成使用由源702提供的未编码信道来生成目的地为数据/控制块1到N-1的编码信道并且使用由源704提供的未编码信道来生成目的地为数据/控制块N+1到64的编码信道。
成束波导调制器和成束波导检测器是近乎等同配置的设备。图13示出依据本发明实施例的放大的成束调制器/检测器1300的示意表示。如上面参考图11-12描述的，成束波导调制器/检测器1300在由四个芯片上波导1301-1304组成的束上接收信道。成束波导调制器/检测器1300包括四个波导微环系统，诸如波导微环系统1306。这四个波导微环系统包括近似平行的波导1301-1304，但是波导1301-1304之间的间距的范围可以近似为10-14微米，其大于在成束波导调制器/检测器1300外部的成束波导1301-1304之间的间距。每个波导微环系统包括64个微环，诸如微环1308。这64个微环邻近每个波导并且分布在沿着每个波导长度的相对侧上。每个微环被配置成与沿着光子耦合的波导传输的64个信道之一谐振。下面参考图17描述微环的配置。
图13也包括表示波导微环系统1300的部件的尺寸的参数t1、t2、t3和t4。在某些实施例中，t1的范围可以近似为45-65微米，t2的范围可以近似为200-300微米，t3的范围可以近似为0.5-5微米，而t4的范围可以近似为1-10微米。优选地，t1可以近似为57.5微米，t2可以近似为255微米，t3可以近似为2微米，而t4可以近似为5微米，但是本发明不限于这些尺寸或尺寸范围。这些尺寸和尺寸范围可以根据实施方式而改变。
图14示出依据本发明实施例的芯片外通信集线器1400。芯片外通信集线器1400包括芯片外波导调制器1401和芯片外波导检测器1402，其总尺寸为大约200-300微米×大约100-200微米，但是这些尺寸可以根据实施方式而改变。芯片外波导调制器1401包括四个波导微环系统1403-1406。波导微环系统1403-1406的每个包括64个微环和芯片外波导的一部分。波导微环系统1403-1406的波导分别经由四个分束器1408-1411而光子耦合到芯片上波导1407。波导1407承载64个未编码信道，所述未编码信道被分束器1408-1411放置到波导微环系统1403-1406中，所述波导微环系统1403-1406然后被用来把数据编码到由四个对应块片生成的64个未编码信道中，如下面参考图15A所描述的。芯片外波导检测器1402包括四个波导微环系统1412-1415，所述波导微环系统1412-1415也包括用于从外部设备-诸如芯片外存储器-接收编码信道的四个芯片外波导。波导微环系统1412-1415被用来把编码信道转换成被传输到四个电子耦合块片的对应编码电信号。
图15示出依据本发明实施例的广播系统1500。广播1500包括广播调制器1502和广播检测器1504，其面积尺寸近似为400-600微米×20-40微米，但是这些尺寸可以根据实施方式而改变。广播调制器1502包括分别光子耦合到两个芯片上波导1510和1512的两个波导微环系统1506和1508。广播检测器1504包括分别经由分束器1518和1520而光子耦合到波导1510和1512的两个波导微环系统1514和1516。广播系统1500被用来近似同时地发送数据到所有其它集群和接收来自所有其它集群的数据。
注意，尽管上面参考图9-15针对64集群计算设备描述了本发明的光电子转换器实施例，但是本发明的实施例不受此限制。本领域的技术人员会立即意识到，这些实施例可以被扩大或缩小以适应具有任何数量的集群的计算设备。
波导微环系统的操作
图16A示出依据本发明实施例的可以用来在64个未编码信道中编码数据的波导微环系统。在图16A中，64个未编码(即未调制)信道λ1、λ2、λ3、...、λ64由波导1602承载。64个微环的每个被配置成与信道之一谐振从而使得可以经由到相关邻近微环的渐逝耦合来提取每个信道。例如，微环1604被配置成与信道λ1谐振。当信道λ1沿着波导1602传输时，信道λ1的大部分被渐逝耦合到微环1604中。可以通过对微环施加“导通”和“断开”电压的模式而以信道的强度编码信息。电压使微环的折射率偏移，这进而调制沿着波导1602传输的信道的强度。电压的模式可对应于从存储器-控制器管芯104中的对应块片输出的数据串。例如，由存储器-控制器管芯104的块片产生的适当“导通”电压可对应于二进制数“1”，而“断开”电压可对应于二进制数“0”。当“导通”电压被施加到微环时，微环的谐振被偏移并且沿着邻近波导传输的对应信道不会渐逝耦合到该微环中。换言之，当施加“导通”电压时，信道的强度在信道通过微环时保持相对不变。然而，一旦电压被“关断”，信道就被渐逝耦合到微环中并且通过微环的信道的强度下降。结果，以“导通”和“断开”电压的模式编码的相同数据可以以信道的强度被编码，其中相对高的强度对应于二进制数“1”而相对低的强度对应于二进制数“0”。
图16B示出依据本发明实施例的可以用来从波导中提取64个编码信道的波导微环系统。在图16B中，64个编码信道
Figure BPA00001162357100161
被输入到检测器块的波导1606。这64个微环的每个被配置成与64个信道之一谐振从而使得每个信道可以经由到邻近微环中的渐逝耦合而被提取。例如，当沿着波导1606传输编码信道时，与信道相关联的高和低强度被渐逝耦合到微环1608中。与信道
Figure BPA00001162357100164
相关联的相对高和低强度的模式创建横跨微环1608的高和低电压的对应模式。这种电压模式然后作为编码相同信息的电信号被传输到存储器-控制器管芯104中的相关块片。
微环
图17示出依据本发明实施例的微环1700的示意表示。微环1700被定位成紧密接近波导1702。在某些实施例中，微环1700包括本征半导体，在微环1700内部的半导体衬底中形成有p型半导体区1704，以及在围绕微环1700外部的以及在波导1702的相对侧的半导体衬底中形成有n型半导体区1706。这些区1704、1706和微环1700形成可以用作光电二极管或调制器的p-i-n结，如上面参考图16所描述的。波导1702可以是如上面参考图13-15所描述的芯片上或芯片外波导。波导1702的传输可对信道波长敏感并且可在该信道处于与微环1700谐振时极大地减小，因为信道渐逝耦合到微环1700中。微环1700的谐振可以通过对区1704和1706施加适当的电压或电流而被电子调制。微环1700可以被配置成使得当没有电压或电流被施加到微环时，特定信道与微环1700谐振并且渐逝耦合到微环1700中。当适当的电压或电流被施加到微环1700时，微环1700的谐振被偏移并且相同信道不受干扰地传播经过波导1702。另一方面，微环1700也可以被配置成使得当电压或电流被施加到微环1700时，特定信道与微环1700谐振并且渐逝耦合到微环1700中。当电压或电流被“关断”时，微环1700的谐振被偏移并且相同信道不受干扰地传播经过波导1702。对于微环调制器的示例，参见Q.Xu等人的“12.5Gbit/s carrier-injection-based silicon microring siliconmodulators”，Optics Express 15，430(2007)。
仲裁
这些集群可以作为资源以及对其它资源的请求器而操作。然而，情况可能是两个或更多集群在相同时期期间请求对相同资源(诸如特定集群)的访问。本发明的每个集群被电子耦合到对应的仲裁系统以便避免这些种类的冲突。为了简明和简化起见，执行仲裁的以下描述是使用依据本发明实施例的仅包括四个集群的示例性计算设备的示意表示来描述的。随后，下面参考图19来描述仲裁系统实施例的描述。
图18A示出依据本发明实施例的示例性四集群、层叠计算设备1800的示意表示。计算设备1800包括与四个对应的数据/控制块1805-1808电子通信的四个集群1801-1804。计算设备1800也包括第一源1810和第二源1812。这些源1810和1812可以被配置成发射64个未编码信道λ1、λ2、λ3、...、λ64到四个波导束1814-1817的每个波导上，如上面参考图8所描述的。每个数据/控制块在特定束上接收数据和控制信道并且使用其余信道来发送数据和控制信道到其它集群。例如，数据/控制块1806包括如上面对于图11-12所描述的那样被配置和操作的三个成束波导调制器1821-1823和成束波导解调器1820。集群1801-1804每个与仲裁系统1830电子通信。
图18B示出依据本发明实施例的仲裁系统1830的示意表示。仲裁系统1830包括光子耦合到源1834的功率波导1832、与功率波导1832光子通信的环形波导1836以及四个光转移器(diverter)，在这个实施例中所述光转移器是波长选择元件1837-1840。在这个示例性讨论中，波长选择元件被实施为微环。源1834是光源。光源的示例包括激光源，发光二极管或从另一个系统接收的光。仲裁系统1830也包括位于环形波导1836内的4组4个内部微环1841-1844。源1834发射四个未调制信道λ’1、λ’2、λ’3和λ’4到功率波导1832上。微环组1841-1844的每个与四个集群1801-1804之一电子通信。特别地，微环组1841的微环与集群11801电子通信，微环组1842的微环与集群21802电子通信，微环组1843的微环与集群31803电子通信，而微环组1844的微环与集群41804电子通信。内部微环被配置为如上面参考图17所描述的p-i-n结光电二极管。注意，对于64集群计算设备100，不需要分离的源1834，如下面参考图19所描述的。
如图18B所示，四个微环1837-1840和内部微环1841-1844每个用信道名称λ’1、λ’2、λ’3和λ’4进行标记。这些名称标识每个微环与其谐振的并且可以从邻近波导渐逝耦合的信道。例如，微环1837-1844每个被单独地配置成分别与信道λ’1、λ’2、λ’3和λ’4的仅仅之一谐振。特别地，微环1837-1840分别把信道λ’1、λ’2、λ’3和λ’4从功率波导1832中的顺时针方向1846渐逝耦合到环形波导1836中的逆时针方向1848上。
以相同的方式，内部微环1841-1844也渐逝耦合来自环形波导1836的特定信道，但是内部微环必须被对应集群激活或“导通”。例如，微环1841所有都可以被配置为信道λ’1、λ’2、λ’3和λ’4的模截止谐振频率的1/2(1/2a mode off of the resonance frequency)。结果，信道λ’1、λ’2、λ’3和λ’4沿着环形波导1836不受干扰地通过微环1841。然而，对应集群11801可以发送适当的电流以激活特定微环从而使该微环偏移成与相关信道谐振。微环然后可以渐逝耦合来自环形波导1836的信道以在微环内谐振。例如，集群11801可以“导通”微环1850从而使得信道λ’3被从环形波导1836渐逝耦合以在微环1850内谐振。除非组1841内的其它微环被“导通”，否则信道λ’1、λ’2和λ’4不受干扰地通过。
现在参考图18A和18B来描述使用仲裁系统1830来确定四个集群1801-1804之一是否可用于接收数据。恰好在每个时期之前，每个集群被分配从源1834发射的四个信道之一，并且集群1801-1804知晓集群到信道的分配。这些分配可以是随机的或者是基于确保集群的公平利用的方法，并且可以在新时期开始之前的时期(在示例性实施方式中为时期的1/3)期间进行。这些集群到信道的分配被集群用来确定哪些集群可用于接收数据以进一步处理。在一个实施例中，每时期的信道分配初始可以被预定并且存储于在每个集群处可访问的查找表中，并且计算机逻辑用来依据方案更新每时期的集群到信道的分配。这种方案的示例是循环方案。
在一个实施例中，仲裁器分散在若干管芯上。存储器控制器管芯104上的交叉开关(x-bar)连接确定从仲裁器请求什么。该请求通过模拟管芯106被传递到环状调制器(ring modulator)和波导所处于的光学管芯108。该请求尝试在光学管芯108上转移信道并且该信道要么被转移并被检测要么没有。所得到的电信号使其向下回到交叉连接，所述交叉连接把电信号解释为要或不要通过在下一时期上向调制器发送数据来使用逻辑信道。
例如考虑在时期开始之前表I所示的集群到信道的分配：
表I
Figure BPA00001162357100201
如表I所显示的，集群11801被分配信道λ’1，集群21802被分配信道λ’2，等等。假设集群11801和集群41804两者都想要使用集群31803来处理数据。返回到图18B，集群11801“导通”微环1850并且集群41804也导通微环1852。信道λ’3从功率波导1832经由微环1839渐逝耦合到环形波导1836上，其中信道λ’3然后正好在微环1839之后沿着环形波导1836以逆时针方向1848传播。在信道λ’3可以到达微环1852之前，微环1850从环形波导1836中提取信道λ’3。在微环1850中谐振的信道λ’3生成被发送到集群11801的电信号。返回到图18A，当这个电信号超过阈值时，该电信号在集群11801中被检测到。检测到这个信号后，集群11801在后续的时期期间传输数据到调制器1856，该调制器1856在从源1810输出的未调制信道中编码数据。这些编码(即调制)信道然后沿束1816被流传送到检测器1858并且由集群31803处理，如上面参考图12所描述的。在这个特定的时期中，集群11801获得对集群31803的访问而集群41804不得不等待后续的时期。
现在假设集群11801和集群41804两者都想要再次使用集群31803来处理数据。但在这种情况下，假设在时期开始之前集群到信道的分配是如表II所示：
表II
Figure BPA00001162357100202
如表II所显示的，集群31803现在已被分配信道λ’4。返回到图18B，集群11801“导通”微环1860并且集群41804也“导通”微环1862。信道λ’4从功率波导1832经由微环1840渐逝耦合到环形波导1836上，其中信道λ’4然后正好在微环1840之后沿着环形波导1836以逆时针方向1848传播。然而，在这个时期之前，微环1862从环形波导1836中提取信道λ’4，之后信道λ’4可以到达微环1860。信道λ’4在微环1862中谐振并且生成被发送到集群41804的电信号。现在返回到图18A，当这个电信号超过阈值时，集群41804检测到这个信号。检测到这个信号后，集群41804在后续的时期期间传输数据到集群31803以进行处理，如上面所描述的。在这个特定的时期中，集群41804获得对集群31803的访问而集群11801不得不等待后续的时期。
图19示出依据本发明实施例的对应于相关集群N的仲裁系统1900。仲裁系统包括八个仲裁器1901-1908。每个仲裁器包括波导微环系统以及光子耦合到四个中央波导1911-1914之一的微环。例如，仲裁器1901包括波导微环系统1916以及光子耦合到中央波导1911的微环1918。仲裁器1901可以被集群N用来确定所请求的集群M是否可用于接收数据，并且连接到相同波导1920的其它仲裁器(未示出)为其相关集群做同样的事情。
为简化起见，假定仲裁系统1900表示计算机设备100的64个仲裁系统之一，诸如图10所示的仲裁系统1006。假定所有64个集群使用连接到波导1920的仲裁器来确定哪个集群可用于接收数据。诸如源702或源704的源以方向1922把64个信道λ1、λ2、λ3、...、λ64放置到波导1911中。每个仲裁器包括微环-诸如微环1918，其从功率波导1911中提取信道λ1、λ2、λ3、...、λ64之一并且将对应的信道放置到波导1920上以沿方向1924传播。例如，微环1918可以被配置成从功率波导1911中提取信道λN。波导微环系统1916的64个微环每个被配置成当施加适当的电流时提取由波导1920承载的64个未调制信道λ1、λ2、λ3、...、λ64之一。现在假设集群N想要发送数据到集群M以在下一时期期间进行处理。在先前时期的该最后1/3期间，集群N确定在集群到信道的分配中已给集群M分配了信道λ63。集群N通过“导通”微环1922做出响应。因为微环1918被配置成仅提取信道λN，所以信道λ63由连接到波导1920的不同仲裁器(未示出)从功率波导1911中提取并且信道λ63以方向1924沿着波导1920被传输回来。假若信道λ63不被也想使用集群M来处理数据的集群的仲裁器拦截，则经由到微环1922中的渐逝耦合提取信道λ63，该微环1922生成在阈值之上的电信号。集群N通过如上面参考图12所描述的那样传输数据到集群M来做出响应。如果在信道λ63到达微环1922之前信道λ63被另一个集群K提取，则该集群K可以传输数据到集群M进行处理，并且集群N等待下一集群到信道的分配和下一时期。
注意，尽管已描述了八个仲裁器1901-1908之一的操作，但是若干其它仲裁器可以用来确定其它集群是否可用并且可以用来确定外部设备是否可用。这些确定可以在时期期间的不同时间做出。
如上面所讨论的，除了多核计算设备的说明性示例之外，光子互连和仲裁系统实施例可以被实施在其它的计算机系统设备(例如也可以具有三维层叠且多个存储器控制器的存储器系统设备)中。
上面在图18A到图19的背景下讨论的全光学仲裁系统实施例说明了一种组合仲裁与功率传送的系统并且也说明了与不同资源(例如计算机系统设备中的集群)相关联的逻辑光学信道的变化或不固定的分配。这提供如上面所讨论的公平性。
图20A说明依据本发明另一个实施例的其中优先级方案是固定(不公平)的全光学仲裁系统的示意图。仲裁系统2000可为光子互连的一部分或者可应用于光学互连的整个部分。示出了示例性仲裁光学部分2002，并且也图解了数据路径光学部分2004以示出与接收方计算机系统部件相关联的光学接收器2016的相对位置，在时间段窗口(例如时期)中请求将数据发送到所述接收方计算机系统部件。在这个示例中，数据部分使其自己的光输入用要从赢得仲裁的相关计算机系统部件发送到与216相关联的期望接收方部件的数据进行调制。光输入2003可以是从自激光源2006产生的信号中转移或分离的一部分光，在这种情况下光输入将是未调制的。然而，用于数据路径光学部分2004的光功率2003不是从与仲裁系统相关联的光转移器(例如“0a”、“1a”或“2a”)接收或传送的。
激光源2006沿着功率波导2008提供作为光的功率。每个光转移器0a、1a、1b在依据仲裁方案或协议被允许时耦合来自功率波导2008的光。对于这个示例，第零光转移器0a最靠近来自激光源2006的光路，第一光转移器1a次最靠近(next closest)激光源2006的光路，而第二光转移器2a光学上离激光源2006最远。仲裁系统2000由仲裁部分2002表示，该仲裁部分2002包括光转移器0a、1a和2a以及相应的检测器，所述相应的检测器包括耦合在第零光转移器0a和仲裁器0逻辑之间的第零检测器2018、耦合在第一光转移器1a和仲裁器1逻辑之间的第一检测器2022以及耦合在第二光转移器2a和仲裁器2逻辑之间的第二检测器2026。每个仲裁器逻辑单元与计算机系统设备的计算机系统部件相关联。在一个实施例中，光转移器(0a、1a、2a)可以是无源光学分接头(tap)或无源分光器，相应的光学检测器(2018、2022、2026)耦合到所述无源光学分接头或无源分光器以接收任何转移的光。
每个光转移器也可以被实施为如在上面介绍的多核示例中的波长选择元件，诸如环状调制器。当光转移器环状调制器也可以生成其自己的电通知信号时，可以不需要附加的检测器2018、2022和2026。如果与光转移器0a、1a和2a相关联的任一计算机系统部件请求传输信号到与接收器216相关联的部件，则相关计算机系统部件的仲裁器逻辑(0、1、2)发送激活信号到其相应的环状调制器光转移器0a、1a和2a。在说明的示例中，仲裁器1激活光转移器1a，该光转移器1a将来自激光源2006的光转移到第一检测器2022，该第一检测器2022发送电信号以向仲裁器1逻辑通知转移器1a成功地转移了来自功率波导2008的光并且部件1可以在下一指定的时间段(例如时期)上发送其数据到与光学接收器2016相关联的部件。可以使用的另一种类型的调制器是信道捷变调制器。
仲裁器1逻辑可以向请求部件(例如存储器控制器或核或网络接口)通知其请求接着可以被满足。仲裁器1逻辑可以激活调制器1b以将该请求或请求的数据编码到光输入2003的光学信号上从而在一个或多个波长信道中发送到数据波导2030上，所述一个或多个波长信道可以构成可以被光学接收器2016接收的逻辑信道。在这个示例中，来自激光源2006的光可以被调制(例如，通知赢得仲裁)，因为其未被用作仲裁系统部分2002之外的功率源。功率传送不与仲裁光源耦合的独立仲裁可以支持其中一个仲裁可以导致使用多个波导或逻辑信道的情况。用于仲裁信号的一个或多个特定波长表示逻辑信道可用但是不表示接收方部件需要通过那些相同的特定波长进行通信。
在这个示例中，计算机系统部件1赢得了仲裁。光转移器1a对光的转移也防止来自激光源2006的光到达光转移器2a。仲裁器2逻辑确定其仍然未被准予访问并且必须至少等待下一指定的时间段以便发送其数据。这个示例例证了仲裁系统2000具有固定的优先级仲裁方案并且其不一定公平，因为在被给予对与光学接收器2016相关联的部件的访问方面部件0总是比部件1优先，而部件1又总是比部件2优先。
图20A(和下面的20B)说明了包括光学仲裁模块的仲裁模块的三个示例。每个仲裁模块包括：仲裁器逻辑单元(仲裁器0、1和2)，通过仲裁器逻辑单元，一组计算机系统部件可以相互作用以访问光子互连；以及相关光学仲裁模块，其可以转移来自功率波导2008的光以指示已经依据仲裁方案准予了访问。
图20B说明仲裁系统实施例的另一个版本2001，其中到光子互连的另一个功能部分(诸如数据传输)的光功率传送与仲裁耦合或组合。其中调制器“0b”、“1b”和“2b”被定位成接收分别由光转移器0a、1a和2a转移的来自激光器2006的未调制光功率。来自被准予访问的计算机系统部件的数据或请求被编码到未调制光上从而通过波导2030上的在仲裁中赢得的所分派的一个或多个光子互连数据信道进行传输。
为便于说明起见，一个或多个仲裁信道被描绘成穿过与光子互连的数据信道部分分离的波导。然而，构成仲裁和数据信道的波长可以被波分复用并且可以由相同的光学波导承载。
图21是可以采用这样的仲裁方案的仲裁系统2001的示意图，在所述仲裁方案中多个计算机系统部件可以被准予对多个接收部件的访问而不用提高所使用的波导数量。
在这个示例中，激光源2006不仅如图20B中所描述的传送未调制的光功率而且输出被波分复用(WDM)或密集波分复用(DWDM)的离散波长的未调制光。第零光转移器0a、第一光转移器1a和第二光转移器2a每个可以用可调谐调制器(例如信道捷变调制器)或固定调制器(例如环状调制器)组来实施。类似地，第零调制器0b、第一调制器1b和第二调制器2b每个可以用可调谐调制器或固定调制器组来实施。接收器2016优选地是固定频率接收器。
在这种情况下，如果部件想要与特定接收器通信，则相应的仲裁器逻辑将其相应转移器和其相应调制器并行地(如果速度很重要)或顺序地(如果对功率或可靠性存在约束的话)调谐到与接收器对应的波长。这种方案允许部件针对多个接收器进行仲裁而不用提高波导的数量。
作为这个示例的更详细描述，第零光转移器0a转移来自功率波导2008的第零波长未调制光2102并且第一光转移器1a转移第一波长未调制光2104。第零检测器2018和第一检测器2022成功检测到对其相应相关部件的仲裁。第零调制器0b和第一调制器1b可以分别接收第零波长未调制光2102和第一波长未调制光2104，并且分别输出第零波长调制光2106和第一波长调制光2108到数据波导2030上。
现在参考图22，其中示出依据本发明实施例的另一个仲裁系统2200的示意图。仲裁协议具有可以被权衡和优化的若干属性，包括简单性、速度、集中式对分布式、公平性和优先化。如图20A中所描述的，图20A的仲裁系统2000具有固定优先级并因而其是不公平的。
该仲裁系统提供光学实施的令牌协议。在这个示例中，存在试图针对单个资源进行仲裁的十个模块0到9。令牌的概念由如下事实表示：模块具有将来自功率波导2204的光转移到仲裁波导2206上的能力，并且哪个模块转移光可以在仲裁之间改变。通过每次改变优先级，仲裁以使得每个模块具有相同的平均优先级的方式发生，从而导致公平的仲裁机制。
在仲裁系统2200中，第一模块2208使用被描绘为“1a”的第一光转移器2210而将来自功率波导2204的光转移到仲裁波导2206。第一光转移器2210可以用环状调制器来实施。仲裁波导2206上的仲裁以图20A中描述的类似方式发生。
在这个示例中，第三模块2212、第四模块2214、第七模块2216和第八模块2218被分别描绘为模块3、4、7和8，试图转移来自仲裁波导2206的光。第八模块2218成功地转移光并检测到它，因为光首先通过第八模块，并且从而赢得仲裁和使用资源的权利。第一、第三、第四、第七和第八的记法表示模块2202到驱动功率波导2204的激光源2220的接近性，其中较小的编号在光学上更靠近激光源2220。
在下一仲裁阶段的开始时，除了第一模块2208或模块1之外的模块将把光转移到仲裁波导2206上从而改变该回合的优先级。接下来哪个模块转移光取决于期望的协议。一种可能的仲裁方案是简单的循环方案，其中最高优先级恰好依次循环通过每个模块。
在循环方案中，被描绘为模块2的第二模块2222将在下一阶段中转移光，之后是第三模块2212或模块3在接着的阶段中转移光，等等。当多个波长被复用在功率波导2206上时，在循环方案中在每个模块处也可以转移特定波长或波长组。例如，如果存在十个波长，则第一波长可以由模块0a在初始的第一时期中转移。在下一时期中，仅模块2208(1a)可以激活其光转移器以转移第一波长。仲裁仍可以是分布式的，因为每个模块仅需要经由同步时钟信号知道其处于其能够访问不同波长所在期间的那些时期中的哪个时期，所述不同波长可以由仲裁器逻辑本地存储。仲裁模块不需要知道哪个模块先前被准予访问，因而使仲裁保持分布式而不是要求计算机系统设备内的全局通信。通过以此方式改变每个回合的优先级，与针对图20A的仲裁系统2000描述的固定优先级方案相比可以显著地改进公平性。仲裁系统2200的另一种仲裁方案可包括优先级被重新布置成使得资源的当前占有者在下一个仲裁循环中变成最低优先级模块。然而，这确实引入了全局信息交换要求。
光不是瞬间行进的，因此在这些方案中必须顾及定时考虑因素。当新的阶段开始时，新的转移器可能不得不等待光到达功率波导。另外，模块需要确信其使用来自当前转移器的光而不是从先前阶段剩下的光。
在其中每个阶段使下一较高模块变成转移器(并从最高编号模块回卷到0)的循环方案中，模块必须等待光在功率波导2204上行进到下一转移器，并且在获胜者尽可能远离转移器的情况下然后等待环的一个完整渡越(transit)的时间。一个完整渡越也是确保每个模块2202看到来自新阶段而不是先前阶段的光所需的时间量。
如果存在N个模块和N个仲裁器(经过复制或WDM来实施)并且如果在每个阶段中所有N个模块都希望以均匀随机的分布传输到选择的接收器，则这种方案随着N增大将接近1-e-1(大约0.632)的利用率。我们可以通过执行若干回合的仲裁来改进利用率，其中每个回合在先前回合的失败者之间仲裁。如果存在R个回合，则随着N增大利用率将接近1-e-R。
如上面所描述的，令牌协议不是如上面所描述的那样组合仲裁和功率传送。这可以通过在功率波导2204和仲裁波导2206之间的中部添加另一组调制器和另一个波导来完成。如果图22中的仲裁波导2206用作图20B的功率波导2008，并且存在带有每个检测器的环状调制器以把光传递到图20B的数据波导2030上，则这将导致组合的功率传送和令牌仲裁协议。
实施这些仲裁协议所需的光学功率可以显著小于电实施方式，如果在长距离上进行或以很高的速度进行的话尤其如此。而且，根据仲裁波导2206的环的大小，这种解决方案具有以很短的时间量做出决策的潜能。与往往是巨大量级或更慢的电解决方案相比，芯片上环可以在仅仅几纳秒内做出决策。
为了解释的目的，前面的描述使用具体术语以提供对本发明的完整理解。然而，本领域的技术人员显而易见的是，为了实践本发明不需要这些具体细节。本发明的具体实施例的前面描述是为了说明和描述的目的而给出的。它们不打算穷尽本发明或将本发明限制为所公开的精确形式。显然，鉴于上面的教导，许多修改和变型是可能的。这些实施例是为了最佳解释本发明的原理及其实际应用而示出和描述的，从而使得本领域的其它技术人员能够最佳利用本发明以及带有适合于所考虑的特定使用的各种修改的各种实施例。本发明的范围旨在由所附权利要求及其等效物限定。

Claims (7)

1.一种与提供计算机系统中的通信的光子互连一起使用的光学仲裁系统(1830、2001)，包括：
第一波导(1832，2008)；
光源(1834，2006)，用于通过所述第一波导(1832，2001)发送光；
与所述第一波导耦合的第一光转移器(1837，1838，1839，1840，2010，2012，2014)，用于转移光；
与所述第一光转移器耦合的第一检测器(1841，1842，1843，1844，2018，2022，2026)，用于检测光；
第一调制器(1841，1842，1843，1844，0b，1b，2b)，用于响应于所述第一检测器检测到光而调制光以承载数据；以及耦合到所述第一调制器的数据波导(1814，1815，1816，1817，2030)，用于承载所调制光。
2.权利要求1所述的系统，其中第一波导是承载未调制光的功率波导(1832，2008)；且其中第一调制器耦合到第一检测器以调制所述未调制光。
3.权利要求1所述的系统，其中第一光转移器包括环状调制器(1700)。
4.权利要求2所述的系统，还包括耦合到功率波导(1832，2008)的第二光转移器(1838，2012)以及第一光转移器(1837，2010)在光源和第二光转移器之间。
5.权利要求2所述的系统，其中光源(1834，2006)用于发送第一波长未调制光和第二波长未调制光；
第一光转移器(1837，2010)用于转移所述第一波长未调制光；且
还包括：
与功率波导耦合的第二光转移器(1838，2012)，用于转移所述第二波长未调制光。
6.权利要求1所述的光学仲裁系统，其中该系统提供固定优先级仲裁方案(2000)。
7.权利要求1所述的光学仲裁系统，其中该系统提供不固定优先级仲裁方案(1830，2200)。
CN2008801223620A 2007-10-23 2008-10-23 计算机系统设备中的全光学快速分布式仲裁 Active CN101911288B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US19007P 2007-10-23 2007-10-23
US61/000190 2007-10-23
US61/000,190 2007-10-23
PCT/US2008/012119 WO2009055032A2 (en) 2007-10-23 2008-10-23 All optical fast distributed arbitration in a computer system device

Publications (2)

Publication Number Publication Date
CN101911288A CN101911288A (zh) 2010-12-08
CN101911288B true CN101911288B (zh) 2012-12-26

Family

ID=40580300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801223620A Active CN101911288B (zh) 2007-10-23 2008-10-23 计算机系统设备中的全光学快速分布式仲裁

Country Status (6)

Country Link
US (1) US8335434B2 (zh)
JP (1) JP5070342B2 (zh)
KR (1) KR101492299B1 (zh)
CN (1) CN101911288B (zh)
DE (1) DE112008002823T5 (zh)
WO (1) WO2009055032A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102483727B (zh) 2009-12-10 2015-02-11 惠普开发有限公司 公平令牌仲裁系统和方法
US8705972B2 (en) * 2010-05-11 2014-04-22 Hewlett-Packard Development Company, L.P. Energy-efficient and fault-tolerant resonator-based modulation and wavelength division multiplexing systems
KR20120065809A (ko) * 2010-12-13 2012-06-21 한국전자통신연구원 멀티 코어 중앙처리장치를 위한 광네트워크 구조
EP2686774B1 (en) 2011-03-14 2017-02-01 Hewlett-Packard Enterprise Development LP Memory interface
US9794019B2 (en) * 2011-04-28 2017-10-17 Hewlett Packard Enterprise Development Lp Prioritized optical arbitration systems and methods
KR101854243B1 (ko) * 2011-05-16 2018-05-03 삼성전자주식회사 적층 메모리 장치, 및 이를 포함하는 메모리 시스템
TW201347101A (zh) 2011-12-01 2013-11-16 Mosaid Technologies Inc 具有堆疊記憶體之中央處理單元
JPWO2013080426A1 (ja) * 2011-12-01 2015-04-27 パナソニックＩｐマネジメント株式会社 熱を考慮した構造を持つ集積回路装置、三次元集積回路、三次元プロセッサ装置、及びプロセススケジューラ
US8792786B2 (en) * 2012-03-15 2014-07-29 Massachusetts Institute Of Technology Photonically-enabled in-flight data reorganization
US20140003810A1 (en) * 2012-07-02 2014-01-02 Alcatel-Lucent Usa Inc. Reconfigurable optical networks
WO2015034802A1 (en) 2013-09-06 2015-03-12 Massachusetts Institute Of Technology Isa extensions for synchronous coalesced accesses
FR3014563B1 (fr) * 2013-12-09 2016-02-05 Commissariat Energie Atomique Dispositif et procede d'arbitrage optique dans un systeme de reseau sur puce
CN104730653B (zh) 2013-12-23 2016-08-31 华为技术有限公司 光互连系统和方法
WO2015139274A1 (zh) * 2014-03-20 2015-09-24 华为技术有限公司 一种光片上网络、动态调整光链路带宽的方法及装置
US20160313760A1 (en) * 2015-04-23 2016-10-27 PhotonIC International Pte. Ltd. Photonics-Optimized Processor System
US9739939B1 (en) * 2016-02-18 2017-08-22 Micron Technology, Inc. Apparatuses and methods for photonic communication and photonic addressing
US10203454B2 (en) 2016-05-31 2019-02-12 Futurewei Technologies, Inc. Dense wavelength-division multiplexing (DWDM) network and method
US11487445B2 (en) * 2016-11-22 2022-11-01 Intel Corporation Programmable integrated circuit with stacked memory die for storing configuration data
US11398453B2 (en) 2018-01-09 2022-07-26 Samsung Electronics Co., Ltd. HBM silicon photonic TSV architecture for lookup computing AI accelerator
US11503387B2 (en) 2020-05-21 2022-11-15 Hewlett Packard Enterprise Development Lp Zero added latency packet reroute via silicon photonics
US11239169B1 (en) 2020-07-24 2022-02-01 Micron Technology, Inc. Semiconductor memory stacks connected to processing units and associated systems and methods
US11340410B2 (en) 2020-10-19 2022-05-24 Hewlett Packard Enterprise Development Lp Dimensionally all-to-all connected network system using photonic crossbars and quad-node-loop routing
US11323787B1 (en) 2020-10-30 2022-05-03 Hewlett Packard Enterprise Development Lp Multi-chip photonic node for scalable all-to-all connected fabrics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661400A (zh) * 2004-02-26 2005-08-31 富士通株式会社 光电集成电路装置、光电集成电路系统及传输方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172949B2 (ja) * 1991-03-20 2001-06-04 富士通株式会社 光信号伝送装置
JP3257260B2 (ja) 1994-07-26 2002-02-18 松下電器産業株式会社 波長多重発光装置および波長多重伝送システム
JP3728147B2 (ja) * 1999-07-16 2005-12-21 キヤノン株式会社 光電気混載配線基板
US20030128980A1 (en) * 2002-11-27 2003-07-10 Abeles Joseph H. Channelizer switch
US7752400B1 (en) * 2000-12-14 2010-07-06 F5 Networks, Inc. Arbitration and crossbar device and method
US6967347B2 (en) * 2001-05-21 2005-11-22 The Regents Of The University Of Colorado Terahertz interconnect system and applications
EP1740992B1 (en) * 2004-04-15 2018-10-10 Infinera Corporation Coolerless and floating wavelength grid photonic integrated circuits (pics) for wdm transmission networks
KR100674933B1 (ko) * 2005-01-06 2007-01-26 삼성전자주식회사 온 칩 버스(Ｏｎ Ｃｈｉｐ Ｂｕｓ)에서 최적화된코어-타일-스위치(ｃｏｒｅ－ｔｉｌｅ－ｓｗｉｔｃｈ)맵핑(ｍａｐｐｉｎｇ) 구조를 결정하는 방법 및 그 방법을기록한 컴퓨터로 읽을 수 있는 기록 매체
JP4586654B2 (ja) 2005-07-04 2010-11-24 ソニー株式会社 光データ伝送システムおよび光データ伝送方法
US8139904B2 (en) * 2007-09-18 2012-03-20 International Business Machines Corporation Method and apparatus for implementing optical deflection switching using coupled resonators

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661400A (zh) * 2004-02-26 2005-08-31 富士通株式会社 光电集成电路装置、光电集成电路系统及传输方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Keren Bergman, Luca Carloni,Jeffrey Kash, Yurii Vlasov.无.《On-Chip Photonic Communications for High Performance Multi-Core Processors》.HPEC 2007, Lexington, MA,2007,第1-17页. *

Also Published As

Publication number Publication date
WO2009055032A3 (en) 2009-07-09
DE112008002823T5 (de) 2011-04-14
CN101911288A (zh) 2010-12-08
KR20100075548A (ko) 2010-07-02
US8335434B2 (en) 2012-12-18
KR101492299B1 (ko) 2015-02-11
JP2011501617A (ja) 2011-01-06
US20100226657A1 (en) 2010-09-09
WO2009055032A2 (en) 2009-04-30
JP5070342B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
CN101911288B (zh) 计算机系统设备中的全光学快速分布式仲裁
CN101910897B (zh) 用于计算机系统设备的光子互连件
US7961990B2 (en) Multi-chip system including capacitively coupled and optical communication
US8346087B2 (en) Wavelength-division multiplexing for use in multi-chip systems
KR101513324B1 (ko) 3차원 다이 스택을 포함하는 장치 및 반도체 다이의 3차원 스택을 갖는 장치
CN100594397C (zh) 使用超级透镜元件光学耦合的集成电路层
US20100266295A1 (en) Optical-signal-path routing in a multi-chip system
US8320761B2 (en) Broadband and wavelength-selective bidirectional 3-way optical splitter
US7865084B2 (en) Multi-chip systems with optical bypass
US9229163B2 (en) Butterfly optical network with crossing-free switches
US20210320718A1 (en) Optically-enhanced multichip packaging
CN102985860A (zh) 光学互连结构和光学交换机
CN102461019A (zh) 基于总线的可缩放光学结构
CN103299290B (zh) 复合处理器
Binkert et al. Photonic interconnection networks for multicore architectures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170120

Address after: American Texas

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Patentee before: Hewlett Packard Development Co.