KR20100087698A - 3차원 다이 스택을 포함하는 장치 및 반도체 다이의 3차원 스택을 갖는 장치 - Google Patents

3차원 다이 스택을 포함하는 장치 및 반도체 다이의 3차원 스택을 갖는 장치 Download PDF

Info

Publication number
KR20100087698A
KR20100087698A KR1020107008980A KR20107008980A KR20100087698A KR 20100087698 A KR20100087698 A KR 20100087698A KR 1020107008980 A KR1020107008980 A KR 1020107008980A KR 20107008980 A KR20107008980 A KR 20107008980A KR 20100087698 A KR20100087698 A KR 20100087698A
Authority
KR
South Korea
Prior art keywords
die
optical
stack
dimensional
electrical
Prior art date
Application number
KR1020107008980A
Other languages
English (en)
Other versions
KR101513324B1 (ko
Inventor
나단 로렌조 빈커트
노먼 폴 쥬피
알랜 린 데이비스
레이몬드 지 뷰솔레일
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20100087698A publication Critical patent/KR20100087698A/ko
Application granted granted Critical
Publication of KR101513324B1 publication Critical patent/KR101513324B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

3차원 다이 스택에서 패키징되는 컴퓨터 시스템(100)의 예가 설명된다. 이 패키지는 전기 다이(102, 104, 106) 및 전기 다이에 결합되고 적층되는 광학 다이(108)를 포함한다. 전기 다이는 전기 신호를 처리하고 통신하는 회로를 포함하고, 광학 다이는 광 신호를 전송하는 구조를 포함한다. 전기 다이는 광학 다이보다 작은 면적을 가져서 광학 다이가 광학 입력/출력 포트(125, 708, 802)로 구성되는 노출된 메자닌(128)을 포함하게 된다. 또한, 패키징(120)은 외부 광학 접속(124)에 대한 삽입력에 대한 구조적 지지를 제공하도록 구성될 수 있다.

Description

3차원 다이 스택을 포함하는 장치 및 반도체 다이의 3차원 스택을 갖는 장치{THREE-DIMENSIONAL DIE STACKS WITH INTER-DEVICE AND INTRA-DEVICE OPTICAL INTERCONNECT}
관련 출원에 대한 교차 참조
본 특허 출원은 다음 특허 출원에 관련되는 주제를 포함할 수 있으며, 그 전체를 참조로서 포함한다.
(1) 미국 특허 출원 "PHOTONIC INTERCONNECTS FOR COMPUTER SYSTEM DEVICES", 발명자 Raymond G. Beausoleil, Marco Fiorentino, Norman Paul Jouppi, Qianfan Xu, Robert Samuel Schreiber, 및 Nathan Lorenzo Binkert, 대리인 서류 번호 200704210-1
(2) 미국 특허 출원 "THREE-DIMENSIONAL MEMORY MODULE ARCHITECTURES", 발명자 Moray McLaren, Jung Ho Ahn, Alan Lynn Davis, Nathan Lorenzo Binkert 및 Norman Paul Jouppi, 대리인 서류 번호 200703074-1.
본 발명은 전반적으로 컴퓨터 시스템용 프로세서 및 메모리에 관한 것이다.
미래 실리콘 기반 컴퓨터 시스템의 성장은 신호 무결성, 와이어-기반 글로벌 시그날링 및 열적 특성의 상호 관련된 문제점들에 의해 기본적으로 제한된다. 집적 회로 처리 기술은 점진적으로 트랜지스터 크기를 축소시키며 트랜지스터와 상호접속되는 와이어는 점점 제한적인 문제점이 되고 있다.
온 칩 와이어(on chip wire)는 그 길이에 기초하여 (i) 길이가 짧으며 가산기와 같은 단일 실행 유닛 내의 트랜지스터에 접속하는 로컬 와이어, (ii) 레지스터 파일 및 실행 유닛과 같은 인접 서브시스템에 접속하는 중간 길이 와이어, (iii) 캐시 제어기 및 레지스터 파일과 같은 떨어진 서브시스템에 접속하는 글로벌 와이어로 분류될 수 있다.
트랜지스터 등을 사용하는 로컬 와이어 스케일은 그다지 문제되지 않는다. 중간 와이어는 알맞은 리피터 삽입 및 로우-k(low-k) 유전 물질로부터 이점을 취한다.
그러나, 글로벌 와이어는 고성능 시스템에서 문제가 되는데, 이는 특히 이들이 대형 트랜지스터에 의해 구동되어야 하기 때문이다. 이는 상당한 열을 발생시키는 대량의 전력을 소비한다. 온도에 따라 증가하는 향상된 프로세서에서 주어진 트랜지스터 밀도 및 지수적으로 증가하는 누설 전류에서, 이는 문제가 된다.
글로버 와이어와 관련되는 문제점은 와이어 길이에 따라 투입된 신호의 품질이 저하된다는 사실로 악화된다. 이 저하는 용량적으로 연결되는 노이즈 문제로 인한 것이다. 핵심적으로, 와이어가 길어질수록 더 좋은 안테나가 된다. 용량적으로 연결되는 노이즈 문제는 차폐(shielding)를 통해 고정될 수 있지만, 차폐는 결국 단면 대역폭의 감소로 인해 성능에 영향으로 주는데, 이는 실드 와이어가 대역폭을 증가시킬 신호를 위해 사용될 수 있는 장치상의 면적을 차지하기 때문이다.
오프 칩 와이어는 전력, 신호 무결성, 비트 출력 대역폭당 에너지 및 패드(pads)에 할당될 필요가 있는 다이 면적의 관점에서도 문제가 될 수 있다.
이러한 신호 무결성, 와이어-기반 글로벌 시그날링 및 열적 특성의 제한을 컴퓨터 시스템이 극복할 수 있게 하는 방안이 요구된다.
본 발명의 다양한 실시예에 따라 3차원(3D) 다이 스택에서 패키징되는 컴퓨터 시스템이 설명된다. 일 실시예에서, 컴퓨터 시스템 패키지는 전기 다이 및 전기 다이에 결합되고 적층되는 광학 다이를 포함한다. 전기 다이는 전기 신호를 처리하고 통신하는 회로를 포함하고, 광학 다이는 광 신호를 전송하는 구조를 포함한다. 전기 다이는 광학 다이보다 작은 면적을 가져서 광학 다이가 광학 입력/출력 포트로 구성되는 노출된 메자닌(mezzanine)을 포함하게 된다. 또한, 패키징은 외부 광학 접속에 대한 삽입력에 대한 구조적 지지를 제공하도록 구성될 수 있다.
도 1은 본 발명의 실시예에 따른 광학 다이를 포함하는 3D 다이 스택에 패키징되는 컴퓨터 시스템 장치의 단면도이다.
도 2는 본 발명의 실시예에 따른 다수의 클러스터 컴퓨터 시스템의 개략적인 도면이다.
도 3은 본 발명의 실시예에 따른, 도 1에 도시된, 컴퓨터 시스템 장치의 4개의 다이 층의 같은 크기의 분해도를 도시하고 있다.
도 4a는 본 발명의 실시예에 따른 단일 클러스터와 관련되는 회로를 도시하는 예시적 프로세서 다이 레이아웃을 제공한다.
도 4b는 본 발명의 실시예에 따른 메모리 제어기 다이의 타일을 도시하고 있다
도 5는 본 발명의 실시예에 따른 단일 컴퓨팅 클러스터에 대한 회로의 개략적인 도면이다.
도 6은 본 발명의 실시예에 따른, 도 1에 도시된, 연산 장치의 4개의 다이 층의 같은 크기의 분해도이다.
도 7은 본 발명의 실시예에 따른 2측면 광학 메자닌을 도시하는 광학 다이의 상부도면이다.
도 8은 본 발명의 다른 실시예에 따른 광 다이를 포함하는 3D 다이 스택에서 패키징되는 컴퓨터 시스템 장치의 단면도이다.
본 출원은 3차원 다이 스택 아키텍처 및 패키징 기술의 실시예이다. 본 명세서에 개시된 실시예는 글로벌 인터커넥트에 대한 와이어-기반 전자 시그날링을 광학 인터커넥트로 유리하게 대체하기 위해 사용될 수 있다.
유리하게는, 광학 시그날링은 전기 시그날링과 관련하여 전술한 문제점들로부터 어려움을 겪지 않는다. 이는, 광학 시그날링과 관련되는 일정량의 정보를 송신하는 데에 요구되는 에너지는 관심 대상인 거리에 대한 광자 도파관의 길이에 의존하지 않기 때문이다. 또한, 광학 인터커넥트를 사용하는 비트당 에너지는 VLSI 기술에 따라 크기가 변하며, 전기 인터커넥트를 사용하는 것보다 몇 배 작은 크기이다. 그러므로, 이는 열적 문제를 실질적으로 완화시킨다. 또한, 광학 시그날링은 길이-의존 연결된 노이즈 문제점을 겪지 않으므로 신호 무결성 문제점은 광학 신호에 대한 문제점이 아니다.
본 발명의 일부 실시예에 의해 극복되는 다른 문제점은 실리콘 기반 레이저가 극도로 열악한 품질이라는 것이다. 본 명세서에서 개시되는 일부 실시예는 충분한 전력을 공급할 수 있는 외부적으로 공급되는 복수의 레이저가 다이-스택 필요에 전력을 공급하고 차단하기 위해 적합한 시그날링을 제공할 수 있게 한다.
본 발명의 일부 실시예에 의해 극복되는 다른 문제점은 스루-다이 비아(through-die vias)의 기계적 일체성에 관련된다. 스루-다이 비아는 통상적으로 섬유 부착 삽입력이 다이 구조의 물리적 일체성을 신뢰 가능하게 유지하지 않도록 웨이퍼가 얇아질 것을 요구한다. 본 명세서에서 설명되는 하나 이상의 실시예는 오프 칩 통신을 지원하기 위해 광 섬유가 기계적 일체성을 사용하여 다이 스택에 부착되게 한다.
본 발명의 실시예는 노출된 메자닌을 사용하여 3차원(3D) 다이 스택에 광자 다이를 포함하는 패키징 방법에 관련된다. 노출된 메자닌은 부착형 또는 외부 레이저 전력 투입을 허용하고 또한 외부 통신을 위한 광학 입력/출력(I/0) 포트를 시스템의 다른 장치에 노출한다. 다이-스택은 스루-다이 비아를 이용한다. 장거리 인터-다이 통신 및 인트라-다이 통신은 3D 다이 스택에서 구성되는 광학 다이에 위치되는 광학 도파관에서 전달될 수 있다.
각 부착형 또는 외부 레이저는 상이한 주파수에서 광학 다이로 광을 투입하도록 구성될 수 있다. 다수의 주파수에서 레이저 광을 제공하는 것은 하나의 도파관 내의 파장 분할 다중화 통신을 가능하게 한다. 이는 단면적당 유효 대역폭을 증가시킨다. 광학 I/O 접속은 인접 패키지를 광 섬유를 통해 또는 섬유 또는 자유 공간 도파관을 통해 인접 패키지에 접속시키기 위해 사용될 수 있다.
본 명세서에서 개시되는 본 발명의 한 측면은 광 다이용 광 메자닌의 노출이다. 광 섬유는 광학 메자닌상에 위치되는 외부 광학 본딩 패드에 접속하도록 구성될 수 있다. 부착형 또는 외부 레이저는 광학 메자닌상에 위치되는 개별적인 인터페이스를 통해 광자(photonic) 다이로 레이저 전력을 투입하도록 구성될 수 있다. 광 섬유는 패키지의 측면에 또는 인접 패키지로 직접 진행하도록 구성될 수 있다.
도 1은 본 발명의 실시예에 따른 스택의 광 다이상의 광자 인터커넥트를 사용하는 3D 다이 스택에서 패키징되는 컴퓨터 시스템 장치의 단면도이다. 컴퓨터 시스템 장치(100)는 프로세서 다이(102), 메모리 제어기/디렉토리/L2 다이("메모리 제어기 다이")(104), 광학 아날로그 전자 다이(106), 광학 다이(108) 및 패키지(120)에 적층되는 4개의 예시적 스택형 메모리 다이(110-113)를 포함한다. 스택형 메모리 다이(110-113)는 DRAM(dynamic random access memory)과 같은 휘발성 메모리, 비휘발성 메모리 또는 휘발성 메모리와 비휘발성 메모리의 임의의 조합일 수 있다. 특히, 스택형 메모리 다이(110-113)는 8 기가바이트("GB") DRAM일 수 있다. 또한, 컴퓨터 시스템 장치(100)는 프로세서 다이(102) 부근의 패키지(120)에 위치되는 히트 싱크(118) 및 4개의 스루 비아(115)로 표현되는 다수의 비아를 포함하는데, 이는 아날로그 전자 다이(106) 및 광학 다이(108)를 통해 메모리 제어기 다이(104)로부터 4개의 메모리 다이(110-113)로 연장된다.
다이(102, 104, 106, 108 및 110-113)는 대략 25 내지 대략 50 마이크론의 두께를 가질 수 있다. 히트 싱크(118)는 프로세서 다이(102)의 연산 동작에 의해 발생된 열을 방출하며, 스루 비아(115)는 4개의 메모리 다이(110-113)의 각각에 메모리 다이의 메모리 제어기를 전기적으로 상호접속시키는 금속화 또는 실리콘 충전 비아일 수 있다. 메모리 제어기 다이(104) 내에 위치되는 메모리 제어기는 메모리 다이(110-113)로 오고가는 데이터 흐름 및 외부 장치(도시 생략)로 오고가는 데이터 흐름을 관리한다. 광학 다이(108)는 다른 다이보다 커서 외부 광자 입력/출력 접속부(124, 126)를 포함할 수 있는 노출된 메자닌(128)을 갖는데, 이는 레어저(126)와 같은 외부 광원으로부터의 광을 커플링하거나 광 섬유(124)와 같은 도파관을 통해 그리고 컴퓨터 시스템 장치(100)로부터 데이터 인코딩 광 신호를 전송할 수 있다. 또한, 다이아몬드 층(130)은 광학 다이(108)의 하부면과 메모리 다이(110-113)의 상부면 사이에 포함될 수 있다. 다이아몬드 층(130)은 대략 1 - 10㎛ 두께일 수 있으며 프로세서 다이(102) 및 메모리 제어기 다이(104)에 의해 발생된 열을 분산시키고 방출하는 데 사용될 수 있다.
도 1에 도시된 3차원 다이 적층은 광학 다이(108)와 전자 다이의 단단한 커플링을 허용하며, 낮은 지연으로 메모리 다이(110-113)의 접속성을 제공하며, 적층형 인접 다이(102 및 104)에 클러스터 로직 및 메모리를 확산함으로써 전기 인트라-클러스터 배선이 종래 장치에 비해 짧아진다. 특히, 메모리 제어기 부근에 메모리 다이를 적층하고 메모리 층을 통해 흐르는 비아를 사용함으로써 메모리 제어기에 종래 메모리를 접속시키는 데 사용되는 상당히 길고 높은 저항의 상호접속보다 짧은 길이의 낮은 저항의 상호접속을 제공한다. 결과적으로, 컴퓨터 시스템 장치(100)의 다이들 사이의 전기 신호를 전송하는 데 필요한 전력 또는 부하는 메모리 제어기로의 종래 메모리용으로 필요한 전력보다 현저하게 낮다.
열적 고려사항의 이유와 냉각을 촉진하기 위해, 가장 고온의 다이(동작 중에 가장 많은 열을 발생시키는 다이)가 히트 싱크(118) 또는 다른 냉각 장치에 가장 근접한 다이가 되는 식으로 적층될 수 있다. 스택의 가장 고온의 다이는 통상적으로 프로세서(프로세서/L1) 다이(102)이다. 히트 싱크(118)에 매우 근접하거나 인접한 히트 싱크(118)에 부착된 프로세서 다이(102)를 갖는 구성이 도시되어 있지만, 다른 구성도 가능하다. 히트 싱크(118) 대신 또는 이에 추가하여 다른 냉각 장치가 사용될 수 있다. 예를 들어, 팬(fan)이 제공되어 히트 싱크의 공기를 능동적으로 불어 내거나 열전기 냉각기가 사용될 수 있다. 다른 애플리케이션에서, 프로세서가 아닌 다이가 냉각 장치에 인접하도록 구성되거나 하나 이상의 냉각 장치가 제공될 수 있다.
실시예에서, 메모리 제어기(메모리 제어기/디렉토리/L2) 다이(104)는 전면 대 전면 본딩(105)에 의해 프로세서 다이(102) 아래에 구성된다. 또한, 이 예는 후면 대 후면 본딩에 의해 메모리 제어기 다이(104) 아래에 구성되는 선택적 아날로그 전자 다이(106)를 도시하고 있다.
이 실시예에서, 광학 다이(108)는 전면 대 전면 본딩(105)에 의해 아날로그 전자 다이(106) 아래에 구성된다. 예를 들어, 실리콘-게르마늄 도파관 구조가 광학 다이(108)상에 제조될 수 있다. 여기서, 광학 다이(108)는 이 도면의 수평 및/또는 깊이 크기의 아날로그 전자 다이(106)보다 크도록 내부적으로 제조된다. 이 크기 차이는 광학 메자닌 영역 또는 영역(128)을 노출시킨다(예시적 상부도에 관한 도 7 참조).
광 메자닌 영역은, 비-실리콘 레이저와 같은 부착형 또는 외부 광원 및 광학 I/O(입력/출력) 패드에 대한 접속점을 포함할 수 있는 노출된 평면 영역(128)이다. 도시된 실시예에서, 레이저(126)는 광학(광자) 다이(108)의 메자닌 영역(128)에 직접 부착된다. 다른 실시예에서, 도시된 부착형 레이저 대신에, 다이 스택 외부의 하나 이상의 레이저에 접속되는 하나 이상의 광학 도파관(124)이 광학 메자닌 영역상의 입력 레이저 포트(125)에 부착될 수 있다. 예를 들어, 입력/출력을 위한 하나 이상의 광 섬유(124)가 메자닌 영역상의 광학 I/O 패드(125)에 부착된다.
레이저는, 예를 들어, 인듐-포스파이드(InP)와 같은 직접적인 밴드갭 물질로부터 제조될 수 있다. 일 실시예에서, 레이저 광은 전력 분배기를 사용하여 다수(가령, 10개)의 파장으로 분할될 수 있다. 파장은, 예를 들어, 1400 내지 1500 나노미터(nm)의 범위에서, 변조는 대략 10 기가헤르츠일 수 있다. 다른 구현에서, 하나의 파장이 사용되어 100 기가헤르츠에서 변조될 수 있다. 다른 특정 구현은 상이한 파장 및 변조 주파수를 사용할 수 있다.
외부 광학 도파관(124) 및/또는 부착형 레이저(126)는 기계적으로 부착되어 알맞은 정렬을 유지하는 것이 바람직하다. 기계적 긴장 완화 특성이 부착형 광 섬유를 위해 제공될 수 있다. 기계적 긴장 완화 특성은, 예를 들어, 패키지(120)의 일부로서 구성되거나 및/또는 광학 다이(108)에 대한 상호접속의 포인트 부근에 구성될 수 있다. 일 실시예에 따르면, 광학 다이(108)의 상부상에 제조되는 홀로그래픽 렌즈가 광학 다이 인터페이스에 섬유를 제공할 수 있다.
본 발명의 일 실시예에 따르면, 견고한 구조적 기반이 제공되어 스택의 얇고 연약한 다이(특히, 연약한 광학 다이(108) 및 다른 스택형 다이)를 파괴하지 않고 기계적 부착 삽입력을 견디게 된다. 이는, 예를 들어, (도 1에 도시된 바와 같이) 동일하거나 더 큰 베이스 다이를 사용하여 광학 다이(108)를 지지함으로써 달성될 수 있다. 예를 들어, 도시된 실시예는 베이스 다이로서의 메모리 다이(110 - 113)를 도시하고 있는데, 이는 전면 대 후면 본딩(111)에 의해 광학 다이(108) 아래에 구성된다. 이러한 메모리 다이(110 -113)는 구현에 따라 선택적일 수 있다. 다른 실시예에서, 하나 이상의 추가 광학 다이(도시 생략)가 광학 다이(108) 아래의 베이스 다이로서 적층될 수 있다. 베이스 다이는 훨씬 더 강한 기계적 패키지(120)에 의해 지지된다. 이 방식에서, 단단하고 견고한 패키지(120)에 의해 후면이 지지되는 고체 기반이 존재하는데, 이는 광 섬유(124)와 같은 광학 커넥터를 부착하기 위해 요구되는 기계적 삽입력을 견딜 수 있다. 예를 들어, 패키지(120)는 볼 그리드 어레이(132) 패키지를 포함할 수 있다.
도 2는 본 발명의 실시예에 따른 멀티-클러스터 컴퓨터 시스템의 개략적인 도면이다. 광자 인터커넥트(204)로 상호접속되는 다수의 컴퓨팅 클러스터(202)가 도시되어 있다. 각 클러스터(202)는 광학적으로 접속되는 메모리(206)에 접속될 수 있다.
도 2의 점선 내에 도시된 시스템 구성요소(즉, 클러스터(202) 및 광자 인터커넥트(204))에 대한 기능은 도 1에 도시된 다이 스택에 의해 제공될 수 있다. 예를 들어, 클러스터(202)에 대한 기능은 프로세서/L1 다이(104) 및 메모리 제어기/디렉토리/L2 다이(106)에 의해 제공될 수 있다. 한편, 광자 인터커넥트(204)에 대한 기능은 광학 다이(110)에 의해 제공될 수 있다. 광학적으로 접속되는 메모리(OCM)(206)는 도 1에 도시된 섬유 I/O(124)에 의해 스택에 광학적으로 접속되는 외부 메모리 디바이스일 수 있다.
프로세서 다이(102)의 각 클러스터는 메모리 제어기 다이(104)상에 배치되는 대응 메모리 제어기를 갖는데, 각 메모리 제어기 인터페이스는 스택형 메모리 다이(110 -113)에 인터페이싱하거나 오프-칩 메모리에 대한 광자 접속을 구동하여 프로세서 다이(102) 성능에 따라 크기가 변하는 대역폭을 제공한다. 또한, 클러스터는 광학 다이(108)에 광자적으로(photonically) 결합되어, 높은 대역폭, 알맞은 지연 및 매우 낮은 전력 소비를 제공한다. 따라서, 자신이 임의로 사용할 수 있는 스택형 연산 장치(100)를 갖는 프로그래머는 높은 레벨에서 병렬 계산을 표현할 수 있고 집약성(locality) 문제를 겪지 않는데, 이는 병렬 계산 프로그램 개발의 어려움을 크게 감소시킨다. 또한, 연산 장치(100) 아키텍처는 플롭(flop)당 하나의 바이트의 대역폭을 DRAM에 제공할 수 있다.
8GB DRAM이 메모리 다이(110-113) 각각에 대해 선택될 때, 온-스택 메모리는 32 Gbyte의 DRAM을 제공하는데, 이는, 비아(120-123)와 같은 DRAM을 통해 흐르는 다수의 비아를 통해 메모리 제어기에 직접 접속된다. DRAM은 대략 25 내지 50 마이크론까지 박화된 4개의 메모리 스택 층을 구비하여 비아의 부하 또는 이를 사용하기 위해 필요한 전력의 양을 최소화한다. DRAM 스택의 각 층은 64개의 거의 동일한 영역을 포함하는데, 이는 위의 프로세서 다이(102)의 클러스터로 맵핑된다. 각 DRAM 영역은 행 액세스 시간을 감소시키는 다수의 뱅크로 더 분할될 수 있으며, 다수의 동시적 액세스를 허용한다. 예를 들어, 20nm DRAM 기술을 사용하면, 각 영역은 1Gbit의 에러 정정 코드 보호 저장장치를 제공할 수 있어서, 메모리 제어기 다이(104)의 각 메모리 제어기가 0.5 GBytes 메모리에 전자적으로 접속된다. 다수의 논리 채널은 메모리에 증가된 대역폭을 제공한다. 증가된 대역폭을 제공함으로써, DRAM에서의 뱅크 충돌이 감소된다. 각 메모리 채널은 72개의 데이터 비트 및 대략 30개의 어드레스 및 제어 비트로 구성된다. 25 마이크론 피치 스루 비아를 사용하여 스루 비아의 면적 오버헤드는 메모리 층보다 3% 적을 수 있는데, 메모리 제어기당 4개의 채널을 가정한다. 미세한 피치 스루 비아는 DRAM이 단일 행 액세스로부터 전체 캐시 라인을 공급하도록 구성될 수 있게 한다. 또한, 스루-비아는 스택 층에서 하나 이상의 요소와 매칭되는 피치일 수 있다. 이러한 요소의 몇몇 예는 메모리 층의 비트 라인, 감지 증폭기 및 입력/출력 버퍼일 수 있다. 512 GB DRAM이 선택되고 64개의 광학적으로 접속되는 개별 메모리 모듈("OCM")으로 배열된다. OCM은 전술한 8GB DRAM과 동일한 기본 기능을 이용한다.
광학 다이(108)는 2개의 기능을 수행한다. 첫째, 광학 다이(108)는 외부 광자 인터커넥트(124 및 126)와 같은 광섬유 접속에 대한 인터페이스를 제공한다. 둘째, 광학 다이(108)는 DRAM의 스택에 대해 저전력의 글로벌 인터커넥트를 제공한다. OCM 및 프로세서는 스루 광 섬유(124)를 통해 접속되는데, 이는 명령어 또는 기타 애플리케이션-특정 데이터 교환용으로 사용될 수 있는 48개의 논리 채널만큼 제공된다.
도 3은 본 발명의 실시예에 따른 프로세서 다이(102), 메모리-제어기 다이(104), 아날로그 전자 다이(106) 및 광학 다이(108)의 같은 크기의 분해도를 도시하고 있다. 도 3에 도시된 바와 같이, 프로세서 다이(102) 및 메모리 제어기 다이(104)는 64개의 타일로 분할된다. 이 예에서, 프로세서 다이(102)의 각 타일은 "클러스터"로 불리는 4개의 코어를 나타내며, 메모리 제어기 다이(104)의 각 타일은 L2 캐시, 허브, 메모리 제어기 및 프로세서 다이(102)에 대략 직접적으로 위에 위치되는 대응 클러스터와 전자 통신하는 기타 장치를 나타낸다. 예를 들어, 메모리 제어기 다이(104)의 타일(302)은 L2 캐시, 허브, 메모리 제어기 및 관련 클러스터(304) 아래에 위치되며 전자 통신하는 기타 장치를 나타낸다. 클러스터 및 타일은 대략 3mm × 3mm의 크기일 수 있지만, 구현에 따라 더 크거나 더 작게 구성될 수 있다. 본 발명의 실시예는 4개의 코어를 갖는 클러스터에 한정되지 않는다. 다른 실시예에서, 클러스터는 2개, 3개 및 4개 이상의 코어로 구성될 수 있다. 클러스터 및 타일의 예는 도 4a 내지 4b를 참조하여 이하 설명한다.
광학 다이(108)는 광전자 변환기(306)와 같은 16개의 대략 규칙적으로 이격된 관전자 변환기와, 스트립(308)으로 표시되며 16개의 규칙적으로 이격된 광전자 변환기 각각을 통해 감기는 구부러진(serpentine) 구성을 갖는 대략 평행한(교차하지 않는) 도파관과, 8개의 대략 평행한 도파관의 16 묶음을 포함하며, 각 묶음은 대응 광전자 변환기로부터 나오는데, 가령, 묶음(310)은 광전자 변환기(306)로부터 나온다. 구부러진(serpentine) 도파관은 광전기 변환기들 사이의 광자 통신을 제공하는 "온-칩 도파관"으로 불리며, 16 묶음(bundles)의 도파관을 포함하는 도파관은 연산 장치(100) 외부에 위치되는 장치들을 갖는 광 섬유(124)와 같은 외부 광자 접속을 통해 광 통신을 제공하는 "오프-칩 도파관"으로 불린다. 16개의 광전기 변환기는 4개의 광전기 변환기 블록으로 각각 구성된다(도 6 참조). 광전기 변환기 블록 각각("변환기 블록")은 메모리 제어기 다이(104)의 4개의 관련 타일 중 하나와 전자 통신한다. 또한, 도 3은 구부러진 온-칩 도파관(308)의 양쪽 끝에 위치되는 2개의 실질적으로 동일한 채널 소스(702 및 704)를 도시한다. 채널 소스(702 및 704)는 반대 방향으로 온-칩 도파관 각각으로 상이한 채널의 동일한 세트를 출력하도록 각각 구성된다. 화살표는 소스(702)로부터 출력된 채널이 전송되는 방향을 나타내고, 화살표는 소스(704)로부터 출력된 채널이 전송되는 방향을 나타낸다. 구부러진 온-칩 도파관(308)은 대략 1900 마이크론의 너비를 갖는다. 이들 광원은 온-칩이거나 외부 광원(126)일 수 있다. 외부 광원은 레이저용으로 더 적합한 III - V 족과 같은 실리콘 물질과는 다른 물질로 구성될 수 있다.
다이 스택의 장치들 내의 광학 신호의 통신은 인트라-장치 통신으로서 고려될 수 있으며, 다이 스택 외부의 장치와의 광학 신호의 통신은 인터-장치 통신으로 고려될 수 있다는 것을 유의하자. 따라서, 도 3의 도파관 구조는 인터-장치 및 인트라 장치 광학 상호접속 모두를 제공한다.
아날로그 전자 다이(106)는 16개의 패치를 포함하는데, 각 패치는 메모리-제어기 다이(104)의 4개의 타일들과 광학 다이(108)의 광전기 변환기 사이에 위치된다. 각 패치는, 메모리 제어기 다이(104)의 4개의 타일과 대응 광전기 변환기 사이에 아날로그 전자 통신을 제공하는 다수의 금속화 또는 실리콘 충진 스루 비아를 포함한다. 데이터는 전자 아날로그 신호("전기 신호")의 형태로 패치를 통해 전송되는데, 이는 통상적으로 아날로그 신호를 발생시키는 것은 디지털 전기 신호를 발생시키는 것보다 상당히 적은 전력을 소비하기 때문이다. 이러한 아날로그 층은 메모리 제어기로부터의 디지털 신호를 광학 층상의 변조기 또는 기타 장치를 제어하기 위해 필요한 아날로그 신호로 변환할 수 있어서, 포토디텍터의 아날로그 출력을 메모리 제어기에 입력될 디지털 신호로 변환하거나 다른 용도로 사용된다.
이하의 설명은 광학 다이(108)상의 포토 인터커넥트의 일례가 클러스터와 외부 장치 사이에 데이터를 전송하기 위해 메자닌(128)에 의해 지지되는 외부 광자 접속을 어떻게 사용하는지에 대한 개요이다. 클러스터(304)와 같은 프로세서 다이(102)의 클러스터에 의해 생성되거나 타일(302)과 같은 메모리-제어기 다이(104)의 타일로부터 추출된 데이터는 데이터 인코딩된 전기 신호로서 패치(312)의 스루 비아를 통해 광전기 변환기(306)의 대응 변환기 블록(도시 생략)으로 전송된다. 변환기 블록은 "채널"로 불리는 하나 이상의 전자기 복사 파장으로 전기 신호를 인코딩하며, 온-칩 도파관(308) 중 하나 이상에서 전파된다. 변조되지 않은 채널로 데이터를 인코딩하는 것은 채널의 세기를 변조함으로써 달성될 수 있다. 데이터를 전송하는 채널을 "인코딩된 채널"로서 지칭한다.
인코딩된 채널은 (1) 동일한 광전기 변환기(306)와도 전자 통신하는 인접 클러스터(314), (2) 클러스터(315)와 같은 프로세서 다이(102)의 임의의 곳에 위치되는 클러스터 또는 (3) 외부 장치(도시 생략)를 위해 지정될 수 있다. 인코딩된 채널이 인접 클러스터(314)를 위해 지정되면, 광전기 변환기(314) 내에 위치되는 대응 변환기 블록은 인코딩된 채널을 수신하며 이들을 다시 인코딩된 전기 신호로 변환하는데, 이는 패치(312)를 통해 클러스터(314)로 다시 전송된다. 데이터 인코딩된 채널이 클러스터(315)를 위해 지정되는 경우, 인코딩된 채널은 적합한 온-칩 도파관을 따라 광전기 변환기(316)를 사용하여 위치되는 클러스터(315)에 대응하는 변환기 블록으로 전송된다. 인코딩된 채널은 패치(318)를 통해 클러스터(315)로 전송되는 인코딩된 전기 신호로 다시 변환된다.
인코딩된 채널이 외부 장치를 위해 지정된 경우, 광전기 변환기(306)의 변환기 블록은 묶음(310)의 오프-칩 도파관으로 인코딩된 채널을 위치시키는데, 여기서 인코딩된 채널은 광 섬유(124)와 같은 외부 광자 커넥터를 통해 광학 다이(108)를 빠져 나온다. 외부 장치가 4개의 클러스터(314) 중 하나에 대해 지정되는 인코딩된 채널을 발생시키는 경우, 인코딩된 채널은 광 섬유(124)를 통해 수신될 수 있으며 번들(310)의 오프-칩 도파관을 따라 광전기 변환기(306)로 전송될 수 있는데, 여기서 인코딩된 채널은 프로세싱을 위해 4개의 클러스터(314)로 패치(312)를 통해 전송되는 인코딩된 전기 신호로 변환된다.
클러스터 및 메모리 제어기
도 4a는 본 발명의 실시예에 따라 프로세서 다이(102)의 클러스터(402)를 도시하고 있다. 클러스터(402)는 4개의 코어를 포함한다. 각 코어는 L1 인스트럭션 캐시 및 L1 데이터 캐시와 전기 통신한다. L1 인스트럭션 캐시 및 L1 데이터 캐시는 빈번하게 또는 최근에 액세스된 인스트럭션 및 데이터를 임시로 저장하는 고속 랜덤 액세스 메모리이다.
도 4b는 본 발명의 실시예에 따른 메모리-제어기 다이(104)의 타일(404)을 도시하고 있다. 타일(404)은 L2 캐시와, 허브, 메모리 제어기, 디렉토리, 네트워크 인터페이스, 마이 크로스바(my crossbar) 접속 및 피어 크로스바(peer crossbar) 접속을 포함하는 구성요소 영역(406)을 포함한다. 이들 크로스바 접속은 광전기 변환기의 대응하는 부분과 인터페이싱하도록 구성될 수 있다. L2 캐시는 클러스터(402)의 4개의 코어에 의해 공유된다. L1-L2 인터페이스(408)는 대략 클러스터(402)와 타일(404)의 중심에 위치되며 클러스터(402)와 타일(404) 사이에 전기 통신을 제공한다.
도 5는 본 발명의 실시예에 따른 단일 연산 클러스터에 대한 회로의 개략적인 도면이다. 이 실시예에서, 다수의 프로세서 코어(1-4)가 도시되어 있는데, 이들 각각은 관련 레벨 1(L1) 캐시를 포함한다. 이들 프로세서 코어( 및 관련 L1 캐시)는 프로세서/L1 다이(102)상에 제공될 수 있다.
공유된 레벨 2(L2) 캐시(504)는 코어(1-4) 각각과 상호접속된다. L2 캐시(504)는 허브 인터커넥트(506)와 인터페이싱한다. 허브 인터커넥트(506)는 디렉토리 모듈(508), 메모리 제어기(510), 네트워크 인터페이스(514) 및 광자 인터커넥트(204)와 같은 다양한 구성요소에도 인터페이싱한다. 디렉토리 모듈(508)은, 예를 들어, 캐시 라인당 기반으로 메모리의 글로벌 상태를 추적함으로써 캐시 일관성(coherency)을 제공하도록 구성될 수 있다. 메모리 제어기(510)는 데이터를 메인 메모리(가령, DRAM)로/로부터 전송할 수 있다. DRAM은 도 1에 도시된 온-스택 DRAM(110-113)이거나 섬유 입력/출력(124)에 의해 상호접속되는 광학적으로 접속되는 메모리(OCM)와 같은 오프-스택 DRAM일 수 있다. 네트워크 인터페이스(514)는, 예를 들어, 섬유 입력/출력(124)에 의해 스택의 외부의 구성요소에 섬유 입력/출력에 의해 스택 외부 구성요소에 데이터 입력/출력을 제공할 수 있다.
도 6은 본 발명의 실시예에 따른 프로세서 다이(102)의 4개의 클러스터(602)와, 메모리-제어기(104)의 4개의 대응하는 타일(604)과, 아날로그 전자 다이(104)의 패치(606), 및 광학 다이(108)의 광전기 변환기(608)의 확대된 같은 크기의 분해도를 도시하고 있다. 도 6에 도시된 바와 같이, 광전기 변환기(608)는 4개의 개별적인 광전기 변환기 블록(610-613)을 포함한다. 각 변환기 블록은 패치(606)를 통한 4개의 타일(604) 중 하나와 전자 통신한다. 특히, 타일(615)은 변환기 블록(610)와 전자 통신하고, 타일(616)은 변환기 블록(611)과 전자 통신하며, 타일(617)은 변환기 블록(612)과 전자 통신하고, 타일(618)은 변환기 블록(613)과 전자 통신한다. 변환기 블록(610-613)은 타일(615-618)로부터 출력된 인코딩된 전기 신호를 각각 인코딩된 채널로 변환하는데, 이는 온-칩 도파관(308)의 일부상으로 전송되어 다른 클러스터에 의해 처리되거나 도파관 묶음(620)상에서 외부 장치로 전송되어 처리될 수 있다. 또한, 변환기 블록(610-613)은 묶음(620)과 온-칩 도파관(308)에서 전송되는 인코딩된 채널을 4개의 클러스터(602)에 의해 개별적으로 처리될 수 있는 인코딩된 전기 신호로 변환한다.
도 7은 본 발명의 실시예에 따른 2측 광학 메자닌을 도시하는 광학 다이의 상부도이다. 도면에 도시된 바와 같이, 광학 다이(108)의 전면측의 중심부(710)는 아날로그 전자 다이(106)를 사용하여 전면 대 전면 본딩된다. 노출된 메자닌 영역 또는 영역(128)은 도 1에 도시된 바와 같은 중심부(710)의 양측에 존재할 수 있다. 다른 실시예에서, 노출된 메자닌 영역은 중심부의 4개측 모두에 존재할 수 있다.
도 7에 도시된 바와 같이, 광학 다이(108) 외부의 레이저(126)는 메자닌 영역(128)의 한쪽 또는 양쪽에 부착될 수 있다. 다른 실시예에서, 부착형 레이저 대신, 다이 스택 외부의 레이저에 접속되는 광 섬유가 광학 메자닌(128)상의 입력 레이저 포트에 부착될 수 있다. 입력/출력용의 광 섬유(124)는 광학 다이(108)상의 외부 광학 I/O 본드(708)에 결합될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 광학 다이를 포함하는 3D 다이 스택(800)에서 패키징되는 컴퓨터 시스템 장치의 단면도이다. 이 3D 다이 스택 실시예는 광학 메자닌(128)이 광학 다이의 하부측상에 노출되는 장치의 프로세서 다이에 광학 다이(108)를 본딩한다. 광학 다이(108)는 이 예에서 프로세서 다이(102)와 대략 동일한 영역을 공유하며 메모리 다이 L3 캐시 다이(804) 및 메모리 제어기 다이(104)를 위에 걸쳐진다. 스루 비아(115)는 메모리 제어기 다이(104)로부터 L3 캐시 다이(804)를 통해 연장된다. 외부 입력 출력 본드(802) 및 광 섬유(124)는 섬유(124)가 관통할 개구를 갖는 측벽(810)에 의해 지지된다. 또한, 추가 기계적 긴장 완화부(806)가 광학 다이(108) 및 위의 층들을 아래로부터 지지하기 위해 측벽을 지지하도록 포함될 수 있다. 외부 레이저(126)는 측벽(808)에 의해 지지된다.
다양한 문제점 및 어려움이 전술한 아키텍처에 의해 극복된다. 첫째, 메모리 및 프로세서/로직 제조에 최적인 다이 물질은 광학 레이징을 발생시키는 데 최적인 물질 특성과 상당히 다를 수 있다. 오늘날, 실리콘-기반 구조가 메모리 및 로직 구조용으로 사용되지만 집적 레이저는 인듐 포스타이드 또는 갈륨 아세나이드와 같은 III-V족 물질을 사용하여 최적으로 제도되는 것이 일반적이다. 이들 III-V족 물질은 매우 빠른 메모리 및 로직 구조를 제조하는 데에 사용될 수 있다. 그러나, 이들 III-V족 물질의 열적 특성은 통상적으로 고성능의 복잡한 컴퓨터 시스템에서의 사용을 제외한다.
둘째, 다이 적층이 각 다이가 다이의 지정된 기능을 수행하기에 잘-매칭된 물질로부터 구성될 수 있게 하지만, 열적 문제가 남게 된다. 본 발명의 실시예에 따라 메자닌을 노출시키고 외부적으로 공급된 레이저 전력을 사용함으로써, 다이 스택의 열적 밀도를 증가시키지 않고 광 통신의 장점을 가지는 것이 가능하다. 열 밀도가 문제되지 않는 경우, 부착형 레이저 실시예가 바람직할 수 있다. 또한, 기계적으로 견고한 노출된 메자닌은 부근 및/또는 인접 패키지에 광 통신의 장점을 제공한다.
셋째, 고성능 컴퓨터 칩, 특히 250 나노미터 미만의 크기에 대한 개발에서의 실질적인 문제점은 긴 와이어 인터커넥트가 트랜지스터에 비교할 때 잘 스케일링되지 않는다는 것이다. 구체적으로, 긴 와이어는 신호 무결성의 관점에서 방해가 된다. 이는, 캐패시턴스가 너무 많은 전류를 요구하여 빨리 변하고 경제적으로 제거될 수 없는 열을 얻게 하기 때문이다. 긴 와이어는 또한 고속 동작에 장애가 된다. 기본적으로, 와이어의 캐패시턴스는 면적의 함수이고 저항은 와이어의 길이에 대한 너비의 비에 대한 함수이다. 그 결과는 비트당 전송 에너지 및 와이어의 전파 지연이 와이어 길이에 따라 증가한다는 것이다. 광 통신은 관심 대상의 스케일에 대한 경로 길이에 상대적으로 의존한다. 그러므로, 광학 인터커넥트를 사용함으로써 필요한 전력과 발생된 열을 감소시킬뿐만 아니라 장거리 통신을 전기적으로 지원하는 시스템과 비교할 때 컴퓨터 시스템의 성능을 향상시킨다. 또한, 전기 상호접속의 신호 무결성은 길이에 따라 저하된다. 광자 인터커넥트는 이 길의 의존적 문제를 겪지 않는다.
전술한 설명에서, 다양한 특정 세부 사항이 본 발명의 실시예의 완전한 이래를 제공하기 위해 주어졌다. 그러나, 본 발명의 실시예의 전술한 설명은 개시된 정밀한 형태로 본 발명을 제한하기 위한 것이 아니다. 당업자는 특정 세부 사항 중 하나 이상 없이, 다른 방법, 구성요소 등을 사용하여 본 발명이 실시될 수 있다는 것을 인식할 것이다. 다른 예에서, 잘 알려진 구조 또는 동작은 본 발명의 측면을 모호하게 하지 않기 위해 도시되거나 상세히 설명되지 않는다. 본 발명의 특정 실시예는 예시를 위해 설명되었으며, 다양한 균등한 수정이 본 발명의 범위 내에서 가능하며, 당업자는 이를 인식할 것이다.
이들 수정은 전술한 상세한 설명의 관점에서 본 발명에 이루어질 수 있다. 다음의 청구범위에서 사용되는 용어는 명세서 및 청구범위에 개시된 특정 실시예에 본 발명을 한정하도록 간주되어서는 안된다. 오히려, 본 발명의 범위는 다음의 청구범위에 의해 결정되어야 하는데, 이는 수립된 청구범위 해석 이론에 따라 해석되어야 한다.

Claims (14)

  1. 3차원 다이 스택을 포함하는 장치(100)로서,
    전기 신호를 처리하고 통신하는 회로를 포함하는 전기 다이(102, 104, 106)와,
    상기 전기 다이에 결합되고 적층되며, 광 신호를 전송하고 변조하는 구조를 포함하는 광학 다이(108)와,
    광 입력/출력 포트(125, 708, 802)로 구성되는 상기 광학 다이의 노출된 광학 메자닌(mezzanine, 128)을 포함하는
    3차원 다이 스택을 포함하는 장치.
  2. 제 1 항에 있어서,
    상기 전기 다이는 상기 광학 다이보다 작은 면적을 가지며,
    상기 노출된 광학 메자닌은 상기 광학 다이에서 상기 전기 다이를 향하는 면에 존재하는
    3차원 다이 스택을 포함하는 장치.
  3. 제 1 항에 있어서,
    상기 광학 다이에서 상기 전기 다이 반대면에 결합되고 적층되는 하나 이상의 베이스 다이(110, 111, 112, 113, 804)를 더 포함하되,
    상기 베이스 다이는 전기 및/또는 광학 다이를 포함하는
    3차원 다이 스택을 포함하는 장치.
  4. 제 3 항에 있어서,
    상기 베이스 다이는 적어도 하나의 메모리 다이를 포함하는
    3차원 다이 스택을 포함하는 장치.
  5. 제 3 항에 있어서,
    상기 베이스 다이(804)는 상기 노출된 광학 메자닌(128)이 상기 광학 다이에서 상기 베이스 다이를 향하는 면에 위치되도록 상기 광학 다이(108)보다 작은 면적을 갖는
    3차원 다이 스택을 포함하는 장치.
  6. 제 1 항에 있어서,
    상기 노출된 광학 메자닌은 외부 레이저로부터의 레이저 출력(laser power)을 위한 적어도 하나의 입력부(125, 708, 802)를 더 포함하는
    3차원 다이 스택을 포함하는 장치.
  7. 제 6 항에 있어서,
    상기 외부 레이저(126)는 상기 노출된 광학 메자닌(128)에 부착되는
    3차원 다이 스택을 포함하는 장치.
  8. 제 6 항에 있어서,
    상기 외부 레이저는 광 섬유(124)에 의해 상기 노출된 광 메자닌에 결합되는
    3차원 다이 스택을 포함하는 장치.
  9. 제 1 항에 있어서,
    적어도 상기 광학 다이를 관통하도록 구성되는 전기 비아(115)를 더 포함하는
    3차원 다이 스택을 포함하는 장치.

  10. 제 1 항에 있어서,
    상기 광학 다이와 상기 전기 다이 사이에 적층되는 열 방출용 다이아몬드 층(130)을 더 포함하는
    3차원 다이 스택을 포함하는 장치.
  11. 반도체 다이의 3차원 스택을 갖는 장치(100)로서,
    적어도 아날로그 전자 회로를 포함하는 전기 다이(106)와,
    광 신호를 전송하고 변조하는 구조를 포함하며 상기 전기 다이에 결합되는 광학 다이(108)와,
    상기 광 신호를 수신하고 송신하는 입력/출력 포트로 노출되는 상기 광학 다이상의 메자닌 영역(128)을 포함하는
    반도체 다이의 3차원 스택을 갖는 장치.
  12. 제 11 항에 있어서,
    상기 전기 다이(106)에서 상기 광학 다이(108) 반대면에 적층되는 적어도 하나의 추가 전기 다이를 더 포함하되,
    상기 적어도 하나의 추가 전기 다이(102, 104)는 프로세서 코어(102) 또는 메모리 제어기(104)로 구성되는 그룹 중 적어도 하나를 포함하는
    반도체 다이의 3차원 스택을 갖는 장치.
  13. 제 11 항에 있어서,
    상기 적어도 하나의 추가 전기 다이는 메모리 제어기(104)이며, 상기 스택에 적어도 하나의 메모리 다이(110, 111, 112, 113)를 더 포함하며, 전기 스루 비아(115)는 상기 적어도 하나의 메모리 다이를 상기 메모리 제어기에 상호접속시키는
    반도체 다이의 3차원 스택을 갖는 장치.
  14. 제 11 항에 있어서,
    상기 광학 다이와 상기 전기 다이 사이에 적층되는 열 방출을 위한 다이아몬드 층(130)을 더 포함하는
    반도체 다이의 3차원 스택을 갖는 장치.
KR1020107008980A 2007-10-23 2008-10-23 3차원 다이 스택을 포함하는 장치 및 반도체 다이의 3차원 스택을 갖는 장치 KR101513324B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/977,350 US8064739B2 (en) 2007-10-23 2007-10-23 Three-dimensional die stacks with inter-device and intra-device optical interconnect
US11/977,350 2007-10-23
PCT/US2008/012116 WO2009055029A2 (en) 2007-10-23 2008-10-23 Three-dimensional die stacks with inter-device and intra-device optical interconnect

Publications (2)

Publication Number Publication Date
KR20100087698A true KR20100087698A (ko) 2010-08-05
KR101513324B1 KR101513324B1 (ko) 2015-04-17

Family

ID=40563571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107008980A KR101513324B1 (ko) 2007-10-23 2008-10-23 3차원 다이 스택을 포함하는 장치 및 반도체 다이의 3차원 스택을 갖는 장치

Country Status (6)

Country Link
US (1) US8064739B2 (ko)
JP (1) JP5154652B2 (ko)
KR (1) KR101513324B1 (ko)
CN (1) CN101836290B (ko)
DE (1) DE112008002822B4 (ko)
WO (1) WO2009055029A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449653B2 (en) 2013-03-14 2016-09-20 Samsung Electronics Co., Ltd. Memory chip package having optically and electrically connected chips, memory system having the same and driving method thereof

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059443B2 (en) * 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US8045546B1 (en) 2008-07-08 2011-10-25 Tilera Corporation Configuring routing in mesh networks
US8050256B1 (en) * 2008-07-08 2011-11-01 Tilera Corporation Configuring routing in mesh networks
US8151088B1 (en) 2008-07-08 2012-04-03 Tilera Corporation Configuring routing in mesh networks
US8831437B2 (en) 2009-09-04 2014-09-09 Luxtera, Inc. Method and system for a photonic interposer
US8877616B2 (en) 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
US8281074B2 (en) * 2008-10-07 2012-10-02 Micron Technology, Inc. Interface device for memory in a stack, storage devices and a processor
US8644030B2 (en) * 2009-01-14 2014-02-04 Micron Technology, Inc. Computer modules with small thicknesses and associated methods of manufacturing
US8456880B2 (en) * 2009-01-30 2013-06-04 Unity Semiconductor Corporation Multiple layers of memory implemented as different memory technology
DE102009001930B4 (de) * 2009-03-27 2018-01-04 Robert Bosch Gmbh Sensorbaustein
JP2011029535A (ja) * 2009-07-29 2011-02-10 Elpida Memory Inc 半導体装置
US9331096B2 (en) * 2009-09-04 2016-05-03 Luxtera, Inc. Method and system for hybrid integration of optical communication systems
US9287239B2 (en) 2010-04-26 2016-03-15 Rambus Inc. Techniques for interconnecting stacked dies using connection sites
US8290319B2 (en) * 2010-08-25 2012-10-16 Oracle America, Inc. Optical communication in a ramp-stack chip package
US8805132B2 (en) 2010-12-08 2014-08-12 International Business Machines Corporation Integrated circuit package connected to a data transmission medium
US8547769B2 (en) * 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack
US10141314B2 (en) * 2011-05-04 2018-11-27 Micron Technology, Inc. Memories and methods to provide configuration information to controllers
US10355001B2 (en) 2012-02-15 2019-07-16 Micron Technology, Inc. Memories and methods to provide configuration information to controllers
CN102624446A (zh) * 2012-03-06 2012-08-01 华中科技大学 一种三维堆叠硅片层间红外通信结构
US8792786B2 (en) * 2012-03-15 2014-07-29 Massachusetts Institute Of Technology Photonically-enabled in-flight data reorganization
US9874688B2 (en) 2012-04-26 2018-01-23 Acacia Communications, Inc. Co-packaging photonic integrated circuits and application specific integrated circuits
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
US8922243B2 (en) * 2012-12-23 2014-12-30 Advanced Micro Devices, Inc. Die-stacked memory device with reconfigurable logic
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
JP2014035546A (ja) * 2012-08-07 2014-02-24 Luxtera Inc 光通信システムのハイブリッド集積のための方法及びシステム
US9177884B2 (en) 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
US9390016B2 (en) * 2012-10-31 2016-07-12 Oracle International Corporation Accessing an off-chip cache via silicon photonic waveguides
US9374162B2 (en) * 2012-12-19 2016-06-21 Intel Corporation Semiconductor package with optical port
US9065722B2 (en) 2012-12-23 2015-06-23 Advanced Micro Devices, Inc. Die-stacked device with partitioned multi-hop network
US9091820B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Communication system die stack
US9442254B2 (en) 2013-06-10 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for beam control with optical MEMS beam waveguide
US9261556B2 (en) 2013-06-10 2016-02-16 Freescale Semiconductor, Inc. Optical wafer and die probe testing
US9766409B2 (en) 2013-06-10 2017-09-19 Nxp Usa, Inc. Optical redundancy
US9094135B2 (en) 2013-06-10 2015-07-28 Freescale Semiconductor, Inc. Die stack with optical TSVs
US10230458B2 (en) 2013-06-10 2019-03-12 Nxp Usa, Inc. Optical die test interface with separate voltages for adjacent electrodes
US9810843B2 (en) 2013-06-10 2017-11-07 Nxp Usa, Inc. Optical backplane mirror
US9435952B2 (en) 2013-06-10 2016-09-06 Freescale Semiconductor, Inc. Integration of a MEMS beam with optical waveguide and deflection in two dimensions
US9286948B2 (en) 2013-07-15 2016-03-15 Advanced Micro Devices, Inc. Query operations for stacked-die memory device
WO2015034802A1 (en) 2013-09-06 2015-03-12 Massachusetts Institute Of Technology Isa extensions for synchronous coalesced accesses
US9142746B2 (en) 2013-11-11 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting diodes on a wafer-level package
CN104730653B (zh) * 2013-12-23 2016-08-31 华为技术有限公司 光互连系统和方法
US9443835B2 (en) 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
US9305908B2 (en) 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
US9541503B2 (en) 2014-03-14 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact systems, compact devices, and methods for sensing luminescent activity
US20150279431A1 (en) * 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
SG11201703131WA (en) 2014-10-29 2017-05-30 Acacia Communications Inc Optoelectronic ball grid array package with fiber
US9541717B2 (en) 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
US20160313760A1 (en) * 2015-04-23 2016-10-27 PhotonIC International Pte. Ltd. Photonics-Optimized Processor System
US9971089B2 (en) * 2015-12-09 2018-05-15 Intel Corporation Chip-to-chip interconnect with embedded electro-optical bridge structures
WO2017131638A1 (en) * 2016-01-26 2017-08-03 Hewlett Packard Enterprise Development Lp Semiconductor assembly
US11079936B2 (en) 2016-03-01 2021-08-03 Samsung Electronics Co., Ltd. 3-D stacked memory with reconfigurable compute logic
US10361140B2 (en) 2016-06-10 2019-07-23 International Business Machines Corporation Wafer stacking for integrated circuit manufacturing
CN109979911B (zh) 2017-12-27 2020-12-15 晟碟信息科技（上海）有限公司 包含光学连接的晶片堆叠体的半导体装置
WO2020036631A2 (en) 2018-03-06 2020-02-20 The Regents Of The University Of California Network on interconnect fabric
US10600770B2 (en) 2018-05-14 2020-03-24 Micron Technology, Inc. Semiconductor dice assemblies, packages and systems, and methods of operation
SG11202108868TA (en) 2019-03-06 2021-09-29 Lightmatter Inc Photonic communication platform
JP7098574B2 (ja) * 2019-05-28 2022-07-11 矢崎総業株式会社 放熱構造
KR20220137062A (ko) 2020-02-03 2022-10-11 라이트매터, 인크. 광자 웨이퍼 통신 시스템들 및 관련 패키지들
US20220044092A1 (en) 2020-08-06 2022-02-10 Celestial Ai Inc. Coherent photonic computing architectures
US11960438B2 (en) * 2020-09-08 2024-04-16 Rambus Inc. Methods and circuits for streaming data to processing elements in stacked processor-plus-memory architecture
KR20220129800A (ko) * 2021-03-17 2022-09-26 오프로세서 인코퍼레이티드 광학 모듈 패키지
WO2023064337A1 (en) 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
TW202401062A (zh) 2022-03-18 2024-01-01 美商天聖Ａｉ公司 光學多晶粒互連橋接（ｏｍｉｂ）
US20240036278A1 (en) * 2022-07-29 2024-02-01 Google Llc 3D High Bandwidth Memory and Optical Connectivity Stacking
US20240078195A1 (en) * 2022-09-01 2024-03-07 Advanced Micro Devices, Inc. Systems, methods, and devices for advanced memory technology

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357122A (en) * 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
JPH07249732A (ja) * 1994-03-10 1995-09-26 Fujitsu Ltd 半導体素子の接合方法
US5652811A (en) 1996-03-06 1997-07-29 The United States Of America As Represented By The Secretary Of The Air Force Semiconductor on fiber optic substrate (SOFOS)
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6706546B2 (en) * 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
US6690845B1 (en) * 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
JP3728147B2 (ja) 1999-07-16 2005-12-21 キヤノン株式会社 光電気混載配線基板
TW508461B (en) 1999-11-23 2002-11-01 Nanovation Tech Inc Localized thermal tuning of ring resonators
JP2001156243A (ja) * 1999-11-30 2001-06-08 Seiko Epson Corp 基板および半導体装置
JP2002280517A (ja) * 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20030155656A1 (en) 2002-01-18 2003-08-21 Chiu Cindy Chia-Wen Anisotropically conductive film
JP3848210B2 (ja) * 2002-05-29 2006-11-22 キヤノン株式会社 電子回路基板
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
JP3882738B2 (ja) 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
JP2004191564A (ja) 2002-12-10 2004-07-08 Mitsubishi Electric Corp 光路変換コネクタ
JP3897688B2 (ja) * 2002-12-11 2007-03-28 キヤノン株式会社 光電融合配線基板
JP2005243132A (ja) 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
KR100695890B1 (ko) 2004-10-29 2007-03-19 삼성전자주식회사 멀티 칩 시스템 및 그것의 데이터 전송 방법
US7327600B2 (en) 2004-12-23 2008-02-05 Unity Semiconductor Corporation Storage controller for multiple configurations of vertical memory
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
TWI263314B (en) 2005-10-26 2006-10-01 Advanced Semiconductor Eng Multi-chip package structure
TWI318815B (en) 2006-12-20 2009-12-21 Ind Tech Res Inst Multiwavelength semiconductor laser array and method of manufacturing the same
JP4534096B2 (ja) * 2007-04-12 2010-09-01 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
US8059443B2 (en) 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US7532785B1 (en) 2007-10-23 2009-05-12 Hewlett-Packard Development Company, L.P. Photonic interconnects for computer system devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449653B2 (en) 2013-03-14 2016-09-20 Samsung Electronics Co., Ltd. Memory chip package having optically and electrically connected chips, memory system having the same and driving method thereof

Also Published As

Publication number Publication date
DE112008002822T5 (de) 2011-02-17
JP2011501465A (ja) 2011-01-06
WO2009055029A2 (en) 2009-04-30
US8064739B2 (en) 2011-11-22
DE112008002822B4 (de) 2016-01-07
US20090103855A1 (en) 2009-04-23
CN101836290A (zh) 2010-09-15
WO2009055029A3 (en) 2009-07-09
KR101513324B1 (ko) 2015-04-17
JP5154652B2 (ja) 2013-02-27
CN101836290B (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
KR101513324B1 (ko) 3차원 다이 스택을 포함하는 장치 및 반도체 다이의 3차원 스택을 갖는 장치
KR101520130B1 (ko) 광자 상호접속부
JP7346555B2 (ja) 光学的に接合された積層メモリ、並びに関連する方法及びシステム
US10523337B2 (en) Method and system for large silicon photonic interposers by stitching
KR101574358B1 (ko) 메모리 모듈
US7961990B2 (en) Multi-chip system including capacitively coupled and optical communication
US20210320718A1 (en) Optically-enhanced multichip packaging
KR20100075548A (ko) 광학 중재 시스템
US9939596B2 (en) Optical integrated circuit package
US20090067851A1 (en) Multi-chip systems with optical bypass
US20240012215A1 (en) Coupling microleds to optical communication channels
US20210026066A1 (en) Efficient photonic circuits for liquid-cooled high-density datacenters
US20230299854A1 (en) Hybrid integration of microled interconnects with ics
CN116472480A (zh) 多层平面波导互连件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5