JP5154652B2 - デバイス間およびデバイス内の光相互接続を有する三次元ダイスタック - Google Patents

Description

本発明は概して、コンピュータシステムのプロセッサ及びメモリに関する。

関連出願に対する相互参照
本発明は、以下の特許出願（それら全ては参照により本明細書に組み込まれる）に関連した内容を含むことができる。即ち、（１）発明者Raymond G. Beausoleil、Marco Fiorentino、Norman Paul Jouppi、Qianfan Xu、Robert Samuel Schreiber、及びNathan Lorenzo Binkertによる「PHOTONIC INTERCONNECTS FOR COMPUTER SYSTEM DEVICES」と題する米国特許出願（代理人整理番号第200704210-1号）、及び（２）発明者Moray McLaren、Jung Ho Ahn、Alan Lynn Davis、Nathan Lorenzo Binkert、及びNorman Paul Jouppiによる「THREE- DIMENSIONAL MEMORY MODULE ARCHITECTURES」と題する米国特許出願（代理人整理番号第200703074-1号）。

背景技術の説明
将来のシリコンベースのコンピュータシステムの成長は根本的に、信号品位、ワイヤベースの広域信号伝送、及び熱的特性の内部に関連した問題により制限される。集積回路の製造技術は徐々に、トランジスタのサイズを縮小し、トランジスタを相互接続するワイヤがますます、制約の問題になっている。

オンチップワイヤは、それらの長さに基づいて以下のように分類され得る。即ち、（i）加算器のような単一の実行ユニット内のトランジスタを接続する、短い局所的ワイヤ、（ii）レジスタファイル及び実行ユニットのような隣接するサブシステムを接続する中程度の長さのワイヤ、及び（iii）キャッシュコントローラ及びレジスタファイルのような遠隔のサブシステムを接続する広域ワイヤである。

局所的ワイヤはトランジスタと共にスケーリングされ、そのため大した問題にならない。中程度のワイヤは、適切なリピータ挿入および低誘電率材料から恩恵を受ける。

しかしながら、広域ワイヤは、高性能システムで問題となり、その理由は、いくつかある要因の中でも特に、それらが大きなトランジスタにより駆動されなければならないからである。これは、大量の電力を消費し、それによりかなりの熱が生じる。高性能プロセッサにおけるトランジスタの密度、及び指数関数的に増大する漏れ電流が温度共に増加する場合、これは問題となる。

広域ワイヤに伴う問題は、注入信号の品質がワイヤの長さと共に劣化するという事実により悪化する。この劣化は、容量的に結合されたノイズ問題に起因する。本質的に、ワイヤが長くなるほど、それは良好なアンテナになる。容量的に結合されたノイズ問題は、シールドすることにより修繕され得るが、帯域幅を増大する信号に使用され得るデバイス上の面積をシールドワイヤが占めるので、シールドは、断面帯域幅の低減に起因して性能に影響を及ぼす。

また、オフチップワイヤは、電力、信号品位、ビット出力帯域幅当たりのエネルギーに関して、及びパッドに割り当てられる必要があるダイ面積に関して問題である。

解決策は、コンピュータシステムが、信号品位、ワイヤベースの広域信号伝送、及び熱的特性のこれら制限を克服することを可能にすることである。

概要
ダイの三次元（３Ｄ）スタック（積重体）でパッケージングされたコンピュータシステムが、本発明の様々な実施形態に従って説明される。一実施形態において、コンピュータシステムのパッケージは、電気的ダイ、及び電気的ダイに結合されて電気的ダイと積み重ねられた光学的ダイを含む。電気的ダイは、電気信号を処理して伝えるための回路を含み、光学的ダイは、光信号を伝送するための構造体を含む。電気的ダイは、光学的ダイが光入力／出力ポートを有するように構成された露出したメザニンを含むように、光学的ダイよりも小さい面積を有する。更に、パッケージは、外部光接続の挿入の力に対する構造的支持を提供するように構成され得る。

本発明の一実施形態による、光学的ダイを含む３Ｄスタックでパッケージングされたコンピュータシステムデバイスの断面図である。 本発明の一実施形態による、マルチクラスタのコンピュータシステムの略図である。 本発明の一実施形態による、図１に示されたコンピュータシステムデバイスの４つのダイの層の組立分解等角図である。 本発明の一実施形態による、単一のクラスタに関連した回路を示すプロセッサのダイレイアウトの例である。 本発明の一実施形態による、メモリコントローラのダイのタイルを示す図である。 本発明の一実施形態による、単一のコンピュータクラスタの回路の略図である。 本発明の一実施形態による、図１に示された、計算装置の４つのダイの層の組立分解等角図である。 本発明の一実施形態による、両側の光学的メザニンを示す光学的ダイの上面図である。 本発明の別の実施形態による、光学的ダイを含む３Ｄダイスタックでパッケージングされたコンピュータシステムデバイスの断面図である。

詳細な説明
本発明は、三次元のダイスタックのアーキテクチャ及びパッケージングの技術に関する実施形態を開示する。本明細書で開示された実施形態を使用して、広域相互接続用のワイヤベースの電気信号伝送を光相互接続に有利に置き換えることができる。

有利には、光信号伝送は、電気信号伝送に伴う上述した問題に悩まされない。これは、光学装置で１ビットの情報を送信するのに必要なエネルギーが対象となる距離のフォトニック導波路の長さに依存しないからである。更に、光相互接続を用いるビット当たりのエネルギーは、ＶＬＳＩ技術に対応し、電気相互接続を用いるものよりも桁違いに小さい。従って、これは実質的に熱的問題を軽減する。更に、光信号伝送は、長さに依存した結合ノイズの問題に悩まされず、従って信号品位の問題は、光信号にとって問題にならない。

本発明のいくつかの実施形態により克服される別の問題は、シリコンベースのレーザが極めて低品質であるということである。本明細書で開示されたいくつかの実施形態は、オン及びオフのダイスタックのニーズ（必要性）に対して適切な信号伝送のパワーを提供するように、十分な光パワーを供給することができる多数の外部供給レーザ（又は装着レーザ）を可能にする。

本発明のいくつかの実施形態により克服される別の問題は、貫通ダイバイアの機械的完全性に関する。貫通ダイバイアは一般に、ウェハーが薄くされることを要求し、その結果、光ファイバの取り付け挿入の力が、ダイ構造の物理的な完全性を信頼できるように維持しない。本明細書に開示された１つ又は複数の実施形態により、光ファイバが、オフチップ通信をサポートするためにダイスタックに機械的完全性で取り付けられることを可能にする。

本発明の一実施形態は、三次元（３Ｄ）のダイスタックにおけるフォトニックダイを露出したメザニン（mezzanine：中二階、中間の段部）と相互接続するパッケージング方法に関する。露出したメザニンは、取り付けられること又は外部レーザパワーの注入を可能にし、システムの他のデバイスに対する外部通信用の光入力／出力（Ｉ／Ｏ）ポートも露出する。ダイスタックは、貫通ダイバイアを利用する。長距離のダイ間通信およびダイ内通信は、３Ｄダイスタックに構成された光学的ダイに配置された光導波路で伝えられ得る。

それぞれの取り付けられた、又は外部のレーザは、異なる周波数の光を光学的ダイへ照射するように構成され得る。多数の周波数のレーザ光を供給することにより、単一の導波路内で波長分割多重通信が可能になる。これは、断面積当たりの有効な帯域幅を増大する。光Ｉ／Ｏ接続を用いて、光ファイバを介して隣接するパッケージを接続する、或いは光ファイバ又は自由空間導波路を介して隣接するパッケージに接続することができる。

本明細書に開示された本発明の一態様は、光学的ダイの光学的メザニンの露出である。光ファイバは、光学的メザニンに配置された外部光結合パッドに接続するように構成され得る。装着された又は外部のレーザは、光学的メザニンに配置された別個のインターフェースを介してフォトニックダイへレーザパワーを注入するように構成され得る。光ファイバは、パッケージの側部に、又は隣接するパッケージに直接的に達するように構成され得る。

図１は、本発明の一実施形態による、スタック（積重体）の光学的ダイでフォトニック相互接続を利用する、３Ｄのダイスタックでパッケージングされたコンピュータシステムデバイスの断面図である。コンピュータシステムデバイス１００は、パッケージ１２０内で積み重ねられたプロセッサダイ１０２、メモリコントローラ／ディレクトリ／Ｌ２ダイ（「メモリコントローラダイ」）１０４、任意のアナログ電子ダイ１０６、光学的ダイ１０８、及び４つの例示的な積み重ねられたメモリダイ１１０〜１１３を含む。積み重ねられたメモリダイ１１０〜１１３は、ダイナミックランダムアクセスメモリ（「ＤＲＡＭ」）のような揮発性メモリ、不揮発性メモリ、又は揮発性メモリと不揮発性メモリの任意の組み合わせとすることができる。特に、積み重ねられたメモリダイ１１０〜１１３は、８ギガバイト（「ＧＢ」）のＤＲＡＭとすることができる。また、コンピュータシステムデバイス１００は、プロセッサダイ１０２の近くにパッケージ１２０上に配置されたヒートシンク１１８、及び４つの貫通バイア１１５により表され、メモリコントローラダイ１０４からアナログ電子ダイ１０６及び光学的ダイ１０８を貫通して４つのメモリダイ１１０〜１１３まで延伸する多数のバイアも含む。

ダイ１０２、１０４、１０６、１０８及び１１０〜１１３は、約２５μｍ〜約５０μｍ（ミクロン）の厚さの範囲を有することができる。ヒートシンク１１８は、プロセッサダイ１０２の計算動作により生じた熱を放散し、貫通バイア１１５は、４つのメモリダイ１１０〜１１３のそれぞれにメモリダイのメモリコントローラを電気的に相互接続するメタライズされたバイア又はシリコン充填されたバイアとすることができる。メモリコントローラダイ１０４内に配置されたメモリコントローラは、メモリダイ１１０〜１１３に出入りするデータの流れ、及び外部デバイス（図示せず）に対して出入りするデータの流れを管理する。光学的ダイ１０８は、他のダイよりも大きく、結果として露出したメザニン１２８は、外部フォトニック入力／出力接続１２４、１２６を含むことができ、当該接続１２４、１２６を用いて、レーザ１２６のような外部光源からの光をコンピュータシステムデバイス１００に結合する、又は光ファイバ１２４のような導波路を介してデータ符号化された光信号をコンピュータシステムデバイス１００へ及び当該デバイス１００から伝送することができる。また、ダイヤモンド層１３０が、光学的ダイ１０８の底面とメモリダイ１１０〜１１３の上面との間に含められ得る。ダイヤモンド層１３０は、約１〜１０μｍの厚さとすることができ、プロセッサダイ１０２及びメモリコントローラダイ１０４により生じた熱を拡散および放散するために使用され得る。

図１に示された三次元のダイの積み重ね（スタッキング）は、光学的ダイ１０８の電気的ダイとの密結合を可能にし、メモリダイ１１０〜１１３の低い待ち時間でのアクセス可能性を提供し、積み重ねられた隣接するダイ１０２、１０４にわたってクラスターロジック及びメモリを分散することにより、電気的クラスター内の配線が従来のデバイスより短くなる。特に、メモリコントローラに非常に接近してメモリダイを積み重ねること、及びメモリ層を貫通して延びるバイアを用いることは、従来のメモリをメモリコントローラに接続するために使用されたかなり長くて高い抵抗の相互接続に比べて、より短い長さの低い抵抗の相互接続を提供する。結果として、コンピュータシステムデバイス１００のダイ間で電気信号を伝送するために必要な電力、又は負荷は、従来のメモリとメモリコントローラとの間に必要な電力よりもかなり低い。

熱的問題に起因して、及び冷却を容易にするために、最も熱いダイ（動作中に最も多くの熱を生じるダイ）は、それがヒートシンク１１８又は他の冷却装置に最も近い最接近ダイであるように積み重ねられ得る。スタックの最も熱いダイは一般にプロセッサ（プロセッサ／Ｌ１）ダイ１０２である。ヒートシンク１１８に非常に接近して又は隣接して取り付けられたプロセッサダイ１０２を有する構成が示されているが、他の構成も可能である。ヒートシンク１１８の代わりに、又はヒートシンク１１８に加えて、他の冷却装置が使用され得る。例えば、ヒートシンクの上に空気を積極的に吹き込むために送風機が設けられることができ、又は熱電冷却器が利用され得る。他の応用形態において、プロセッサでないダイが冷却装置に隣接するように構成されることができ、又は２つ以上の冷却装置が設けられ得る。

実施形態において、メモリコントローラ（メモリコントローラ／ディレクトリ／Ｌ２）ダイ１０４は、フェイスツーフェイス（face to face）ボンディング（接合）１０５によりプロセッサダイ１０２の下に構成される。更に、この例は、バックツーバック（back to back）ボンディング（接合）によりメモリコントローラダイ１０４の下に構成された任意のアナログ電子ダイ１０６を示す。

この実施形態において、光学的ダイ１０８は、フェイスツーフェイスボンディング１０５によりアナログ電子ダイ１０６の下に構成される。例えば、シリコン−ゲルマニウム導波路構造が光学的ダイ１０８上に製造され得る。ここで、光学的ダイ１０８は、この図の水平寸法および／または奥行き寸法においてアナログ電子ダイ１０６よりも大きくなるように意図的に製造される。このサイズの違いは、光学的メザニンの領域（単数または複数）１２８を露出する（上面図の例の図７を参照）。

光学的メザニンの領域は、露出した平面領域１２８であり、当該平面領域１２８は、非シリコンレーザ（単数または複数）のような装着された光源または外部の光源、及び光Ｉ／Ｏ（入力／出力）パッドの接続点を含むことができる。例示された実施形態において、レーザ１２６は、光学的（フォトニック）ダイ１０８のメザニン領域１２８に直接的に取り付けられる。代替の実施形態において、図示の装着されたレーザの代わりに、ダイスタックの外部にある１つ又は複数のレーザに接続された１つ又は複数の光導波路１２４が、光学的メザニンの領域（単数または複数）上の入力レーザポート１２５に取り付けられてもよい。例えば、入力／出力用の１つ又は複数の光ファイバ１２４が、メザニンの領域（単数または複数）上の光Ｉ／Ｏパッド１２５に取り付けられる。

例えば、レーザは、リン化インジウム（ＩｎＰ）のような直接遷移材料から製造され得る。一具現化形態において、レーザ光は、パワーデバイダーを用いて多数（例えば、１０個）の波長に分割され得る。例えば、波長は、１４００〜１５００ナノメートル（ｎｍ）の範囲内とすることができ、変調は約１０ＧＨｚで行われ得る。別の具現化形態において、一波長は、１００ＧＨｚで使用されて変調され得る。他の特定の具現化形態は、異なる波長および変調周波数を使用することができる。

外部光導波路１２４及び／又は装着されたレーザ１２６は好適には、適切な位置合わせ（整合）を維持するように機械的に取り付けられる。機械的歪み除去機構が、装着された光ファイバに設けられてもよい。例えば、機械的歪み除去機構は、パッケージ１２０の一部分として構成され得る、及び／又は光学的ダイ１０８への相互接続点の近くに存在することができる。一実施形態に従って、光学的ダイ１０８の上に製造されたホログラフィックレンズが、光ファイバを光学的ダイのインターフェースに提供することができる。

本発明の一実施形態に従って、スタックの薄くて、それ故に壊れやすいダイを破損せずに機械的取り付け挿入の力に耐えるために、堅牢な構造的基礎が設けられる（特に、壊れやすい光学的ダイ１０８、しかし他の積み重ねられたダイも）。例えば、これは、等しい（図１に示されたような）又はより大きなベースダイ（単数または複数）で光学的ダイ１０８を支持することにより達成され得る。例えば、例示された実施形態は、フェイスツーバック（face to back）ボンディング（接合）１１１により光学的ダイ１０８の下に構成されたベースダイとしてのメモリダイ１１０〜１１３を示す。係るメモリダイ１１０〜１１３は、具現化形態に依存して任意とすることができる。別の実施形態において、１つ又は複数の追加の光学的ダイ（図示せず）が、光学的ダイ１０８の下にベースダイ（単数または複数）として積み重ねられてもよい。次いで、ベースダイ（単数または複数）は、より強い機械的パッケージ１２０により支持される。このように、光ファイバ（１２４）のような光コネクタを取り付けるために必要な機械的挿入の力に耐えることができる剛性で堅牢なパッケージ１２０により補強された固い基礎が存在する。例えば、パッケージ１２０は、ボールグリッドアレイ１３２パッケージを含むことができる。

図２は、本発明の一実施形態による、マルチクラスタのコンピュータシステムの略図である。多数のコンピューティングクラスタ２０２が図示され、それらはフォトニック相互接続２０４で相互接続される。また、各クラスター２０２は、光学的に接続されたメモリ２０６にも接続され得る。

図２の波線内に示されたシステムコンポーネント（即ち、クラスタ２０２及びフォトニック相互接続２０４）の機能は、図１に示されたダイスタックにより提供され得る。例えば、クラスタ２０２の機能は、プロセッサ／Ｌ１ダイ１０４及びメモリコントローラ／ディレクトリ／Ｌ２ダイ１０６により提供され得る。一方、フォトニック相互接続２０４の機能は、光学的ダイ１１０により提供され得る。光学的に接続されたメモリ（ＯＣＭ）２０６は、図１に示された光ファイバＩ／Ｏ１２４によりスタックに光学的に接続された外部メモリデバイスとすることができる。

プロセッサダイ１０２の各クラスタは、メモリコントローラダイ１０４上に配置された対応するメモリコントローラを有し、各メモリコントローラは積み重ねられたメモリダイ１１０〜１１３に接続して機能するか、又はプロセッサダイ１０２の性能に対応する帯域幅を提供するようにオフチップメモリに対するフォトニック接続を駆動する。また、クラスタは、光学的ダイ１０８にフォトニック的に結合され、高い帯域幅、適度な待ち時間、及び非常に低い電力消費を提供する。従って、積み重ねられた計算デバイス１００を用いるプログラマは自由に、高レベルで並列処理を表すことができ、局所性の問題により苦しめられず、それにより並列プログラムの開発の困った問題が大幅に低減される。更に、計算デバイス１００のアーキテクチャは、フロップ当たり１バイトの帯域幅をＤＲＡＭに提供することができる。

８ＧＢのＤＲＡＭがメモリダイ１１０〜１１３のそれぞれに選択された場合、オンスタックメモリは、バイア１２０〜１２３のような、ＤＲＡＭを貫通して延びる多数のバイアを介してメモリコントローラに直接接続された３２ＧバイトのＤＲＡＭを提供する。ＤＲＡＭは、バイアを使用するために必要な電力の負荷または電力量を最小限にするように約２５〜５０μｍ（ミクロン）まで薄くされた４つのメモリスタック層により提供される。ＤＲＡＭスタックの各層は、上のプロセッサダイ１０２のクラスタ上にマッピングされる６４個のほぼ等しい領域を含む。各ＤＲＡＭ領域は、行アクセス時間を低減する多数のバンクに更に細分されることができ、多数の同時アクセスを可能にする。例えば、２０ｎｍのＤＲＡＭ技術を用いると、各領域は、１Ｇビットの誤り訂正符号で保護された記憶領域を提供することができ、その結果、メモリコントローラダイ１０４の各メモリコントローラは、０．５Ｇバイトのメモリに電子的に接続する。多数の論理チャネルは、メモリへの増大した帯域幅を提供する。増大した帯域幅を提供することにより、ＤＲＡＭにおけるバンク衝突が低減される。各メモリチャネルは、７２個のデータビット、並びに約３０個のアドレス及び制御ビットからなる。２５μｍ（ミクロン）のピッチの貫通バイアを用いると、メモリコントローラ当たり４チャネルと仮定して、貫通バイアの頭上の面積は、メモリ層の３％未満とすることができる。ファインピッチの貫通バイアにより、ＤＲＡＭが単一の行アクセスから全キャッシュラインを供給するように構成されることが可能になる。更に、貫通バイアは、スタックの層の１つ又は複数の要素と適合したピッチとすることができる。係る要素のいくつかの例は、メモリ層のビットライン、センスアンプ、及び入力／出力バッファとすることができる。５１２ＧＢのＤＲＡＭが選択される場合、６４個の別個の光学的に接続されたメモリモジュール（「ＯＣＭ」）へ構成される。ＯＣＭは、上述した８ＧＢのＤＲＡＭと同じ基本技術を利用する。

光学的ダイ１０８は２つの機能を実行する。第１に、光学的ダイ１０８は、外部フォトニック相互接続１２４及び１２６のような光ファイバ接続にインターフェースを提供する。第２に、光学的ダイ１０８は、ＤＲＡＭのスタックに低い電力の広域相互接続を提供する。ＯＣＭ及びプロセッサは、コマンド又は他のアプリケーション特有のデータ交換に使用され得る４８個ほどの論理チャネルを提供する光ファイバ１２４を介して接続される。

図３は、本発明の実施形態による、プロセッサダイ１０２、メモリコントローラダイ１０４、アナログ電子ダイ１０６、及び光学的ダイ１０８の組立分解等角図を示す。図３に示されるように、プロセッサダイ１０２及びメモリコントローラダイ１０４は、６４個のタイルに分割される。この例において、プロセッサダイ１０２の各タイルは、「クラスタ」と呼ばれる４つのコアを表し、メモリコントローラダイ１０４の各タイルは、Ｌ２キャッシュ、ハブ、メモリコントローラ、及びプロセッサダイ１０２のほぼ直上に配置された対応するクラスタと電気通信する他のデバイスを表す。例えば、メモリコントローラダイ１０４のタイル３０２は、Ｌ２キャッシュ、ハブ、メモリコントローラ、及び関連したクラスタ３０４の下に配置されて当該クラスタ３０４と電気通信する他のデバイスを表す。クラスタ及びタイルは、約３ｍｍ×３ｍｍとすることができるが、具現化形態に依存してより大きく又はより小さく作成されてもよい。本発明の実施形態は、４つのコアを有するクラスタに制限されない。他の実施形態において、クラスタは、２つ、３つ、及び４つ又はそれ以上のコアからなることができる。クラスタ及びタイルの例は、図４Ａ〜図４Ｂに関連して以下に説明される。

光学的ダイ１０８は、光電子コンバータ３０６のような１６個のほぼ規則的に間隔を置いて配置された光電子コンバータ、１６個の規則的に間隔を置いて配置された光電子コンバータのそれぞれを通って蛇行するストリップ３０８により表された曲がりくねった構成を有するほぼ平行な（交差していない）導波路、及び光電子コンバータ３０６から出るバンドル（束）３１０のような、各バンドルが対応する光電子コンバータから出ている、８個のほぼ平行な導波路の１６個のバンドルを含む。曲がりくねった導波路は、光電子コンバータ間のフォトニック通信を提供する「オンチップ導波路」と呼ばれ、導波路の１６個のバンドルからなる導波路は、光ファイバ１２４のような外部フォトニック接続を介して計算装置１００の外側に配置されたデバイスとフォトニック通信を行う「オフチップ導波路」と呼ばれる。１６個の光電子コンバータは、４つの光電子コンバータブロック（図６を参照）でそれぞれ構成される。光電子コンバータブロック（「コンバータブロック」）のそれぞれは、メモリコントローラダイ１０４における４つの関連するタイルの１つと電子通信する。また、図３は、曲がりくねったオンチップ導波路３０８の両端に配置された２つの実質的に同等なチャネル供給源７０２及び７０４も表す。当該供給源７０２及び７０４はそれぞれ、オンチップ導波路のそれぞれへ異なるチャネルの同じセットを相対する方向に出力するように構成される。方向性矢印は、供給源７０２から送信されるチャネル出力の方向を表し、方向性矢印は、供給源７０４から送信されるチャネル出力の方向を表す。曲がりくねったオンチップ導波路３０８は、約１９００μｍ（ミクロン）の幅を有する。これら光源はオンチップとすることができ、又は外部光源１２６とすることができる。外部光源は、レーザにいっそう適しているIII−Ｖ族材料のような、シリコンとは異なる材料から作られ得る。

留意すべきは、ダイスタックにおけるデバイス内の光信号の通信は、デバイス内通信とみなされることができ、ダイスタックの外部のデバイスとの光信号の通信は、デバイス間通信とみなされ得る。ここで、図３の導波路構造は、デバイス内光相互接続およびデバイス間光相互接続の双方を提供する。

アナログ電子ダイ１０６は、１６個のパッチを含み、各パッチは、メモリコントローラダイ１０４の４つのタイルと光学的ダイ１０８の光電子コンバータとの間に配置される。各パッチは、メモリコントローラダイ１０４の４つのタイルと対応する光電子コンバータとの間にアナログ電子通信を提供する多数のメタライズされた貫通バイア又はシリコン充填された貫通バイアを含む。データは、電子アナログ信号（「電気信号」）の形態でパッチを介して伝送され、その理由は、アナログ信号を生成することが一般にデジタル電気信号を生成することに比べて消費する電力がかなり少ないからである。係るアナログ層を用いて、メモリコントローラからのデジタル信号を光学的層上のモジュレータ又は他のデバイスを制御するために必要なアナログ信号に変換し、光検出器のアナログ出力をメモリコントローラへ入力されるべきデジタル信号または他の用途のためのデジタル信号に変換することができる。

以下の説明は、光学的ダイ１０８上のフォトニック相互接続の例が、クラスタと外部デバイスとの間でデータを伝送するためのメザニン１２８によってサポートされる外部フォトニック接続を如何にして利用できるかに関する概要である。クラスタ３０４のような、プロセッサダイ１０２のクラスタにより生成されたデータ、又はタイル３０２のような、メモリコントローラダイ１０４のタイルから抽出されたデータは、データ符号化された電気信号としてパッチ３１２のバイアを介して、光電子コンバータ３０６の対応するコンバータブロック（図示せず）に伝送される。コンバータブロックは、１つ又は複数のオンチップ導波路３０８で伝播する「チャネル」と呼ばれる、電磁放射線の１つ又は複数の波長へ電気信号を符号化する。データを非変調チャネルへ符号化することは、チャネルの輝度を変調することにより達成され得る。データを搬送するチャネルは、「符号化チャネル」と呼ばれる。

符号化チャネルは、（１）同じ光電子コンバータ３０６と電子通信もする隣接するクラスター３１４、（２）クラスタ３１５のようなプロセッサダイ１０２の他の場所に配置されたクラスタ、又は（３）外部装置（図示せず）に向けられ得る。符号化チャネルが隣接するクラスタ３１４に向けられる場合、光電子コンバータ３０６内に配置されたその対応するコンバータブロックが符号化チャネルを受け取り、それらを、パッチ３１２を介してクラスタ３１４に戻すように伝送される符号化電気信号へ戻すように変換する。データ符号化チャネルがクラスタ３１５に向けられる場合、符号化チャネルは、光電子コンバータ３１６と位置づけられたクラスタ３１５に対応するコンバータブロックへ適切なオンチップ導波路に沿って伝送される。符号化チャネルは、パッチ３１８を介してクラスタ３１５へ伝送される符号化電気信号へ戻されるように変換される。

符号化チャネルが外部デバイスに向けられる場合、光電子コンバータ３０６のコンバータブロックが、符号化チャネルをバンドル３１０のオフチップ導波路に配置し、当該オフチップ導波路において符号化チャネルは、光ファイバ１２４のような外部フォトニックコネクタを介して光学的ダイ１０８を出射する。外部デバイスが、４つのクラスタ３１４の１つに向けられた符号化チャネルを生成する場合、符号化チャネルは光ファイバ１２４を介して受け取られ、バンドル３１０のオフチップ導波路に沿って光電子コンバータ３０６へ伝送され、当該光電子コンバータ３０６において、符号化チャネルは、パッチ３１２を介して処理のために４つのクラスタ３１４に伝送される符号化電気信号に変換される。

クラスタ及びメモリコントローラ
図４Ａは、本発明の実施形態による、プロセッサダイ１０２のクラスタ４０２を示す。クラスタ４０２は、４つのコアを含む。各コアはＬ１命令キャッシュ及びＬ１データキャッシュと電気通信する。Ｌ１命令キャッシュ及びＬ１データキャッシュは、高い頻度で又は最近のアクセスされた命令およびデータを一時的に格納する高速ランダムアクセスメモリである。

図４Ｂは、本発明の実施形態による、メモリコントローラダイ１０４のタイル４０４を示す。タイル４０４は、Ｌ２キャッシュ及びコンポーネント領域４０６を含み、当該コンポーネント領域４０６は、ハブ、メモリコントローラ、ディレクトリ、ネットワークインターフェース、自身の（my）クロスバー接続、及びピアクロスバー接続を含む。これらクロスバー接続は、光電子コンバータの対応する部分と接続して機能するように構成され得る。Ｌ２キャッシュは、クラスタ４０２の４つのコアにより共用される。Ｌ１−Ｌ２インターフェース４０８は、クラスタ４０２とタイル４０４のほぼ中心に配置され、クラスタ４０２とタイル４０４との間の電子通信を提供する。

図５は、本発明の一実施形態による、単一のコンピューティングクラスタの回路の略図である。この実施形態において、多数のプロセッサコア１〜４が図示され、それらのそれぞれは、関連するレベル１（Ｌ１）キャッシュを含む。これらプロセッサコア（及び関連するＬ１キャッシュ）は、プロセッサ／Ｌ１ダイ１０２上に設けられ得る。

共用レベル２（Ｌ２）キャッシュ５０４がコア１０４のそれぞれと相互接続される。Ｌ２キャッシュ５０４がハブ相互接続５０６と接続して機能する。ハブ相互接続５０６は更に、ディレクトリモジュール５０８、メモリコントローラ５１０、ネットワークインターフェース５１４、及びフォトニック相互接続２０４のような様々なコンポーネントと接続して機能する。例えば、ディレクトリモジュール５０８は、キャッシュライン毎にメモリの大域状態を追跡することにより、キャッシュコヒーレンシを提供するように構成され得る。メモリコントローラ５１０は、メインメモリ（例えば、ＤＲＡＭ）へ及びメインメモリからデータを伝送することができる。ＤＲＡＭは、図１に示されたオンスタックＤＲＡＭ１１０〜１１３とすることができるか、又は光ファイバ入力／出力１２４により相互接続された光学的に接続されたメモリ（ＯＣＭ）のようなオフスタックＤＲＡＭとすることができる。ネットワークインターフェース５１４は、例えばスタックの外部のコンポーネントに対する光ファイバ入力／出力により、例えば光ファイバ入力／出力１２４により、スタックの外部のコンポーネントにデータ入力／出力を提供することができる。

図６は、本発明の実施形態に従って構成された、プロセッサダイ１０２の４つのクラスタ、メモリコントローラダイ１０４の４つの対応するタイル６０４、アナログ電子ダイ１０６のパッチ６０６、及び光学的ダイ１０８の光電子コンバータ６０８の拡大組立分解等角図を示す。図６に示されるように、光電子コンバータ６０８は、４つの個別的な光電子コンバータブロック６１０〜６１３からなる。各コンバータブロックは、パッチ６０６を介して４つのタイル６０４の１つと電子通信する。特に、タイル６１５はコンバータブロック６１０と電子通信し、タイル６１６はコンバータブロック６１１と電子通信し、タイル６１７はコンバータブロック６１２と電子通信し、及びタイル６１８はコンバータブロック６１３と電子通信する。コンバータブロック６１０〜６１３はそれぞれ、タイル６１５〜６１８からの符号化電気信号出力を符号化チャネルに変換し、当該符号化チャネルは、他のクラスタにより処理するためのオンチップ導波路３０８の一部で伝送され得るか、又は処理のために外部デバイスに導波路のバンドル６２０で伝送され得る。また、コンバータブロック６１０〜６１３は、バンドル６２０及びオンチップ導波路３０８で伝送される符号化チャネルを、４つのクラスタ６０２により別々に処理され得る符号化電気信号にも変換する。

図７は、本発明の一実施形態による、両側の光学的メザニンを示す光学的ダイの上面図である。図面に示されるように、光学的ダイ１０８の表側の中央部分７１０は、アナログ電子ダイ１０６とフェイスツーフェイス接合される。露出されたメザニン領域または区域１２８は、図１と同様に、中央部分７１０の両側に存在することができる。異なる実施形態において、露出されたメザニン領域または区域は、中央部分の４つの全ての側部に存在してもよい。

図７に示されるように、光学的ダイ１０８の外部のレーザ１２６は、メザニン領域１２８の片方または双方に取り付けられ得る。他の実施形態において、レーザが装着される代わりに、ダイスタックの外部のレーザに接続された光ファイバが、光学的メザニン１２８上の入力レーザポートに取り付けられ得る。入力／出力用の光ファイバ１２４は、光学的ダイ１０８上の外部光Ｉ／Ｏボンド７０８に結合され得る。

図８は、本発明の別の実施形態による、光学的ダイを含む３Ｄダイスタック８００にパッケージングされたコンピュータシステムデバイスの断面図である。この３Ｄダイスタックの実施形態は、光学的メザニン１２８が光学的ダイの底面で露出されている構成において、光学的ダイ１０８をプロセッサダイに接合する。光学的ダイ１０８は、この例におけるプロセッサダイ１０２とほぼ同じ領域を共有し、メモリダイＬ３キャッシュダイ８０４とメモリコントローラダイ１０４に覆いかぶさる。貫通バイア１１５がメモリコントローラダイ１０４からＬ３キャッシュダイ８０４を貫通して延在する。外部入力出力結合８０２及び光ファイバ１２４は、光ファイバ１２４が貫通するための開口を有する側壁８１０により支持される。また、追加の機械的歪み除去要素８０６が、光学的ダイ１０８を支持する際に、及び下から層の上に支持する際に側壁を支援するために含められ得る。外部レーザ１２６は側壁８０８により支持される。

様々な問題および困った問題が、上記で開示されたアーキテクチャにより克服される。第１に、メモリ及びプロセッサ／論理回路の製造に最適なダイ材料は、光レージングを生成するために最適な材料特性とは非常に異なる。今日、シリコンベースの構造が、メモリおよび論理回路の構造に使用されているが、集積化されるレーザは概して、リン化インジウム又はガリウムヒ素のようなIII−Ｖ族の材料を用いて最適に製造される。これらIII−Ｖ族の材料を用いて、非常に高速なメモリ及び論理回路の構造を作成することができる。しかしながら、これらIII−Ｖ族の材料の熱的特性は一般に、高性能で複雑なコンピュータシステムでのそれらの使用を不可能にする。

第２に、ダイの積み重ねにより、各ダイがダイの意図された機能を実行するように良好に適合した材料から作成されることが可能になるが、熱的問題は残っている。本発明の実施形態に従って、メザニンを露出し、且つ外部供給されるレーザパワーを用いることにより、ダイスタックの熱的密度を増加させることなく、光通信の利点を有することが可能になる。熱的密度が問題でない場合、装着レーザの実施形態が好ましいかもしれない。また、機械的に頑強な露出されたメザニンは、付近の及び／又は隣接するパッケージに光通信の利点も提供する。

第３に、高性能コンピュータチップ、特に２５０ｎｍ未満の機構サイズの開発における重要問題は、長いワイヤの相互接続が、トランジスタと比べた場合に良好にスケーリングされないことである。特に、長いワイヤは信号品位に関して障害をもたらす。これは、これらのキャパシタンスが迅速に充電するために必要以上に多くの電流を要求し、そのため経済的に除去されることができない熱を結果として生じるからである。また、長いワイヤは、高速動作に対する障壁でもある。根本的に、ワイヤのキャパシタンスは面積の関数であり、抵抗は、ワイヤの幅対長さのアスペクト比の関数である。その結果、ワイヤのビット当たりの伝送エネルギー及び伝搬遅延がワイヤの長さと共に増加する。光通信は、対象とするスケールの経路長に比較的無関係である。従って、光相互接続を使用することは、必要とされる電力および生成される熱を低減し、長距離通信を電気的にサポートするシステムと比べた場合にコンピュータシステムの性能を改善する。また、電気相互接続における信号品位は、長さと共に劣化する。フォトニック相互接続は、この長さに依存する問題を被らない。

上述した説明において、本発明の実施形態の完全な理解を提供するために、多くの特定の細部が与えられている。しかしながら、本発明の例示された実施形態に関する上記の説明は、網羅的にすること、又は開示された全く同一の形態に本発明を制限することを意図していない。当業者ならば、本発明が、１つ又は複数の特定の細部を用いずに、又は他の方法、コンポーネント等を用いて実施され得ることは認識されるであろう。また、よく知られた構造または動作は、本発明の態様を不明瞭にすることを避けるために、詳細に図示または説明されていない。当業者には認識されるように、本発明の特定の実施形態および例が例示のために本明細書で説明されたが、種々の等価な変更形態が本発明の範囲内で可能である。

これら変更は、上記の詳細な説明に鑑みて、本発明になされ得る。以下の特許請求の範囲で使用される用語は、明細書および特許請求の範囲で開示された特定の実施形態に本発明を制限すると解釈されるべきではない。むしろ、本発明の範囲は、特許請求の範囲の解釈に関して確立された原則に従って解釈されるべき以下の特許請求の範囲により決定されるべきである。

Claims (14)

1. ダイの三次元スタックからなる装置（100）であって、
   電気信号を処理および通信するための回路を含む電気的ダイ（102、104、106）と、
   前記電気的ダイに結合されると共に前記電気的ダイと積み重ねられ、光信号を伝送および変調するための構造体を含む光学的ダイ（108）と、
   光入力／出力ポート（125、708、802）を有するように構成された、前記光学的ダイの露出された光学的メザニン（128）とを含む、装置（100）。
2. 前記電気的ダイが前記光学的ダイよりも小さい面積を有し、前記露出された光学的メザニンが、前記電気的ダイに面する前記光学的ダイの面上にある、請求項１に記載の装置。
3. 前記電気的ダイに対向する側で前記光学的ダイに結合されると共に前記光学的ダイと積み重ねられた１つ又は複数のベースダイ（110、111、112、113、804）を更に含み、前記ベースダイが電気的ダイ及び光学的ダイの一方または双方からなる、請求項１又は２に記載の装置。
4. 前記ベースダイが少なくとも１つのメモリダイを含む、請求項３に記載の装置。
5. 前記ベースダイ（804）は、前記露出された光学的メザニンが前記ベースダイに面する前記光学的ダイの面上にあるように、前記光学的ダイ（108）よりも小さい面積を有する、請求項３又は４に記載の装置。
6. 前記露出された光学的メザニンが、外部レーザからのレーザパワーの少なくとも１つの入力（125、708、802）を更に含む、請求項１〜５の何れかに記載の装置。
7. 前記外部レーザ（126）が前記露出された光学的メザニンに装着される、請求項６に記載の装置。
8. 前記外部レーザが、光ファイバ（124）により前記露出された光学的メザニンに結合される、請求項６に記載の装置。
9. 少なくとも前記光学的ダイを貫通するように構成された電気バイア（115）を更に含む、請求項１〜８の何れかに記載の装置。
10. 前記光学的ダイと前記電気的ダイとの間に積み重ねられた、熱放散用のダイヤモンド層（130）を更に含む、請求項１〜９の何れかに記載の装置。
11. 半導体ダイの三次元スタックを有する装置（100）であって、
    少なくともアナログ電子回路を含む電気的ダイ（106）と、
    光信号を伝送および変調するための構造体を含み、前記電気的ダイに結合された光学的ダイ（108）と、
    入力／出力を有するように露出された前記光学的ダイ上のメザニン領域（128）とを含む、装置（100）。
12. 前記光学的ダイ（108）の反対側にある前記電気的ダイ（106）の面上に積み重ねられた少なくとも１つの追加の電気的ダイを更に含み、前記少なくとも１つの追加の電気的ダイ（102、104）が、プロセッサコア（102）又はメモリコントローラ（104）からなる少なくとも１つのグループを含む、請求項１１に記載の装置。
13. 前記少なくとも１つの追加の電気的ダイが、メモリコントローラ（104）であり、前記スタック内に少なくとも１つのメモリダイ（110、111、112、113）、及び前記少なくとも１つのメモリダイを前記メモリコントローラに相互接続する電気貫通バイア（115）を更に含む、請求項１２に記載の装置。
14. 前記光学的ダイと前記電気的ダイとの間に積み重ねられた、熱放散用のダイヤモンド層（130）を更に含む、請求項１１〜１３の何れかに記載の装置。

Images