JP3897688B2 - 光電融合配線基板 - Google Patents
光電融合配線基板 Download PDFInfo
- Publication number
- JP3897688B2 JP3897688B2 JP2002359199A JP2002359199A JP3897688B2 JP 3897688 B2 JP3897688 B2 JP 3897688B2 JP 2002359199 A JP2002359199 A JP 2002359199A JP 2002359199 A JP2002359199 A JP 2002359199A JP 3897688 B2 JP3897688 B2 JP 3897688B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- devices
- wiring
- integrated circuit
- reconfigurable integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Communication System (AREA)
- Optical Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光を利用した信号伝送が可能な光電融合配線基板、及び当該配線基板を用いた半導体装置に関する。
【０００２】
【従来の技術】
メタル配線に高速なデータ信号（例えば1Gbps）を伝送すると、その近傍の電子デバイスや配線には、いわゆる電磁放射干渉ノイズ（EMI）の影響が生じる。
そして、このＥＭＩの強さは、「発生源の強さ（周波数、波形、駆動電流）」×「伝達係数(電源ラインとの共振、近接するラインとの結合)」×「アンテナ要因（コネクタ、電極）」で表される。つまり、配線長、電流値、信号の伝送速度、また信号パルスの形状などに依存することが知られている。
【０００３】
【発明が解決しようとする課題】
ＥＭＩの影響を回避ないし低減する為、光配線を利用しようという試みがある。光配線では、当該光配線のみによっては電磁誘導がないため上記伝達係数がゼロとなるからである。
【０００４】
図１５を利用して光配線を利用した信号伝送に関して説明する。
図中において、デバイスＡ、Ｂ、Ｃ（2010、2020、2030）から、それぞれデバイスＤ（2040）へ信号伝送を行う場合、デバイスＡ、Ｂ、Ｃは、各デバイス毎に接続されたＥ／Ｏデバイス（2011、2021、2031）を介して、各Ｏ／Ｅデバイス（2041、2042、2043）へ信号を伝送するのが一般的である。図中、2060は、光配線を模式的に示したものであり、ライン状の導波路が該当する。しかし、一般に光Ｉ／Ｏデバイス（より具体的にはＥ/Ｏデバイス、あるいはＯ/Ｅデバイス）は高価であり、なるべくその数を減らしたいのが実情である。
【０００５】
そこで、本発明の目的は、光配線を行う場合に、光Ｉ／Ｏデバイスの数を減らすことのできる光電融合配線基板、当該基板を備えた半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る光電融合配線基板は、複数の電子デバイスと複数の光Ｉ／Ｏデバイスとの接続形態が変更可能な再構成可能集積回路と、該再構成可能集積回路と前記複数の電子デバイスとを接続する為の電気配線群と、該再構成可能集積回路に接続された前記複数の光Ｉ／Ｏデバイスと、該複数の光Ｉ／Ｏデバイスに接続され光信号の伝送を行う二次元型光伝送媒体と、該再構成可能集積回路内の接続形態を切り替えるための信号を送る調停デバイスとを備えることを特徴とする。
また、本発明に係る他の光電融合配線基板は、複数の電子デバイスと、複数の光Ｉ／Ｏデバイスと、前記複数の電子デバイスと前記複数の光Ｉ／Ｏデバイスとの間の接続形態を変更し得るスイッチング機能を有する一つの再構成可能集積回路と、前記再構成可能集積回路と前記複数の電子デバイスとを電気的に直接接続するための電気配線群と、前記複数の光Ｉ／Ｏデバイスから出力される光信号を伝送するための二次元型光伝送媒体とを備え、
前記複数の光Ｉ／Ｏデバイスは、前記再構成可能集積回路に電気的に接続されており、
且つ前記複数の電子デバイスと前記複数の光Ｉ／Ｏデバイスとの間に、両者間の接続形態を変更するために前記再構成可能集積回路を一つ設けることによって、前記再構成可能集積回路に電気的に直接接続されている前記電子デバイスの数よりも、前記再構成可能集積回路に電気的に接続されている前記光Ｉ／Ｏデバイスの数を少なくしていることを特徴とする。
【０００７】
また、前記光Ｉ／Ｏデバイスの数が、前記電子デバイスの数よりも少なかったり、前記再構成可能集積回路は、前記光Ｉ／Ｏデバイスと前記電気配線群内の複数の電気配線とが接続できるように構成されていたり、あるいは前記電気配線群内の電気配線の数よりも前記光Ｉ／Ｏデバイスの数が少なくなっていることを特徴とする。更に、本発明に係る上記他の光電融合配線基板において、再構成可能集積回路内の接続形態を切り替えるための信号を送る調停デバイスを更に備えてもよい。
【０００８】
本発明においては、各デバイスに繋がる電気配線群と光Ｉ／Ｏデバイスとをそれぞれ固定的に接続するのではなく、両者を前述の再構成可能集積回路を介して接続することにより、各デバイスに対応した光Ｉ／Ｏデバイスを設ける必要が無くなる。また、該再構成可能集積回路として、ＦＰＧＡ等を利用することにより、接続形態の変更も可能である。
【０００９】
より具体的には、本発明の光電融合配線基板は、電気配線層と光配線層が積層された複数の電子デバイスを含む光電融合配線基板であって、電気配線層の電気配線を含む全経路を電気的に接続する電気配線と、電子デバイスの電気信号を光信号に変換しかつ光配線層中に該光信号を送出する機能を有するEOデバイスと該光信号を受光して電気信号に変換する機能を有するOEデバイスを介する光配線とを含む複数の配線の中から電子デバイス間の配線を選択的に確立する為のゲートアレイを有するデバイスが設けられていることを特徴とする。この構成では、電気配線と光配線が共存した場合の配線の切り替えが、調停用デバイスへの電子デバイスからの配線変更要求に応じてゲートアレイデバイスを所定のプログラムで回路再構成することで、具体的に実現される。
【００１０】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を用いて具体的に説明する。
（第１の実施形態）
図１６を用いて本発明の第１の実施形態について説明する。同図は、本発明に係る光電融合配線基板の構成例を模式的に示すものである。なお、以下では光Ｉ／Ｏデバイスとして、Ｅ／Ｏデバイスを例に挙げ説明するが、Ｏ／Ｅデバイスに関しても同様に適用できるし、Ｅ／ＯとＯ／Ｅの両方のデバイスに適用してもよい。２１９０は接続設定回路、１６５０は接続設定回路２１９０と複数のデバイス（デバイスＡ、Ｂ、Ｃをそれぞれ２０１０、２０２０、２０３０で示している。）とを電気的に接続する為の電気配線群である。２０１１及び２０２１は接続設定回路２１９０に繋がったＥ／Ｏデバイスである。なお、同図ではあくまでも一例として２つのＥ／Ｏデバイスを記載しているにすぎず、各デバイス２０１０等毎にＥ／Ｏデバイスを設けている構成でないならば、特にＥ／Ｏデバイスの数は制限されるものではない。勿論、好ましい形態としては、接続設定回路２１９０に前述の電気配線群を介して接続されるデバイスの数以下のＥ／Ｏデバイスを備えていることが好ましい。２１６０は、Ｅ／ＯデバイスとＯ／Ｅデバイス１６６０を光学的に接続する為の光伝送媒体である。同媒体には、２次元型の光伝送媒体を用いることが好ましい。更に、図のように複数のＥ／Ｏデバイスと光伝送媒体とを接続する必要がある場合には、各Ｅ／Ｏデバイスに共通の２次元型光伝送媒体（光シートとも呼ばれる。）を用いるのが好ましい。
【００１１】
接続設定回路2190にて、どのデバイス（Ａ、Ｂ、Ｃ）とどのＥ／Ｏデバイスとを接続するかを確定する。そして、この接続設定回路としては、スイッチング機能を備えた回路であればよいが、ＦＰＧＡ等の再構成可能集積回路を利用することがより好適である。なお、ＦＰＧＡ（Ｆｉｅｌｄ ＰｒｏｇｒａｍｍａｂｌｅＧａｔｅ Ａｒｒａｙ）等の再構成可能集積回路とは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等を記憶素子とする１チップ上にＡＮＤ，ＯＲ等からなる組み合わせ回路や、フリップフロップ等を実現できる論理ブロックと、それら論理ブロック間の接続をＳＲＡＭ等の記憶素子に保持させる配線ブロックから構成されているため、配線ブロックの記憶素子のデータを、回路構成データとして外部から与えることにより、論理ブロック間の接続をすることができ、内部の構成回路を動的に何度でも書き換えることができるものである。即ち、接続設定回路を介してデバイス（2010等）とＥ／Ｏデバイスの接続形態が変更可能である。
【００１２】
本発明を利用してデバイスＡ（2010）とデバイスＤ（2040）間に信号伝送を行う場合について説明する。デバイスＡとデバイスＤは、特に問題が無ければ電気配線（不図示）を用いて信号伝送を行うことも可能だが、何らかの理由（何らかの不都合）により光伝送に切り替える必要が生じた場合を考える。接続設定回路2190では、デバイスＡと少なくとも一つのＥ／Ｏデバイスを選択し、デバイスＡとデバイスＤ間での信号伝送が可能となるように接続内容を確定させる。例えば、Ｅ／Ｏデバイスとして2021が選択された場合には、二次元型の光伝送媒体2160を介して、光信号がＯ／Ｅデバイス1660に入力され、そしてデバイスＤへ信号が伝送される。接続設定回路として再構成可能な集積回路を用いている場合には、その後の接続設定内容を自由に変更可能であるので、例えばデバイスＢ（2020）とデバイスＤを接続することも可能となる。勿論、接続形態の変更には、光による伝送から電気により伝送への切り替えも含まれる。上述した何らかの不都合を検出するべく、デバイスＡとデバイスＤ間に検出デバイス（以下、調停デバイスとも言う）を設けておくことも好ましいものである。
【００１３】
また、前記接続設定回路は、前記一つの光Ｉ／Ｏデバイスと該電気配線群内の複数の電気配線とが接続できるように構成されていることも好ましい。また、前記電気配線群の数よりも前記光Ｉ／Ｏデバイスの数が少なくなるような回路となっていることも好ましい。
【００１４】
上述した、光電融合配線基板の前述の電気配線群に種々のデバイス（ＩＣチップや集積回路も含む）が接続されていれば、半導体装置となる。
【００１５】
（第２の実施形態）
図１は本発明の光電融合基板の第２の実施形態を説明する模式図である。図１(a)は上面図であり、101は最表層の電気配線層を表しており、白抜きの四角で示している104はLSI等の電子デバイス、104ｚは配線切り替えの決定を行なう機能を有する電子デバイスである調停用デバイス、106はそれらを接続する電気配線の一例、105は電気配線層101等を貫通するビアホールを示している。図１(b)はその下の光配線層102のみを表している。電気配線層101とは異なり、シート状の２次元（２D）光導波路102になっている。ここにおいて、103は発光デバイスあるいは受光デバイス等の光IO素子（EO変換するエミッタ或いはOE変換するディテクタ、およびその駆動回路等を含んでもよい）である。図1(c)は上面からの投影図である。電子デバイス104と光IO素子103の位置関係が分かるよう表示してある。
【００１６】
図２は図１(c)のA-B間断面模式図である。本実施形態の場合、保持基板100上において光配線層102を一対の電気配線層101a、101bが挟む構成になっており、電気配線層101aと光配線層102の界面付近に光IO素子103が設置してある。さらに、これら光IO素子103の近傍の電気配線層101a中には、配線を切り替えるためのフィールドプログラマブルゲートアレイ(FPGA)あるいはプログラマブルロジックデバイス(PLD)203が設置してあり、最近傍の光IO素子103と電気的に接続されている。なお、電子デバイス１０４の数に１：１に対応したＥ/Ｏデバイスを用いなくても、接続設定回路を用いることで、電子デバイス１０４の数に１：１に対応した数よりも少ないＥ/Ｏデバイスにより光電融合基板を実現できることは上述の通りである。
【００１７】
保持基板100は例えばセラミック材から成り、光配線層102はフィルム状の光配線層であり、電気配線層101はビルドアップ層でもよい。LSI等の電子デバイス104はバンプ（例えばボールハンダ）109で電気配線層101aの表面に実装されている。ゲートアレイ（FPGAあるいはPLD）203は、そのデバイスの外部あるいは内部から与えられるプログラムにより、内部の配線を再構成できる特徴を持つ。FPGAあるいはPLDは、ゲートアレイを多数集積したロジックデバイスであり、外部プログラムあるいは内部プログラムを選択することで、内部の配線パターンをほぼ任意に変更できるデバイスであり、近年、携帯電話等設計変更が激しい機器に頻繁に使用されているデバイスである。
【００１８】
光IO素子103の例として、FPGAあるいはPLDとの相関で、フォトニックボールIC（Photonic Ball IC）について述べる。図３はフォトニックボールICの模式図である。直径1mmφ程度の半導体球表面にCMOS回路のほかに発光素子や受光素子を集積できるため、光ICとして機能するだけでなく、球面形状を有することから、２D平面内の任意の方向に光拡散させたり、任意の方向あるいは特定の方向に光ビームを出射できたり、または任意の方向あるいは特定の方向からの光を受光できる機能を持つ。
【００１９】
図３において、301はアンドープ球状Si基板（例えば1mmφ）であり、302はその半球表面（ここでは北半球表面）に形成されたICである。さらに、303は、南半球部表面に形成された発光素子あるいは受光素子等の光デバイスであり（ここでは、４つの(111)相当面に形成されたGaInNAs/AlGaAs系の面発光レーザや面型フォトダイオードを想定しているが、これに限るものではない）、304は電気配線である。IC302は、発光素子303と集積する場合は、駆動ICであったり、パラレル・シリアル変換回路であったりする。受光素子303と集積する場合には、バイアス回路、プリアンプ、波形調整回路、あるいはシリアル・パラレル変換回路であったりする。もちろん両方の機能を兼ねる場合は、それに応じた電子回路を付加する。これらの回路は通常のCMOSプロセスで作製可能で、そのロジック電圧は3.3Vあるいはそれ以外の電圧でもよい。
【００２０】
図４はフォトニックボールICの別の形態を示している。図４において、電子回路部401、電気配線402、電子回路用電極パッド部403は上記と変わらないが、光デバイス部分が大きく異なっている。さらに、407は、コンタクト層406上に形成された光デバイス用電極パッドであり、405は、クラッド層404に挟まれた半球状に形成された活性層であり、発光デバイスの場合、光デバイス用電極パッド407から注入されたキャリアがここで再結合して発光する。受光デバイスの場合、活性層405には逆バイアスがかけられ、受光した光がここで電子-ホール対を形成する。どちらの場合も球形状をしていることから、光放出あるいは光吸収ともに特別な光学系を用意することなく、高効率でEOあるいはOE変換することができる。
【００２１】
図１(b)の光配線層102において、拡散伝播モード107でデータ伝送する場合は、例えば、図４のフォトニックボールICを用いられ、ビーム伝播モード108で伝送する場合には、図３のフォトニックボールICを用いることができる。フォトニックボールICは、本発明の光電融合配線基板において、好適な構造と機能を有するデバイスである。
【００２２】
図２では、光IOデバイス103とFPGAあるいはPLD203を近傍に独立して形成した例を示しているが、これらデバイスを前記のPhotonic Ball ICに集積すればより効果は高い。例えば、配線長が短くなることによる転送レートの上限アップ、低消費電力化、実装負担軽減、低コスト化等の効果である。
【００２３】
以下に図２に沿って本実施形態の動作原理について説明する。
先ず、電気配線から光配線への切り替え動作を説明する。例として、電気配線層101a上に実装されたLSI104aからLSI104cへデータ転送する場合を考える。この場合、LSI104aとLSI104cは、２つのCPUないしはCPUとRAM等を想定している。例えば、両者にあまり負荷がない場合、例えば、10MHz程度でデータ転送する場合には、前記EMIや配線遅延の影響は少ないため、通常の電気配線（例えば201の電気配線経路）で安定に動作する。このとき、この電気配線201上にある全てのPLD203はoffになっていて、光IO素子103には接続されない。
【００２４】
次に、両者が高速のクロック、例えば、800MHzで動作するとする。このとき、先の電気配線201では、EMIや配線遅延で正確にデータ転送ができなくなるとする。または、両者の途中に配置された他のLSI104bが高速（あるいは大電流）動作する場合には、そのEMIの影響は無視できなくなる可能性が高い。あるいは、LSI104aがあまり高速な動作でなくとも、外部の電波環境の変化で内部に誘起された電磁界で誤動作したとする。こうしたとき、この不具合は、調停デバイス（例えば図１(a)の104z）が感知し、LSI104aが使用する光IO素子103を指定する。通常、最近傍の素子（図２では103a）であるが、１つに固定されるものではない。ここが、本発明の特徴的な部分である。１つの電子デバイスに固有の光IO素子を予め決めておくのではなく、光配線接続の要求が発生するたび毎に、光IO素子を設定する。この結果、電子デバイスの数よりもずっと少ない数の光IO素子を準備しておけば良いことになる。一方で、内部配線層近傍に光IO素子を選択するためのスイッチングデバイスを必要とする。これが、前記FPGAあるいはPLDである。
【００２５】
光IO素子の具体的な指定方法は、調停デバイスから通知を受けたPLD（例えば203aおよび203c）は、調停デバイス104zから切り替えプログラムあるいは切り替えパターンデータを受け、ゲートアレイをその指示通りにON/OFFして回路を再構成する。例えば、これまでバイパスしていた電気配線経路201から、光IOデバイス103aおよび103cを介する光配線経路202に切り替える。このとき他の光IO素子103はオフになるようプログラムしておけば、光配線層102は、光IOデバイス103aおよび103cで占有して使うことになる。
【００２６】
こうして、先に転送に失敗したデータは、今後は、光IOデバイス103aによってEO変換された光信号として、２D光導波路102中を拡散伝播あるいはビーム伝播され、光IOデバイス103c（この場合フォトディテクタ＋アンプ）に到達すると、今度はOE変換されてPLD203cを通って目的のLSI104cに電気接続される。必要であれば、このまま光配線を占有してもよいし、開放して電気配線に戻してもよい。光IO素子によるデータ転送方法は、光配線層全体に光ビームを拡散させる方法でもよいし、光配線層の一部の領域に選択的に光ビームを照射する方法でもよいし、あるいは両者の組み合わせでもよい。
【００２７】
次に、光配線から電気配線への切り替え動作は上記の逆を行なえばよい。光配線でのデータ転送が終わったら自動的に元の電気配線にするには、予めそのようにプログラムを組んでおけばよい。
【００２８】
電気配線から他の電気配線に変更することも可能である。通常の電気配線経路では正確なデータ転送ができないとき、場合によっては、配線経路だけを変えることで正確なデータ転送が可能になる。また、光配線がすでに占有され、順番を待てない場合など、取り敢えず、他の電気配線を使用する可能性は否定できない。この場合、再構成の回路として、もう１つの電気配線にゲートが開くよう調停デバイスからゲートアレイデバイスへプログラムを与えればよい。
【００２９】
上記の例では、LSI104aに最も近傍の光IOデバイス103aを用いたが、すでにこのIO素子が占有されている場合もある。その際には、その近くの別の光IOデバイス、例えば光IOデバイス103bを用いて光データを転送することも可能である。つまり、調停デバイスからのプログラムを変えることで、どの光IOデバイス103も使用できる。
【００３０】
光電融合配線再構成について、デバイス間の接続に、電気配線とともに光配線を適用し得る状態にすることで、配線の自由度を飛躍的に向上させることができる。以下では、Ｅ／Ｏデバイス側とＯ／Ｅデバイス側の両方に再構成可能集積回路を適用した場合について説明する。
【００３１】
図10は、光電融合配線の再構成を説明する模式図である。図において、1004はLSI等の電気端子であり、1001はPLD等の再構成可能集積回路からなる電気ネット、1003は光IO素子（図中左側がＥ／Ｏデバイス、右側がＯ／Ｅデバイスである。）、1002は光IO素子および光配線層からなる光ネットである。電気ネット1001と端子1004間は、電気配線群1007で接続されることになる。
【００３２】
任意の電気端子は、電気ネット1001で所望の内部配線を選ぶことができる。たとえば、PLDを介して内部配線を切り替え、所望の光IO素子の入力側に接続し、電気信号を光信号に切り替えることができ、光ネット部では所望の光IO素子に接続できる（もっとも簡単な方法は、全体拡散伝送）。この光IO素子では、光信号を電気信号に変え、再び電気ネット1001で所望の端子に接続する。PLDや光ネットを使用しない場合は、通常の電気配線となる。
【００３３】
以上のように、電気ネットと光ネットを組み合わせることにより、配線の自由度を飛躍的に向上させることができる。
【００３４】
さらに詳しく説明する。任意のLSI端子の電気信号が、すべての任意の端子に接続できることが理想である。これを本発明は、電気配線再構成と光配線再構成を用いて行う。あるLSIの複数の端子を近傍のPLDに接続し、PLDのなかで配線交換を行うことにより、複数の配線から任意の配線を選択することができる。この複数の配線とは、具体的には、近傍にある複数の光IOデバイスの入力端子につながる配線である。ここで重要なのは、ある光IOデバイスからみると、ここに接続される配線は複数あるということである。つまり、１つの光IOデバイスが複数の端子の光電変換のためのインタフェースになっていることである。従来、電気端子からの電気信号を光信号に変えるために、直接１本の電気配線で結合されており、この方法を用いる限り端子数だけの光IOデバイスを必要となってしまい、デバイスサイズやコストの点からすると実現はきわめて困難である。本発明によれば、端子数よりもずっと少ない光IOデバイスで、配線再構成を可能にする。
【００３５】
以上に説明したように、本実施形態によれば、電気配線群（当該電気配線群は、種々のデバイスに接続される。）と光Ｉ／Ｏデバイス間に配線接続設定回路を設けることにより、電気配線群を介して接続される複数のデバイスの数よりも少ない光Ｉ／Ｏデバイスで光電融合配線基板を実現することができる。
【００３６】
（第３の実施形態）
図５は本発明の第３の実施形態である多層型の光電融合基板の断面模式図である。第２の実施形態との相違点は、光配線層102が多層に形成されていること、層間を貫くビア105が形成されていること、上下両面に電子デバイス104が実装されていることである。光配線層102は、層ごとに平面的に光信号を拡散させてデータを伝送できることは共通である。
【００３７】
第３の実施形態の動作は基本的に第２の実施形態と同じであるが、本実施形態に特徴的な動作について簡単に補足する。
異なる面にあるLSI104dからLSI104aへ高速にデータ転送する場合を考える。通常の電気配線経路201では、LSI104d直上の電気配線層101d→ビア105→電気配線層101a→LSI104aとなる。このとき、通過するゲートアレイ203d、203b、203aは全てオフになっているので、ゲートとしては機能しない。
【００３８】
通常の状態ではデータ転送に関して問題なくても、ある状態では、正常な転送ができなくなる場合がある。例えば、電気配線経路201近傍のデバイス（例えばLSI104b）の近傍電磁界が大きくなったとき、その直下のデータ転送は多大な影響（EMI、配線遅延等）を受ける。この状態を調停デバイス（図５では図示せず）が感知すると、電気配線201を極力光配線に変更することを決定する。LSI104d直上の電気配線層101d→ビア105→電気配線層101aまでは電気配線で行う。本実施形態の場合、調停デバイスは、光IOデバイスとして光IOデバイス103cおよび103aを選び、ゲートアレイ203cおよび203aをオンにして、LSI104dからの転送データを光IOデバイス103cでEO変換し、光配線層102a中を光伝送させ、光IOデバイス103aでOE変換して電気信号とし、LSI104aに取り込むことを指示する（プログラムを各デバイスに転送する、あるいはROMの中のプログラム番号を知らせる）。これにより、EMIに起因するデータ転送のトラブルは回避できる。必要であれば、調停デバイスは再度復帰するプラグラムを各光IOデバイス103あるいはゲートアレイデバイス203へ通知する。この様に、多層構成の場合にも、ゲートアレイデバイスを用いて電気配線と光配線を自由に選べる。
【００３９】
（第４の実施形態）
図６は第４の実施形態の断面図である。図２の部分ないし素子と同じ機能を持つ部分ないし素子には同数字を付して示している。本実施形態では、ＦＰＧＡないしＰＬＤ（ゲートアレイデバイス）２０３が、光ＩＯ素子１０３近傍の１つの電気配線層１０１ｂに集中（集積）配置されている。各ゲートアレイ２０３をワンチップに集積すれば、より効果は高い。例えば、配線長が短くなることによる転送レートの上限アップ、低消費電力化、実装負担軽減、低コスト化等の効果である。その他の構成、動作および効果は第２の実施形態と同じである。
【００４０】
（第５の実施形態）
図７は本発明の第５の実施形態である多層型の光電融合基板の断面模式図である。第４の実施形態との相違点は、光配線層102が多層に形成されていること、層間を貫くビア105が形成されていること、上下両面に電子デバイス104が実装されていること、ゲートアレイ素子203が、光IO素子103の近傍ではなく専用のゲートアレイ層601に集積されていること、配線の変更を指示する調停デバイス104zも同層601に集積されていること、支持基板100が省かれていることである。光配線層102は、層ごとに平面的に光信号を拡散させてデータを伝送できることは共通である。この様に、第４の実施形態では、ゲートアレイデバイス203は光IOデバイス103近傍の電気配線層101bに配置されていたが、本実施形態では、少し離れた１つの集積型ゲートアレイ層601に集中して配置されている。
【００４１】
図７では、層601中に複数のゲートアレイデバイス203が組み込まれている様に描いているが、全てが１つのチップに完全に集積されていても勿論構わない。低コスト化にはその方が有効である。
【００４２】
基本的な動作原理は、第４の実施形態と基本的に同じであるが、本実施形態に特徴的な動作について簡単に補足する。
異なる面にあるLSI104dからLSI104aへ高速にデータ転送する場合を考える。通常の電気配線経路201では、LSI104d直上の電気配線層101d→ビアホール105→電気配線層101a→LSI104aとなる。このとき、ゲートアレイ層601はビアホール105によって完全に通過するのみである。
【００４３】
通常の状態では問題なくても、ある状態では、正常な転送ができなくなる場合がある。例えば、電気配線経路201付近にある他の電子デバイスLSI104eがEMIを発生したとき、その直上のデータ転送は多大な影響を受ける。この場合には、電気配線経路を極力光配線経路に変更することが効果的である。本実施形態の場合、EOデバイスとして光IOデバイス103d、OEデバイスとして光IOデバイス103bを選ぶことを、ゲートアレイ層601中の調停デバイス104zが決定し、全てのゲートアレイ203の配線を再構成する。つまり、ゲートアレイ層601が一種の交換機の役割を果たす。この経路決定は、もちろん一義的ではない。複数の経路が考えられるが、調停デバイス104zは、過去の配線実績を元に最適な配線パターンをそのたび毎に選択することができる。図７の図示例では、LSI104dからのデータは光IOデバイス103dでEO変換されて、光配線層102b中を光伝送され、光IOデバイス103bでOE変換されて、電気信号として電気配線層101c、ビア105、電気配線層101aを経てLSI104aに取り込まれる。これが光配線経路202として示されている。
【００４４】
本実施形態によれば、（１）光IOデバイスとゲートアレイデバイスを独立に設計、プロセス、および実装できる。また、(２)各機能が層ごと（電気配線層、光配線層、ゲートアレイ層）に完全に分離しているので、プリント基板作製工程が簡素化でき、低コスト化につながる。
【００４５】
（第６の実施形態）
図８は第６の実施形態を説明する模式図である。図８において、103は光電融合基板上に碁盤の目のように均一に配置された光IOデバイスである。同時にゲートアレイ（不図示）がその近傍に配置してある。あるいは、103は、光IOデバイスとゲートアレイデバイスが集積された素子そのものでも良い。この様に規則的に配置した場合、ゲートアレイや光IOデバイスの実装方法が簡単になるだけでなく、ゲートアレイの構造や、配線を切り替える為のゲートアレイ用のプログラムも簡単になる効果がある。その他の構成部分および動作の仕方は、上述した実施形態のものに準じる。
【００４６】
次に、電気配線を切り替える接続設定回路（例えばPLDなど）の配置方法について述べる。PLDの配置方法は、たとえば図11のように、同一平面状に複数のPLD203を碁盤の目状に配置し、前記電気配線層により相互に電気接続されている形態が考えられる。規則正しく配置されていることで電気配線層のレイアウトが容易になるメリットがある。PLDは同じものでも、異なるものでも良い。この場合、各PLDは、入力として複数（たとえば、32個）の電気端子が接続され、４個の光IOデバイスに接続できる出力線を持つ構成が考えられる。通常は電気配線を使用するが、光配線が必要になったときや、他の電気配線への切り替えが必要になったときは、調停デバイス（たとえば図１における104Z）からの命令でPLDの内部の配線を切り替えることで所望の配線を再構成する。この機能を一つのPLDだけでなく、複数のPLDが同時に行うことで、きわめて柔軟かつ高速でデータ転送可能な光電融合配線再構成を実現できる。
【００４７】
さらに、発展させると、PLDそれぞれは単に配線切り替えのためだけでなく、自分自身も異なる機能をデバイス、たとえば異なるDSPとして再構成することで、デバイス配置がまったく変わらないにも関らず、全く機能の異なるシステムデバイスとして使用することが可能である。
【００４８】
図12はPLD203、電気配線304および光配線（ビーム、拡散等を含む）107、108を同一平面状に表したものである。図において、個々のPLDは独立に機能（再構成）するのではなく、相互に電気接続されていて、相互に密接に連携して、回路全体が再構成媒体となる。換言すると、前者のケースが、PLD「周辺」の回路の再構成するだけだったのに対し、後者のケースでは、回路全体を再構成する。たとえば、PLD１につながれた端子１が任意のPLDに接続できる。これは相互にPLDが柔軟に接続（２D平面どこでも接続可能）されているためである。
【００４９】
光電融合再構成の例を図13で説明する。
図13は、通常の配線（Config.1）とする。CPUやRAM,DSPが通常のバス304で接続されている。これが、図２のように１つのパッケージあるいは基板上で実現されているとき、上記光電融合再構成を用いることにより、図14のようにまったく異なる配線レイアウトのシステムデバイスとして機能させることができる。これをすべて電気配線で行おうとすると、配線密度が極めて高くなり、結果的にEMIや配線遅延により、所望のスピードでデータ転送することはできない。つまり、本発明をもって初めて実現可能な形態といえる。
【００５０】
なお、電気配線は固定配線の意味で用いているので、固定光配線、たとえば１D光導波路、ファイバ等を用いてもよい。
【００５１】
（第７の実施形態）
図９は第７の実施形態を説明する模式図である。図９において、103は光電融合基板上に任意のパターンで配置された光IOデバイスである。同時にゲートアレイがその近傍に配置してある。本実施形態の場合も、103は、光IOデバイスとゲートアレイが集積された素子そのものでも良い。この様に光IOデバイスを任意位置に配置した場合、ゲートアレイや光IOデバイスの実装方法がやや煩雑になるが、光配線の適用範囲を限定したり、図１(b)のように拡散伝播モードやビーム伝播モードを自由に選べるメリットがある。その他の点は第６の実施形態と同じである。なお、拡散伝播モードとは、発信源からの光が所定の放射角をもって伝播されるモードをいい、ビーム伝播モードとは、特定のデバイスのある方向に向けてビーム状に伝播させるモードのことである。
【００５２】
第６の実施形態あるいは第７の実施形態、ないしはその組み合わせは、求められる基板仕様に応じて変更すればよい。
【００５３】
【発明の効果】
以上に説明した様に、本発明によれば光Ｉ／Ｏデバイスの数が低減可能な光電融合配線基板の提供が可能となる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第２の実施形態を説明する電気配線層の模式平面図、図１（ｂ）は本発明の第２の実施形態を説明する光配線層の模式平面図、図１（ｃ）は本発明の第２の実施形態を説明する電気配線層と光配線層を合わせた模式平面図である。
【図２】図２は本発明の第２の実施形態を説明する図１(c)のA-B間断面模式図である。
【図３】図３はフォトニックボールICの模式図である。
【図４】図４は別の形態のフォトニックボールICの模式図である。
【図５】図５は本発明の第３の実施形態を説明する断面図である。
【図６】図６は本発明の第４の実施形態を説明する断面図である。
【図７】図７は本発明の第５の実施形態を説明する断面図である。
【図８】図８は本発明の第６の実施形態を説明する模式平面図である。
【図９】図９は本発明の第７の実施形態を説明する模式平面図である。
【図１０】本発明を説明する為の模式図である。
【図１１】本発明を説明する為の模式図である。
【図１２】本発明を説明する為の模式図である。
【図１３】本発明を説明する為の模式図である。
【図１４】本発明を説明する為の模式図である。
【図１５】従来例を説明する為の図である。
【図１６】本発明及び本発明の第１の実施形態を説明する為の模式的概念図である。
【符号の説明】
１００ 保持基板
１０１ 電気配線層
１０２ 光配線層
１０３、１００３ 光IOデバイス
１０４ LSI（電子デバイス）
１０４ｚ 調停デバイス
１０５、２０４ ビア
１０６ パラレル電気配線
１０７ シリアル光配線（拡散伝播）
１０８ シリアル光配線（ビーム伝播）
１０９ バンプ
２０１ 選択された電気配線経路
２０２ 選択された光配線経路
２０３ ゲートアレイデバイス（FPGA、PLD）
３０１ 球状半導体基板
３０２ IC
３０３ 光デバイス
３０４ 電気配線
４０１ 電子回路
４０２ 電気配線
４０３ 電子回路用電極パッド
４０４ クラッド層
４０５ 活性層
４０６ コンタクト層
４０７ 光デバイス用電極パッド
６０１ ゲートアレイ層
１００１ 電気ネット
１００２ 光ネット
１００４ 端子
１００７ 電気配線群
２１９０ 接続設定回路
【発明の属する技術分野】
本発明は、光を利用した信号伝送が可能な光電融合配線基板、及び当該配線基板を用いた半導体装置に関する。
【０００２】
【従来の技術】
メタル配線に高速なデータ信号（例えば1Gbps）を伝送すると、その近傍の電子デバイスや配線には、いわゆる電磁放射干渉ノイズ（EMI）の影響が生じる。
そして、このＥＭＩの強さは、「発生源の強さ（周波数、波形、駆動電流）」×「伝達係数(電源ラインとの共振、近接するラインとの結合)」×「アンテナ要因（コネクタ、電極）」で表される。つまり、配線長、電流値、信号の伝送速度、また信号パルスの形状などに依存することが知られている。
【０００３】
【発明が解決しようとする課題】
ＥＭＩの影響を回避ないし低減する為、光配線を利用しようという試みがある。光配線では、当該光配線のみによっては電磁誘導がないため上記伝達係数がゼロとなるからである。
【０００４】
図１５を利用して光配線を利用した信号伝送に関して説明する。
図中において、デバイスＡ、Ｂ、Ｃ（2010、2020、2030）から、それぞれデバイスＤ（2040）へ信号伝送を行う場合、デバイスＡ、Ｂ、Ｃは、各デバイス毎に接続されたＥ／Ｏデバイス（2011、2021、2031）を介して、各Ｏ／Ｅデバイス（2041、2042、2043）へ信号を伝送するのが一般的である。図中、2060は、光配線を模式的に示したものであり、ライン状の導波路が該当する。しかし、一般に光Ｉ／Ｏデバイス（より具体的にはＥ/Ｏデバイス、あるいはＯ/Ｅデバイス）は高価であり、なるべくその数を減らしたいのが実情である。
【０００５】
そこで、本発明の目的は、光配線を行う場合に、光Ｉ／Ｏデバイスの数を減らすことのできる光電融合配線基板、当該基板を備えた半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係る光電融合配線基板は、複数の電子デバイスと複数の光Ｉ／Ｏデバイスとの接続形態が変更可能な再構成可能集積回路と、該再構成可能集積回路と前記複数の電子デバイスとを接続する為の電気配線群と、該再構成可能集積回路に接続された前記複数の光Ｉ／Ｏデバイスと、該複数の光Ｉ／Ｏデバイスに接続され光信号の伝送を行う二次元型光伝送媒体と、該再構成可能集積回路内の接続形態を切り替えるための信号を送る調停デバイスとを備えることを特徴とする。
また、本発明に係る他の光電融合配線基板は、複数の電子デバイスと、複数の光Ｉ／Ｏデバイスと、前記複数の電子デバイスと前記複数の光Ｉ／Ｏデバイスとの間の接続形態を変更し得るスイッチング機能を有する一つの再構成可能集積回路と、前記再構成可能集積回路と前記複数の電子デバイスとを電気的に直接接続するための電気配線群と、前記複数の光Ｉ／Ｏデバイスから出力される光信号を伝送するための二次元型光伝送媒体とを備え、
前記複数の光Ｉ／Ｏデバイスは、前記再構成可能集積回路に電気的に接続されており、
且つ前記複数の電子デバイスと前記複数の光Ｉ／Ｏデバイスとの間に、両者間の接続形態を変更するために前記再構成可能集積回路を一つ設けることによって、前記再構成可能集積回路に電気的に直接接続されている前記電子デバイスの数よりも、前記再構成可能集積回路に電気的に接続されている前記光Ｉ／Ｏデバイスの数を少なくしていることを特徴とする。
【０００７】
また、前記光Ｉ／Ｏデバイスの数が、前記電子デバイスの数よりも少なかったり、前記再構成可能集積回路は、前記光Ｉ／Ｏデバイスと前記電気配線群内の複数の電気配線とが接続できるように構成されていたり、あるいは前記電気配線群内の電気配線の数よりも前記光Ｉ／Ｏデバイスの数が少なくなっていることを特徴とする。更に、本発明に係る上記他の光電融合配線基板において、再構成可能集積回路内の接続形態を切り替えるための信号を送る調停デバイスを更に備えてもよい。
【０００８】
本発明においては、各デバイスに繋がる電気配線群と光Ｉ／Ｏデバイスとをそれぞれ固定的に接続するのではなく、両者を前述の再構成可能集積回路を介して接続することにより、各デバイスに対応した光Ｉ／Ｏデバイスを設ける必要が無くなる。また、該再構成可能集積回路として、ＦＰＧＡ等を利用することにより、接続形態の変更も可能である。
【０００９】
より具体的には、本発明の光電融合配線基板は、電気配線層と光配線層が積層された複数の電子デバイスを含む光電融合配線基板であって、電気配線層の電気配線を含む全経路を電気的に接続する電気配線と、電子デバイスの電気信号を光信号に変換しかつ光配線層中に該光信号を送出する機能を有するEOデバイスと該光信号を受光して電気信号に変換する機能を有するOEデバイスを介する光配線とを含む複数の配線の中から電子デバイス間の配線を選択的に確立する為のゲートアレイを有するデバイスが設けられていることを特徴とする。この構成では、電気配線と光配線が共存した場合の配線の切り替えが、調停用デバイスへの電子デバイスからの配線変更要求に応じてゲートアレイデバイスを所定のプログラムで回路再構成することで、具体的に実現される。
【００１０】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を用いて具体的に説明する。
（第１の実施形態）
図１６を用いて本発明の第１の実施形態について説明する。同図は、本発明に係る光電融合配線基板の構成例を模式的に示すものである。なお、以下では光Ｉ／Ｏデバイスとして、Ｅ／Ｏデバイスを例に挙げ説明するが、Ｏ／Ｅデバイスに関しても同様に適用できるし、Ｅ／ＯとＯ／Ｅの両方のデバイスに適用してもよい。２１９０は接続設定回路、１６５０は接続設定回路２１９０と複数のデバイス（デバイスＡ、Ｂ、Ｃをそれぞれ２０１０、２０２０、２０３０で示している。）とを電気的に接続する為の電気配線群である。２０１１及び２０２１は接続設定回路２１９０に繋がったＥ／Ｏデバイスである。なお、同図ではあくまでも一例として２つのＥ／Ｏデバイスを記載しているにすぎず、各デバイス２０１０等毎にＥ／Ｏデバイスを設けている構成でないならば、特にＥ／Ｏデバイスの数は制限されるものではない。勿論、好ましい形態としては、接続設定回路２１９０に前述の電気配線群を介して接続されるデバイスの数以下のＥ／Ｏデバイスを備えていることが好ましい。２１６０は、Ｅ／ＯデバイスとＯ／Ｅデバイス１６６０を光学的に接続する為の光伝送媒体である。同媒体には、２次元型の光伝送媒体を用いることが好ましい。更に、図のように複数のＥ／Ｏデバイスと光伝送媒体とを接続する必要がある場合には、各Ｅ／Ｏデバイスに共通の２次元型光伝送媒体（光シートとも呼ばれる。）を用いるのが好ましい。
【００１１】
接続設定回路2190にて、どのデバイス（Ａ、Ｂ、Ｃ）とどのＥ／Ｏデバイスとを接続するかを確定する。そして、この接続設定回路としては、スイッチング機能を備えた回路であればよいが、ＦＰＧＡ等の再構成可能集積回路を利用することがより好適である。なお、ＦＰＧＡ（Ｆｉｅｌｄ ＰｒｏｇｒａｍｍａｂｌｅＧａｔｅ Ａｒｒａｙ）等の再構成可能集積回路とは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等を記憶素子とする１チップ上にＡＮＤ，ＯＲ等からなる組み合わせ回路や、フリップフロップ等を実現できる論理ブロックと、それら論理ブロック間の接続をＳＲＡＭ等の記憶素子に保持させる配線ブロックから構成されているため、配線ブロックの記憶素子のデータを、回路構成データとして外部から与えることにより、論理ブロック間の接続をすることができ、内部の構成回路を動的に何度でも書き換えることができるものである。即ち、接続設定回路を介してデバイス（2010等）とＥ／Ｏデバイスの接続形態が変更可能である。
【００１２】
本発明を利用してデバイスＡ（2010）とデバイスＤ（2040）間に信号伝送を行う場合について説明する。デバイスＡとデバイスＤは、特に問題が無ければ電気配線（不図示）を用いて信号伝送を行うことも可能だが、何らかの理由（何らかの不都合）により光伝送に切り替える必要が生じた場合を考える。接続設定回路2190では、デバイスＡと少なくとも一つのＥ／Ｏデバイスを選択し、デバイスＡとデバイスＤ間での信号伝送が可能となるように接続内容を確定させる。例えば、Ｅ／Ｏデバイスとして2021が選択された場合には、二次元型の光伝送媒体2160を介して、光信号がＯ／Ｅデバイス1660に入力され、そしてデバイスＤへ信号が伝送される。接続設定回路として再構成可能な集積回路を用いている場合には、その後の接続設定内容を自由に変更可能であるので、例えばデバイスＢ（2020）とデバイスＤを接続することも可能となる。勿論、接続形態の変更には、光による伝送から電気により伝送への切り替えも含まれる。上述した何らかの不都合を検出するべく、デバイスＡとデバイスＤ間に検出デバイス（以下、調停デバイスとも言う）を設けておくことも好ましいものである。
【００１３】
また、前記接続設定回路は、前記一つの光Ｉ／Ｏデバイスと該電気配線群内の複数の電気配線とが接続できるように構成されていることも好ましい。また、前記電気配線群の数よりも前記光Ｉ／Ｏデバイスの数が少なくなるような回路となっていることも好ましい。
【００１４】
上述した、光電融合配線基板の前述の電気配線群に種々のデバイス（ＩＣチップや集積回路も含む）が接続されていれば、半導体装置となる。
【００１５】
（第２の実施形態）
図１は本発明の光電融合基板の第２の実施形態を説明する模式図である。図１(a)は上面図であり、101は最表層の電気配線層を表しており、白抜きの四角で示している104はLSI等の電子デバイス、104ｚは配線切り替えの決定を行なう機能を有する電子デバイスである調停用デバイス、106はそれらを接続する電気配線の一例、105は電気配線層101等を貫通するビアホールを示している。図１(b)はその下の光配線層102のみを表している。電気配線層101とは異なり、シート状の２次元（２D）光導波路102になっている。ここにおいて、103は発光デバイスあるいは受光デバイス等の光IO素子（EO変換するエミッタ或いはOE変換するディテクタ、およびその駆動回路等を含んでもよい）である。図1(c)は上面からの投影図である。電子デバイス104と光IO素子103の位置関係が分かるよう表示してある。
【００１６】
図２は図１(c)のA-B間断面模式図である。本実施形態の場合、保持基板100上において光配線層102を一対の電気配線層101a、101bが挟む構成になっており、電気配線層101aと光配線層102の界面付近に光IO素子103が設置してある。さらに、これら光IO素子103の近傍の電気配線層101a中には、配線を切り替えるためのフィールドプログラマブルゲートアレイ(FPGA)あるいはプログラマブルロジックデバイス(PLD)203が設置してあり、最近傍の光IO素子103と電気的に接続されている。なお、電子デバイス１０４の数に１：１に対応したＥ/Ｏデバイスを用いなくても、接続設定回路を用いることで、電子デバイス１０４の数に１：１に対応した数よりも少ないＥ/Ｏデバイスにより光電融合基板を実現できることは上述の通りである。
【００１７】
保持基板100は例えばセラミック材から成り、光配線層102はフィルム状の光配線層であり、電気配線層101はビルドアップ層でもよい。LSI等の電子デバイス104はバンプ（例えばボールハンダ）109で電気配線層101aの表面に実装されている。ゲートアレイ（FPGAあるいはPLD）203は、そのデバイスの外部あるいは内部から与えられるプログラムにより、内部の配線を再構成できる特徴を持つ。FPGAあるいはPLDは、ゲートアレイを多数集積したロジックデバイスであり、外部プログラムあるいは内部プログラムを選択することで、内部の配線パターンをほぼ任意に変更できるデバイスであり、近年、携帯電話等設計変更が激しい機器に頻繁に使用されているデバイスである。
【００１８】
光IO素子103の例として、FPGAあるいはPLDとの相関で、フォトニックボールIC（Photonic Ball IC）について述べる。図３はフォトニックボールICの模式図である。直径1mmφ程度の半導体球表面にCMOS回路のほかに発光素子や受光素子を集積できるため、光ICとして機能するだけでなく、球面形状を有することから、２D平面内の任意の方向に光拡散させたり、任意の方向あるいは特定の方向に光ビームを出射できたり、または任意の方向あるいは特定の方向からの光を受光できる機能を持つ。
【００１９】
図３において、301はアンドープ球状Si基板（例えば1mmφ）であり、302はその半球表面（ここでは北半球表面）に形成されたICである。さらに、303は、南半球部表面に形成された発光素子あるいは受光素子等の光デバイスであり（ここでは、４つの(111)相当面に形成されたGaInNAs/AlGaAs系の面発光レーザや面型フォトダイオードを想定しているが、これに限るものではない）、304は電気配線である。IC302は、発光素子303と集積する場合は、駆動ICであったり、パラレル・シリアル変換回路であったりする。受光素子303と集積する場合には、バイアス回路、プリアンプ、波形調整回路、あるいはシリアル・パラレル変換回路であったりする。もちろん両方の機能を兼ねる場合は、それに応じた電子回路を付加する。これらの回路は通常のCMOSプロセスで作製可能で、そのロジック電圧は3.3Vあるいはそれ以外の電圧でもよい。
【００２０】
図４はフォトニックボールICの別の形態を示している。図４において、電子回路部401、電気配線402、電子回路用電極パッド部403は上記と変わらないが、光デバイス部分が大きく異なっている。さらに、407は、コンタクト層406上に形成された光デバイス用電極パッドであり、405は、クラッド層404に挟まれた半球状に形成された活性層であり、発光デバイスの場合、光デバイス用電極パッド407から注入されたキャリアがここで再結合して発光する。受光デバイスの場合、活性層405には逆バイアスがかけられ、受光した光がここで電子-ホール対を形成する。どちらの場合も球形状をしていることから、光放出あるいは光吸収ともに特別な光学系を用意することなく、高効率でEOあるいはOE変換することができる。
【００２１】
図１(b)の光配線層102において、拡散伝播モード107でデータ伝送する場合は、例えば、図４のフォトニックボールICを用いられ、ビーム伝播モード108で伝送する場合には、図３のフォトニックボールICを用いることができる。フォトニックボールICは、本発明の光電融合配線基板において、好適な構造と機能を有するデバイスである。
【００２２】
図２では、光IOデバイス103とFPGAあるいはPLD203を近傍に独立して形成した例を示しているが、これらデバイスを前記のPhotonic Ball ICに集積すればより効果は高い。例えば、配線長が短くなることによる転送レートの上限アップ、低消費電力化、実装負担軽減、低コスト化等の効果である。
【００２３】
以下に図２に沿って本実施形態の動作原理について説明する。
先ず、電気配線から光配線への切り替え動作を説明する。例として、電気配線層101a上に実装されたLSI104aからLSI104cへデータ転送する場合を考える。この場合、LSI104aとLSI104cは、２つのCPUないしはCPUとRAM等を想定している。例えば、両者にあまり負荷がない場合、例えば、10MHz程度でデータ転送する場合には、前記EMIや配線遅延の影響は少ないため、通常の電気配線（例えば201の電気配線経路）で安定に動作する。このとき、この電気配線201上にある全てのPLD203はoffになっていて、光IO素子103には接続されない。
【００２４】
次に、両者が高速のクロック、例えば、800MHzで動作するとする。このとき、先の電気配線201では、EMIや配線遅延で正確にデータ転送ができなくなるとする。または、両者の途中に配置された他のLSI104bが高速（あるいは大電流）動作する場合には、そのEMIの影響は無視できなくなる可能性が高い。あるいは、LSI104aがあまり高速な動作でなくとも、外部の電波環境の変化で内部に誘起された電磁界で誤動作したとする。こうしたとき、この不具合は、調停デバイス（例えば図１(a)の104z）が感知し、LSI104aが使用する光IO素子103を指定する。通常、最近傍の素子（図２では103a）であるが、１つに固定されるものではない。ここが、本発明の特徴的な部分である。１つの電子デバイスに固有の光IO素子を予め決めておくのではなく、光配線接続の要求が発生するたび毎に、光IO素子を設定する。この結果、電子デバイスの数よりもずっと少ない数の光IO素子を準備しておけば良いことになる。一方で、内部配線層近傍に光IO素子を選択するためのスイッチングデバイスを必要とする。これが、前記FPGAあるいはPLDである。
【００２５】
光IO素子の具体的な指定方法は、調停デバイスから通知を受けたPLD（例えば203aおよび203c）は、調停デバイス104zから切り替えプログラムあるいは切り替えパターンデータを受け、ゲートアレイをその指示通りにON/OFFして回路を再構成する。例えば、これまでバイパスしていた電気配線経路201から、光IOデバイス103aおよび103cを介する光配線経路202に切り替える。このとき他の光IO素子103はオフになるようプログラムしておけば、光配線層102は、光IOデバイス103aおよび103cで占有して使うことになる。
【００２６】
こうして、先に転送に失敗したデータは、今後は、光IOデバイス103aによってEO変換された光信号として、２D光導波路102中を拡散伝播あるいはビーム伝播され、光IOデバイス103c（この場合フォトディテクタ＋アンプ）に到達すると、今度はOE変換されてPLD203cを通って目的のLSI104cに電気接続される。必要であれば、このまま光配線を占有してもよいし、開放して電気配線に戻してもよい。光IO素子によるデータ転送方法は、光配線層全体に光ビームを拡散させる方法でもよいし、光配線層の一部の領域に選択的に光ビームを照射する方法でもよいし、あるいは両者の組み合わせでもよい。
【００２７】
次に、光配線から電気配線への切り替え動作は上記の逆を行なえばよい。光配線でのデータ転送が終わったら自動的に元の電気配線にするには、予めそのようにプログラムを組んでおけばよい。
【００２８】
電気配線から他の電気配線に変更することも可能である。通常の電気配線経路では正確なデータ転送ができないとき、場合によっては、配線経路だけを変えることで正確なデータ転送が可能になる。また、光配線がすでに占有され、順番を待てない場合など、取り敢えず、他の電気配線を使用する可能性は否定できない。この場合、再構成の回路として、もう１つの電気配線にゲートが開くよう調停デバイスからゲートアレイデバイスへプログラムを与えればよい。
【００２９】
上記の例では、LSI104aに最も近傍の光IOデバイス103aを用いたが、すでにこのIO素子が占有されている場合もある。その際には、その近くの別の光IOデバイス、例えば光IOデバイス103bを用いて光データを転送することも可能である。つまり、調停デバイスからのプログラムを変えることで、どの光IOデバイス103も使用できる。
【００３０】
光電融合配線再構成について、デバイス間の接続に、電気配線とともに光配線を適用し得る状態にすることで、配線の自由度を飛躍的に向上させることができる。以下では、Ｅ／Ｏデバイス側とＯ／Ｅデバイス側の両方に再構成可能集積回路を適用した場合について説明する。
【００３１】
図10は、光電融合配線の再構成を説明する模式図である。図において、1004はLSI等の電気端子であり、1001はPLD等の再構成可能集積回路からなる電気ネット、1003は光IO素子（図中左側がＥ／Ｏデバイス、右側がＯ／Ｅデバイスである。）、1002は光IO素子および光配線層からなる光ネットである。電気ネット1001と端子1004間は、電気配線群1007で接続されることになる。
【００３２】
任意の電気端子は、電気ネット1001で所望の内部配線を選ぶことができる。たとえば、PLDを介して内部配線を切り替え、所望の光IO素子の入力側に接続し、電気信号を光信号に切り替えることができ、光ネット部では所望の光IO素子に接続できる（もっとも簡単な方法は、全体拡散伝送）。この光IO素子では、光信号を電気信号に変え、再び電気ネット1001で所望の端子に接続する。PLDや光ネットを使用しない場合は、通常の電気配線となる。
【００３３】
以上のように、電気ネットと光ネットを組み合わせることにより、配線の自由度を飛躍的に向上させることができる。
【００３４】
さらに詳しく説明する。任意のLSI端子の電気信号が、すべての任意の端子に接続できることが理想である。これを本発明は、電気配線再構成と光配線再構成を用いて行う。あるLSIの複数の端子を近傍のPLDに接続し、PLDのなかで配線交換を行うことにより、複数の配線から任意の配線を選択することができる。この複数の配線とは、具体的には、近傍にある複数の光IOデバイスの入力端子につながる配線である。ここで重要なのは、ある光IOデバイスからみると、ここに接続される配線は複数あるということである。つまり、１つの光IOデバイスが複数の端子の光電変換のためのインタフェースになっていることである。従来、電気端子からの電気信号を光信号に変えるために、直接１本の電気配線で結合されており、この方法を用いる限り端子数だけの光IOデバイスを必要となってしまい、デバイスサイズやコストの点からすると実現はきわめて困難である。本発明によれば、端子数よりもずっと少ない光IOデバイスで、配線再構成を可能にする。
【００３５】
以上に説明したように、本実施形態によれば、電気配線群（当該電気配線群は、種々のデバイスに接続される。）と光Ｉ／Ｏデバイス間に配線接続設定回路を設けることにより、電気配線群を介して接続される複数のデバイスの数よりも少ない光Ｉ／Ｏデバイスで光電融合配線基板を実現することができる。
【００３６】
（第３の実施形態）
図５は本発明の第３の実施形態である多層型の光電融合基板の断面模式図である。第２の実施形態との相違点は、光配線層102が多層に形成されていること、層間を貫くビア105が形成されていること、上下両面に電子デバイス104が実装されていることである。光配線層102は、層ごとに平面的に光信号を拡散させてデータを伝送できることは共通である。
【００３７】
第３の実施形態の動作は基本的に第２の実施形態と同じであるが、本実施形態に特徴的な動作について簡単に補足する。
異なる面にあるLSI104dからLSI104aへ高速にデータ転送する場合を考える。通常の電気配線経路201では、LSI104d直上の電気配線層101d→ビア105→電気配線層101a→LSI104aとなる。このとき、通過するゲートアレイ203d、203b、203aは全てオフになっているので、ゲートとしては機能しない。
【００３８】
通常の状態ではデータ転送に関して問題なくても、ある状態では、正常な転送ができなくなる場合がある。例えば、電気配線経路201近傍のデバイス（例えばLSI104b）の近傍電磁界が大きくなったとき、その直下のデータ転送は多大な影響（EMI、配線遅延等）を受ける。この状態を調停デバイス（図５では図示せず）が感知すると、電気配線201を極力光配線に変更することを決定する。LSI104d直上の電気配線層101d→ビア105→電気配線層101aまでは電気配線で行う。本実施形態の場合、調停デバイスは、光IOデバイスとして光IOデバイス103cおよび103aを選び、ゲートアレイ203cおよび203aをオンにして、LSI104dからの転送データを光IOデバイス103cでEO変換し、光配線層102a中を光伝送させ、光IOデバイス103aでOE変換して電気信号とし、LSI104aに取り込むことを指示する（プログラムを各デバイスに転送する、あるいはROMの中のプログラム番号を知らせる）。これにより、EMIに起因するデータ転送のトラブルは回避できる。必要であれば、調停デバイスは再度復帰するプラグラムを各光IOデバイス103あるいはゲートアレイデバイス203へ通知する。この様に、多層構成の場合にも、ゲートアレイデバイスを用いて電気配線と光配線を自由に選べる。
【００３９】
（第４の実施形態）
図６は第４の実施形態の断面図である。図２の部分ないし素子と同じ機能を持つ部分ないし素子には同数字を付して示している。本実施形態では、ＦＰＧＡないしＰＬＤ（ゲートアレイデバイス）２０３が、光ＩＯ素子１０３近傍の１つの電気配線層１０１ｂに集中（集積）配置されている。各ゲートアレイ２０３をワンチップに集積すれば、より効果は高い。例えば、配線長が短くなることによる転送レートの上限アップ、低消費電力化、実装負担軽減、低コスト化等の効果である。その他の構成、動作および効果は第２の実施形態と同じである。
【００４０】
（第５の実施形態）
図７は本発明の第５の実施形態である多層型の光電融合基板の断面模式図である。第４の実施形態との相違点は、光配線層102が多層に形成されていること、層間を貫くビア105が形成されていること、上下両面に電子デバイス104が実装されていること、ゲートアレイ素子203が、光IO素子103の近傍ではなく専用のゲートアレイ層601に集積されていること、配線の変更を指示する調停デバイス104zも同層601に集積されていること、支持基板100が省かれていることである。光配線層102は、層ごとに平面的に光信号を拡散させてデータを伝送できることは共通である。この様に、第４の実施形態では、ゲートアレイデバイス203は光IOデバイス103近傍の電気配線層101bに配置されていたが、本実施形態では、少し離れた１つの集積型ゲートアレイ層601に集中して配置されている。
【００４１】
図７では、層601中に複数のゲートアレイデバイス203が組み込まれている様に描いているが、全てが１つのチップに完全に集積されていても勿論構わない。低コスト化にはその方が有効である。
【００４２】
基本的な動作原理は、第４の実施形態と基本的に同じであるが、本実施形態に特徴的な動作について簡単に補足する。
異なる面にあるLSI104dからLSI104aへ高速にデータ転送する場合を考える。通常の電気配線経路201では、LSI104d直上の電気配線層101d→ビアホール105→電気配線層101a→LSI104aとなる。このとき、ゲートアレイ層601はビアホール105によって完全に通過するのみである。
【００４３】
通常の状態では問題なくても、ある状態では、正常な転送ができなくなる場合がある。例えば、電気配線経路201付近にある他の電子デバイスLSI104eがEMIを発生したとき、その直上のデータ転送は多大な影響を受ける。この場合には、電気配線経路を極力光配線経路に変更することが効果的である。本実施形態の場合、EOデバイスとして光IOデバイス103d、OEデバイスとして光IOデバイス103bを選ぶことを、ゲートアレイ層601中の調停デバイス104zが決定し、全てのゲートアレイ203の配線を再構成する。つまり、ゲートアレイ層601が一種の交換機の役割を果たす。この経路決定は、もちろん一義的ではない。複数の経路が考えられるが、調停デバイス104zは、過去の配線実績を元に最適な配線パターンをそのたび毎に選択することができる。図７の図示例では、LSI104dからのデータは光IOデバイス103dでEO変換されて、光配線層102b中を光伝送され、光IOデバイス103bでOE変換されて、電気信号として電気配線層101c、ビア105、電気配線層101aを経てLSI104aに取り込まれる。これが光配線経路202として示されている。
【００４４】
本実施形態によれば、（１）光IOデバイスとゲートアレイデバイスを独立に設計、プロセス、および実装できる。また、(２)各機能が層ごと（電気配線層、光配線層、ゲートアレイ層）に完全に分離しているので、プリント基板作製工程が簡素化でき、低コスト化につながる。
【００４５】
（第６の実施形態）
図８は第６の実施形態を説明する模式図である。図８において、103は光電融合基板上に碁盤の目のように均一に配置された光IOデバイスである。同時にゲートアレイ（不図示）がその近傍に配置してある。あるいは、103は、光IOデバイスとゲートアレイデバイスが集積された素子そのものでも良い。この様に規則的に配置した場合、ゲートアレイや光IOデバイスの実装方法が簡単になるだけでなく、ゲートアレイの構造や、配線を切り替える為のゲートアレイ用のプログラムも簡単になる効果がある。その他の構成部分および動作の仕方は、上述した実施形態のものに準じる。
【００４６】
次に、電気配線を切り替える接続設定回路（例えばPLDなど）の配置方法について述べる。PLDの配置方法は、たとえば図11のように、同一平面状に複数のPLD203を碁盤の目状に配置し、前記電気配線層により相互に電気接続されている形態が考えられる。規則正しく配置されていることで電気配線層のレイアウトが容易になるメリットがある。PLDは同じものでも、異なるものでも良い。この場合、各PLDは、入力として複数（たとえば、32個）の電気端子が接続され、４個の光IOデバイスに接続できる出力線を持つ構成が考えられる。通常は電気配線を使用するが、光配線が必要になったときや、他の電気配線への切り替えが必要になったときは、調停デバイス（たとえば図１における104Z）からの命令でPLDの内部の配線を切り替えることで所望の配線を再構成する。この機能を一つのPLDだけでなく、複数のPLDが同時に行うことで、きわめて柔軟かつ高速でデータ転送可能な光電融合配線再構成を実現できる。
【００４７】
さらに、発展させると、PLDそれぞれは単に配線切り替えのためだけでなく、自分自身も異なる機能をデバイス、たとえば異なるDSPとして再構成することで、デバイス配置がまったく変わらないにも関らず、全く機能の異なるシステムデバイスとして使用することが可能である。
【００４８】
図12はPLD203、電気配線304および光配線（ビーム、拡散等を含む）107、108を同一平面状に表したものである。図において、個々のPLDは独立に機能（再構成）するのではなく、相互に電気接続されていて、相互に密接に連携して、回路全体が再構成媒体となる。換言すると、前者のケースが、PLD「周辺」の回路の再構成するだけだったのに対し、後者のケースでは、回路全体を再構成する。たとえば、PLD１につながれた端子１が任意のPLDに接続できる。これは相互にPLDが柔軟に接続（２D平面どこでも接続可能）されているためである。
【００４９】
光電融合再構成の例を図13で説明する。
図13は、通常の配線（Config.1）とする。CPUやRAM,DSPが通常のバス304で接続されている。これが、図２のように１つのパッケージあるいは基板上で実現されているとき、上記光電融合再構成を用いることにより、図14のようにまったく異なる配線レイアウトのシステムデバイスとして機能させることができる。これをすべて電気配線で行おうとすると、配線密度が極めて高くなり、結果的にEMIや配線遅延により、所望のスピードでデータ転送することはできない。つまり、本発明をもって初めて実現可能な形態といえる。
【００５０】
なお、電気配線は固定配線の意味で用いているので、固定光配線、たとえば１D光導波路、ファイバ等を用いてもよい。
【００５１】
（第７の実施形態）
図９は第７の実施形態を説明する模式図である。図９において、103は光電融合基板上に任意のパターンで配置された光IOデバイスである。同時にゲートアレイがその近傍に配置してある。本実施形態の場合も、103は、光IOデバイスとゲートアレイが集積された素子そのものでも良い。この様に光IOデバイスを任意位置に配置した場合、ゲートアレイや光IOデバイスの実装方法がやや煩雑になるが、光配線の適用範囲を限定したり、図１(b)のように拡散伝播モードやビーム伝播モードを自由に選べるメリットがある。その他の点は第６の実施形態と同じである。なお、拡散伝播モードとは、発信源からの光が所定の放射角をもって伝播されるモードをいい、ビーム伝播モードとは、特定のデバイスのある方向に向けてビーム状に伝播させるモードのことである。
【００５２】
第６の実施形態あるいは第７の実施形態、ないしはその組み合わせは、求められる基板仕様に応じて変更すればよい。
【００５３】
【発明の効果】
以上に説明した様に、本発明によれば光Ｉ／Ｏデバイスの数が低減可能な光電融合配線基板の提供が可能となる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第２の実施形態を説明する電気配線層の模式平面図、図１（ｂ）は本発明の第２の実施形態を説明する光配線層の模式平面図、図１（ｃ）は本発明の第２の実施形態を説明する電気配線層と光配線層を合わせた模式平面図である。
【図２】図２は本発明の第２の実施形態を説明する図１(c)のA-B間断面模式図である。
【図３】図３はフォトニックボールICの模式図である。
【図４】図４は別の形態のフォトニックボールICの模式図である。
【図５】図５は本発明の第３の実施形態を説明する断面図である。
【図６】図６は本発明の第４の実施形態を説明する断面図である。
【図７】図７は本発明の第５の実施形態を説明する断面図である。
【図８】図８は本発明の第６の実施形態を説明する模式平面図である。
【図９】図９は本発明の第７の実施形態を説明する模式平面図である。
【図１０】本発明を説明する為の模式図である。
【図１１】本発明を説明する為の模式図である。
【図１２】本発明を説明する為の模式図である。
【図１３】本発明を説明する為の模式図である。
【図１４】本発明を説明する為の模式図である。
【図１５】従来例を説明する為の図である。
【図１６】本発明及び本発明の第１の実施形態を説明する為の模式的概念図である。
【符号の説明】
１００ 保持基板
１０１ 電気配線層
１０２ 光配線層
１０３、１００３ 光IOデバイス
１０４ LSI（電子デバイス）
１０４ｚ 調停デバイス
１０５、２０４ ビア
１０６ パラレル電気配線
１０７ シリアル光配線（拡散伝播）
１０８ シリアル光配線（ビーム伝播）
１０９ バンプ
２０１ 選択された電気配線経路
２０２ 選択された光配線経路
２０３ ゲートアレイデバイス（FPGA、PLD）
３０１ 球状半導体基板
３０２ IC
３０３ 光デバイス
３０４ 電気配線
４０１ 電子回路
４０２ 電気配線
４０３ 電子回路用電極パッド
４０４ クラッド層
４０５ 活性層
４０６ コンタクト層
４０７ 光デバイス用電極パッド
６０１ ゲートアレイ層
１００１ 電気ネット
１００２ 光ネット
１００４ 端子
１００７ 電気配線群
２１９０ 接続設定回路
Claims (8)
- 複数の電子デバイスと複数の光Ｉ／Ｏデバイスとの接続形態が変更可能な再構成可能集積回路と、
該再構成可能集積回路と前記複数の電子デバイスとを接続する為の電気配線群と、
該再構成可能集積回路に接続された前記複数の光Ｉ／Ｏデバイスと、
該複数の光Ｉ／Ｏデバイスに接続され光信号の伝送を行う二次元型光伝送媒体と、
該再構成可能集積回路内の接続形態を切り替えるための信号を送る調停デバイスとを備えることを特徴とする光電融合配線基板。 - 前記光Ｉ／Ｏデバイスの数が、前記電子デバイスの数よりも少ない請求項１記載の光電融合配線基板。
- 前記再構成可能集積回路はＦＰＧＡである請求項１記載の光電融合配線基板。
- 前記再構成可能集積回路は、前記光Ｉ／Ｏデバイスと前記電気配線群内の複数の電気配線とが接続できるように構成されている請求項１記載の光電融合配線基板。
- 前記電気配線群内の電気配線の数よりも前記光Ｉ／Ｏデバイスの数が少ない請求項１記載の光電融合配線基板。
- 複数の電子デバイスと、
複数の光Ｉ／Ｏデバイスと、
前記複数の電子デバイスと前記複数の光Ｉ／Ｏデバイスとの間の接続形態を変更し得るスイッチング機能を有する一つの再構成可能集積回路と、
前記再構成可能集積回路と前記複数の電子デバイスとを電気的に直接接続するための電気配線群と、
前記複数の光Ｉ／Ｏデバイスから出力される光信号を伝送するための二次元型光伝送媒体と、
を備え、
前記複数の光Ｉ／Ｏデバイスは、前記再構成可能集積回路に電気的に接続されており、且つ
前記複数の電子デバイスと前記複数の光Ｉ／Ｏデバイスとの間に、両者間の接続形態を変更するために前記再構成可能集積回路を一つ設けることによって、
前記再構成可能集積回路に電気的に直接接続されている前記電子デバイスの数よりも、前記再構成可能集積回路に電気的に接続されている前記光Ｉ／Ｏデバイスの数を少なくしていることを特徴とする光電融合配線基板。 - 前記再構成可能集積回路内の接続形態を切り替えるための信号を送る調停デバイスを有することを特徴とする請求項７に記載の光電融合配線基板。
- 請求項１乃至７のいずれかに記載の光電融合配線基板と、前記電気配線群に接続された複数の電子デバイスを有することを特徴とする半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002359199A JP3897688B2 (ja) | 2002-12-11 | 2002-12-11 | 光電融合配線基板 |
| EP03777284A EP1570308A2 (en) | 2002-12-11 | 2003-12-05 | Photonic circuit board |
| US10/532,720 US7386200B2 (en) | 2002-12-11 | 2003-12-05 | Photonic circuit board |
| PCT/JP2003/015590 WO2004053544A2 (en) | 2002-12-11 | 2003-12-05 | Photonic circuit board |
| AU2003286422A AU2003286422A1 (en) | 2002-12-11 | 2003-12-05 | Photonic circuit board |
| CNB2003801057079A CN100409056C (zh) | 2002-12-11 | 2003-12-05 | 光子电路板 |
| TW092134582A TWI254153B (en) | 2002-12-11 | 2003-12-08 | Photonic circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002359199A JP3897688B2 (ja) | 2002-12-11 | 2002-12-11 | 光電融合配線基板 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004191617A JP2004191617A (ja) | 2004-07-08 |
| JP2004191617A5 JP2004191617A5 (ja) | 2006-01-12 |
| JP3897688B2 true JP3897688B2 (ja) | 2007-03-28 |
Family
ID=32500928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002359199A Expired - Fee Related JP3897688B2 (ja) | 2002-12-11 | 2002-12-11 | 光電融合配線基板 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7386200B2 (ja) |
| EP (1) | EP1570308A2 (ja) |
| JP (1) | JP3897688B2 (ja) |
| CN (1) | CN100409056C (ja) |
| AU (1) | AU2003286422A1 (ja) |
| TW (1) | TWI254153B (ja) |
| WO (1) | WO2004053544A2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248757B2 (en) * | 2003-12-15 | 2007-07-24 | Canon Kabushiki Kaisha | Method, device and computer program for designing a circuit having electric wires and optical connections |
| JP4587772B2 (ja) * | 2004-10-22 | 2010-11-24 | イビデン株式会社 | 多層プリント配線板 |
| JP4290128B2 (ja) * | 2005-02-25 | 2009-07-01 | キヤノン株式会社 | センサ |
| US7809040B2 (en) * | 2007-02-14 | 2010-10-05 | Canon Kabushiki Kaisha | Red surface emitting laser element, image forming device, and image display apparatus |
| US7646949B2 (en) * | 2007-07-27 | 2010-01-12 | Kotura, Inc. | Efficient transfer of light signals between optical devices |
| US8064739B2 (en) * | 2007-10-23 | 2011-11-22 | Hewlett-Packard Development Company, L.P. | Three-dimensional die stacks with inter-device and intra-device optical interconnect |
| US7945131B1 (en) | 2008-01-11 | 2011-05-17 | Kotusa, Inc. | System having optical amplifier incorporated into stacked optical devices |
| US8031985B2 (en) * | 2008-02-07 | 2011-10-04 | University Of Washington | Optical XOR logic gate |
| WO2009107761A1 (ja) * | 2008-02-27 | 2009-09-03 | 日本電気株式会社 | 光集積回路装置 |
| US8090231B1 (en) | 2008-04-21 | 2012-01-03 | Kotura, Inc. | Transfer of light signals between optical fibers and system using optical devices with optical vias |
| US8041230B2 (en) * | 2008-12-12 | 2011-10-18 | Fujitsu Limited | System and method for optoelectrical communication |
| US8041229B2 (en) * | 2008-12-12 | 2011-10-18 | Fujitsu Limited | System and method for optoelectrical communication |
| JP2010211179A (ja) * | 2009-02-13 | 2010-09-24 | Hitachi Ltd | 光電気複合配線モジュールおよびその製造方法 |
| JP6115067B2 (ja) * | 2012-10-05 | 2017-04-19 | 富士通株式会社 | 光モジュール |
| US9394637B2 (en) | 2012-12-13 | 2016-07-19 | Jacob Holm & Sons Ag | Method for production of a hydroentangled airlaid web and products obtained therefrom |
| JP2014120633A (ja) | 2012-12-17 | 2014-06-30 | Canon Inc | スーパールミネッセントダイオード、スーパールミネッセントダイオードを備えている光干渉断層撮像装置、及びスーパールミネッセントダイオードの制御方法 |
| US9052464B1 (en) | 2013-01-18 | 2015-06-09 | Kotura, Inc. | Transfer of light signals between optical devices |
| FR3089310A1 (fr) * | 2018-12-04 | 2020-06-05 | Stmicroelectronics (Grenoble 2) Sas | Dispositif électronique comprenant une puce électronique pourvue d’un câble optique |
| ES2752086B2 (es) * | 2019-12-18 | 2020-08-07 | Univ Politècnica De València | Dispositivo fotonico integrado de matriz cuantica de puertas fotonicas programables en campo, dispositivo quantico y circuitos programables |
| WO2023235876A2 (en) * | 2022-06-02 | 2023-12-07 | nEYE Systems, Inc. | Monolithic integration of focal plane switch array lidars with cmos electronics |
| US20240077670A1 (en) | 2022-09-01 | 2024-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical interposer structure and method |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0642527B2 (ja) * | 1989-10-10 | 1994-06-01 | 日本電気株式会社 | 光導波路を用いた情報処理装置 |
| US5218654A (en) * | 1992-04-16 | 1993-06-08 | Unisys Corporation | Grin rod lens optical backplane bus |
| JPH0669490A (ja) | 1992-08-14 | 1994-03-11 | Fujitsu Ltd | 電子光回路 |
| JP2526518B2 (ja) | 1993-12-24 | 1996-08-21 | 日本電気株式会社 | ユニバ―サルボ―ド |
| JPH07307530A (ja) * | 1994-03-17 | 1995-11-21 | Canon Inc | 偏波変調可能な半導体レーザ |
| CA2185138C (en) * | 1994-03-29 | 2001-01-23 | Alan Michael Hill | Optical telecommunications network |
| US5416861A (en) * | 1994-04-29 | 1995-05-16 | University Of Cincinnati | Optical synchronous clock distribution network and high-speed signal distribution network |
| JPH09214073A (ja) | 1996-02-05 | 1997-08-15 | Toppan Printing Co Ltd | 論理回路試作プリント基板 |
| JPH10341063A (ja) | 1997-06-06 | 1998-12-22 | Shashin Kagaku:Kk | プリント基板 |
| US6768572B2 (en) * | 1997-10-29 | 2004-07-27 | Teloptics Corporation | Solid state free space switch array on a substrate |
| US6706546B2 (en) * | 1998-10-09 | 2004-03-16 | Fujitsu Limited | Optical reflective structures and method for making |
| US6343171B1 (en) * | 1998-10-09 | 2002-01-29 | Fujitsu Limited | Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making |
| US6684007B2 (en) * | 1998-10-09 | 2004-01-27 | Fujitsu Limited | Optical coupling structures and the fabrication processes |
| US6785447B2 (en) * | 1998-10-09 | 2004-08-31 | Fujitsu Limited | Single and multilayer waveguides and fabrication process |
| US6611635B1 (en) * | 1998-10-09 | 2003-08-26 | Fujitsu Limited | Opto-electronic substrates with electrical and optical interconnections and methods for making |
| US6690845B1 (en) * | 1998-10-09 | 2004-02-10 | Fujitsu Limited | Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making |
| US6453083B1 (en) * | 1999-05-28 | 2002-09-17 | Anis Husain | Micromachined optomechanical switching cell with parallel plate actuator and on-chip power monitoring |
| US6571030B1 (en) * | 1999-11-02 | 2003-05-27 | Xros, Inc. | Optical cross-connect switching system |
| US6650803B1 (en) * | 1999-11-02 | 2003-11-18 | Xros, Inc. | Method and apparatus for optical to electrical to optical conversion in an optical cross-connect switch |
| US6792174B1 (en) | 1999-11-02 | 2004-09-14 | Nortel Networks Limited | Method and apparatus for signaling between an optical cross-connect switch and attached network equipment |
| US6597826B1 (en) * | 1999-11-02 | 2003-07-22 | Xros, Inc. | Optical cross-connect switching system with bridging, test access and redundancy |
| JP3689615B2 (ja) * | 2000-03-29 | 2005-08-31 | キヤノン株式会社 | 立体形状を有する光電融合デバイス |
| JP2002286959A (ja) * | 2000-12-28 | 2002-10-03 | Canon Inc | 半導体装置、光電融合基板、及びそれらの製造方法 |
| JP2002277694A (ja) | 2001-03-19 | 2002-09-25 | Mitsubishi Electric Corp | 光導波路および電気回路を有する基板およびその製造方法 |
| US6936854B2 (en) * | 2001-05-10 | 2005-08-30 | Canon Kabushiki Kaisha | Optoelectronic substrate |
| US6625345B2 (en) * | 2002-01-16 | 2003-09-23 | Analog Devices, Inc. | Optical switch using fixed and movable mirrors |
| JP3848210B2 (ja) * | 2002-05-29 | 2006-11-22 | キヤノン株式会社 | 電子回路基板 |
| JP4136590B2 (ja) | 2002-10-23 | 2008-08-20 | キヤノン株式会社 | 配向膜、配向膜を利用した磁気記録媒体、及び磁気記録再生装置 |
| JP4290128B2 (ja) * | 2005-02-25 | 2009-07-01 | キヤノン株式会社 | センサ |
-
2002
- 2002-12-11 JP JP2002359199A patent/JP3897688B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-05 US US10/532,720 patent/US7386200B2/en not_active Expired - Fee Related
- 2003-12-05 WO PCT/JP2003/015590 patent/WO2004053544A2/en active Application Filing
- 2003-12-05 AU AU2003286422A patent/AU2003286422A1/en not_active Abandoned
- 2003-12-05 CN CNB2003801057079A patent/CN100409056C/zh not_active Expired - Fee Related
- 2003-12-05 EP EP03777284A patent/EP1570308A2/en not_active Withdrawn
- 2003-12-08 TW TW092134582A patent/TWI254153B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003286422A1 (en) | 2004-06-30 |
| US20060056756A1 (en) | 2006-03-16 |
| EP1570308A2 (en) | 2005-09-07 |
| US7386200B2 (en) | 2008-06-10 |
| AU2003286422A8 (en) | 2004-06-30 |
| JP2004191617A (ja) | 2004-07-08 |
| WO2004053544A3 (en) | 2005-02-24 |
| TW200424577A (en) | 2004-11-16 |
| TWI254153B (en) | 2006-05-01 |
| CN100409056C (zh) | 2008-08-06 |
| CN1735828A (zh) | 2006-02-15 |
| WO2004053544A2 (en) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3897688B2 (ja) | 光電融合配線基板 | |
| JP3848210B2 (ja) | 電子回路基板 | |
| US5543640A (en) | Logical three dimensional interconnections between integrated circuit chips using a two dimensional multi-chip module | |
| US6942157B2 (en) | Data processing system and data processing method | |
| US5268973A (en) | Wafer-scale optical bus | |
| JP5133424B2 (ja) | コンピュータシステムデバイスのための光配線 | |
| JP2004145034A (ja) | 光接続装置、光電気混載装置、及びこれを用いた電子機器 | |
| KR101492299B1 (ko) | 광학적 중재 시스템 | |
| JPH05324589A (ja) | 並列コンピュータ装置および光結合装置 | |
| JP2008257237A (ja) | 発光素子アレイと光導波路アレイとが直接的に光接続可能な光電変換モジュールおよびその光電変換モジュールの製造方法 | |
| JPH01150348A (ja) | 集積回路チップ用相互接続システム | |
| JP3817510B2 (ja) | 光電気混載装置 | |
| US7136545B2 (en) | Optical connector device, and optical and electrical circuit combined board using the same | |
| CN117501643A (zh) | 利用微型led用于光学通道的逐位反向多路复用 | |
| KR100360074B1 (ko) | 2차원멀티칩모듈패키지를사용하는집적회로칩간의논리적3차원상호연결 | |
| JP3913175B2 (ja) | 光回路装置における情報伝達方法 | |
| JP4208706B2 (ja) | 電気配線と光接続を有する回路の設計装置 | |
| CN220544991U (zh) | 一种可重构芯粒间连接结构的芯片 | |
| JPS60173618A (ja) | 複合計算機の構成 | |
| JP2005174153A (ja) | 電気配線と光接続を有する回路の設計方法、設計装置、設計用プログラム | |
| JPH07109466B2 (ja) | 光導波路を用いた情報処理装置 | |
| CN117134765A (zh) | 一种可重构芯粒间连接结构的电路及芯片 | |
| JPH05218378A (ja) | 半導体装置 | |
| JP2005109103A (ja) | 積層体 | |
| Bakos et al. | Design of a Crossbar Switch Chip for Use in a Demonstration System of an Optoelectronic Multi-Chip Module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051121 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |