JPH09214073A

JPH09214073A - 論理回路試作プリント基板

Info

Publication number: JPH09214073A
Application number: JP1897296A
Authority: JP
Inventors: Kosuke Mogi; 浩介茂木
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1996-02-05
Filing date: 1996-02-05
Publication date: 1997-08-15

Abstract

(57)【要約】【課題】ＦＰＧＡを用いた論理回路の試作段階におい
て、ＦＰＧＡの変更に伴うシステム基板の再設計・再製
作を不要とする論理回路試作プリント基板を提供するこ
と。【解決手段】システム基板２０側に設けられたコネク
タ２２ａ，２２ｂに、ＦＰＧＡ１１を搭載したカード状
基板１０のコネクタ１３ａを取り付け、また、入出力信
号増加基板１５により、コネクタ１３ｂを介してＦＰＧ
Ａ１１とシステム基板２０との信号の授受を行う。ま
た、コネクタ１３ａ，１３ｂの電源入力ピンとグランド
ピンは、カード状基板１０に搭載するＦＰＧＡの種類に
関わらず、同じ位置に割り当てられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば内部の論
理回路を書き換え可能なプログラマブル・ロジック・デ
バイスを用いた論理回路の試作段階で作製される論理回
路試作プリント基板に関する。

【０００２】

【従来の技術】現在、パーソナルコンピュータ等のシス
テムには、その回路の一部にＦＰＧＡを使用するものが
ある。ＦＰＧＡ（Field Programmable Gate Array）
は、ユーザ自身が内部のロジック回路をプログラムする
ことにより構成することができるディジタルＩＣであ
り、内部に多数の論理セルを有し、上記プログラムによ
り論理セル間の配線を施すことによって、所望のロジッ
ク回路を形成するものである。ＦＰＧＡには、上述した
論理セルの数、動作速度等に応じて多くの種類があり、
中には、プログラムするロジック回路のデータを記憶し
たＲＯＭ（リードオンリメモリ）からデータを読み出
し、自らロジック回路をプログラムするタイプもある。

【０００３】一般に、回路の一部にＦＰＧＡを使用する
ことにより、部品の実装密度が向上する、ＦＰＧＡに書
込まれたロジック回路を外観から読み取ることができな
い、ロジック回路の変更が容易である、等の利点が得ら
れる。このような利点から、今日、一層複雑化する傾向
のあるパーソナルコンピュータ等のシステムの回路にお
いて、ＦＰＧＡは必要不可欠な部品であるといえる。

【０００４】

【発明が解決しようとする課題】ところで、この種のシ
ステムの回路の試作段階において、仕様を満たすために
ＦＰＧＡに書き込まれたロジック回路を変更または修正
することがしばしばある。そのような場合、通常は、シ
ステムの回路が構成されたプリント配線基板（以下、シ
ステム基板という）からＦＰＧＡだけを取り外し、その
ＦＰＧＡ用のプログラミング装置等によって、ロジック
回路をプログラムしなおせばよいが、より複雑なロジッ
ク回路が要求される場合は、ＦＰＧＡそのものを、さら
に多くの論理セル数を持ったＦＰＧＡに変更しなければ
ならないことがある。

【０００５】そのような場合、ＦＧＰＡによってパッケ
ージの寸法や、電源ピンおよびグランドピン等のレイア
ウトが異なるため、システム基板を再設計しなければな
らなかった。このため、再設計に要する時間や手間、ま
た、再製作に要するコストが余計にかかることとなり、
ＦＰＧＡの変更がシステム基板に与える影響は、非常に
大きなものとなっていた。

【０００６】この発明は、このような事情に鑑みてなさ
れたものであり、ＦＰＧＡを用いた論理回路の試作段階
において、ＦＰＧＡの変更に伴うシステム基板の再設計
・再製作を不要とする論理回路試作プリント基板を提供
することを目的としている。

【０００７】

【課題を解決するための手段】請求項１に記載の発明
は、内部の論理回路をプログラムすることにより構成可
能な論理回路実現手段を、全体の回路構成の一部に使用
した回路を試験するために作製される論理回路試作プリ
ント基板において、前記論理回路実現手段を搭載し、前
記論理回路実現手段の各入出力端子に対応した配線が形
成されたカード状基板と、該カード状基板に取り付けら
れ、カード状基板の各配線と接続された複数のピンを有
する第１のコネクタと、前記論理回路実現手段を除く回
路が構成されたプリント配線基板と、該プリント配線基
板に取り付けられ、前記第１のコネクタと嵌合して前記
カード状基板に搭載された論理回路実現手段との信号の
授受を可能とする第２のコネクタとを有してなり、前記
カード状基板に形成される配線のうち、少なくとも前記
論理回路実現手段の電源入力端子および接地端子に接続
される配線が、前記論理回路実現手段の種類に関わら
ず、前記第２のコネクタの特定のピンに接続されている
ことを特徴とする論理回路試作プリント基板である。

【０００８】請求項２に記載の発明は、請求項１に記載
の論理回路試作プリント基板において、前記論理回路実
現手段にプログラムする論理回路のデータを記憶した記
憶手段を、前記カード状基板上に具備してなり、前記論
理回路実現手段が、電源投入時に前記記憶手段からデー
タを読み出し、該データに従って、論理回路をプログラ
ムするプログラミング手段を具備することを特徴とす
る。

【０００９】

【発明の実施の形態】以下、図面を参照して、この発明
の実施形態について説明する。［第１実施形態］図１は、第１実施形態における論理回
路試作プリント基板の外観を示す斜視図である。この図
において、１は一部にＦＰＧＡを用いたロジック回路の
試作プリント基板であり、ＦＰＧＡを搭載したカード状
のプリント配線基板（以下、カード状基板という）１０
と、ＦＰＧＡを除く回路が構成されたプリント配線基板
（以下、システム基板という）２０とから構成されてい
る。

【００１０】カード状基板１０において、１１は予めロ
ジック回路がプログラムされているＦＰＧＡであり、１
００〜３００本のピン数を有している（うち、電源入力
ピンＶccと、グランドピンＧＮＤを数本〜十数本ずつ含
む）。１２はプリント配線基板であり、ＦＰＧＡ１１の
各ピンとコネクタ１３ａ，１３ｂの各コネクタピンとを
接続するパターン（図示略）が両面に形成されている。
また、プリント配線基板１２にはＦＰＧＡ１１用のＩＣ
ソケット（図示略）が設けられており、これによりＦＰ
ＧＡ１１は、プリント配線基板１２に着脱自在に取り付
けられる。

【００１１】コネクタ１３ａ，１３ｂは、各々、計１２
０本のコンタクトピンが、６０本ずつ２列に配されてお
り、各コネクタピンは、プリント配線基板１２上に形成
されたパターンによって図２に示すようなピンアサイン
メントでＦＰＧＡ１１の各ピンと接続されている。ここ
で、図２（ａ），（ｂ）は、それぞれ、相手方のコネク
タとの嵌合面から見た、コネクタ１３ａと、コネクタ１
３ｂのピンアサインメントを示している。

【００１２】この図において、１Ａ〜６０Ａ，１Ｂ〜６
０Ｂは、コネクタ１３ａ，１３ｂのピン番号を示してお
り、ピン番号１Ａは、それぞれ、相手方のコネクタとの
嵌合面から見た時、左端上列に位置する（図１参照）。
また、「Ｄ0」〜「Ｄ197」はＦＰＧＡ１１の各信号入出
力ピンと接続されていることを示し、「Ｖcc」と「ＧＮ
Ｄ」は、それぞれＦＰＧＡ１１の電源入力ピンＶccとグ
ランドピンＧＮＤとに接続されていることを示してい
る。さらに、「リザーブ」は、ＦＰＧＡ１１と同タイプ
のＦＰＧＡに共通するピン、例えば、ＦＰＧＡにプログ
ラムする際、その旨を通知するための信号を入力するた
めのピン（以下、プログラム制御ピンという）、また
は、未使用ピン等の予備ピンを示している。

【００１３】ここで、カード状基板１０に２つのコネク
タを設けたのは、一般に、ＦＰＧＡ１１のピン数が２０
０本前後あるのに対して、コネクタ１３ａ，１３ｂのよ
うな基板用コネクタのコンタクトピンの数は、せいぜい
１００本前後しかないため、ＦＰＧＡ１１のピンを全て
使用するためである。また、予め内包する論理セル数が
異なる複数種類のＦＰＧＡに応じて、カード状基板１０
と同様のカード状基板を作製しておき、各種カード状基
板のコネクタ１３ａ，１３ｂのピンアサインメントのう
ち、「Ｖcc」と「ＧＮＤ」の位置を図２に示すピンアサ
インメントと同位置となるよう、カード状基板のプリン
ト配線基板のパターンを形成しておく。

【００１４】次に１５は入出力信号増加基板であり、コ
ネクタ１３ｂを介してＦＰＧＡ１１とシステム基板２０
との間の信号の送受を行うために使用される。この入出
力信号増加基板１５は、カード状基板１０のコネクタ１
３ｂと嵌合する信号方向転換コネクタ１６、システム基
板２０に設けられたシステム側コネクタ２２ｂ（後述す
る）と嵌合するコネクタ１７、信号方向転換コネクタ１
６とコネクタ１７の各コネクタピンを接続するパターン
が形成されたプリント配線基板１８とからなっている。

【００１５】信号方向転換コネクタ１６は、コネクタ１
３ｂと嵌合し、プリント配線基板１８によりコネクタ１
７と接続されている。また、プリント配線基板１８の両
面には、プリント配線基板１８に取り付けられた信号方
向転換コネクタ１６の各ピンと、これに対峙するコネク
タ１７の各ピンとを１対１で接続するようなパターンが
形成されている。これにより、コネクタ１７の、相手方
のコネクタとの嵌合面から見た時のピンアサインメント
は、図３に示す通りになる。ここで、コネクタ１７のピ
ン番号１Ａは、コネクタ１３ａ，１３ｂと同様、相手方
のコネクタとの嵌合面から見た時、左端上列に位置す
る。なお、入出力信号増加基板１５のプリント配線基板
１８の代わりに、例えば、フラットケーブルのような線
材を用いてもよい。

【００１６】次に、システム基板２０において、２１は
コネクタ取付具であり、カード状基板１０のコネクタ１
３ａと嵌合するシステム側コネクタ２２ａと、入出力信
号増加基板１５のコネクタ１７と嵌合するシステム側コ
ネクタ２２ｂとが取り付けられている。また、システム
基板２０に構成された回路は、上述したシステム側コネ
クタ２２ａ，２２ｂを介して、カード状基板１０に搭載
されたＦＰＧＡ１１への信号を入出力する。

【００１７】上述した試作プリント基板１により、設計
したロジック回路を試験する場合、まず、カード状基板
１０のＩＣソケットに、設計したロジック回路がプログ
ラムされたＦＰＧＡ１１を取り付け、カード状基板１０
のコネクタ１３ａをコネクタ取付具２１に取り付けられ
たシステム側コネクタ２２ａに嵌入する。そして、入出
力信号増加基板１５のカード側コネクタ１６ａを、カー
ド状基板１０のコネクタ１３ｂに、コネクタ１７をコネ
クタ取付具２１のシステム側コネクタ２２ｂに嵌入す
る。

【００１８】そして、システム基板２０に電源を投入
し、全体のロジック回路の動作を確認する。ここで、も
しＦＰＧＡ１１のロジック回路をプログラムしなおす必
要がある場合は、プリント配線基板１２のＩＣソケット
からＦＰＧＡ１１を取り外し、ＦＰＧＡ用のプログラミ
ング装置によって、プログラムの修正を行う。また、試
験の結果、ロジック回路をさらに複雑にする必要があっ
た場合は、さらに多くの論理セル数を有するＦＰＧＡを
搭載したカード状基板に変更する。

【００１９】この時、変更するカード状基板に搭載され
たＦＰＧＡは、その入出力信号ピンの位置が、ＦＰＧＡ
１１の入出力信号ピンの位置と一致するように、プログ
ラムしておく。このような場合でも、各種カード状基板
に取り付けられた各コネクタのピンアサインメントが、
カード状基板１０のコネクタ１３ａ，１３ｂのピンアサ
インメントと一致しているので、単にカード状基板の交
換によりＦＰＧＡの変更が可能となる。

【００２０】なお、上述したカード状基板１０におい
て、図２に示すピンアサインメントのうち、「リザー
ブ」とされているピンのうち１つを、前述したプログラ
ム制御ピンに割り当てておき、プログラミング装置のＦ
ＰＧＡ取付用ソケットと、コネクタ１３ｂとにそれぞれ
嵌合するコネクタを両端に有するケーブルを作成してお
けば、ＦＰＧＡ１１をプリント配線基板１２から取り外
すことなく、内部のロジック回路をプログラムすること
ができる。

【００２１】［第２実施形態］第２実施形態では、第１
実施形態で用いたＦＰＧＡ１１とは異なるタイプのＦＰ
ＧＡを用いる場合について説明する。本実施形態におけ
るＦＰＧＡは、電源ＯＦＦ時にプログラムされたロジッ
ク回路の内容が消えてしまうタイプであり、一般に、こ
の種のＦＰＧＡは、所望するロジック回路のデータを記
憶したＲＯＭ（リードオンリメモリ）と共に使用され
る。また、この種のＦＰＧＡの中には、電源投入時に上
述したＲＯＭに記憶されているデータを読み出し、その
データに従って自らロジック回路をプログラムするプロ
グラミング制御回路を有しているものもあり、本実施形
態では、そのようなＦＰＧＡを用いるロジック回路の試
作プリント基板について説明する。

【００２２】図４は、上述したＦＰＧＡを搭載したカー
ド状基板の外観を示す図であり、この図において、図１
に示すカード状基板１０の各部に対応する部分について
は、同一の符号を付し、その説明を省略する。図４のカ
ード状基板３０において、図１と異なる点は、以下の通
りである。３１は、上述したように、電源ＯＦＦ時にプ
ログラムされたロジック回路の内容が消えてしまうタイ
プのＦＰＧＡであり、ＦＰＧＡ１１と同様、１００〜３
００本のピン数（うち、電源入力ピンＶccと、グランド
ピンＧＮＤを数本〜十数本ずつ含む）を有している。３
２は、ＦＰＧＡ３１にプログラムするロジック回路のデ
ータを記憶したＲＯＭである。

【００２３】また、３３はプリント配線基板であり、Ｆ
ＧＰＡ３１とＲＯＭ３２間を適宜接続するパターンが形
成されていると共に、ＦＰＧＡ３１の各ピンと、コネク
タ１３ａ，１３ｂの各ピンとを、それぞれ図２（ａ），
（ｂ）に示すピンアサインメントとなるように接続する
パターンが形成されている。また、ＲＯＭ３２は、プリ
ント配線基板３３上に設けられたＩＣソケット（図示
略）に着脱自在に取り付けられる。

【００２４】上述したカード状基板３０を用い、図１の
システム基板２０と組み合わせて、設計したロジック回
路を試験する場合、まず、カード状基板３０のＩＣソケ
ットにＦＰＧＡ３１にプログラムするロジック回路のデ
ータを記憶したＲＯＭ３２を取り付け、次にカード状基
板３０のコネクタ１３ａをコネクタ取付具２１に取り付
けられたシステム側コネクタ２２ａに嵌入する。また、
入出力信号増加基板１５のカード側コネクタ１６ａをカ
ード状基板３０のコネクタ１３ｂに、コネクタ１７をコ
ネクタ取付具２１のシステム側コネクタ２２ｂに嵌入す
る。

【００２５】そして、システム基板２０に電源を投入す
ると、まず、ＦＰＧＡ３１は、ＲＯＭ３２内に記憶され
たデータを読み出し、そのデータに従って内部のロジッ
ク回路をプログラムする。プログラムが完了すると、Ｆ
ＰＧＡ３１は、プログラムされたロジック回路と同様の
動作をし、試験者は全体のロジック回路の動作を確認す
る。ここで、もしＦＰＧＡ３１のロジック回路をプログ
ラムしなおす必要がある場合は、プリント基板１２のＩ
ＣソケットからＲＯＭ３２を取り外し、ＲＯＭライタ等
によってデータの修正を行う。また、試験の結果、ロジ
ック回路をさらに複雑にする必要があった場合は、さら
に多くの論理セル数を有するＦＰＧＡを搭載した他のカ
ード状基板に変更する。

【００２６】このように、第１実施形態のＦＰＧＡ１１
と、本実施形態のＦＰＧＡ３１のように、タイプが異な
るＦＰＧＡにおいても、カード状基板のコネクタと、ピ
ンアサインメントとを共通化することによって、同じシ
ステム基板２０に装着して使用することができる。

【００２７】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、内部の論理回路がプログラムによって構成
可能な論理回路実現手段を全体の回路構成の一部に使用
した回路を試験するために作製される論理回路試作プリ
ント基板において、論理回路実現手段を搭載し、前記論
理回路実現手段の各入出力端子に対応した配線が形成さ
れたカード状基板と、該カード状基板に取り付けられ、
カード状基板の各配線と接続された複数のピンを有する
第１のコネクタと、前記論理回路実現手段を除く回路が
構成されたプリント配線基板と、該プリント配線基板に
取り付けられ、前記第１のコネクタと嵌合して前記カー
ド状基板に搭載された論理回路実現手段との信号の授受
を可能とする第２のコネクタとを有し、前記カード状基
板に形成される配線のうち、少なくとも前記論理回路実
現手段の電源入力端子および接地端子に接続される配線
が、前記論理回路実現手段の種類に関わらず、前記第２
のコネクタの特定のピンに接続されているので、例えば
論理回路実現手段としてＦＰＧＡを用いる場合、前記論
理回路実現手段を除く回路が構成されたプリント配線基
板を再設計および再製作することなく、外径寸法やピン
数が異なるＦＰＧＡに交換することができる。

【００２８】また、請求項２に記載の発明によれば、請
求項１に記載の論理回路試作プリント基板において、プ
ログラムする論理回路のデータを記憶した記憶手段と組
み合わせて使用される論理回路実現手段の場合でも、カ
ード状基板に形成される配線のうち、少なくとも上記論
理回路実現手段の電源入力端子および接地端子に接続さ
れる配線が、第２のコネクタの特定のピンに接続されて
いるので、外径寸法やピン数のみならず、タイプが異な
るＦＰＧＡに交換する場合でも、前記論理回路実現手段
を除く回路が構成されたプリント配線基板を再設計およ
び再製作する必要がない。

【図面の簡単な説明】

【図１】この発明の第１実施形態における論理回路試作
プリント基板の外観を示す斜視図である。

【図２】同実施形態における、カード状基板１０の各コ
ネクタ１３ａ，１３ｂのピンアサインメントを説明する
ための説明図である。

【図３】同実施形態のコネクタ１７のピンアサインメン
トを説明するための説明図である。

【図４】この発明の第２実施形態におけるカード状基板
の外観を示す斜視図である。

【符号の説明】

１……論理回路試作プリント基板、１０，３０……カー
ド状基板、１１，３１……ＦＰＧＡ、１２，１８，３３
……プリント配線基板、１３ａ，１３ｂ，１７……コネ
クタ、１５……入出力信号増加基板、１６……信号方向
転換用コネクタ、２０……システム基板、２１……コネ
クタ取付具、２２ａ，２２ｂ……システム側コネクタ。

Claims

【特許請求の範囲】

【請求項１】内部の論理回路をプログラムすることに
より構成可能な論理回路実現手段を、全体の回路構成の
一部に使用した回路を試験するために作製される論理回
路試作プリント基板において、前記論理回路実現手段を搭載し、前記論理回路実現手段
の各入出力端子に対応した配線が形成されたカード状基
板と、該カード状基板に取り付けられ、カード状基板の各配線
と接続された複数のピンを有する第１のコネクタと、前記論理回路実現手段を除く回路が構成されたプリント
配線基板と、該プリント配線基板に取り付けられ、前記第１のコネク
タと嵌合して前記カード状基板に搭載された論理回路実
現手段との信号の授受を可能とする第２のコネクタとを
有してなり、前記カード状基板に形成される配線のうち、少なくとも
前記論理回路実現手段の電源入力端子および接地端子に
接続される配線が、前記論理回路実現手段の種類に関わ
らず、前記第２のコネクタの特定のピンに接続されてい
ることを特徴とする論理回路試作プリント基板。
【請求項２】前記論理回路実現手段にプログラムする
論理回路のデータを記憶した記憶手段を、前記カード状
基板上に具備してなり、前記論理回路実現手段が、電源
投入時に前記記憶手段からデータを読み出し、該データ
に従って、論理回路をプログラムするプログラミング手
段を具備することを特徴とする請求項１記載の論理回路
試作プリント基板。