JP2526518B2

JP2526518B2 - ユニバ―サルボ―ド

Info

Publication number: JP2526518B2
Application number: JP5329145A
Authority: JP
Inventors: 義浩佐々木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-12-24
Filing date: 1993-12-24
Publication date: 1996-08-21
Anticipated expiration: 2011-08-21
Also published as: JPH07183629A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はユニバーサルボード、特
に、自由に回路素子を追加配置し接続できるユニバーサ
ルボードに関する。

【０００２】

【従来の技術】複数のＩＣを搭載してなる実装基板の配
線パターンは、回路図→布線表にもとづいてＣＡＤで作
成できる。この場合、クロストークが少なくなるような
配線ルール等が開発されているが、本質的には、規定の
寸法の基板内で所要の結線を達成できるような各ＩＣの
最適配置を計算し、各ＩＣのピン間を如何なる経路で電
気的に接続させられるかを主要な問題としており、ＣＡ
Ｄデータの通りに印刷配線基盤を製作して各ＩＣを搭載
しても、目的とする性能が発揮できるとの保証はない。
しかし、評価用の印刷配線基板を製作するにはコスト，
時間が膨大なものとなりその負担に耐えられない。そこ
で、ユニバーサルボード（万能印刷配線基板）の出現が
期待されている。

【０００３】従来の技術について図面を参照して詳細に
説明する。

【０００４】図３（ａ），（ｂ）は、従来の第１の例を
示す側面図および裏面図である。図３（ａ），（ｂ）に
示す基板１０１は、（Ａ）各種のＩＣ対応するソケット
１０２が挿入できる万能パターン１１４、（Ｂ）電源用
端子１１１と、信号用端子１１２と、接地用端子１１
３、とを含んで構成される。（例えば、特開平４−２０
４３９２号公報参照）基板１０１に搭載される１個だけであり、そのピン数や
電気的特性は自由である。すなわち、ＩＣテスターとし
て開発されたものである。万能パターン１１４は、スル
ーホール１１５が格子状に配置されているだけであり、
形の違うソケット１０２が自由に取り付けられるように
なっている。電源用端子１１１はリード線１０８Ａでソ
ケット１０２の端子に接続され、信号用端子１１２はリ
ード線１０８Ｂでソケット１０２の端子に接続され、接
地用端子１１３はリード線１０８Ｃでソケット１０２の
端子に接続される。

【０００５】ＩＣテスターの電源からソケット１０２ま
での配線にはインダクタンスや抵抗があるので、ＩＣ１
０３が動作すると、ＩＣ１０３の電源電圧が変動した
り、パルス状のノイズが発生したりして正しい条件で検
査できなくなる。このため、ＩＣ１０３に電源端子に対
応するソケット１０２の端子と接地端子１１３間にデカ
ップリング用のコンデンサ１０７を付ける。

【０００６】基板１０１を種類の違うＩＣ１０３にも対
応できるようにするためには、万能パターン１１４を大
きくしなければならない。そうすると、周辺の端子と万
能パターン１１４を接続するリード線が長くなり、ＩＣ
１０３の入出力波形が劣化したり、リンギングが発生し
たりする。特に、ＩＣ１０３の接地端子に接続されるリ
ード線１０８Ｃやコンデンサ１０７のリード線のリンダ
クタンスにより電源電圧，接地電位が変動し、正確な検
査ができなくなる。

【０００７】図４（ａ），（ｂ）は、図３（ａ），
（ｂ）に示す基板１０１の改良技術を説明する側面図お
よび裏面図である。基板１０１には万能パターン１１４
を覆い、電源パターン１０４Ｃと接地パターン１０４Ｂ
が形成される接地パターン１０４Ｂが追加されている。

【０００８】図５は従来の第２の例を示すブロック図で
ある。図４に示す試験装置は、（Ａ）試験制御部２０
１、（Ｂ）リレーｒ１〜ｒ３、（Ｃ）共振回路２０８と
コンデンサ２０９、とを含んで構成される。（例えば、
特開平４−１６９８７３号公報参照）これは、各集積回路毎に有する特殊機能を確認するため
に外付回路と組み合せた状態で行なわれる特殊測定も含
まれている。被測定デバイス２０７内のＰＬＬ回路の動
作確認をするため、試験制御部２０１は試験プログラム
に従いＣＰＵから被測定デバイス２０７にテスト信号Ｓ
ｔを供給する。なお、被測定デバイス２０７に印加する
電源電圧Ｖｄも試験制御部２０１から供給される。

【０００９】図６（ａ）〜（ｃ）は、図５に示す試験装
置の使用例を示すブロック図である。図６（ａ）は外付
回路が何も接続されない状態での試験を示し、図６
（ｂ）は共振回路２０８が接続された状態での試験を示
し、図６（ｃ）は共振回路２０８とコンデンサ２０９と
が接続された状態での試験を示す。

【００１０】被測定デバイス２０７に新しい試験を追加
したりする場合には、リレー等の追加，変更と試験プロ
グラムの変える必要がある。独立して動作し得るリレー
等の数がＩＣテスターからのリレー制御線の本数（例え
ば３０本）により制限されてしまうので、複雑な機能を
もつＩＣの試験は十分には行なえない。

【００１１】図７は、図５に示す試験装置を改良したも
のを示すブロック図である。図５に示す試験制御部２０
１は、ＣＰＵ２１１を有するＩＣテスター２１０により
構成される。さらに、切替え部として多数のリレーが配
列されたリレー群２３０を測定ボード状に取り付けてい
る。切替制御部２０４は、ＩＣテスター２１０からの指
定コードを解読して試験測定系の種別を示すデコード信
号を出力するデコーダ２０５と、デコーダ２０５からの
デコード信号にもとづき、リレー群２３０の制御信号を
複数の論理素子により生成する論理和回路２０６とから
構成される。

【００１２】図８は従来の第３の例を示すブロック図で
ある。図８に示す複合計算機システムは、（Ａ）マトリ
ックススイッチ３５０、（Ｂ）バスライン３２０，３２
９を介してマトリックススイッチ３５０に接続される処
理装置３１０〜３１９，（Ｃ）マトリックススイッチ３
５０を介して処理装置３１０〜３１９に接続される記憶
装置３４０〜３４９、とを含んで構成される。（例え
ば、電子通信ハンドブック、昭和６０年、１４２０頁、
図７（ｄ）参照）マトリックススイッチ３５０は、クロスバー型のスイッ
チ機構を用い、融通性の高い効率の良い結合を実現して
いる。現代では、処理装置３１０〜３１９や記憶装置３
４０〜３４９は、それぞれ１個のＬＳＩで置換できるよ
うになってきた。すなわち、複数のＩＣソケットと、ク
ロスバー型のスイッチ機構と、バスライン等が設けられ
た配線回路基板により、実現せんとするシステムの実際
的な評価が可能なことを示唆している。しかし、このよ
うなシステムは、従来から経済性，信頼性に問題がある
とされている。しかも、特別な（インターフェース等
の）処理なしにバスラインに接続できるＩＣにしか適用
できない。

【００１３】図９（ａ）〜（ｃ）は従来の第４の例を示
す上面図，側面図，断面図である。図９（ａ）〜（ｃ）
に示すマルチワイヤ配線板は、（Ａ）絶縁基板４０５の
表面に接着性絶縁樹脂４０３を展延して付着させ、
（Ｂ）絶縁被覆銅線４０４を自動布線機で布線し、
（Ｃ）接着性絶縁樹脂４０３のなかに埋め込まれた絶縁
被覆銅線４０４どうし、または絶縁被覆銅線４０４と印
刷配線パターン４０６との電気的接続を、すべての配線
が終了した後にスルーホール４０７を形成することによ
り行なうことにより製造される。（例えば、特開昭５６
−４０２９７号公報参照）マルチワイヤ配線板４０１は、電線どうしが同一の配線
面で交差可能であり、冗長な配線パターンが発生せず、
回路や配線パターンの設計ミスや改善のための変更が生
じやすい電子機器の開発，試作段階で使用すると変更設
計の手間がかからず、印刷配線基板の製作上必要であっ
た原画，写真などのアートワークを必要としないばかり
か、実用の高密度化を容易にし、多品種小量生産におけ
るコストパーフォマンスの改善に寄与する。小品種多量
生産の場合には試作段階でマルチワイヤ配線板を使用し
て評価し、量産段階において始めてマルチワイヤ配線板
で得られた良好な動作実績のある配線パターンを持つ印
刷配線基板の製作すれば良い。すなわち、マルチワイヤ
配線板を利用する方法は、最終製品の価格，納期を満足
させるため、ユニバーサルボードとして要求される仕様
に答えられる現実的な手段であると思われていた。

【００１４】

【発明が解決しようとする課題】上述した従来の技術
は、回路の規模の拡大が容易でないという欠点があっ
た。

【００１５】

【課題を解決するための手段】本発明のユニバーサルボ
ードは、（Ａ）４つのコネクタを４側面に有しマトリク
ス状に接続される複数の配線ブロックと、（Ｂ）前記配
線ブロックのＸ軸マイナス方向の側面に位置し他の前記
配線ブロックまたは信号供給部と接続するＸ軸マイナス
側コネクタと、（Ｃ）前記配線ブロックのＸ軸プラス方
向の側面に位置し他の前記配線ブロックと接続するＸ軸
プラス側コネクタと、（Ｄ）前記配線ブロックのＹ軸マ
イナス方向の側面に位置し他の前記配線ブロックまたは
Ｙ軸信号供給部と接続するＹ軸マイナス側コネクタと、
（Ｅ）前記配線ブロックのＹ軸プラス方向の側面に位置
し他の前記配線ブロックと接続するＹ軸プラス側コネク
タと、（Ｆ）前記配線ブロック上面に位置しＩＣ等の電
子回路素子を実装するＩＣソケットと、（Ｇ）前記配線
ブロック内部に位置し汎用信号線の接続を切換えるスイ
ッチの集合であるマトリクススイッチ部と、（Ｈ）前記
配線ブロック内部に位置し片側は前記マトリクススイッ
チ部に接続しもう片側はＸ軸マイナス側コネクタに接続
しており他の前記配線ブロックとの間で信号を伝送する
複数の汎用信号線であるＸ軸マイナス側汎用信号線群
と、（Ｉ）前記配線ブロック内部に位置し片側は前記マ
トリクススイッチ部に接続しもう片側はＸ軸プラス側コ
ネクタに接続しており他の前記配線ブロックとの間で信
号を伝送する複数の汎用信号線であるＸ軸プラス側汎用
信号線群と、（Ｊ）前記配線ブロック内部に位置し片側
は前記マトリクススイッチ部に接続しもう片側はＹ軸マ
イナス側コネクタに接続しており他の前記配線ブロック
との間で信号を伝送する複数の汎用信号線であるＹ軸マ
イナス側汎用信号線群と、（Ｋ）前記配線ブロック内部
に位置し片側は前記マトリクススイッチ部に接続しもう
片側はＹ軸プラス側コネクタに接続しており他の前記配
線ブロックとの感で信号を伝送する複数の汎用信号線で
あるＹ軸プラス側汎用信号線群と、（Ｌ）前記配線ブロ
ック内部に位置し片側は前記マトリクススイッチ部に接
続しもう片側は前記配線ブロックとＩＣソケットとの間
で信号を伝送する複数の汎用信号線であるＩＣソケット
側汎用信号線群と、（Ｍ）前記配線ブロック内部に位置
しマトリクススイッチ部の切換えを設定し保持しておく
スイッチレジスタ部と、（Ｎ）前記配線ブロック内部に
位置しスイッチレジスタ部の設定情報を基板プログラミ
ング制御部から受け取る制御を行う配線ブロック制御部
と、（Ｏ）前記配線ブロック内にありＸ軸マイナス側コ
ネクタを介し前記配線ブロック制御部と接続しさらにＸ
軸プラス側コネクタを介しＸ軸方向の複数の前記配線ブ
ロックに制御信号を伝送するコントロールバスと、
（Ｐ）前記配線ブロック内にありＸ軸マイナス側コネク
タを介し前記配線ブロック制御部と接続しさらにＸ軸プ
ラス側コネクタを介しＸ軸方向の複数の前記配線ブロッ
クにデータ信号を伝送するデータバスと、（Ｑ）前記配
線ブロック内にありＸ軸マイナス側コネクタを介し前記
配線ブロック制御部と接続しさらにＸ軸プラス側コネク
タを介しＸ軸方向の複数の前記配線ブロックにアドレス
信号を伝送するＸ軸方向アドレス信号線と、（Ｒ）前記
配線ブロック内にありＹ軸マイナス側コネクタを介し前
記配線ブロック制御部と接続しさらにＹ軸プラス側コネ
クタを介しＹ軸方向の複数の前記配線ブロックにアドレ
ス信号を伝送するＹ軸方向アドレス信号線と、（Ｓ）前
記配線ブロック内にあり片側は前記マトリクススイッチ
部に接続しもう片側は前記配線ブロック制御部と接続し
スイッチの制御信号を伝送するスイッチ切換え信号線群
と、（Ｔ）前記配線ブロックのＸ軸マイナス方向の端に
接続され接続する各配線ブロックに前記コントロールバ
ス信号とデータバス信号とＸ軸方向アドレス信号を伝送
するＸ軸信号供給部と、（Ｕ）前記配線ブロックのＹ軸
マイナス方向の端に接続され接続する各配線ブロックに
Ｙ軸方向アドレス信号を伝送するＹ軸信号供給部と、
（Ｖ）前記Ｘ軸信号供給部とＹ軸信号供給部を接続する
ＸＹ接続部と、（Ｗ）前記配線ブロック一つ一つの内部
の接続を設定する基板プログラミング制御部と、（Ｘ）
前記配線ブロックの設定時に前記ＸＹ接続部と基板プロ
グラミング制御部を接続する接続ケーブルと、を含んで
構成される。

【００１６】

【実施例】次に、本発明について、図面を参照して詳細
に説明する。

【００１７】図１は本発明の一実施例を示す正面図であ
る。図１に示すユニバーサルボードは、（Ａ）マトリク
ス状に接続された複数の配線ブロック１〜２５と、
（Ｂ）配線ブロック１〜２５のＸ軸マイナス方向の端に
接続されたＸ軸信号供給部２７と、（Ｃ）配線ブロック
１〜２５のＹ軸マイナス方向の端に接続されたＹ軸信号
供給部２６と、（Ｄ）Ｘ軸信号供給部２７とＹ軸信号供
給部２６を接続するＸＹ接続部２８と、（Ｅ）配線ブロ
ック１〜２５内部の接続を決定する基板プログラミング
制御部３０と、（Ｆ）ＸＹ接続部２８と基板プログラミ
ング制御部３０を接続する接続ケーブル２９と、を有し
て構成される。

【００１８】Ｘ軸信号供給部２７から接続する各配線ブ
ロック１〜２５に対し、コントロールバス、データバ
ス、Ｘ軸方向のアドレス信号線が出力される。Ｙ軸信号
供給部２６から接続する各配線ブロック１〜２５に対
し、Ｙ軸方向のアドレス信号線が出力される。

【００１９】図２は、図１に示すユニバーサルボードの
配線ブロックの構成を示すブロック図である。

【００２０】配線ブロックは、基板部３１と、基板部の
４端部のコネクタＸ軸マイナス側コネクタ３２、Ｘ軸プ
ラス側コネクタ３４、Ｙ軸マイナス側コネクタ３５、Ｙ
軸プロス側コネクタ３３と、基板部３１上のマトリクス
スイッチ部３８、スイッチレジスタ部３７、ＩＣソケッ
ト４０、配線ブロック制御部３６、及び基板部上の信号
線としてコントロールバス４５、データバス４６、Ｘ軸
方向アドレス信号線４１、Ｙ軸方向アドレス信号線４
２、Ｘ軸マイナス側汎用信号線群４８、Ｘ軸プロス側汎
用信号線群４７、Ｙ軸マイナス側汎用信号線群４９、Ｙ
軸プラス側汎用信号線群５０、ＩＣソケット側汎用信号
線群４３、スイッチ切換え信号線群４４とを含んで構成
される。（１）Ｘ軸マイナス側コネクタ３２は、他の配線ブロッ
ク１〜２５またはＸ軸信号供給部２７と接続し、コント
ロールバス４５、データバス４６、Ｚ軸方向アドレス信
号線４１、Ｘ軸マイナス側汎用信号線群４８の信号線を
収容する。（２）Ｘ軸プラス側コネクタ３４は、他の配線ブロック
１〜２５と接続し、コントロールバス４５、データバス
４６、Ｘ軸方向アドレス信号線４１、Ｘ軸プラス側汎用
信号線群４７の信号線を収容する。（３）Ｙ軸マイナス側コネクタ３５は、他の配線ブロッ
ク１〜２５またはＹ軸信号供給部２６と接続し、Ｙ軸方
向アドレス信号線４２、Ｙ軸マイナス側汎用信号線群４
９の信号線を収容する。（４）Ｙ軸プラス側コネクタ３３は、他の配線ブロック
１〜２５と接続し、Ｙ軸方向アドレス信号線４２、Ｙ軸
プラス側汎用信号線群５０の信号線を収容する。

【００２１】（５）コントロールバス４５は、基板プロ
グラミング制御部３０を接続し各配線ブロック１〜２５
の接続を設定する場合に有効となり、基板プログラミン
グ制御部３０から選択された配線ブロック制御部３６及
び複数の配線ブロックに渡って同一の制御信号を伝送す
る。（６）データバス４６は、基板プログラミング制御部３
０を接続し各配線ブロック１〜２５の接続を設定する場
合に有効となり、基板プログラミング制御部３０から選
択された配線ブロック制御部３６及び複数の配線ブロッ
クに渡って同一のデータを伝送する。（７）Ｘ軸方向アドレス信号線４１は、基板プログラミ
ング制御部３０を接続し各配線ブロック１〜２５の接続
を設定する場愛に有効となり、基板プログラミング制御
部３０から選択された配線ブロック制御部３６を指定す
る場合に複数の配線ブロックに渡って同一のアドレスセ
レクタ信号を伝送する。（８）Ｙ軸方向アドレス信号線４２は、基板プログラミ
ング制御部３０を接続し各配線ブロック１〜２５の接続
を設定する場合に有効となり、基板プログラミング制御
部３０から選択された配線ブロック制御部３６を指定す
る場合に複数の配線ブロックに渡って同一のアドレスセ
レクト信号を伝送する。（９）Ｘ軸マイナス方向、Ｘ軸プラス方向、Ｙ軸マイナ
ス方向、Ｙ軸プラス方向それぞれに、隣接する配線ブロ
ックとマトリクススイッチ部３８の間で信号を伝送する
複数の汎用信号線がＸ軸マイナス側汎用信号線群４８、
Ｘ軸プラス側汎用信号線群４７、Ｙ軸マイナス側汎用信
号線群４９、Ｙ軸プラス側汎用信号線群５０である。本
ユニバーサルボードを使用し目的の回路を形成する際に
必要な信号を伝送する。（１０）同様に配線ブロック１〜２５上のＩＣソケット
４０とマトリクススイッチ部３８の間で信号を伝送する
複数の汎用信号線がＩＣソケット側汎用信号線群４３で
あり、本ユニバーサルボードを使用し目的の回路を形成
する際に必要な信号を伝送する。（１１）マトリクススイッチ部３８は、４方向の汎用信
号線と、配線ブロックのＩＣソケット４０に実装された
ＩＣ等の回路素子３９との接続を切替えるスイッチの集
合で構成されている。本ユニハーサルボードを使用し目
的の回路を形成する際に必要な信号間の接続を切換え
る。（１２）Ｘ軸方向アドレス信号線４１、Ｙ軸方向アドレ
ス信号線４２、データバス４６、コントロールバス４５
は配線ブロック制御部３６に電気的に接続しており、こ
れら信号線より受信したマトリクススイッチのプログラ
ミングデータは、配線ブロック制御部３６からスイッチ
切換え信号線群４４を介しマトリクススイッチ３８中の
スイッチレジスタ部３７に伝送される。（１３）スイッチレジスタ部３７に保持された各スイッ
チの設定に従いマトリクススイッチ３８が切換わる。

【００２２】各配線ブロック１〜２５の配線は、配線ブ
ロック制御部３６からのプログラミングにより決定され
る。基板プログラミング制御部３０は、全Ｘロケーショ
ンに同一バス信号を分岐出力するＸ軸信号供給部２７を
介し、全配線ブロック１〜２５のデータバス４６及びコ
ントロールバス４５に同一信号を出力する。

【００２３】基板プログラミング制御部３０から設定す
る配線ブロックのＸＹロケーションを指定すると、Ｘ軸
信号供給部２７は対応するＹ軸ロケーション上の配線ブ
ロックの接続するＸ軸方向アドレス信号線４１をＯＮ
し、Ｙ軸信号供給部２６は対応するＸ軸ロケーション上
の配線ブロックの接続するＹ軸方向アドレス信号線４２
をＯＮする。

【００２４】これにより、各配線ブロック１〜２５中、
Ｘ軸方向アドレス信号線４１とＹ軸方向アドレス信号線
４２の両方の信号線が共にＯＮする配線ブロックが１つ
だけ特定され、基板プログラミング制御部３０は特定さ
れた配線ブロックを対象にマトリクススイッチのプログ
ラミングデータを送る。

【００２５】全配線ブロック１〜２５中、Ｘ、Ｙロケー
ションが共に特定された配線ブロックのみデータバス４
６及びコントロールバス４５の信号が有効となり、マト
リクススイッチのプログラミングデータを配線ブロック
制御部３６に取り込む。

【００２６】全配線ブロックに対し配線切換えデータを
特定することにより、マトリクス状の配線ブロック１〜
２５全体で一つの基板としての機能を実現できる。

【００２７】

【発明の効果】本発明のユニバーサル基板は、電子回路
素子の実装されたブロックをマトリクス状に接続するの
で、回路の追加の必要が発生した場合、Ｘ軸信号供給部
とＹ軸信号供給部に接続可能な範囲で、回路の規模を容
易に拡大できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１の詳細を示すブロック図である。

【図３】（ａ），（ｂ）は従来の第１の例を示す側面図
および裏面図である。

【図４】図３（ａ），（ｂ）に示す基板１０１の改良技
術を説明する側面図および裏面図である。

【図５】従来の第２の例を示すブロック図である。

【図６】（ａ）〜（ｃ）は図５に示す試験装置の使用例
を示すブロック図である。

【図７】図５に示す試験装置を改良したものを示すブロ
ック図である。

【図８】従来の第３の例を示すブロック図である。

【図９】（ａ）〜（ｃ）は従来の第４の例を示す上面
図，側面図，断面図である。

【符号の説明】

１〜２５配線ブロック２６Ｙ軸信号供給部２７Ｘ軸信号供給部２８ＸＹ接続部２９接続ケーブル３０基板プログラミング制御部

Claims

(57)【特許請求の範囲】

【請求項１】（Ａ）４つのコネクタを４側面に有しマト
リクス状に接続される複数の配線ブロックと、（Ｂ）前記配線ブロックのＸ軸マイナス方向の側面に位
置し他の前記配線ブロックまたは信号供給部と接続する
Ｘ軸マイナス側コネクタと、（Ｃ）前記配線ブロックのＸ軸プラス方向の側面に位置
し他の前記配線ブロックと接続するＸ軸プラス側コネク
タと、（Ｄ）前記配線ブロックのＹ軸マイナス方向の側面に位
置し他の前記配線ブロックまたはＹ軸信号供給部と接続
するＹ軸マイナス側コネクタと、（Ｅ）前記配線ブロックのＹ軸プラス方向の側面に位置
し他の前記配線ブロックと接続するＹ軸プラス側コネク
タと、（Ｆ）前記配線ブロック上面に位置しＩＣ等の電子回路
素子を実装するＩＣソケットと、（Ｇ）前記配線ブロック内部に位置し汎用信号線の接続
を切換えるスイッチの集合であるマトリクススイッチ部
と、（Ｈ）前記配線ブロック内部に位置し片側は前記マトリ
クススイッチ部に接続しもう片側はＸ軸マイナス側コネ
クタに接続しており他の前記配線ブロックとの間で信号
を伝送する複数の汎用信号線であるＸ軸マイナス側汎用
信号線群と、（Ｉ）前記配線ブロック内部に位置し片側は前記マトリ
クススイッチ部に接続しもう片側はＸ軸プラス側コネク
タに接続しており他の前記配線ブロックとの間で信号を
伝送する複数の汎用信号線であるＸ軸プラス側汎用信号
線群と、（Ｊ）前記配線ブロック内部に位置し片側は前記マトリ
クススイッチ部に接続しもう片側はＹ軸マイナス側コネ
クタに接続しており他の前記配線ブロックとの間で信号
を伝送する複数の汎用信号線であるＹ軸マイナス側汎用
信号線群と、（Ｋ）前記配線ブロック内部に位置し片側は前記マトリ
クススイッチ部に接続しもう片側はＹ軸プラス側コネク
タに接続しており他の前記配線ブロックとの感で信号を
伝送する複数の汎用信号線であるＹ軸プラス側汎用信号
線群と、（Ｌ）前記配線ブロック内部に位置し片側は前記マトリ
クススイッチ部に接続しもう片側は前記配線ブロックと
ＩＣソケットとの間で信号を伝送する複数の汎用信号線
であるＩＣソケット側汎用信号線群と、（Ｍ）前記配線ブロック内部に位置しマトリクススイッ
チ部の切換えを設定し保持しておくスイッチレジスタ部
と、（Ｎ）前記配線ブロック内部に位置しスイッチレジスタ
部の設定情報を基板プログラミング制御部から受け取る
制御を行う配線ブロック制御部と、（Ｏ）前記配線ブロック内にありＸ軸マイナス側コネク
タを介し前記配線ブロック制御部と接続しさらにＸ軸プ
ラス側コネクタを介しＸ軸方向の複数の前記配線ブロッ
クに制御信号を伝送するコントロールバスと、（Ｐ）前記配線ブロック内にありＸ軸マイナス側コネク
タを介し前記配線ブロック制御部と接続しさらにＸ軸プ
ラス側コネクタを介しＸ軸方向の複数の前記配線ブロッ
クにデータ信号を伝送するデータバスと、（Ｑ）前記配線ブロック内にありＸ軸マイナス側コネク
タを介し前記配線ブロック制御部と接続しさらにＸ軸プ
ラス側コネクタを介しＸ軸方向の複数の前記配線ブロッ
クにアドレス信号を伝送するＸ軸方向アドレス信号線
と、（Ｒ）前記配線ブロック内にありＹ軸マイナス側コネク
タを介し前記配線ブロック制御部と接続しさらにＹ軸プ
ラス側コネクタを介しＹ軸方向の複数の前記配線ブロッ
クにアドレス信号を伝送するＹ軸方向アドレス信号線
と、（Ｓ）前記配線ブロック内にあり片側は前記マトリクス
スイッチ部に接続しもう片側は前記配線ブロック制御部
と接続しスイッチの制御信号を伝送するスイッチ切換え
信号線群と、（Ｔ）前記配線ブロックのＸ軸マイナス方向の端に接続
され接続する各配線ブロックに前記コントロールバス信
号とデータバス信号とＸ軸方向アドレス信号を伝送する
Ｘ軸信号供給部と、（Ｕ）前記配線ブロックのＹ軸マイナス方向の端に接続
され接続する各配線ブロックにＹ軸方向アドレス信号を
伝送するＹ軸信号供給部と、（Ｖ）前記Ｘ軸信号供給部とＹ軸信号供給部を接続する
ＸＹ接続部と、（Ｗ）前記配線ブロック一つ一つの内部の接続を設定す
る基板プログラミング制御部と、（Ｘ）前記配線ブロックの設定時に前記ＸＹ接続部と基
板プログラミング制御部を接続する接続ケーブルと、を
含むことを特徴とするユニバーサルボード。