JPH03276496A - データ処理用半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理用半導体集積回路に係り、例えばＥ
ＰＲＯＭ（エレクトリカリ・プログラマブル・リード・
オンリ・メモリ）若しくはＥＥＰＲＯＭ　（エレクトリ
カリ・イレーザブル・アンド・プログラマブル・リード
・オンリ・メモリ）などの電気的に書換え可能な記憶素
子を内蔵するマイクロコンピュータの当該記憶素子への
書込み／ベリファイと、汎用書込み装置（−数的にｒＥ
ＰＲＯＭライタ」と称される）とのインタフェース技術
に関する。

〔従来の技術〕

ＣＰＵ　（セントラル・プロセッシング・ユニット）を
中心に所要の周辺回路を１つの半導体基板に形成して成
るシングルチップマイクロコンピュータにおいて、その
ソフトウェアプログラムの変更やバグの修正に当たって
は当該プログラムを保有するメモリに修正を加えなけれ
ばならない。このようなソフトウェアプログラムの修正
・変更対象とされるメモリを内蔵するシングルチップマ
イクロコンピュータにあっては、当該メモリをＥＰＲＯ
Ｍ化し、ＥＰＲＯＭライタなどの汎用書込み装置によっ
て当該ＥＰＲＯＭへの書込みを可能としている。このＥ
ＰＲＯＭへの書込みにおいて使用されるピン（外部端子
）は、シングルチップマイクロコンピュータの通常動作
時にアドレス入力やデータ入力若しくはその他の信号入
出力に使用されるピンが、モード切換えによって使用さ
れ。

書込み専用ピンは特に備えられてはいない。また、マイ
クロコンピュータ内蔵の記憶素子への書込み／ベリファ
イを行う場合には、マイクロコンピュータと汎用書込み
装置とのインタフェース仕様が異なるため、専用のピン
変換アダプタ（ソケットアダプタとも称される）により
、両者を結合するときの接続用ピンの接続関係が変換さ
れる。

このようなピン変換アダプタは、電気的に書換え可能な
記憶素子を内蔵するシングルチップマイクロコンピュー
タのパッケージに対応したＩＣソケットと、ＥＰＲＯＭ
ライタ側のソケットに結合可能な複数の接続用ピンを配
列して成る接栓部とを備え、両者の電気的接続をピン変
換アダプタ内部のプリント基板によって行うようにして
いる。

つまり、シングルチップマイクロコンピュータの内蔵記
憶素子に書込みを行う場合に必要となるのは、当該マイ
クロコンピュータの接続用ピン群の一部であり、この必
要となる接続用ピンと、上記接栓部における接続用ピン
とを基板に形成された導電ラインによって電気的に結合
することによって、シングルチップマイクロコンピュー
タとＥＰＲＯＭライタとの整合性をとるようにしている
。

尚、内蔵ＥＰＲＯＭへの書込みを可能とする技術につい
て記載された文献の例としては、１９８９年３月に株式
会社日立製作所より発行されたｒＨ８１５３２用ソケッ
トアダプタＨ８５３８ＥＳＧＯＩＨ取扱い説明書」があ
る。

〔発明が解決し、ようとする課題〕

上記従来技術について本発明者が検討したところによれ
ば１次のような問題点のあることが見い出された。

シングルチップマイクロコンピュータのパッケージが同
一の構造であってもマイクロコンピュータ自体の品種の
違いにより内蔵素子への書込みの際に使用されるピンが
異なる場合があり、かかる場合には、同一のピン変換ア
ダプタを使用することができず、どうしてもそれ専用の
ピン変換アダプタを別に用意しなければならない。換言
するなら従来のピン変換アダプタは、マイクロコンピュ
ータのパッケージが同一構造であるのにもかかわらず、
シングルチップマイクロコンピュータの品種に応じて個
別仕様とせざるを得す、品種の異なるシングルチップマ
イクロコンピュータを開発するたびに、それ専用のピン
変換アダプタを開発しなければならなかった。

本発明の目的は、汎用書込み装置によって外部から書込
み可能な記憶手段を含むデータ処理用半導体集積回路に
おいて、上記記憶手段への書込みの際に使用されるピン
変換アダプタの共通化を可能とする技術を提供すること
にある。

本発明の前記ならびにその他の目的と新規な特徴は１木
切ｍ書の記述及び添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、書込み装置とインタフェースされることで電
気的に書込み可能な記憶手段への書込みにのみ使用され
る書込み専用端子を設け、更にこの書込み専用端子の配
列を統一シてデータ処理用半導体集積回路を構成したも
のである。ここで、書込み装置からの書込みにおいて不
可欠とされる全ての端子を上記書込み専用端子として、
通常動作時に使用される端子と区別して設ける必要はな
く、通常動作時において使用される端子のうちモード切
換えによって書込み専用端子として使用し得る端子の統
一が不可能とされる端子についてのみ専用端子とするこ
とができる。

また、通常動作時において使用される複数の端子は通常
半導体集積回路の周辺部に配列されており、この端子の
外部接続に支障を与えないようにするには、当該半導体
集積回路の裏面中央部に上記書込み専用端子を設けるよ
うにするとよい。

〔作　用〕

上記した手段によれば、上記記憶手段への書込みにのみ
使用される書込み専用端子が設けられ、しかもこの書込
み専用端子の配列が統一されており、このことが、書込
み装置とデータ処理用半導体集積回路との間に介在され
るビン変換アダプタの共通化を達成する６ 〔実、施　例〕 第２図には本発明に係るデータ処理用半導体集積回路の
一実施例であるシングルチップマイクロコンピュータ１
００が示される。同図に示されるシングルチップマイク
ロコンピュータ１００はシリコンのような１個の半導体
基板に、論理動作制御ブロックとしてのＣＰＵ　（セン
トラル・プロセッシング・ユニット）１０２、ＲＡＭ　
（ランダム・アクセス・メモリ）１０３、及び電気的に
書込み可能なＥＰＲＯＭ　（エレクトリカリ・プログラ
マブル・リード・オンリ・メモリ）１０４から成るプロ
セッサ１０５と、可変論理構造の論理機能ブロックの一
例としてのＰＬＡ（プログラマブル。

ロジック・アレイ）１０６、及び入出力ボート（単にＩ
ｌｏとも記す）１０７で構成され、夫々のブロックは共
通パス１０８にて接続される。また、上記ＰＬＡ１０６
は信号線１０９，１１０によりｌ１０１０７及びＣＰｔ
Ｊ　１０２に直接結合される。

上記ＥＰＲＯＭ１０４はシングルチップマイクロコンピ
ュータ１００のソフトウェアとしての動作プログラムを
格納するためのものであり、上記ＰＬＡ１０６はシング
ルチップマイクロコンピュータ１００のハードウェアの
一部をプログラマブルに実現するための論理機能ブロッ
クとされ、このＰＬＡ１０６も上記ＥＰＲＯＭ１０４と
同様に電気的に書込み可能な不揮発性記憶素子を含んで
いる。

第１図には上記シングルチップマイクロコンピュータ１
００の裏面が示される。同図に示されるシングルチップ
マイクロコンピュータ１００は、特に制限されないが、
パッケージ寸法を小さくし、パッケージ周辺にはんだ付
は可能な外部端子（電極バッド）を設けて成るチップキ
ャリアパッケージ（Ｃｈｉｐ　ｃａｒｒｉｅｒ　ｐａｃ
ｋａｇｅ）によって封止されている。このチップキャリ
アパッケージは主にセラミック積層法によって製造され
、特に制限されないが、１〜８４で示されるように８４
個の外部端子が形成される。そしてこのチップキャリア
パッケージに設けられた外部端子１〜８４は、データ端
子、制御端子、アドレス端子、電源端子などに割当てら
れ、データ処理動作などの通常の動作において外部装置
との間のデータや各種制御信号のやりとりが可能とされ
る。

ここで、第２図に示されるＲＯＭ１０４やＰＬＡ１０６
へのプログラム書込みには、後に詳述するようにＥＰＲ
ＯＭライタなどの汎用書込み装置が使用される。そして
このプログラム書込みにおいては、従来のようにチップ
キャリアパッケージ周辺の外部端子１〜８４のうちの所
定の端子を兼用端子としてモード切換えにより利用する
のではなく、これら外部端子１〜８４とは別に、チップ
キャリアパッケージの裏面中央部に設けられた書込み専
用端子群１１２が使用される。この書込み専用端子群１
１２は、内部記憶素子への書込みにのみ使用され、特に
制限されないが、Ｐ１〜Ｐ２８で示されるように２８個
の端子を含み、プログラム書込みにおいてそれら端子Ｐ
１〜Ｐ２８が後述するビン変換アダプタを介してＥＰＲ
ＯＭライタに電気的に接続可能とされる。ここで、端子
Ｐ１〜Ｐ２８は、マイクロコンピュータの種類にかかわ
らず端子配列が統一されている。つまり、書込み専用端
子群１１２については、シングルチップマイクロコンピ
ュータの種類にかかわらず、同一仕様とされる。

第３図には上記シングルチップマイクロコンピュータ１
００におけるＥＰＲＯＭ１０４及びＰＬＡ１０６にプロ
グラム書込みを行う場合に使用されるビン変換アダプタ
が示され、第４図には上記シングルチップマイクロコン
ピュータ１００が装着されたビン変換アダプタをＥＰＲ
ＯＭライタにセットした状態が示される。

ビン変換アダプタ１１３は、シングルチップマイクロコ
ンピュータ１１４のパッケージに対応したＩＣソケット
１１４と、ＥＰＲＯＭライタ１１９側のＩＣソケットに
結合可能な複数の接続用ピンを配列して成る接栓部】、
１５とを備えたアダプタ本体１１７とを有する。そして
このアダプタ本体１１７の上部には、ＩＣソケット１１
４上に載せられたシングルチップマイクロコンピュータ
１１４を挿圧して当該コンピュータ１１４の書込み専用
端子群１１２とＩＣソケット１１４との電気的結合の確
実化を図るための上蓋１１３が設けられている。この上
蓋１１３は、ヒンジ機構部１１８によって開閉可能とさ
れている。

シングルチップマイクロコンピュータ１１４が装着され
たピン変換アダプタ１１３は第４図に示されるようにＥ
ＰＲＯＭライタ１１９にセットされ、このような状態で
ＥＰＲＯＭライタ１１９を操作することにより、シング
ルチップマイクロコンピュータ１１４の内蔵記憶素子へ
の書込み／ベリファイが可能とされる。

第５図にはシングルチップマイクロコンピュータ１００
とビン変換アダプタ１１３とＥＰＲＯＭライタ１１９と
の結合関係が示される。

ピン変換器１１３におけるＩＣソケット１１４と接栓部
１１５とは一対一で結合され、この結合状態は、同一形
状のパッケージに封止され、且つ、端子配列が統一され
た書込み専用端子群１１２を有するシングルチップマイ
クロコンピュータである限りにおいて同一とされ、当該
コンピュータの種類に左右されない。書込み専用端子群
１１２は、特に制限されないが、以下のように端子配列
が統一される。

すなわち、端子Ｐ１は書込み電圧ＶＰＰの入力端子とさ
れ、端子Ｐ２〜ＰＬＯ，Ｐ２１．．Ｐ２３〜Ｐ２７はア
ドレスＡＯ−Ａ１４の入力端子とされ、端子ｐＨ〜Ｐ１
３．Ｐ１５〜Ｐ１９はデータＤｏ−Ｄ７の入力端子とさ
れ、端子Ｐ１４はグランド（ＧＮＤ）端子とされ、端子
Ｐ２０はチップイネーブル信号ＧＥの入力端子とされ、
端子Ｐ２２はアウトプットイネーブル信号ＯＥの入力端
子とされ、端子Ｐ２８は電源電圧Ｖｃｃの入力端子とさ
れる。例えば第５図に従うと、端子Ｐ１に書込み電圧Ｖ
ＰＰが印加されると本実施例のマイクロコンピュータ１
００には書込みモードが設定される。これにより、ＥＰ
ＲＯＭ１０４やＰＬＡ１０６は書込み専用端子Ｐ１〜Ｐ
２８を介してＥＰＲＯＭライタ１１９で直接情報の書込
みが可能にされる。

本実施例によれば以下のような作用効果を得ることがで
きる。

（１）シングルチップマイクロコンピュータ１゜Ｏに内
蔵された記憶素子への電気的書込みにのみ使用される書
込み専用端子Ｐ１〜Ｐ２８を設け。

この専用端子Ｐ１〜Ｐ２８の配列を統一したことにより
、プログラム書込み対象とされるマイクロコンピュータ
の種類が異なってもパッケージが等しい限りにおいては
、ＥＰＲＯＭを使用するプログラム書込みにおいて同一
仕様のピン変換アダプタ１０３を使用することができ、
これにより、ピン変換アダプタ１０３の汎用性を達成す
ることができる。

（２）シングルチップマイクロコンピュータ１０４の裏
面中央部に書込み専用端子Ｐ１〜Ｐ２８を設けているの
で１本実施例マイクロコンピュータ１００の実装に支障
を与えずに済む。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが９本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変更可能であ
る。

例えば書込み専用端子群１１２をシングルチップマイク
ロコンピュータ、］、ＯＯの表面に設けるようにしても
よい。

また、プログラム書込みにおいて不可欠となる端子の全
てを書込み専用端子とするのではなく。

その一部を書込み専用端子としてもよい。兼用端子とし
て端子位置などの統一が可能なものについてはあえて書
込み専用端子とする必要はないからである。この場合、
書込み専用端子数の減少が図れる。

以上の説明では本発明者によってなされた発明をその利
用分野であるシングルチップマイクロコンビュータに適
用した場合について説明したが、本発明はそれに限定さ
れるものではなく、例えばデータ処理装置やネットワー
ク・プロセッシングユニットなどにも広く適用すること
ができる。本発明は少なくとも電気的に書込み可能な記
憶素子を内蔵する条件のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、内蔵記憶手段への書込みにのみ使用される書
込み専用端子を設け、しかもこの書込み専用端子の配列
を統一することにより、書込み装置とデータ処理用半導
体集積回路との間に介在されるピン変換アダプタの共通
化を達成することができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるシングルチップマイク
ロコンピュータの底面図、 第２図は同上シングルチップマイクロコンピュータのブ
ロック図、 第３図はピン変換アダプタの外観斜視図、第４図はピン
変換アダプタをＥＰＲＯＭライタにセットした状態の斜
視図、 第５図は同上シングルチップマイクロコンピュータとピ
ン変換アダプタとＥＰＲＯＭライタとの結合関係の説明
図である。 １００・・・シングルチップマイクロコンピュータ、１
０２・・・ＣＰＵ、１０３・・・ＲＡＭ、１０４・・・
ＥＰＲＯＭ、１０６・・・ＰＬＡ、１０７・・・工／○
、１１２・・・書込み専用端子群、Ｐ１〜Ｐ２８・・・
書込み専用端子、１１３・・・ピン変換アダプタ、１１
９・・・ＥＰＲＯＭライタ。 第 図 １１２智込λ町則坪にＨ千 第 図 ０４

Claims (1)

1. 【特許請求の範囲】 １、書込み装置とインタフェースされることで電気的に
   書込み可能な記憶手段を含んで成るデータ処理用半導体
   集積回路において、上記記憶手段への電気的書込みにの
   み使用される書込み専用端子を設け、この書込み専用端
   子の配列を統一して成ることを特徴とするデータ処理用
   半導体集積回路。 ２、上記記憶手段への電気的書込みにおいて不可欠とさ
   れる全ての端子の少なくとも一部が上記書込み専用端子
   とされた請求項１記載のデータ処理用半導体集積回路。 ３、パッケージの裏面中央部に上記書込み専用端子を設
   けた請求項１又は２記載のデータ処理用半導体集積回路
   。