JPH11328980A - 不揮発性半導体メモリ - Google Patents

Abstract

(57)【要約】 【課題】 不揮発性半導体メモリの書換えを低コストで
実現する。 【解決手段】 電気的に書換え可能なメモリアレイ２
０、その制御回路１７等を含む不揮発性半導体メモリ３
０に、アドレスバス端子５、データバス端子６のパラレ
ルポートの他に、シリアルデータ入出力端子１、シリア
ルデータ入出力用のクロック入力端子２からなるシリア
ルポートと、シリアル命令解読回路７と、自他識別情報
等が可能とされるスレーブアドレスレジスタ９等を設
け、シリアルポートとパラレルポートとを排他的に動作
させることにより、シリアルポートからのメモリアレイ
２０のデータの消去、書き込み、読み出しを可能とし
た。そして実装基板上にシリアルバスポートを他の書き
換え手段を持つコントローラまたはマイコンのシリアル
バスに接続し、このシリアルバス経由でコントローラま
たはマイコンからの命令で不揮発性半導体メモリ３０の
データを書き換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、不揮発性半導体
メモリに関し、特に、電気的に書換え可能な一括消去型
ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａ
ｂｌｅ ａｎｄＰｒｏｇｒａｍａｂｌｅ Ｒｅａｄ Ｏ
ｎｌｙ Ｍｅｍｏｒｙ）や不揮発性半導体メモリを内蔵
したマイクロコンピュータ等に適用して有効な技術に関
する。

【０００２】

【従来の技術】たとえばマイコン等を制御するプログラ
ム等をいわゆるファームウェアとして格納する記憶手段
として、書き換え可能な不揮発性ＩＣメモリを使用する
ことが知られている。

【０００３】このような、書き換えが可能な不揮発性Ｉ
Ｃメモリとしては、たとえばＣＱ出版社、１９９７年５
月発行「トランジスタ技術」Ｐ２６６〜Ｐ２８８、等の
文献に記載されているようにパラレルでアドレス／デー
タをやりとりするパラレルポートの不揮発性ＩＣメモリ
と、シリアルでアドレス／データをやりとりするシリア
ルポートの不揮発性ＩＣメモリがある。

【０００４】パラレルでアドレス／データをやりとりす
るパラレルポートの不揮発性ＩＣメモリはデータの転送
レートの高い用途に使用され、シリアルでアドレス／デ
ータをやりとりするシリアルポートの不揮発性ＩＣメモ
リはデータの転送レートはそれほど必要ないがＩＣメモ
リのパッケージの実装面積を小さくしたい用途、または
信号を送る配線数を少なくしたい用途に使用されてい
る。

【０００５】コントローラやマイコン等を制御するプロ
グラムを格納する不揮発性ＩＣメモリは高い転送レート
を要求されるためパラレルでアドレス／データをやりと
りするパラレルポートの不揮発性ＩＣメモリが使用され
ている。このコントローラやマイコンを制御するプログ
ラムは、いわゆるファームウェアとして通常書き換える
事はないがプログラムに変更があった時はオンボード上
で書き換えが行われる。オンボード上でのプログラムの
書き換えは通常フロッピーディスクまたは回線等から変
更するデータをコントローラまたはマイコンに送り、コ
ントローラまたはマイコンが不揮発性ＩＣメモリの書き
換えを制御するプログラムに従って書き換えている。こ
の時コントローラやマイコンを制御するプログラムは書
き換え対象の不揮発性ＩＣメモリとは別のメモリに格納
されている。

【０００６】

【発明が解決しようとする課題】しかし書き換え対象の
不揮発性ＩＣメモリが書き換えプログラムを持つ不揮発
性ＩＣメモリに配線されていない場合、または書き換え
対象の不揮発性ＩＣメモリの他に書き換えを制御するプ
ログラムを格納する別の不揮発性ＩＣメモリを持ってい
ないコントローラやマイコン等ではオンボード上での書
き換えができない、という技術的課題があった。

【０００７】従来技術ではこの技術的課題の解決方法と
して不揮発性ＩＣメモリを実装する手段として挿抜可能
なＩＣソケットを使用し、プログラムに変更が生じたと
きは不揮発性ＩＣメモリを交換する第１の方法、または
フロッピーディスクまたは回線等からプログラムの書き
換えができるように書換え専用のパラレルバスを配線す
る第２の方法、またはコントローラやマイコン等を制御
するプログラムを格納する不揮発性ＩＣメモリの他に不
揮発性ＩＣメモリの書き換えを制御するプログラム格納
する別のメモリ（ＲＯＭ）を持たせる第３の方法、等の
手段を採っていた。

【０００８】しかし、上述の第１および第３の方法で
は、ＩＣソケットや別のＲＯＭ等の余分な部品を実装す
る必要があるため、実装対象の機器の製造コストが高く
なる、という技術的課題がある。また、第２の方法の場
合には、プリント基板上に余計なパラレルバスの配線を
しなければならず、実装効率の低下や、コスト高を招
く、という技術的課題を生じる。

【０００９】本発明の目的は、被実装システムのコスト
高を招くことなく、記憶内容の書換えが可能な不揮発性
半導体メモリを提供することにある。

【００１０】本発明の他の目的は、被実装システムにお
ける実装効率の低下やコスト高を招くことなく、記憶内
容の書換えが可能な不揮発性半導体メモリを提供するこ
とにある。

【００１１】本発明の他の目的は、被実装システムに実
装されたままの状態で、簡便に記憶内容の書換えが可能
な不揮発性半導体メモリを提供することにある。

【００１２】

【課題を解決するための手段】本発明は、記憶内容の書
き換えが可能な不揮発性半導体メモリにおいて、記憶内
容にアクセスするための複数の入出力ポートを備えたも
のである。

【００１３】より具体的には、一例として、たとえば、
パラレルポートの不揮発性ＩＣメモリにパラレルアクセ
ス用入出力ポートとは別にシリアルアクセス用入出力ポ
ートを持たせ、データの消去および書き込みおよび読み
出しを可能とした。

【００１４】これにより、たとえば信号本数の少ないシ
リアルバスの信号を他の書き換え手段を持つコントロー
ラまたはマイコンに接続し、このシリアルバスを通して
前記コントローラまたはマイコンからの命令で不揮発性
ＩＣメモリのデータを書き換えることが可能になる。

【００１５】また、シリアルアクセス用入出力ポートよ
り入力された信号を検知し、パラレルアクセス用入出力
ポートを周辺の回路から切り放す排他アクセス制御機能
を持つことにより、パラレルアクセス用入出力ポートに
入力される信号に関係なくメモリアレイの消去および書
き込みができるようになる。

【００１６】また、シリアルバスに繋がる他の機器に対
して自他識別情報を保持することにより、シリアルバス
上の複数の機器の中から、書換え対象の不揮発性ＩＣメ
モリを選択して的確な書換え操作が可能になる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１８】図１は、本発明の不揮発性半導体メモリの
一実施の形態である一括消去型ＥＥＰＲＯＭ（フラッシ
ュメモリ）の構成の一例を示すブロック図であり、図２
は、そのアクセス動作に用いられるデータフォーマット
の一例を示す概念図、図３は、その外観の一例を示す平
面図である。

【００１９】図１の本実施の形態の不揮発性半導体メモ
リ３０において、１はアドレス／データがシリアルで入
力されるシリアルデータ入出力端子、２はシリアルデー
タの同期を取るクロックが入力されるクロック入力端
子、３はパラレルデータ用のライトイネーブル端子、４
はパラレルデータ用のチップイネーブル端子、５はパラ
レルのアドレスバス端子、６はパラレルのデータバス端
子、である。

【００２０】また、７はシリアル命令解読回路、８はス
レーブアドレス検出回路、９はスレーブアドレスを格納
する書き換え可能な不揮発生メモリからなるスレーブア
ドレスレジスタ、１０はデータ信号をパラレル／シリア
ルに変換するシリアル／パラレル変換回路、１１はアド
レス信号をパラレル／シリアルに変換するシリアル／パ
ラレル変換回路、１２はシリアルのＷＥ信号とパラレル
のＷＥ信号をセレクトするＷＥセレクタ、１３はシリア
ルのＣＥ信号とパラレルのＣＥ信号をセレクトするＣＥ
セレクタ、１４はシリアルのアドレス信号とパラレルの
アドレス信号をセレクトするセレクタ、１５はシリアル
のデータ信号とパラレルのデータ信号をセレクトするセ
レクタ、１６はメモリアレイ２０とスレーブアドレスレ
ジスタ９のデータの書き込み／消去を制御する書込／消
去回路、１７は読み出し／書き込み消去命令を解読し、
読み出し／消去等を制御する制御回路、１８はアドレス
ラッチ／デコーダ回路、１９はデータラッチ回路、であ
る。

【００２１】また、メモリアレイ２０は、たとえば、電
気的な消去および書換え操作等が可能な一括消去型ＥＥ
ＰＲＯＭ等の不揮発性の半導体メモリアレイからなる。

【００２２】本実施の形態における不揮発性半導体メモ
リ３０のピン配置は、一例として図３のようになってい
る。すなわち、図１に例示された、メモリアレイ２０お
よびその周辺の各種制御回路等は、たとえば１チップの
半導体素子で構成され、この半導体素子は、パッケージ
３０ａに封止され、外部との信号の入出力は、このパッ
ケージ３０ａから突設された複数の外部接続端子（ピ
ン）にて行われる。

【００２３】この図３の例では、一例として、パラレル
ポートのデータピンＤＱ₀ 〜ＤＱ₇（８ビット）の入出
力のためのアドレスピンＡ₀ 〜Ａ₁₉（２０ビット）を備
えた、（１Ｍ×８）ビット構成の８Ｍバイトの記憶容量
を持つ場合を示している。本実施の形態では、これらの
パラレルポートの他に、シリアルデータ入出力端子（Ｓ
ＤＡ）１と、シリアルデータ入出力用のクロック入力端
子（ＳＣＬ）２が設けられている。なお、このシリアル
データ入出力端子１とクロック入力端子２は、従来の未
使用のピン（Ｎ．Ｃ）に割り当てることにより、従来の
パラレルポートのピン配置を一切変更することなく、実
現することができる。また、本実施の形態のように、シ
リアルデータ入出力端子１およびクロック入力端子２を
近接して配置することにより、外部から、コネクタ等を
介してシリアルバスを接続する際の配線の引回し経路や
コネクタの形状の設計や接続操作等が容易になる利点が
ある。

【００２４】なお、ＴＲＳＥＴ、ＲＹ／ＢＹ、ＯＥ等の
端子は、本実施の形態の説明に関係しないので、図１の
説明では割愛されている。また、図３に例示したピンの
本数や配置や記憶容量等の仕様は、あくまでも一例であ
り、図示の例以外の配置や本数であってもよいことは言
うまでもない。

【００２５】図２に、本実施の形態の不揮発性半導体メ
モリ３０においてシリアルアクセス用入出力ポートの使
用時における動作の一例を示すシーケンスを示す。

【００２６】この図２はシリアルデータをビットごとに
表現した図で、２１はシリアル転送の開始を示すスター
トビット（１ビット）、２２はシリアルアクセス時にど
のデバイスをアクセスしているかを示すスレーブアドレ
スビット（７ビット）、２３はライトサイクルかリード
サイクルかを示すＲ／Ｗビット（１ビット）、２４はシ
リアル化されたアドレスビット（８ビット）、２５はシ
リアル化されたデータビット（８ビット）、２６はシリ
アル転送の終了を示すストップビット（１ビット）、２
７はアドレスビット２４、データビット２５、ストップ
ビット２６、のビット信号の入力を認識するＡＣＫビッ
ト（１ビット）である。

【００２７】次に本実施の形態の不揮発性半導体メモリ
３０の動作の一例について説明する。

【００２８】不揮発性半導体メモリ３０に電源が入ると
不揮発性半導体メモリ３０内部のパワーオンリセット回
路（図に示さず）によりシリアル命令解読回路７、制御
回路１７がリセットされる。シリアル命令解読回路７、
制御回路１７がリセットされたときＷＥセレクタ１２、
ＣＥセレクタ１３、セレクタ１４、セレクタ１５はパラ
レルデータをセレクトするモードとなる。

【００２９】次にシリアルポートを使用した時の読み出
し動作について説明する。シリアルデータはＳＤＡ１か
ら入力され、ＳＣＬ２に入力されるクロックと同期して
とりこまれる。まず最初にスタートビット２１が入力さ
れ、次にスレーブアドレスビット２２、Ｒ／Ｗビット２
３がスレーブアドレス検出回路８およびシリアル命令解
読回路７に入力される。スレーブアドレスビット２２は
スレーブアドレス検出回路８でスレーブアドレスレジス
タ９のデータと一致しているかどうか確認される。一致
した時、シリアル命令解読回路７はＷＥセレクタ１２、
ＣＥセレクタ１３、セレクタ１４、セレクタ１５をシリ
アルデータをセレクトするモードとし、パラレルのデー
タバス端子６からの入力を無効とし、またパラレルバス
出力をハイインピーダンス状態とする。

【００３０】またシリアル命令解読回路７は／ＣＥ信号
をＣＥセレクタ１３、を通して制御回路１７に送り、さ
らにＲ／Ｗビット２３の信号を解読しハイレベルの信号
をＷＥセレクタ１２を通して制御回路１７に送る。この
信号が制御回路１７に入力されると不揮発性半導体メモ
リ３０は読み出しモードとなり、データラッチ回路１９
とセレクタ１５を出力モードに切り替える。

【００３１】次にシリアル命令解読回路７がＡＣＫ信号
２７を返すとアドレスビット（８ビット）２４が送られ
てくる。アドレスビット（８ビット）２４はシリアル／
パラレル変換回路１０、１１でパラレルデータに変換さ
れセレクタ１４を通してアドレスラッチ／デコーダ回路
１８に送られる。アドレスラッチ／デコーダ回路１８は
ラッチされたアドレス信号をデコードし、メモリアレイ
２０内のメモリセルを選択する。選択されたメモリセル
はデータをデータラッチ回路１９を介してセレクタ１５
に送る。セレクタ１５は制御回路１７により出力モード
となっているのでそのままデータをシリアル／パラレル
変換回路１１に出力する。次にシリアル命令解読回路７
はＡＣＫ信号２７を返し、シリアル／パラレル変換回路
１０よりデータをシリアルデータに変換してＳＤＡ１か
ら出力する。

【００３２】次に書き込み動作について説明する。不揮
発性半導体メモリ３０はアドレスバスとデータバスを通
して制御回路１７に送られる数バイトの命令により書き
込みおよび消去モードとなる。

【００３３】ＳＤＡ１からスタートビット２１とスレー
ブアドレスビット２２、とＲ／Ｗビット２３がシリアル
命令解読回路７に入力されると読み出し動作と同様にＷ
Ｅセレクタ１２、ＣＥセレクタ１３、セレクタ１４、セ
レクタ１５をシリアルデータをセレクトするモードと
し、パラレルバスからの入力を無効とし、またパラレル
バス出力をハイインピーダンス状態とする。またシリア
ル命令解読回路７は／ＣＥ信号をＣＥセレクタ１３、を
通して制御回路１７に送り、さらにＲ／Ｗビット２３の
信号を解読しローレベルの信号をＷＥセレクタ１２を通
して制御回路１７に送る。この信号が制御回路１７に入
力されると不揮発性半導体メモリ３０は入力モードとな
りデータラッチ回路１９とセレクタ１５を入力モードに
切り替える。次にアドレス信号とデータ信号の命令を制
御回路１７内にあるコマンドレジスタに取り込む。同様
に２バイト目（２サイクル目）３バイト目（３サイクル
目）の命令もコマンドレジスタに取り込む。

【００３４】最後の命令を取り込んだ後、制御回路１７
は命令を解読する。命令が消去命令である場合は制御回
路１７は書込／消去回路１６に消去命令を出す。書込／
消去回路１６は消去信号をメモリアレイ２０に送り消去
を開始する。また書込／消去回路１６はセレクタ１５を
介してシリアル／パラレル変換回路１０に消去中である
ことを示す信号を出力する。消去が完了したかどうかは
書込／消去回路１６が常時監視し消去が完了したらシリ
アル／パラレル変換回路１０に出力していた消去中であ
ることを示す信号をオフとする。

【００３５】次に命令が書き込み命令である場合につい
て説明する。消去動作と同様にアドレスバスとデータバ
スを通して制御回路１７に送られる数バイトの命令によ
り書き込みモードとなる。書き込み命令が成立した後で
シリアル命令解読回路７よりローレベルのＣＥ信号とロ
ーレベルのＷＥ信号が制御回路１７に入力されると制御
回路１７は書き込みアドレス信号をアドレスラッチ／デ
コーダ回路１８に、書き込みデータ信号をデータラッチ
回路１９に取り込む。アドレスラッチ／デコーダ回路１
８はラッチされたアドレス信号をデコードし、メモリア
レイ２０内のメモリセルを選択する。これらの動作が完
了したら制御回路１７は書込／消去回路１６に書き込み
命令を出す。

【００３６】書込／消去回路１６は書き込み信号をメモ
リアレイ２０に送り、データラッチ回路１９のデータを
選択されたメモリセルに書き込む。また書込／消去回路
１６はセレクタ１５を介してシリアル／パラレル変換回
路１０に書き込み中であることを示す信号を出力する。
書き込みが完了したかどうかは書込／消去回路１６が常
時監視し書き込みが完了したらシリアル／パラレル変換
回路１０に出力していた書き込み中であることを示す信
号をオフとする。

【００３７】次に命令がスレーブアドレスレジスタ９の
書き換え命令である場合の動作は以下のようになる。消
去動作と同様にアドレスバスとデータバスを通して制御
回路１７に送られる数バイトの命令によりスレーブアド
レスレジスタ９の書き換えモードとなる。スレーブアド
レスレジスタ９の書き換え命令が成立した後でシリアル
命令解読回路７よりローレベルのＣＥ信号とローレベル
のＷＥ信号が制御回路１７に入力されると制御回路１７
はデータバスから送られてきた書き込みデータをデータ
ラッチ回路１９に取り込む。次に制御回路１７は書込／
消去回路１６にスレーブアドレスレジスタ９の書き換え
命令を出す。書込／消去回路１６は書き込み信号をスレ
ーブアドレスレジスタ９に送り、データラッチ回路１９
のデータをスレーブアドレスレジスタ９に書き込む。

【００３８】また書込／消去回路１６はセレクタ１５を
介してシリアル／パラレル変換回路１０にスレーブアド
レスレジスタ９の書き込み中であることを示す信号を出
力する。書き込みが完了したかどうかは書込／消去回路
１６が常時監視し書き込みが完了したらシリアル／パラ
レル変換回路１０に出力していた書き込み中であること
を示す信号をオフとする。

【００３９】なおシリアル／パラレル変換回路１１に出
力された消去中／書き込み中の信号はシリアルデータに
変換されシリアルデータリード転送で読みとられる。消
去動作／書き込み動作が終了した時、およびメモリアレ
イ２０の読み出し動作が完了した時、ＷＥセレクタ１
２、ＣＥセレクタ１３、セレクタ１４、セレクタ１５は
パラレルデータをセレクトするモードに戻される。

【００４０】パラレルアクセス用入出力ポートよりアク
セスされた信号とシリアルアクセス用入出力ポートより
アクセスされた信号が両方同時に入力された場合、シリ
アルポートを使用した時のデータが優先される。なおパ
ラレルアクセス中にシリアルアクセス用入出力ポートよ
りアクセスがあった時はシリアルアクセスを受け付け
ず、ＡＣＫ信号を返さない。

【００４１】以上説明したように、本実施の形態の不揮
発性半導体メモリ３０によればシリアルポート（ＳＤＡ
１、ＳＣＬ２）、およびパラレルポート（アドレスバス
端子５、データバス端子６）のどちらからでもアクセス
可能であるため、実装対象のプリント基板上等に高々２
本のシリアルバス分の信号線を布置してＳＤＡ１、ＳＣ
Ｌ２を他の書き換え手段を持つコントローラまたはマイ
コンに配線するだけで、たとえば挿抜可能なＩＣソケッ
トや書換えプログラムを保持する別個のＲＯＭ等の余分
な部品を用いることなく、低コストでオンボード上で不
揮発性半導体メモリ３０の書き換えが可能となる効果が
ある。

【００４２】また、ＩＣソケットが不要で、またパラレ
ルポート分の多数の信号線を布置する必要がないので、
実装対象のプリント基板上における実装効率が向上す
る。

【００４３】次に、本実施の形態の不揮発性半導体メモ
リ３０を実装した情報処理システムの一例について説明
する。

【００４４】図４に例示される情報処理システムは、た
とえば、ローカルバス５０を介してマイクロプロセッサ
等からなるメインＣＰＵ（ＭＰＵ）５１、主記憶５２、
バスブリッジ５３が接続され、さらにバスブリッジ５３
には、たとえばＰＣＩバス等のパラレルの汎用バス５４
を介して、メインＣＰＵ５１のブートプログラム等が格
納されたＲＯＭ５５、二次記憶装置５６、ディスプレイ
やキーボード等からなる図示しないユーザインタフェー
ス等が接続された構成となっている。

【００４５】本実施の形態の場合、汎用バス５４には、
バスブリッジ５７を介して、たとえばＩ２Ｃ等のシリア
ルバス５８が接続されている。このシリアルバス５８に
は、所望の機器を接続するための中継ボード６０が接続
されている。

【００４６】この中継ボード６０は、マイクロコンピュ
ータ等からなり、シリアルバス５８のインタフェース制
御を行うシリアルバスコントローラ６１と、このシリア
ルバスコントローラ６１の制御プログラム等が格納さ
れ、パラレルポート６２（アドレスバス端子５、データ
バス端子６）を介して当該シリアルバスコントローラ６
１に接続される本実施の形態の不揮発性半導体メモリ３
０と、パラレルポート６３を介して接続され、シリアル
バスコントローラ６１の配下で稼働するＩ／Ｏコントロ
ーラ６４等が設けられている。Ｉ／Ｏコントローラ６４
には、配線６５を介して複数のコネクタ６６が接続され
おり、このコネクタ６６の各々には、外部から所望の機
器が接続されて稼働する。

【００４７】ここで、本実施の形態の場合には、不揮発
性半導体メモリ３０のシリアルポート（ＳＤＡ１、ＳＣ
Ｌ２）は、シリアルバス５８に接続されており、メイン
ＣＰＵ５１によるシリアルアクセスが可能になってい
る。

【００４８】すなわち、本実施の形態の場合、メインＣ
ＰＵ５１の制御プログラムが格納される主記憶５２に
は、汎用のオペレーティングシステムの配下で稼働する
書換えプログラムが必要に応じてロードされる。そし
て、メインＣＰＵ５１は、シリアルバス５８、およびシ
リアルポート（ＳＤＡ１、ＳＣＬ２）を介して不揮発性
半導体メモリ３０にアクセスし、上述の図２のシーケン
スを実行することによって、シリアルバスコントローラ
６１の制御プログラムを、随時、オンボードで書換えを
行うことが可能である。

【００４９】この時、シリアルバス５８に接続されるシ
リアルバスコントローラ６１と、不揮発性半導体メモリ
３０の識別は、スレーブアドレスレジスタ９の内容によ
って可能である。また、複数の不揮発性半導体メモリ３
０を実装している場合にも、スレーブアドレスレジスタ
９の内容を各不揮発性半導体メモリ３０毎にユニークに
しておくことにより、個々の不揮発性半導体メモリ３０
の内容を的確に書き換える事が可能になる。

【００５０】すなわち、中継ボード６０では、この書換
え操作を実現するための構成としては、シリアルポート
（ＳＤＡ１、ＳＣＬ２）を、シリアルバス５８に接続す
るための高々２本の配線を布置するだけでよく、従来の
ように、パラレルポート６２（アドレスバス端子５、デ
ータバス端子６）を外部システムに接続するための多数
の配線の布置が不要でり、中継ボード６０における実装
効率を大きく向上させつつ、不揮発性半導体メモリ３０
のオンボードでの書換えが可能になる、という利点があ
る。

【００５１】この結果、中継ボード６０のデバッグや、
シリアルバスコントローラ６１の制御プログラムのバー
ジョンアップ、異なる種類のシリアルバス５８のプロト
コル制御のための制御プログラムの切替え、等を、不揮
発性半導体メモリ３０がオンボードの状態にて迅速かつ
的確に行うことが可能である。

【００５２】なお、中継ボード６０に実装された不揮発
性半導体メモリ３０の書換えは、外部から、専用のＲＯ
Ｍライタを接続することによっても可能である。

【００５３】すなわち、図５に例示されるように、中継
ボード６０上に実装される不揮発性半導体メモリ３０の
シリアルポートのＳＤＡ１およびＳＣＬ２を未配線とし
ておき、必要に応じて、外部のＲＯＭライタ７０のシリ
アルバスケーブル７２をコネクタ７１を介して、ＳＤＡ
１およびＳＣＬ２に接続し、上述の図２に例示されるシ
ーケンスをＲＯＭライタ７０が実行することにより、オ
ンボードでの不揮発性半導体メモリ３０の書換えが簡便
に可能となる。

【００５４】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００５５】たとえば、上述の実施の形態では不揮発性
メモリが単体の場合について説明したが、不揮発性メモ
リを内蔵したワンチップマイコン等に適用することも本
発明に含まれる。

【００５６】また、不揮発性半導体メモリの書換えシー
ケンスとしては、図２に例示した方法に限らず、他のシ
リアルインタフェースを用いても実現可能である。

【００５７】

【発明の効果】本発明の不揮発性半導体メモリによれ
ば、被実装システムのコスト高を招くことなく、記憶内
容の書換えができる、という効果が得られる。

【００５８】本発明の不揮発性半導体メモリによれば、
被実装システムにおける実装効率の低下やコスト高を招
くことなく、記憶内容の書換えができる、という効果が
得られる。

【００５９】本発明の不揮発性半導体メモリによれば、
被実装システムに実装されたままの状態で、簡便に記憶
内容の書換えができる、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の不揮発性半導体メモリの一例を示すブ
ロック図である。

【図２】本発明の不揮発性半導体メモリのアクセス動作
に用いられるデータフォーマットの一例を示す概念図で
ある。

【図３】本発明の不揮発性半導体メモリの外観の一例を
示す平面図である。

【図４】本発明の不揮発性半導体メモリが実装された情
報処理システムの構成の一例を示す概念図である。

【図５】本発明の不揮発性半導体メモリが実装された情
報処理システムの構成の変形例を示す概念図である。

【符号の説明】

１…シリアルデータ入出力端子（ＳＤＡ）、２…クロッ
ク入力端子（ＳＣＬ）、３…ライトイネーブル端子、４
…チップイネーブル端子、５…アドレスバス端子、６…
データバス端子、７…シリアル命令解読回路（排他アク
セス制御手段）、８…スレーブアドレス検出回路、９…
スレーブアドレスレジスタ（自他識別情報記憶手段）、
１０…シリアル／パラレル変換回路、１１…シリアル／
パラレル変換回路、１２…ＷＥセレクタ、１３…ＣＥセ
レクタ、１４…セレクタ、１５…セレクタ、１６…書込
／消去回路、１７…制御回路、１８…アドレスラッチ／
デコーダ回路、１９…データラッチ回路、２０…メモリ
アレイ、２１…スタートビット、２２…スレーブアドレ
スビット、２３…Ｒ／Ｗビット、２４…アドレスビッ
ト、２５…データビット、２６…ストップビット、２７
…ＡＣＫ信号、３０…不揮発性半導体メモリ、３０ａ…
パッケージ、５０…ローカルバス、５１…メインＣＰ
Ｕ、５２…主記憶、５３…バスブリッジ、５４…汎用バ
ス、５５…ＲＯＭ、５６…二次記憶装置、５７…バスブ
リッジ、５８…シリアルバス、６０…中継ボード、６１
…シリアルバスコントローラ、６２…パラレルポート、
６３…パラレルポート、６４…Ｉ／Ｏコントローラ、６
５…配線、６６…コネクタ、７０…ＲＯＭライタ、７１
…コネクタ、７２…シリアルバスケーブル。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 記憶内容の書き換えが可能な不揮発性半
   導体メモリであって、前記記憶内容にアクセスするため
   の複数の入出力ポートを備えたことを特徴とする不揮発
   性半導体メモリ。
2. 【請求項２】 請求項１記載の不揮発性半導体メモリに
   おいて、複数の前記入出力ポートは、パラレルアクセス
   用の第１の入出力ポートと、シリアルアクセス用の第２
   の入出力ポートとからなり、前記第１および第２の入出
   力ポートのどちらか一方がアクセスされている時に他方
   のアクセスを無効とする排他アクセス制御手段を備えた
   ことを特徴とする不揮発性半導体メモリ。
3. 【請求項３】 請求項２記載の不揮発性半導体メモリに
   おいて、シリアルアクセス用の前記第２の入出力ポート
   を用いたアクセス時に、前記第２の入出力ポートに接続
   されるシリアルバスに接続されている他の機器から当該
   不揮発性半導体メモリを識別するための自他識別情報を
   保持する自他識別情報記憶手段を備えたことを特徴とす
   る不揮発性半導体メモリ。