JPH0845266A - モジュールカード - Google Patents
モジュールカードInfo
- Publication number
- JPH0845266A JPH0845266A JP7192525A JP19252595A JPH0845266A JP H0845266 A JPH0845266 A JP H0845266A JP 7192525 A JP7192525 A JP 7192525A JP 19252595 A JP19252595 A JP 19252595A JP H0845266 A JPH0845266 A JP H0845266A
- Authority
- JP
- Japan
- Prior art keywords
- module card
- integrated circuit
- card according
- connection
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10212—Programmable component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
Abstract
(57)【要約】 (修正有)
【目的】 種々のシステムのために柔軟性があり同時に
経費のかからないモジュールカードを提供する。 【構成】 導体路6と、少なくとも1つの第1の集積回
路2のための第1の接続フェース7と、入出力信号用の
外部端子3と、外部端子3と第1の接続フェース7との
間の分離可能な接続要素5とを有する基板の形のモジュ
ールカードにおいて、外部端子3と第1の接続フェース
7との間に少なくとも1つの第2の集積回路4が配置さ
れる。
経費のかからないモジュールカードを提供する。 【構成】 導体路6と、少なくとも1つの第1の集積回
路2のための第1の接続フェース7と、入出力信号用の
外部端子3と、外部端子3と第1の接続フェース7との
間の分離可能な接続要素5とを有する基板の形のモジュ
ールカードにおいて、外部端子3と第1の接続フェース
7との間に少なくとも1つの第2の集積回路4が配置さ
れる。
Description
【0001】
【発明が属する技術分野】本発明は例えばコンピュータ
システムにおけるメモリモジュール用のモジュールカー
ドに関する。
システムにおけるメモリモジュール用のモジュールカー
ドに関する。
【0002】
【従来の技術】導体路と、少なくとも1つの第1の集積
回路のための第1の接続フェースと、入出力信号用の外
部端子とを有し、導体路が外部端子と第1の接続フェー
スとの間を接続するための分離可能な接続要素を有する
基板の形のモジュールカードは、米国特許第46566
05号明細書により既に知られている。
回路のための第1の接続フェースと、入出力信号用の外
部端子とを有し、導体路が外部端子と第1の接続フェー
スとの間を接続するための分離可能な接続要素を有する
基板の形のモジュールカードは、米国特許第46566
05号明細書により既に知られている。
【0003】メモリモジュールは近時コンピュータシス
テムにおいて個別モジュールとして使用される代わり
に、メモリモジュールカード、即ちろう付け又は差込可
能な標準形基板上に組込まれているメモリモジュールカ
ードを使用することが多くなってきている。その一例は
JEDEC規格で規定されているSIMM(Single In-
Line Memory Module)カードである。図1は米国特許第
4655605号明細書に記載されているような標準形
DRAMモジュールカード1を示す。少なくとも1つの
第1の集積回路2(図1ではDRAMメモリモジュール
として形成されている)はモジュールカード1上に接続
フェース7をもって配置されている。モジュールカード
1の一方の側にはシステムインターフェースとして例え
ばコンピュータシステムに対する外部端子3が設けられ
ている。システムインターフェースは例えばシステムバ
スである。モジュールカード1は通常簡単に交換できる
ろう付け又は差込可能な基板の形をとっている。
テムにおいて個別モジュールとして使用される代わり
に、メモリモジュールカード、即ちろう付け又は差込可
能な標準形基板上に組込まれているメモリモジュールカ
ードを使用することが多くなってきている。その一例は
JEDEC規格で規定されているSIMM(Single In-
Line Memory Module)カードである。図1は米国特許第
4655605号明細書に記載されているような標準形
DRAMモジュールカード1を示す。少なくとも1つの
第1の集積回路2(図1ではDRAMメモリモジュール
として形成されている)はモジュールカード1上に接続
フェース7をもって配置されている。モジュールカード
1の一方の側にはシステムインターフェースとして例え
ばコンピュータシステムに対する外部端子3が設けられ
ている。システムインターフェースは例えばシステムバ
スである。モジュールカード1は通常簡単に交換できる
ろう付け又は差込可能な基板の形をとっている。
【0004】図2は図1に示すモジュールカードのブロ
ック結線図の一例を示す。この図から明らかなようにモ
ジュールカード1は第1の集積回路2と外部端子3との
間に単に導体路6を有するにすぎない。
ック結線図の一例を示す。この図から明らかなようにモ
ジュールカード1は第1の集積回路2と外部端子3との
間に単に導体路6を有するにすぎない。
【0005】このようなモジュールは種々のシステムに
おいてメモリ媒体として簡単に使用される。しかしその
場合しばしば、例えばシステムバスがTTL又はECL
技術で構成されているか、バス導線が電気的に終端され
ているかなどのインターフェース上の問題が生ずる。こ
のようなインターフェースの配列上の問題はコンピュー
タシステムにおける駆動モジュールや誤り修正回路など
の高価な補助回路の使用を必要とする。経費および標準
化の理由から一般にすべての既存のインターフェースを
個別モジュール内に組込んでおくことは不可能である。
おいてメモリ媒体として簡単に使用される。しかしその
場合しばしば、例えばシステムバスがTTL又はECL
技術で構成されているか、バス導線が電気的に終端され
ているかなどのインターフェース上の問題が生ずる。こ
のようなインターフェースの配列上の問題はコンピュー
タシステムにおける駆動モジュールや誤り修正回路など
の高価な補助回路の使用を必要とする。経費および標準
化の理由から一般にすべての既存のインターフェースを
個別モジュール内に組込んでおくことは不可能である。
【0006】従来技術においていわゆる“インテリジェ
ント”メモリモジュールカードが知られており、このカ
ードではメモリに必要な補助論理回路が第2の集積回路
においてモジュールカード上に実現されている。第2の
集積回路はシステムバスと通じ、書込まれるか読込まれ
るデータの流れを制御する。
ント”メモリモジュールカードが知られており、このカ
ードではメモリに必要な補助論理回路が第2の集積回路
においてモジュールカード上に実現されている。第2の
集積回路はシステムバスと通じ、書込まれるか読込まれ
るデータの流れを制御する。
【0007】このいわゆる“インテリジェント”モジュ
ールカードはそれ故システム配列の多様性において使用
できる。というのは補助論理回路は既存のシステムの要
件に応じて簡単に補助論理回路のプログラミングにより
修正可能であるからである。しかしこの手段は、高価な
補助論理回路が必ずしも常に必要であるとは限らないよ
うな、またメモリのアクセス速度が大型コンピュータ程
は問題とならないような比較的簡単なシステムを使用す
るときには、高価なものになる。
ールカードはそれ故システム配列の多様性において使用
できる。というのは補助論理回路は既存のシステムの要
件に応じて簡単に補助論理回路のプログラミングにより
修正可能であるからである。しかしこの手段は、高価な
補助論理回路が必ずしも常に必要であるとは限らないよ
うな、またメモリのアクセス速度が大型コンピュータ程
は問題とならないような比較的簡単なシステムを使用す
るときには、高価なものになる。
【0008】
【発明が解決しようとする課題】本発明の課題は、種々
のシステムの使用にあたって柔軟性があり、同時に経費
上有利な解決策を提供できるモジュールカードを作るこ
とにある。
のシステムの使用にあたって柔軟性があり、同時に経費
上有利な解決策を提供できるモジュールカードを作るこ
とにある。
【0009】
【課題を解決するための手段】この課題は本発明によれ
ば請求項1の特徴部分に記載された手段により解決され
る。本発明の有利な実施態様は請求項2以下に記載され
ている。
ば請求項1の特徴部分に記載された手段により解決され
る。本発明の有利な実施態様は請求項2以下に記載され
ている。
【0010】
【実施例】以下図面について本発明の実施例を詳細に説
明する。
明する。
【0011】図3は本発明によるモジュールカード1を
示し、図4ないし図6は図3によるモジュールカードの
種々の配線例を示す。図1に示した従来技術のモジュー
ルカードとは異なり、図3に示す本発明の実施例では導
体路6は外部端子3に対し、分離可能な接続要素5(図
4参照)により選択的に第1の集積回路2に接続できる
ようにされるか、少なくとも1つの第2の集積回路4を
介して第1の集積回路2に接続されるように構成されて
いる。この第2の集積回路4は例えば駆動回路や誤り識
別の修正回路、キャッチメモリ、リフレッシュ回路など
の補助論理回路として構成できる。
示し、図4ないし図6は図3によるモジュールカードの
種々の配線例を示す。図1に示した従来技術のモジュー
ルカードとは異なり、図3に示す本発明の実施例では導
体路6は外部端子3に対し、分離可能な接続要素5(図
4参照)により選択的に第1の集積回路2に接続できる
ようにされるか、少なくとも1つの第2の集積回路4を
介して第1の集積回路2に接続されるように構成されて
いる。この第2の集積回路4は例えば駆動回路や誤り識
別の修正回路、キャッチメモリ、リフレッシュ回路など
の補助論理回路として構成できる。
【0012】図4は図3に示すモジュールカードのブロ
ック結線図の一例を示し、ここでは外部端子3は分離可
能な接続要素5により第1の集積回路2に直接接続され
ている。
ック結線図の一例を示し、ここでは外部端子3は分離可
能な接続要素5により第1の集積回路2に直接接続され
ている。
【0013】図4に破線で示した第2の集積回路4はこ
の場合には使用されず、従ってモジュールカード1には
配置されない。
の場合には使用されず、従ってモジュールカード1には
配置されない。
【0014】分離可能な接続要素5により本発明による
モジュールカードを補助的なモジュールを使用せずにイ
ンターフェースのマッチングに利用できる。しかし駆動
回路や補助論理回路が必要なときには、これらの回路は
必要に応じて既存の端子上に取り付けることがてきる。
モジュールカードを補助的なモジュールを使用せずにイ
ンターフェースのマッチングに利用できる。しかし駆動
回路や補助論理回路が必要なときには、これらの回路は
必要に応じて既存の端子上に取り付けることがてきる。
【0015】図5は図3に示すモジュールカードの別の
実施例のブロック結線図を示し、ここでは分離可能な接
続要素5は中断され、少なくとも1つの第2の集積回路
4が外部端子3と第1の集積回路2(ここではメモリモ
ジュールとして構成されている)との間に接続されてい
る。第2の集積回路4はここでは駆動回路であり、シス
テムバスの要件に応じてマッチングされている。
実施例のブロック結線図を示し、ここでは分離可能な接
続要素5は中断され、少なくとも1つの第2の集積回路
4が外部端子3と第1の集積回路2(ここではメモリモ
ジュールとして構成されている)との間に接続されてい
る。第2の集積回路4はここでは駆動回路であり、シス
テムバスの要件に応じてマッチングされている。
【0016】図6の結線図は駆動回路とともに高価な論
理回路(誤り識別・修正回路、キャッチメモリ、自動リ
フレッシュ回路など)も第2の集積回路4において実現
できることを示している。それ故本発明によれば、モジ
ュールカードを必要に応じて標準モジュールカード(即
ち第2の集積回路4を持たないカード)から“インテリ
ジェント”モジュールカードへ最小の付加経費で修正す
ることができる。
理回路(誤り識別・修正回路、キャッチメモリ、自動リ
フレッシュ回路など)も第2の集積回路4において実現
できることを示している。それ故本発明によれば、モジ
ュールカードを必要に応じて標準モジュールカード(即
ち第2の集積回路4を持たないカード)から“インテリ
ジェント”モジュールカードへ最小の付加経費で修正す
ることができる。
【0017】図7に示すモジュールカード1は第2の分
離可能な接続要素8を有し、これにより第2の集積回路
4を電気バス終端、TTL/ECL技術などの種々の要
求に対してプログラムできる。またこのようなシステム
の要求は、例えば駆動回路を適当にマッチングするため
に信号を介してシステムバスからモジュールカードへ伝
えることができる。
離可能な接続要素8を有し、これにより第2の集積回路
4を電気バス終端、TTL/ECL技術などの種々の要
求に対してプログラムできる。またこのようなシステム
の要求は、例えば駆動回路を適当にマッチングするため
に信号を介してシステムバスからモジュールカードへ伝
えることができる。
【0018】第2の分離可能な接続要素8は第2の集積
回路4を例えばアース、供給電圧又はモジュールカード
1にある信号に接続することができ、これはここではモ
ジュールカード1の導体路6への接点9を介して行われ
る。また第2の分離可能な接続要素8は第2の集積回路
4の2つの端子を導体路10を介して互いに接続するこ
とができる。これにより第2の集積回路4内にある信号
が制御される。それ故第2の接続要素8の分離により第
2の集積回路4の内部の信号および電圧が制御され、第
2の集積回路をプログラミングすることができる。
回路4を例えばアース、供給電圧又はモジュールカード
1にある信号に接続することができ、これはここではモ
ジュールカード1の導体路6への接点9を介して行われ
る。また第2の分離可能な接続要素8は第2の集積回路
4の2つの端子を導体路10を介して互いに接続するこ
とができる。これにより第2の集積回路4内にある信号
が制御される。それ故第2の接続要素8の分離により第
2の集積回路4の内部の信号および電圧が制御され、第
2の集積回路をプログラミングすることができる。
【0019】図7には第2の集積回路4が1つだけ示さ
れている。しかし図3の実施例と同様に複数個の第2の
集積回路を設けることも可能である。
れている。しかし図3の実施例と同様に複数個の第2の
集積回路を設けることも可能である。
【0020】本発明の上述の実施例はメモリモジュール
カードに限られているが、当業者にとっては本発明によ
るモジュールカードをSIMMモジュールとして別のメ
モリカード用にも別の種類の半導体モジュール用にも使
用可能であることは自明である。
カードに限られているが、当業者にとっては本発明によ
るモジュールカードをSIMMモジュールとして別のメ
モリカード用にも別の種類の半導体モジュール用にも使
用可能であることは自明である。
【図1】従来技術によるモジュールカードの概要図。
【図2】図1によるモジュールカードのブロック結線
図。
図。
【図3】本発明によるモジュールカードの一実施例の概
要図。
要図。
【図4】図3によるモジュールカードの一配線例。
【図5】図3によるモジュールカードの別の配線例。
【図6】図3によるモジュールカードの別の配線例。
【図7】本発明によるモジュールカードの別の実施例の
概要図。
概要図。
1 モジュールカード 2 第1の集積回路 3 外部端子 4 第2の集積回路 5 第1の接続要素 6 導体路 7 第1の接続フェース 8 第2の接続要素 9 接点
Claims (9)
- 【請求項1】 導体路(6)と、少なくとも1つの第1
の集積回路(2)のための第1の接続フェース(7)
と、入出力信号用の外部端子(3)とを有し、導体路
(6)が外部端子(3)と第1の接続フェース(7)と
の間を接続するための分離可能な接続要素(5)を有す
る基板の形のモジュールカード(1)において、外部端
子(3)と第1の接続フェース(7)との間に少なくと
も1つの第2の集積回路(4)が配置され、分離可能な
接続要素(5)の状態に応じて第1の接続フェース
(7)と外部端子(3)との間を流れる入出力信号を種
々に制御するようにしたことを特徴とするモジュールカ
ード。 - 【請求項2】 接続要素(5)の非分離時には外部端子
(3)が直接第1の接続フェース(7)に接続されてい
ることを特徴とする請求項1記載のモジュールカード。 - 【請求項3】 少なくとも1つの第2の集積回路(4)
が誤り修正機能を有するバス終端回路を制御することを
特徴とする請求項1記載のモジュールカード。 - 【請求項4】 少なくとも1つの第1の集積回路(2)
が集積半導体メモリであることを特徴とする請求項1又
は2記載のモジュールカード。 - 【請求項5】 少なくとも1つの第1の集積回路(2)
がDRAMメモリであることを特徴とする請求項1ない
し4の1つに記載のモジュールカード。 - 【請求項6】 少なくとも1つの第2の集積回路(4)
が駆動回路を含むことを特徴とする請求項1ないし5の
1つに記載のモジュールカード。 - 【請求項7】 少なくとも1つの第2の集積回路(4)
の機能を修正するために第2の分離可能な接続要素
(8)を有することを特徴とする請求項1ないし6の1
つに記載のモジュールカード。 - 【請求項8】 少なくとも1つの第2の接続要素(8)
が少なくとも1つの第2の集積回路(4)を導体路
(6)上にある信号の基準電位に接続できるようにした
ことを特徴とする請求項7記載のモジュールカード。 - 【請求項9】 少なくとも1つの第2の接続要素(8)
が少なくとも1つの第2の集積回路(4)の2つの端子
間の接続に用いられることを特徴とする請求項7記載の
モジュールカード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4423567A DE4423567C2 (de) | 1994-07-05 | 1994-07-05 | Modulkarte |
DE4423567.4 | 1994-07-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0845266A true JPH0845266A (ja) | 1996-02-16 |
Family
ID=6522305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7192525A Pending JPH0845266A (ja) | 1994-07-05 | 1995-07-05 | モジュールカード |
Country Status (7)
Country | Link |
---|---|
US (1) | US5572457A (ja) |
EP (1) | EP0691655B1 (ja) |
JP (1) | JPH0845266A (ja) |
KR (1) | KR100351188B1 (ja) |
AT (1) | ATE183847T1 (ja) |
DE (2) | DE4423567C2 (ja) |
TW (1) | TW270205B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5768173A (en) * | 1995-11-11 | 1998-06-16 | Samsung Electronics Co., Ltd. | Memory modules, circuit substrates and methods of fabrication therefor using partially defective memory devices |
JP3718008B2 (ja) | 1996-02-26 | 2005-11-16 | 株式会社日立製作所 | メモリモジュールおよびその製造方法 |
US5661677A (en) * | 1996-05-15 | 1997-08-26 | Micron Electronics, Inc. | Circuit and method for on-board programming of PRD Serial EEPROMS |
JPH1022458A (ja) * | 1996-07-04 | 1998-01-23 | Fujitsu Ltd | 半導体装置及びピン配列 |
KR100647189B1 (ko) * | 1996-12-19 | 2007-08-16 | 텍사스 인스트루먼츠 인코포레이티드 | 선택가능메모리모듈및그동작방법 |
DE19724053A1 (de) * | 1997-06-07 | 1998-12-10 | Biotronik Mess & Therapieg | Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten |
TW379466B (en) * | 1997-12-27 | 2000-01-11 | Via Tech Inc | Memory module slot device providing constant loads |
US6398573B1 (en) | 1998-03-31 | 2002-06-04 | Micron Technology, Inc. | Locking assembly for securing semiconductor device to carrier substrate |
US6071139A (en) | 1998-03-31 | 2000-06-06 | Micron Technology, Inc. | Locking assembly for securing semiconductor device to carrier substrate |
US5870325A (en) * | 1998-04-14 | 1999-02-09 | Silicon Graphics, Inc. | Memory system with multiple addressing and control busses |
US6134111A (en) | 1998-04-15 | 2000-10-17 | Micron Technology, Inc. | Vertical surface mount apparatus with thermal carrier |
KR100318257B1 (ko) | 1998-11-07 | 2002-04-22 | 박종섭 | 인쇄회로기판및그의신호배선방법 |
JP3750941B2 (ja) | 2000-12-19 | 2006-03-01 | ポスコ | 優れた電気及び磁気シールド特性を有する鋼板及び溶融メッキ鋼板 |
DE10131939B4 (de) * | 2001-07-02 | 2014-12-11 | Qimonda Ag | Elektronische Leiterplatte mit mehreren bauartgleichen gehäusegefaßten Halbleiterspeichern |
JP2010218641A (ja) * | 2009-03-18 | 2010-09-30 | Elpida Memory Inc | メモリモジュール |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58159280A (ja) * | 1982-03-17 | 1983-09-21 | Fujitsu Ltd | 回路モジユ−ルの構成方法 |
GB2130025A (en) * | 1982-11-08 | 1984-05-23 | Control Data Corp | Memory board stacking module |
US4656605A (en) * | 1983-09-02 | 1987-04-07 | Wang Laboratories, Inc. | Single in-line memory module |
DE3428346A1 (de) * | 1983-10-13 | 1985-04-25 | Peter Dipl.-Ing. 7550 Rastatt Lawo | Schaltungsanordnung von prozessorgesteuerten baugruppen |
US5241643A (en) * | 1990-06-19 | 1993-08-31 | Dell Usa, L.P. | Memory system and associated method for disabling address buffers connected to unused simm slots |
DE4032370A1 (de) * | 1990-10-12 | 1992-04-16 | Philips Patentverwaltung | Schaltungsanordnung mit wenigstens zwei identischen, integrierten schaltungen oder schaltungsmodulen |
DE4207226B4 (de) * | 1992-03-07 | 2005-12-15 | Robert Bosch Gmbh | Integrierte Schaltung |
US5267218A (en) * | 1992-03-31 | 1993-11-30 | Intel Corporation | Nonvolatile memory card with a single power supply input |
US5270964A (en) * | 1992-05-19 | 1993-12-14 | Sun Microsystems, Inc. | Single in-line memory module |
JPH05343579A (ja) * | 1992-06-05 | 1993-12-24 | Toshiba Corp | 半導体実装基板 |
US5272664A (en) * | 1993-04-21 | 1993-12-21 | Silicon Graphics, Inc. | High memory capacity DRAM SIMM |
US5440519A (en) * | 1994-02-01 | 1995-08-08 | Micron Semiconductor, Inc. | Switched memory expansion buffer |
-
1994
- 1994-07-05 DE DE4423567A patent/DE4423567C2/de not_active Expired - Fee Related
-
1995
- 1995-06-29 DE DE59506674T patent/DE59506674D1/de not_active Expired - Lifetime
- 1995-06-29 AT AT95110178T patent/ATE183847T1/de not_active IP Right Cessation
- 1995-06-29 EP EP95110178A patent/EP0691655B1/de not_active Expired - Lifetime
- 1995-07-04 TW TW084106859A patent/TW270205B/zh not_active IP Right Cessation
- 1995-07-05 KR KR1019950019569A patent/KR100351188B1/ko not_active IP Right Cessation
- 1995-07-05 JP JP7192525A patent/JPH0845266A/ja active Pending
- 1995-07-05 US US08/498,165 patent/US5572457A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0691655B1 (de) | 1999-08-25 |
KR960005600A (ko) | 1996-02-23 |
KR100351188B1 (ko) | 2002-12-26 |
DE4423567A1 (de) | 1996-01-11 |
TW270205B (ja) | 1996-02-11 |
DE4423567C2 (de) | 1998-09-03 |
EP0691655A1 (de) | 1996-01-10 |
US5572457A (en) | 1996-11-05 |
ATE183847T1 (de) | 1999-09-15 |
DE59506674D1 (de) | 1999-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6820163B1 (en) | Buffering data transfer between a chipset and memory modules | |
US6553450B1 (en) | Buffer to multiply memory interface | |
US7249232B2 (en) | Buffering and interleaving data transfer between a chipset and memory modules | |
US6097883A (en) | Dual state memory card having combined and single circuit operation | |
JPH0845266A (ja) | モジュールカード | |
US5995405A (en) | Memory module with flexible serial presence detect configuration | |
US6628538B2 (en) | Memory module including module data wirings available as a memory access data bus | |
US7035116B2 (en) | Memory system and memory subsystem | |
US5734208A (en) | Dynamic termination for signal buses going to a connector | |
US20070115712A1 (en) | Apparatus and method for mounting microelectronic devices on a mirrored board assembly | |
EP1279143B1 (en) | A card comprising electrical contacts | |
US5808897A (en) | Integrated circuit device having interchangeable terminal connection | |
JPH11328100A (ja) | ディジタル信号処理装置 | |
JP2002026235A (ja) | メモリモジュール及びメモリモジュールソケット並びにこれらを含むシステムボード | |
US10957651B2 (en) | Package level power gating | |
US6453421B1 (en) | Processor system with power supply selection mechanism | |
US20030016512A1 (en) | Systems having modules with selectable on die terminations | |
US6646945B1 (en) | Reference voltage filter for memory modules | |
KR100760727B1 (ko) | 회로 시스템 | |
KR100228148B1 (ko) | 임피던스 정합 커패시터를 갖는 메모리 모듈 | |
JP3111277B2 (ja) | サーマルヘッド駆動用ic | |
JPH11328104A (ja) | ディジタル信号処理装置 | |
JPS61250713A (ja) | メモリプリント板ユニツト | |
JPH0536263A (ja) | 半導体装置 | |
JPS63107595A (ja) | カ−ドモジユ−ル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060119 |