JP3111277B2 - サーマルヘッド駆動用ic - Google Patents
サーマルヘッド駆動用icInfo
- Publication number
- JP3111277B2 JP3111277B2 JP6365998A JP6365998A JP3111277B2 JP 3111277 B2 JP3111277 B2 JP 3111277B2 JP 6365998 A JP6365998 A JP 6365998A JP 6365998 A JP6365998 A JP 6365998A JP 3111277 B2 JP3111277 B2 JP 3111277B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- signal
- line
- output
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
ヘッド駆動用ICの信号配線に関する。
駆動用ICには、クロックライン8、ラッチライン1
0、イネーブルライン11がともに入力側しかなく出力
側にはなかったので、2段目以降のサーマルヘッド駆動
用IC(図示せず。)のクロックライン、ラッチライ
ン、イネーブルラインには、複数個のサーマルヘッド駆
動用ICが直線上に配置されるヘッド基板を介して、ク
ロック信号CL、ラッチ信号B、イネーブル信号A等が
それぞれ入力されていた。なお、図2のCは印字データ
信号であり、DO1、DO2・・・DOnは、サーマル
ヘッド駆動用ICのドライバを示している。シフトレジ
スタ26は、シリアルデータをクロック信号に同期して
順次シフトする機能を備え、ラッチ回路27は、シフト
レジスタの内容を保持する機能を備えるものである。
は、ヘッド用基板の信号入力端子から、各々の段数のサ
ーマルヘッド駆動用ICのクロックライン8、ラッチラ
イン10、イネーブルライン11に信号配線をヘッド用
の基板に設けていたため、ヘッド用の基板に無駄な信号
配線を通さなければならず、ヘッドを大型化していた。
また、ヘッド用の基板に信号配線を引き回すことによっ
て、ノイズに影響されやすく、また信号配線距離もヘッ
ド用基板によって異なるため各々の信号配線を通る波形
が同期し難いという問題点があった。
うな問題点を解決するため、サーマルヘッド駆動用IC
中に設けた信号配線から出力をおこなって次段のサーマ
ルヘッド駆動用ICに信号配線を設けると共に、信号系
入力ラインに接続されるローパスフィルターもサーマル
ヘッド駆動用IC中に設けることにより、ヘッド用基板
側の信号配線を最小限にし、ノイズに強く、誤動作のな
いサーマルヘッド駆動用ICを提供することを目的とす
る。
めに、この発明は、サーマルヘッド駆動用ICにおい
て、たとえば、クロック信号ライン、シフトレジスタの
データをラッチするための信号を入力するラッチライ
ン、出力を制御するイネーブルライン等の信号系入力側
のパッドと出力側のパッドを電気的に接続するための導
体をサーマルヘッド駆動用IC中に形成した。このと
き、入力側、出力側を電気的に接続するための導体を形
成した信号系の種類は問わない。
て、信号系入力側のパッドと、出力側のパッドとを電気
的に接続するための導体にバッファを設けた。たとえば
最終段シフトレジスタの入力側のクロックラインから導
体を介して、出力側にもクロックラインを設けてクロッ
ク信号を出力し、最終段ラッチ回路の入力側のラッチラ
インから導体を介して、出力側にもラッチラインを設け
てラッチ信号を出力し、最終段イネーブル回路の入力側
のイネーブルラインから導体を介して、出力側にもイネ
ーブルラインを設けてイネーブル信号を設けて出力する
ようにした。このとき、バッファを設け出力する信号系
の種類は問わない。
ッドとの間を電気的に接続するための導体に、ローパス
フィルターを設けた。サーマルヘッド駆動用ICにおい
て、信号系入力側より入力された波形のデューティー比
と出力側より出力された波形のデューティー比とを比較
して変化の少ないローパスフィルターを前述の導体に設
けた。
ルヘッド駆動用ICにおいては、信号系入力側のパッド
と出力側のパッドを電気的に接続するための導体を形成
し、信号系入力側のパッドと出力側のパッドとを接続す
るための導体にバッファを設け、信号系入力側のパッド
と出力側のパッドとを接続するための導体にローパスフ
ィルターを設け、信号系入力側より入力された波形のデ
ューティー比と、出力側より出力された波形のデューテ
ィー比の変化の少ないローパスフィルターを設けるた
め、基板側に無駄な配線の引き回しをすることなく、信
号系入力側より入力された波形のデューティー比、出力
側より出力された波形のデューティー比の変化のなく、
または少なく、信号も同期し、ノイズの軽減をおこなえ
ることとなる。
明する。図1は、本発明にかかるサーマルヘッド駆動用
IC(以下単にICという)の電気的構成を示す回路ブ
ロック図である。なお、1はクロック入力端子、3はラ
ッチ入力端子、4はイネーブル入力端子である。
マルヘッド駆動用ICの信号系入力側に存在するクロッ
ク入力端子1、ラッチ入力端子3、イネーブル入力端子
4から、出力側とのパッドに電気的に接続するための導
体a,b,cをIC内に設けて、クロック出力端子5、
ラッチ出力端子6、イネーブル出力端子7の各出力端子
から、それぞれクロック信号CL、ラッチ信号B、イネ
ーブル信号Aを出力する。なお、Cは印字データ信号で
ある。そのため、サーマルヘッド駆動用ICを複数個直
列に接続する場合、接続するICはヘッド用基板に配線
を引き回すことなく隣接するICまでの最短の距離の配
線を行う(たとえば、ICのクロック出力端子と隣のI
Cに接続するICのクロック入力端子を接続する。同様
にラッチ出力端子とラッチ入力端子、イネーブル出力端
子とイネーブル入力端子とを接続する。)だけで、隣接
するICから、クロック信号、ラッチ信号、イネーブル
信号を得ることができて簡単にヘッドを作成できる。故
に、IC間での信号系配線が最短であるため、ノイズに
対して強くなる。また、上記信号系配線距離の差がほと
んどなくなるため同期がずれる可能性はなくなる。なお
DO1、DO2、・・・DOnはそれぞれサーマルヘッ
ド駆動用ICのドライバである。
り、サーマルヘッド駆動用ICの信号系入力側に存在す
るクロック入力端子1、ラッチ入力端子3、イネーブル
入力端子4から、出力側とのパッドに電気的に接続する
ための導体a,b,cをIC内に設けるとき、導体の抵
抗が大きいと、導体a,b,cをIC内に通した場合、
配線抵抗、配線容量などから波形の減衰がおこる。ま
た、導体a,b,cの信号配線を太くするとサーマルヘ
ッド駆動用ICが大きくなり、サーマルヘッド駆動用I
C単価が高くなる等の弊害がでてくる。そのため、導体
a,b,cの信号配線の抵抗を100Ωから3kΩと
し、導体a,b,cの線幅を1から4μmとすることに
より、導体a,b,cをIC内に設け信号を通しても、
波形減衰の少ないまま信号波形を出力することができ
る。
おいて、クロック入力端子1、ラッチ入力端子3、イネ
ーブル入力端子4、クロック出力端子5、ラッチ出力端
子6、イネーブル出力端子7としているが、クロック出
力端子5、ラッチ出力端子6、イネーブル出力端子7、
クロック入力端子1、ラッチ入力端子3、イネーブル入
力端子4と、信号系の入出力端子を区別することなくサ
ーマルヘッド駆動用ICを使用することができる。故
に、スルーラインは導体であるため信号系入出力端子を
区別することなく、入力端子を出力端子として、出力端
子を入力端子として使用できるサーマルヘッド駆動用I
Cとなる。
において、信号系入力側と、出力側とのパッドに電気的
に接続するための導体a,b,c及びバッファとをIC
内に有するものである。バッファを有することで、信号
系入力側、出力側をパッドに電気的に接続するための導
体を通る際におこる波形の減衰をなくすことができる。
そのため、サーマルヘッド駆動用ICの接続を基板上で
限りなく接続することが可能となる。
において、スルーライン(導体a,b,c)に設けられ
たバッファのサイズにより、クロック入力端子12から
入力された信号が、クロック出力端子16へ出力された
際、バッファの能力に依存して、入力された波形のデュ
ーティー比と出力された波形のデューティー比が異なっ
て出力される場合がある。そういった場合、クロック出
力端子16から出力された波形を、次ICチップ(次の
IC)のクロック入力端子12から入力する際、逆位相
で入力し、出力を再度位相を反転させることにより、前
チップで変化した分のデューティー比がIC内で再度前
チップ入力と同デューティー比で出力される。上記方法
でICの入力を交互におこなうことにより、ほぼ一定の
まま限りなくサーマルヘッド駆動用ICをつなげサーマ
ルヘッドを作成することができる。
段イネーブル回路28へ入力するイネーブルラインf
が、イネーブル端子25へと出力をおこなう。同様に最
終段シフトレジスタ26に入力するクロックラインd
が、クロック出力端子23に出力を行い、最終ラッチ回
路27へ入力するラッチラインeがラッチ出力端子24
へと出力を行う。そのため、クロック信号CLが最終段
シフトレジスタに入力されると、最終段シフトレジスタ
より印字データが出力される。クロック信号と共に順次
印字データが出力されるため、ノイズによるデータ転送
ミスがおこらない。
1、図3、図4のサーマルヘッド駆動用ICの信号系入
力ラインにローパスフィルター28を設け、信号系入力
端子29よりノイズが入った場合除去することにより、
ノイズが入力信号として入力されることを防ぐこととな
る。そして、信号系出力端子30より、ローパスフィル
ターにおいてノイズを除去された信号を出力することと
なる。サーマルヘッド駆動用ICの中を信号配線が通る
場合、あるICチップの入力端子でノイズの影響をうけ
ると、以降のICチップに、ノイズであったものが入力
波形として次ICチップ入力端子に入力されてしまうた
め、信号系入力ライン上にローパスフィルターを設ける
ことによりノイズに強いサーマルヘッド駆動用ICとな
る。
パスフィルターの電気的回路構成であり、少なくともイ
ンバータ2段であり、インバータ34、インバータ35
の間に容量37(電源と接続されている容量)と容量3
8(GNDと接続されている容量)で構成されている。
このとき、容量は、導体もしくは半導体ー絶縁体ー導体
もしくは半導体の構成であり、絶縁体を導体もしくは半
導体において挟んで作成されたものである。容量を信号
系入力ラインにつけることでノイズの影響がすくなくな
り、ノイズに強いサーマルヘッド駆動用ICとなる。
系入力端子32、信号系出力端子33においてのローパ
スフィルターの電気的回路構成であり、少なくともイン
バータ3段であり、インバータ42、インバータ43ま
たは、インバータ43、インバータ44のあいだにPc
hトランジスタ容量45、Nchトランジスタ容量46
で構成されている。また、インバータ42、インバータ
43、インバータ44のトランジスタサイズを同じに
し、Pchトランジスタ容量45とNchトランジスタ
容量46のサイズを同じとすることにより、インバータ
40の入力パルス幅、インバータ41の出力パルス幅の
変化を少なくすることができるため、信号系入力端子4
0より入力されたパルス幅と信号系出力端子41におい
て、パルス幅の変化が少ない信号系ラインができる。パ
ルス幅の変化が少ないのでパルスの変化もなく次段のサ
ーマルヘッド駆動用ICに伝えることができるため、サ
ーマルヘッド駆動用ICをできるだけ多くつなげサーマ
ルヘッドを作成することができる。
ンジスタ容量45、Nchトランジスタ容量46は、容
量端子としているトランジスタのゲート、ソース、ドレ
イン端子は電源ライン(VDD、GNDライン)に接続
されていないため、電源ラインにノイズがのったとして
もノイズの影響をうけにくい回路構成となっている。ま
た、図6、図7はローパスフィルターの回路構成の1例
であり、Pchトランジスタ容量45、Nchトランジ
スタ容量46を、トランジスタ容量が、Pchのみまた
はNchのみの構成、ゲート端子、ソース、ドレイン端
子の接続が逆になる、いわゆるゲート端子がインバータ
43、44の間に、ソース、ドレイン端子がインバータ
42、43の間に接続されても同様であり、または単に
トランジスタ容量を容量とおきかえても良い。また、イ
ンバータの段数が異なる(インバータの回路構成が増え
または減る。)構成とすることもできる。
R、またはバッファなどにして構成されたローパスフィ
ルターをも本発明は含み、インバータ3段のPch、N
chトランジスタのサイズを等しい、または同程度、ま
たは同比率で構成される場合パルス幅の変化の少ないロ
ーパスフィルターとなり、サーマルヘッド駆動用ICを
できるだけ多くつなげサーマルヘッドを作成することが
できる。
ルヘッド駆動用IC接続時の信号配線の引き回しをなく
すことにより、入力パルス幅と出力パルス幅の変化が少
なく、ノイズに強い、信号の同期づれがなく、誤動作の
ないサーマルヘッドを得る効果がある。更に又、ヘッド
用基板上の信号系配線が最短となることでヘッドの大型
化を抑制する効果がある。
ICの電気的構成を示す回路ブロック図である。
を示す回路ブロック図である。
ICの電気的構成を示す回路ブロック図である。
ICの電気的構成を示す回路ブロック図である。
IC信号系ラインのローパスフィルターを示す回路ブロ
ック図である。
IC信号系ラインのローパスフィルターの電気的構成を
示す回路ブロック図である。
IC信号系ラインのローパスフィルターの電気的構成を
示す回路ブロック図である。
Claims (3)
- 【請求項1】 少なくともシリアルデータをクロック信
号に同期して順次シフトするシフトレジスタと、前記シ
フトレジスタの内容を保持するラッチ回路と、前記ラッ
チ回路に保持された内容をイネーブル回路により制御す
るイネーブル回路とからなるサーマルヘッド駆動用IC
に於いて、前記クロック信号を伝送するクロックライン
と、ラッチ信号を伝送するラッチラインと、イネーブル
信号を伝送するイネーブルラインとに、ICの一方の端
辺にそれぞれの入力端子を配列して設け、ICの他方の
端辺にそれぞれの出力端子を配列して設け、それぞれに
入力側から出力側へのスルーラインを有し、前記各スル
ーラインには、少なくとも複数のインバータと、一対の
容量にて構成されているローパスフィルターが設けられ
ていることを特徴とするサーマルヘッド駆動用IC。 - 【請求項2】 前記一対の容量はサイズの等しいPc
h、Nchトランジスタである請求項1記載のサーマル
ヘッド駆動用IC。 - 【請求項3】 前記スルーラインの抵抗を100Ωから
3kΩ、前記スルーラインの線幅を1から4μmとした
請求項1記載のサーマルヘッド駆動用IC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6365998A JP3111277B2 (ja) | 1997-05-20 | 1998-03-13 | サーマルヘッド駆動用ic |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-130132 | 1997-05-20 | ||
JP13013297 | 1997-05-20 | ||
JP6365998A JP3111277B2 (ja) | 1997-05-20 | 1998-03-13 | サーマルヘッド駆動用ic |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1134379A JPH1134379A (ja) | 1999-02-09 |
JP3111277B2 true JP3111277B2 (ja) | 2000-11-20 |
Family
ID=26404800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6365998A Expired - Lifetime JP3111277B2 (ja) | 1997-05-20 | 1998-03-13 | サーマルヘッド駆動用ic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3111277B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008068442A (ja) * | 2006-09-12 | 2008-03-27 | Shinko Electric Co Ltd | サーマルヘッド及びプリンタ |
-
1998
- 1998-03-13 JP JP6365998A patent/JP3111277B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1134379A (ja) | 1999-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7627043B2 (en) | Method and apparatus for transmitting data with reduced coupling noise | |
US6496886B1 (en) | Directional coupling bus system using printed board | |
KR100340285B1 (ko) | 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 | |
KR970009693B1 (ko) | 고속 신호 전송에 적합한 신호 전송 장치, 회로 블럭 및 집적 회로 | |
US6970369B2 (en) | Memory device | |
US20130083505A1 (en) | Wiring board, connector and electronic apparatus | |
KR100624889B1 (ko) | 쌍방향 신호전송회로 및 버스시스템 | |
US6985009B2 (en) | Signal transmitting system | |
JPH0845266A (ja) | モジュールカード | |
KR100923825B1 (ko) | 고속 동작에 적합한 메모리 모듈 및 메모리 시스템 | |
JP2002023900A (ja) | 短いループスルー方式のメモリシステム構成を有するメモリモジュール | |
JP3111277B2 (ja) | サーマルヘッド駆動用ic | |
JPH10303366A (ja) | 半導体装置 | |
JPH11340794A (ja) | マスタースレーブ型フリップフロップ回路 | |
JP2006216956A (ja) | 配線構造を有するメモリモジュール | |
JP2004095786A (ja) | ノイズフィルタおよびノイズフィルタ付き差動信号配線 | |
US6735090B1 (en) | High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device | |
KR20080071447A (ko) | 연성인쇄회로기판 | |
JPH10313091A (ja) | 半導体装置 | |
JP2606093B2 (ja) | 信号配線回路 | |
JP3011198B1 (ja) | プリント回路基板 | |
JP3339582B2 (ja) | 信号伝送装置 | |
JP3175678B2 (ja) | 半導体集積回路装置 | |
JP4382756B2 (ja) | 半導体パッケージ及びその内部のクロック配線方法 | |
JP2002246557A (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 13 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |