KR100923825B1 - 고속 동작에 적합한 메모리 모듈 및 메모리 시스템 - Google Patents

고속 동작에 적합한 메모리 모듈 및 메모리 시스템 Download PDF

Info

Publication number
KR100923825B1
KR100923825B1 KR1020030051889A KR20030051889A KR100923825B1 KR 100923825 B1 KR100923825 B1 KR 100923825B1 KR 1020030051889 A KR1020030051889 A KR 1020030051889A KR 20030051889 A KR20030051889 A KR 20030051889A KR 100923825 B1 KR100923825 B1 KR 100923825B1
Authority
KR
South Korea
Prior art keywords
memory
bus
resistor
motherboard
zeffdimm
Prior art date
Application number
KR1020030051889A
Other languages
English (en)
Other versions
KR20040011366A (ko
Inventor
시바타카요코
니시오요지
후나바세이지
Original Assignee
엘피다 메모리, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘피다 메모리, 아이엔씨. filed Critical 엘피다 메모리, 아이엔씨.
Publication of KR20040011366A publication Critical patent/KR20040011366A/ko
Application granted granted Critical
Publication of KR100923825B1 publication Critical patent/KR100923825B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0246—Termination of transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

메모리 모듈은 핀과 버스의 한 단 사이에 스타브 리지스터를 포함한다. 다수의 메모리 칩은 양 단 사이에서 버스에 접속된다. 종단 리지스터는 버스의 다른 단에 접속된다. 스타브 리지스터의 스타브 저항(Rs)과 종단 리지스터의 종단 저항(Rterm)은 다음과 같이 주어진다.
Rs = (N-1)×Zeffdimm/N, 및
Rterm = Zeffdimm
N은 메모리 시스템에서 메모리 모듈의 수를 나타내고, Zeffdimm은 메모리 칩 및 버스로 이루어진 메모리 칩 배치부의 유효 임피던스를 나타낸다. 메모리 시스템에서, 메모리 모듈은 스타브 접속형으로 마더보드 상에서 메모리 제어기에 접속된다. 마더보드의 배선 임피던스(Zmb)는 다음과 같다.
Zmb = (2N-1)×Zeffdimm/N2
메모리 모듈, 모듈 송신 버스선,메모리 시스템

Description

고속 동작에 적합한 메모리 모듈 및 메모리 시스템{MEMORY MODULE AND MEMORY SYSTEM SUITABLE FOR HIGH SPEED OPERATION}
도 1은 종래의 메모리 모듈의 개략도.
도 2는 도 1의 메모리 모듈 두개를 사용하는 메모리 시스템의 개략도.
도 3은 스타형 접속 시 신호 반사가 발생하지 않는 상태를 나타내기 위한 등가 회로도.
도 4는 메모리 시스템에 도 3의 이론 적용을 설명하기 위한 등가 회로도.
도 5는 본 발명의 양호한 실시예에 따른 메모리 모듈의 개략도.
도 6은 도 5의 메모리 모듈 두 개를 포함하는 메모리 시스템의 개략도.
도 7은 도 5의 메모리 모듈 세 개를 포함하는 메모리 시스템의 개략도.
도 8은 도 6의 메모리 시스템의 등가 회로도.
도 9는 도 7의 메모리 시스템의 등가 회로도.
도 10은 도 6의 변형 개략도.
도 11은 도 7의 변형 개략도.
도 12는 도 5의 변형 개략도.
도 13은 본 발명의 또 다른 실시예에 따른 메모리 모듈의 개략도.
도 14는 도 13의 메모리 모듈 세 개를 포함하는 메모리 시스템의 개략도.
도 15는 도13의 메모리 모듈 네 개를 포함하는 메모리 시스템의 개략도.
도 16은 도 5, 12 또는 13의 메모리 모듈에서 모듈 송신 버스선의 종단의 예를 나타내는 도면.
♠도면의 주요 부호에 대한 부호의 설명♠
50 : 메모리 모듈
52 : 메모리 칩
53 : 모듈 송신 버스선
55 : 종단 리지스터
56 : 스타브 리지스터
60 : 메모리 시스템
61 : 메모리 제어기
62 : 커넥터
63 : 마더보드 송신 버스선
발명의 배경
발명의 분야
종래의 기술
본 발명은 JP-2002-220048호의 우선권 주장 출원이다.
본 발명은 메모리 모듈 및 메모리 시스템에 관한 것으로서 특히, 스타브 접속으로 메모리 제어기에 접속된 다수의 메모리 모듈을 갖는 메모리 시스템에 관한 것이다.
메모리 시스템은 다수의 메모리 모듈과 메모리 모듈을 제어하기 위한 메모리 제어기를 포함한다. 메모리 제어기는 메모리 모듈을 수용하기 위한 커넥터와 함께 마더보드 상에 장착된다. 커넥터는 마더보드 상에 형성된 마더보드 송신 버스선으로 메모리 제어기에 각각 접속된다. 각 메모리 모듈은 메모리 제어기에 의해 제어되는 커넥터중 하나에 일부가 삽입된다.
메모리 시스템에서, 마더보드 송신 버스선은 커넥터의 수와 동일하다. 따라서, 메모리 시스템은 송신 버스선의 총 길이가 길고 복잡한 배치를 갖는다는 단점을 갖는다. 따라서 이러한 형태의 메모리 시스템은 더 많은 커넥터를 갖는 경우 설계가 어렵다.
RIMN(Rambus Inline Memory Module)이라 불리는 다수의 메모리 모듈을 갖는 또 다른 메모리 시스템은 메모리 모듈과 메모리 모듈을 제어하기 위한 메모리 제어기 사이가 분기되어 있지 않다. 즉, 메모리 모듈은 마더보드 송신 버스선에 의해 연속적으로 서로 접속된다. 따라서, 메모리 시스템은 상기 복잡한 배치와 같은 단점을 갖지 않는다.
그러나, 메모리 시스템은 마더보드 송신 버스선이 좁은 버스폭을 갖는다는 단점을 갖는다.
따라서, 본 발명의 목적은 메모리 시스템용 마더보드 배선의 단순화를 가능하게 하는 메모리 모듈을 제공하는 것이다.
본 발명의 또 다른 목적은 고속 동작에 적합한 메모리 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 이하의 기술에 의해 명확하게 나타날 것이다.
본 발명의 제 1의 양상에 따르면, 메모리 모듈은 마더보드 상에 형성된 커넥터 중 어느 하나에 삽입되는 것이 가능하다. 메모리 모듈은 메모리 칩을 포함한다. 핀은 커넥터에 연결 가능하다. 버스는 메모리 칩을 핀에 연결한다. 종단 리지스터는 버스의 한 단에 연결된다. 스타브 리지스터는 버스의 다른 단 및 핀 사이에 접속된다.
커넥터가 스타브 접속으로 메모리 제어기에 접속되는 경우, 스타브 리지스터와 종단 리지스터는 스타브 저항(Rs)과 종단 저항(Rterm)을 각각 갖는다. 스타브 저항(Rs)과 종단 저항(Rterm)은 다음과 같이 주어진다.
Rs = (N-1)×Zeffdimm/N, 및
Rterm = Zeffdimm
N은 커넥터의 수를 나타내고, Zeffdimm은 메모리 칩 및 버스로 이루어진 메모리 칩 배치부의 유효 임피던스를 나타낸다.
본 발명의 제 2의 양상에 따르면, 메모리 시스템은 마더보드 상에 형성된 커넥터에 삽입된 다수의 메모리 모듈을 포함한다. 각 메모리 모듈은 메모리 칩을 포함한다. 핀은 커넥터 중 하나에 접속된다. 버스는 메모리 칩과 핀을 접속한다. 종단 리지스터의 한 단은 버스의 한 단에 접속된다. 스타브 리지스터는 버스의 다른 단과 핀 사이에 접속된다.
상기 메모리 시스템에서, 커넥터는 스타브 접속으로 메모리 제어기에 접속된다. 스타브 리지스터 및 종단 리지스터는 스타브 저항(Rs)과 종단 저항(Rterm)을 각각 갖는다. 스타브 저항(Rs)과 종단 저항(Rterm)은 다음과 같이 주어진다.
Rs = (N-1)×Zeffdimm/N
Rterm = Zeffdimm
N은 메모리 모듈의 수를 나타내고, Zeffdimm은 메모리 칩과 버스로 이루어진 메모리 칩 배치부의 유효 임피던스이다. 마더보드는 다음과 같은 배선 임피던스(Zmb)를 갖는다.
Zmb = (2N - 1)×Zeffdimm
본 발명의 이해를 돕기 위해, 도 1 및 2를 참조하여, 종래의 메모리 모듈 및 상기 메모리 모듈을 사용하는 메모리 시스템을 우선 설명한다.
도 1은 종래의 메모리 모듈(10)의 개략 정면도이다. 메모리 모듈(10)은 메모리 보드(11), 다수의 메모리 칩(12), 모듈 송신 버스선(13), 다수의 핀(14), 및 종단 리지스터(Rterm; 15)를 포함한다.
메모리 보드(11)는 인쇄 회로 기판이다. 메모리 칩(12)은 메모리 보드(11) 상에 장착되고, 일정 간격으로 배치된다. 모듈 송선 버스선(13)은 메모리 보드(11) 상에 형성되고 메모리 칩(12)을 핀(14) 중 하나에 공통으로 접속시킨다. 즉, 상기 핀은 모듈 송신 버스선(13)의 단에 접속된다. 핀(14)은 마더보드 상에 장착된 커넥터의 단말에 접속될 수 있다. 종단 리지스터(15)의 한 단은 모듈 송신 버스선(13)의 한 단에 접속되고, 소정의 전압 레벨(Vterm)을 공급한다.
메모리 모듈(10)은 DIMM(Dual Inline Memory Module)이고 도 1에 도시된 정면측과 동일한 구조를 갖는 배면측을 갖는다.
도 2는 도 1의 메모리 모듈(10) 두개를 포함하는 메모리 시스템을 나타낸다.
도 2에서, 메모리 시스템은 마더보드(도시되지 않음) 상에 장착된 메모리 제어기(21)를 포함한다. 다수의 커넥터(22)는 마더보드 상에 장착되고, 마더보드상에 형성된 마더보드 송신 버스선(23) 각각과 메모리 제어기(21)를 접속시킨다. 이러한 메모리 시스템은 일본 특개평 2002-23901호에 기재되어 있다.
도 2의 구조는 커넥터(22)와 동일한 수의 마더보드 송신 버스선(23)을 필요로 한다. 상기는 커넥터(22)가 마더보드 송신 버스선(23)으로 메모리 제어기(21)에 각각 접속되기 때문이다. 따라서, 마더보드 송신 버스선(23)의 총 길이는 커넥터(22)의 수에 개략적으로 비례하여 커지게 된다. 또한, 총 길이의 증가로 인해 마더보드 송신 버스선(23)의 배치가 복잡하게 된다. 따라서, 더 많은 커넥터(및 메모리 모듈)을 갖는 메모리 시스템을 설계하는 것은 어렵다.
RIMM(Rambus Inline Memory Module)이라 불리는 다수의 메모리 모듈을 갖는 또 다른 종래 메모리 시스템에서, 메모리 모듈은 분기가 없는 메모리 송신 버스선에 의해 서로 접속된다. 따라서, 메모리 시스템은 상기와 같은 단점은 갖지 않는다. 그러나, 메모리 시스템은 마더보드 송신 버스선의 버스 폭이 좁다는 단점을 갖 는다.
도 1에 도시된 메모리 모듈이 스타브 접속으로 공통 송신 버스선에 의해 메모리 제어기에 접속되면, 메모리 시스템은 배선의 배치를 간소화할 수 있다. 또한, 공통 송신 버스선의 버스폭을 넓히는 것이 가능하다.
그러나, 스타브 접속은 많은 분기점을 갖는다. 따라서, 공통 송신 버스선 상의 각 분기점에서 전송 신호의 반사가 쉽게 야기된다. 송신 신호의 송신율이 높아지면 반사된 신호를 무시할 수 없게 되고, 따라서 스타브 접속은 도 1에 도시된 메모리 모듈을 사용하는 메모리 시스템의 동작 스피드를 제한한다.
도 3을 참조하여, 본 발명의 이해를 돕기 위해 스타형(star) 접속시 야기되는 반사 신호를 방지하기 위한 방법을 설명한다.
도 3에서, 각각 배선 임피던스(Z0)를 갖는 네 개의 송신선이 저항(Rs)을 갖는 각 스타브 리지스터를 통해 분기점에서 서로 접속된다. 송신선 중 하나에 주의가 집중되면, 나머지 세 개의 송신선은 상기 집중된 송신선으로부터 분기된 브랜치로서 간주된다. 즉, 도 3의 스타형 접속은 세 개(N=3)의 브랜치를 갖는 송신선을 포함한다.
위치(A)에서 반사가 발생하지 않을 필요 충분 조건은 다음과 같고,
Z0 = Rs(Rs+Z0)/3 ...........(1)
상기 식(1)은 다음과 같이 일반화된다.
Z0 = Rs+(Rs+Z0)/N ...........(2)
상기 식(2)으로부터, 저항(Rs)은 다음과 같이 구해진다.
Rs = (N-1)×Z0/(N+1) ...........(3)
도 3의 경우에서, N=3이므로, 저항(Rs)은 Z0/2가 된다.
따라서, 도 3의 스타형 접속에서, 스타브 리지스터의 저항(Rs)이 식(3)을 만족시킬 때, 소정의 방향으로부터 전송된 신호는 분기점에서 반사되지 않는다. 즉, N개의 브랜치를 갖는 송신선은 식(3)을 사용하여 구해진 저항(Rs)을 사용함으로써 이루어질 수 있다.
또한, 일본 특개평 제 2001-84070호는 두개의 브랜치를 갖는 송신선에서 두개의 스타브 리지스터(N=2)의 저항을 찾기 위한 방법을 기재하고 있다. 그러나, 상기 방법은 브랜치 수가 세 개 이상(N≥3)인 경우에는 적합하지 않다. 또한, 상기 방법은 액정 디스플레이 패널에 관한 것이며, 메모리 시스템, 특히 고속 메모리 시스템에 적용될 수 있는 방법을 제안하고 있지 않다. 상기 방법은 종단 리지스터가 배선의 단에 접속되지 않고 배선의 단에서 반사가 발생하지 않는 조건에서 수행된다. 또한, 상기 방법은 배선중 하나의 특정 임피던스가 처음부터 고정되어 있고 그 후 저항 및 나머지 두개의 배선의 특정 임피던스가 결정되기 때문에 메모리 시스템에 적용하는 것이 불가능하다.
이하, 상술한 스타형 접속에서 발생하는 반사 신호를 방지하기 위한 방법이 스타브 접속으로 메모리 제어기에 접속된 다수의 메모리 모듈을 갖는 메모리 시스템에 사용된다고 가정한다. 예를 들어, 상기 방지법은 메모리 시스템에서 IO 버스선에 대해 사용된다.
상기 응용에서, 스타브 리지스터가 마더보드 상에 제공되는 것은 바람직하지 않다. 상기는 마더보드 제조자가 마더보드가 개조되는 것을 금하고 있기 때문이다. 즉, 스타브 리지스터가 마더보드 상에 형성되면, 다른 리지스터와 교체하는 것이 불가능하다. 메모리 모듈의 수에 대한 사용자의 요구는 다양하다. 상기 요구를 충족시키기 위해, 메모리 모듈(또는 브랜치)의 수에 따라 각 스타브 리지스터의 저항을 변경할 필요가 있다.
또한, 마더보드 상에 스타브 리지스터가 형성되지 않으면 마더보드 상에서의 신호 감쇠가 억제되고, 마더보드 상의 소자의 수가 더 적어진다.
따라서, 마더보드 상에 스타브 리지스터를 구비하지 않는 메모리 시스템에서는 신호 반사를 억제할 필요가 있다. 상기는 도 4에 도시된 스타형 접속시 신호 반사가 억제되는 것과 동일한 방법에 의해 이루어진다. 즉, 도 4의 양 위치(A 및 B)에서 신호 반사가 없는 조건을 찾아야 한다.
도 4에서, Zmb, Zdimm, 및 Rs는 마더보드의 특정 임피던스, 각 메모리 모듈의 배선 임피던스, 및 각 스타브 리지스터의 저항을 나타낸다. 위치(A)에서 신호 반사가 없는 필요충분조건은 다음과 같이 주어진다.
Zmb = (Rs + Zdimm)/N ...........(4)
N은 브랜치의 수를 나타낸다. 한편, 위치(B)에서 신호 반사가 없는 필요충분조건은 다음과 같이 주어진다.
Zdimm = Rs + {Zmb×(Rs+Zdimm)}
/{(Rs+Zsimm)+Zmb×(N-1)} ...........(5)
식(4)이 식(5)에서 사용되면, 특성 임피던스(Zmb)가 다음과 같이 삭제된다.
Rs = (N-1)×Zdimm/N ...........(6)
또한, 식(6)이 식(4)에 사용되면, 저항(Rs)은 다음과 같이 제거된다.
Zmb = (2N-1)×Zdimm/N2 ...........(7)
상기 식(6 및 7)으로부터 알 수 있듯이, 저항(Rs) 및 특성 임피던스(Zmb)는 메모리 모듈의 수 및 배선 임피던스(Zdimm)에 의해 결정될 수 있다. 상기와 같이 결정된 저항(Rs) 및 특성 임피던스(Zmb)를 사용함으로써, 신호 반사가 없고 도 4에 도시된 바와 같이 서로 접속된 각 메모리 모듈과 마더보드 사이에서 양방향 송신이 수행될 수 있다.
식(6 및 7)을 만족시키는 스타형 접속이 메모리 시스템에서 공동 어드레스 버스로서 단방향 버스에 적용될 수 있다. 그러나, 이러한 경우에 식(5)을 만족시키는 것은 불필요하다. 즉, 식(4)은 단방향 버스만을 만족시킨다.
도 5 내지 7을 참조하여, 메모리 모듈을 사용하는 메모리 시스템 및 본 발명의 양호한 실시예에 따른 메모리 모듈에 대한 설명을 계속한다.
도 5에서, 메모리 모듈(50)은 메모리 보드(51), 9개의 메모리 칩(52), 모듈 송신 버스선(53), 다수의 핀(54), 종단 리지스터(Rterm; 55) 및 스타브 리지스터(Rs; 56)를 포함한다.
메모리 보드(51)는 인쇄 회로 기판이다. 메모리 칩(52)은 일정 간격으로 메모리 보드(51)상에 장착되고, 양 단 사이에서 모듈 송신 버스선(53)에 공통으로 접속된다. 핀(54)은 메모리 보드(51)의 하나의 에지에 형성되고 마더보드(도시되지 않음) 상에 형성된 커넥터의 슬롯(도 6에 도시)에 의해 홀드된다. 핀(54)이 커넥터의 슬롯에 삽입되면, 커넥터의 단말에 전기적으로 접속된다. 종단 리지스터(55)의 한 단은 모듈 송신 버스선(53)의 한 단에 접속되고, 다른 단에서 소정의 종단 전압레벨(Vterm)이 공급된다. 스타브 리지스터(56)는 모듈 송신 버스선(53)의 다른 단과 하나의 핀(54) 사이에 접속된다.
도 6은 도 5의 메모리 모듈(50) 두개를 포함하는 하나의 메모리 시스템을 나타내고, 도 7은 도 5의 메모리 모듈(50) 세 개를 포함하는 하나의 메모리 시스템을 나타낸다.
도 6에서, 메모리 시스템(60)은 마더보드(도시되지 않음), 메모리 제어기(61), 두개의 커넥터(62), 및 마더보드 송신 버스선(63)을 포함한다. 메모리 제어기(61)와 커넥터(62)는 마더보드 상에 장착된다. 커넥터(62)는 메모리 모듈(50)을 수용하기 위해 사용된다. 마더보드 송신 버스선(63)은 마더보드 상에 형성되어 커넥터(62)와 메모리 제어기(61)를 스타브 접속으로 접속한다. 마더보드 송신 버스선(63)은 커넥터(62)에 접속된 두개의 분기점(BP1 및 BP2)을 갖는다.
마찬가지로, 도 7의 메모리 시스템(70)은 마더보드(도시되지 않음) 메모리 제어기(71), 세 개의 커넥터(72), 및 마더보드 송신 버스선(73)을 포함한다. 메모리 제어기(71)와 커넥터(72)는 마더보드 상에 장착되고 마더보드 송신 버스선(73)은 마더보드상에 형성되어 스타브 접속으로 메모리 제어기(71)와 커넥터(72)를 접속시킨다. 마더보드 송신 버스선(73)은 커넥터(72)에 접속된 분기점(BP1, BP2 및 BP3)을 갖는다.
각 메모리 시스템(60 및 70)에서, 모듈 송신 버스선(53)과 마더보드 송신 버스선(63 또는 73)이 IO 버스선(또는 양방향 버스)으로 사용된다. 각 메모리 칩(51)은 IO 버스선에 접속된 리시버와 드라이버를 포함한다. 각 메모리 제어기(61 및 71)도 IO 버스선에 접속된 리시버와 드라이버를 포함한다. 도 6에서, 드라이버와 리시버의 두 세트는 메모리 칩(52)중 하나와 메모리 제어기(61)에서 작은 삼각형으로 표시된다. 마찬가지로, 도 7도 작은 삼각형으로 드라이버와 리시버 두세트를 도시하고 있다.
메모리 모듈(50)은 메모리 칩(52)과 모듈 송신 버스선(53)으로 이루어지는 메모리 칩 배치부를 갖는다. 메모리 칩 배치부는 유효 임피던스(Zeffdimm(도 4의 Zdimm에 대응))를 갖는다. 여기에서, 모듈 송신 버스선(53)이 Z0(=
Figure 112003027617471-pat00001
)[Ω]의 배선 임피던스를 갖는다고 가정하면, 인접한 두개의 메모리 칩(52) 사이의 간격은 X[m]으로 나타나고, 입력 커패시턴스는 Cin[F]로 표시된다. 그리고 메모리 칩 배치부의 유효 임피던스(Zdffdimm)는 다음과 같이 주어딘다.
Zdffdimm =
Figure 112003027617471-pat00002
예를 들어, Z0=60[Ω](L=3.6×10-7[H/m], C = 1.0×10-10[F/m]), X=12×10-3[m], 및 Cin = 1.6×10-12[F]일 때, 유효 임피던스(Zeffdimm)는 약 39.3[Ω]이다. 또한, Z0=60[Ω](L=3.6×10-7[H/m], C = 1.0×10-10[F/m]), X=13×10-3[m], 및 Cin = 1.2×10-12[F]일 때, 유효 임피던스(Zeffdimm)는 약 43.3[Ω]이다.
메모리 모듈(50)에서 종단 리지스터(55)는 유효 임피던스(Zeffdimm)와 동등하게 결정되는 저항(Rterm)을 갖는다.
스타브 리지스터(56)는 식(6)과 동일한 식에 의해 주어진 저항(Rs)를 갖는다. 리지스터(56)의 저항(Rs)은 다음과 같이 주어진다.
Rs = {(N-1)/N}×Zeffdimm
예를 들어, N=2이고 Zeffdimm=39.3[Ω]일 때, 저항(Rs)은 다음과 같다.
Rs = {(N-1)/N}×Zeffdimm
= (1/2)×39.3
= 19.7[Ω]
이러한 경우에, 마더보드의 배선 임피던스(Zmb)는 식(7)과 동일한 식에 의해 주어진다. 즉, 배선 임피던스(Zmb)는 다음과 같다.
Zmb = (2N-1)×Zeffdimm/N2
= 3×39.3/4
= 29.5[Ω]
도 8은 상기와 같이 결정된 특정 임피던스(Zeffdimm), 저항(Rs) 및 배선 임피던스(Zmb)를 갖는 메모리 시스템의 개략도이다.
도 7의 메모리 시스템을 고려하면, 스타브 리지스터(56)의 저항(Rs) 및 마더보드의 배선 임피던스(Zmb)를 비슷하게 구할 수 있다. 예를 들어, N=3이고 Zeffdimm=43.3[Ω]이면, Rs=28.9[Ω]이고 Zmb=24.1[Ω]이다. 이는 도 9에 도시되어 있다.
도 6 및 7에 도시된 메모리 시스템은 DDR-I(동작 주파스 : 133MHz) 또는 DDR-II(동작 주파수 : 266MHz)라 불리는 현 메모리 시스템보다 더 빠르고 안정적으로 동작할 수 있다. 예를 들어, 메모리 시스템은 동작 주파수 300MHz 이상으로 동작한다. 상기는 모든 단부 및 분기점에서 신호 반사가 일어나지 않기 때문이다.
또한, 도 6 및 7의 메모리 시스템 각각은 마더보드 상에 스타브 리지스터를 필요로 하지 않는다. 따라서, 마더보드는 적은 수의 소자와 간격이 넓은 배선을 갖는다. 또한, 도 6 및 7의 메모리 시스템에서 마더보드 상에 송신 신호의 김쇠가 일어나지 않는다. 또한, 도 6 및 7의 메모리 시스템의 구조는 마더보드 상에 배선을 크게 증가시키지 않고도 형성되는 다중 슬롯 시스템을 가능하게 한다.
본 발명이 메모리 시스템의 IO 버스로서의 양방향 버스에 적용되도록 이루어졌지만, 본 발명은 도 10 또는 11에 도시된 메모리 시스템의 커맨드 어드레스로서의 단방향 버스에도 적용가능하다. 이러한 경우에, 마더보드의 배선 임피던스(Zmb), 스타브 저항(Rs) 및 유효 임피던스(Zeffdimm)는 식(6 및 7)을 사용하여 구할 수 있다. 그러나 이들은 식(4)를 이용하여도 구할 수 있다.
예를 들어, 도 10의 메모리 시스템에서 Zeffdimm=39.3[Ω]이고 Zmb=30[Ω]라고 가정하면, 식(4)로부터, 스타브 저항(Rs)은 다음과 같이 주어진다.
Rs = N×Zmb-Zeffdimm
=2×30 - 39.3
=20.7[Ω]
한편, 도 11의 메모리 시스템에서 Zeffdimm=43.3[Ω]이고 Zmb=30[Ω]라고 가정하면, 스타브 저항(Rs)은 다음과 같이 주어진다.
Rs = 3×30 - 43.3
= 46.7[Ω]
종단 리지스터(55)가 메모리 보드(51) 상의 메모리 칩(52)의 바깥쪽에 형성되지만, 종단 리지스터(55A)는 도 12에 도시된 바와 같이 메모리 칩(32A) 중 하나에 형성될 수도 있다. 이는 "ON DIE TERMINATION"이라는 기술로 알려져있다.
그리고, 도 13 내지 15를 참조하여, 본 발명의 또 다른 실시예에 따른 메모리 모듈과 메모리 모듈을 사용하는 메모리 시스템에 관하여 설명한다.
도 13에서, 메모리 모듈(130)은 메모리 보드(131), 9개의 메모리 칩(132). 모듈 IO 버스선(133), 종단 리지스터(134), 스타브 리지스터(135), 및 핀(136)을 포함한다.
메모리 보드(131)는 인쇄 회로 기판이다. 메모리 칩(132)은 일정한 간격으로 메모리 보드(131) 상에 장착된다. 모듈 IO 버스선(133)은 메모리 보드(131)에 형성되어 메모리칩(132)에 각각 접속된다. 종단 리지스터(134)는 메모리 칩(132)에 형성되고 메모리 버스선(133)의 단에 각각 접속된다. 스타브 리지스터(135)는 메모리 보드 상에 형성되고 모듈 IO 버스선(133)의 다른 단에 접속된다. 핀(135)은 메모리 보드(131)의 에지에 형성된다. 각 스타브 리지스터(135)도 대응하는 하나의 핀(135)에 접속된다.
도 14는 도 13의 세 개의 메모리 모듈(130)을 사용하는 메모리 시스템을 나 타내고, 도 15는 도 13의 네 개의 메모리 모듈(130)을 사용하는 메모리 시스템을 나타낸다.
도 14에서, 메모리 시스템은 마더보드(도시되지 않음), 메모리 제어기(141), 세 개의 커넥터(142) 및 9개의 마더보드 IO 버스선(143)을 포함한다.
메모리 제어기(141)는 마더보드 상에 형성된다. 커넥터(142)는 마더보드 상에 장착되어 도 13의 메모리 모듈을 수용한다. 마더보드 IO 버스선(143)은 마더보드 상에 형성되어 커넥터(142)에 접속된다. 마더보드 IO 버스선(143)은 각 메모리 모듈(130)의 메모리 칩(133)에 각각 대응된다. 각 마더보드 IO 버스선(143)은 메모리 모듈(130) 상에서 대응하는 메모리 칩에 접속된다. 즉, 본 실시예에 따르면, 메모리 모듈 뿐만 아니라 메모리 칩도 스타브 접속으로 서로 접속된다.
본 실시예에서, 스타브 리지스터(135)와 종단 리지스터(134)의 저항이 식(6 및 7)에 의해 구해지면, 메모리 제어기와 각 메모리 칩 사이에 신호 반사없이 양방향 송신이 수행될 수 있다. 그러나, 유효 임피던스(Zdffdimm)는 메모리 칩(134)과 메모리 칩(134)에 접속된 모듈 IO 버스선(132)에 좌우된다.
도 15의 메모리 시스템은 메모리 모듈(130)의 수를 제외하고는 도 14와 동일하다. 즉, 메모리 시스템은 메모리 제어기(151), 네 개의 커넥터(152), 및 9개의 마더보드 IO 버스선(153)을 포함한다.
도 14 및 15의 메모리 시스템은 메모리 모듈(130)의 수가 상이하기 때문에, 스타브 저항(Rs)도 상이하다.
도 14 및 15에 도시된 메모리 시스템은 도 6 및 7의 메모리 시스템과 같은 메모리 시스템보다 빠르고 안정적으로 동작할 수 있다. 또한, 도 14 및 15의 메모리 시스템의 각 마더보드 상에 스타브 리지스터를 형성할 필요가 있다.
각 상기 실시예에서, 종단 리지스터는 소정의 전압 레벨(Vterm)에 접속된다. 소정의 전압 레벨은 도 16에 도시된 바와 같이 전원 전압(VDD)을 분압함으로써 얻을 수 있다.
본 발명에 의하면, 메모리 모듈의 송신 버스선과 핀 사이에 스타브 저항을 접속함으로써 신호 반사가 없고, 안정적인 고속 동작을 가능하게 하는 스타브 접속 메모리 시스템을 실현하는 것이 가능하여, 다수의 슬롯 시스템을 효율적으로 구성하는 것이 가능하다.
또한, 본 발명에 의하면, 상술한 메모리 시스템의 구조는 마더보드 상에 배선을 크게 증가시키지 않고도 형성되는 다중 슬롯 시스템을 가능하게 한다.
본 발명이 몇 개의 실시예로 기술되었지만, 본 발명은 당업자에 의해 다양한 방법으로 변경될 수 있다. 예를 들어, 마더보드 상의 커넥터의 수는 4개 이상일 수 있다.

Claims (15)

  1. 삭제
  2. 마더보드 상에 형성된 하나의 커넥터에 삽입되는 메모리 모듈에 있어서,
    메모리 칩;
    상기 커넥터에 접속되는 핀;
    상기 핀에 상기 메모리 칩을 접속하기 위한 버스;
    상기 버스의 한 단에 접속된 종단 리지스터; 및
    상기 버스의 다른 단과 상기 핀 사이에 접속된 스타브 리지스터를 포함하고,
    상기 커넥터는 스타브 접속형으로 메모리 제어기에 접속되고, 상기 스타브 리지스터와 상기 종단 리지스터는 스타브 저항(Rs)과 종단 저항(Rterm)을 각각 가지며,
    상기 스타브 저항(Rs)과 상기 종단 저항(Rterm)은 다음과 같고,
    Rs = (N-1)×Zeffdimm/N
    Rterm = Zeffdimm
    N은 상기 커넥터의 수(여기서, N=2 이상의 정수)를 나타내고, Zeffdimm은 상기 메모리 칩과 상기 버스로 이루어진 메모리 칩 배치부의 유효 임피던스를 나타내는 것을 특징으로 하는 메모리 모듈.
  3. 제 2항에 있어서,
    다른 메모리 칩을 더 포함하고, 상기 버스는 모든 메모리 칩에 공통으로 접속되는 것을 특징으로 하는 메모리 모듈.
  4. 제 2항에 있어서,
    다른 메모리 칩, 상기 다른 메모리 칩에 각각 대응하는 다른 핀, 및 상기 다른 핀에 상기 메모리 칩을 각각 접속시키기 위한 다른 버스를 더 포함하는 것을 특징으로 하는 메모리 모듈.
  5. 제 2항에 있어서,
    상기 버스는 양방향 버스로 구성되는 것을 특징으로 하는 메모리 모듈.
  6. 제 2항에 있어서,
    상기 버스는 단방향 버스로 구성되는 것을 특징으로 하는 메모리 모듈.
  7. 제 2항에 있어서,
    상기 종단 리지스터는 상기 메모리 칩에 형성되는 것을 특징으로 하는 메모리 모듈.
  8. 삭제
  9. 마더보드 상에 형성된 복수의 커넥터에 삽입되는 다수의 메모리 모듈을 포함하는 메모리 시스템에 있어서,
    상기 각 메모리 모듈은,
    메모리 칩;
    상기 커넥터 중 하나에 접속되기 위한 핀;
    상기 핀에 상기 메모리 칩을 접속하기 위한 버스;
    상기 버스의 한 단에 접속되는 종단 리지스터; 및
    상기 버스의 다른 단과 상기 핀 사이에 접속된 스타브 리지스터를 포함하고,
    상기 커넥터는 마더보드 상에서 스타브 접속형으로 메모리 제어기에 접속되고, 상기 스타브 리지스터와 상기 종단 리지스터는 스타브 저항(Rs)과 종단 저항(Rterm)을 각각 가지며,
    상기 스타브 저항(Rs)과 상기 종단 저항(Rterm)은 다음과 같이 주어지고,
    Rs = (N-1)×Zeffdimm/N,
    Rterm = Zeffdimm
    N은 상기 메모리 모듈의 수(N=2 이상의 정수)를 나타내고, Zeffdimm은 상기 메모리 칩과 상기 버스로 이루어진 메모리 칩 배치부의 유효 임피던스를 나타내며,
    상기 마더보드는 다음과 같이 표현되는 배선 임피던스(Zmb)
    Zmb = (2N - 1)×Zeffdimm
    를 갖는 것을 특징으로 하는 메모리 시스템.
  10. 제 9항에 있어서,
    상기 메모리 모듈 각각은 다른 메모리 칩을 더 포함하고, 상기 버스는 상기 메모리 모듈 각각에서 공통으로 모든 메모리 칩에 접속되는 것을 특징으로 하는 메모리 시스템.
  11. 제 9항에 있어서,
    상기 메모리 모듈은 다른 메모리 칩, 상기 다른 메모리 칩 각각에 대응하는 다른 핀, 및 상기 다른 핀에 상기 메모리 칩을 접속하기 위한 다른 버스를 더 포함하는 것을 특징으로 하는 메모리 시스템.
  12. 제 9항에 있어서,
    상기 버스는 양방향 버스로 구성되는 것을 특징으로 하는 메모리 시스템
  13. 제 9항에 있어서,
    상기 버스는 단방향 버스로 구성되는 것을 특징으로 하는 메모리 시스템.
  14. 마더보드 상에 형성된 복수의 커넥터에 삽입되는 다수의 메모리 모듈을 포함하는 메모리 시스템에 있어서,
    상기 각 메모리 모듈은,
    메모리 칩;
    상기 커넥터 중 하나에 접속되기 위한 핀;
    상기 핀에 상기 메모리 칩을 접속하기 위한 버스;
    상기 버스의 한 단에 접속되는 종단 리지스터; 및
    상기 버스의 다른 단과 상기 핀 사이에 접속된 스타브 리지스터를 포함하고,
    상기 커넥터는 상기 메모리 커넥터에 스타브 접속형으로 접속되고, 상기 스타브 리지스터와 상기 종단 리지스터는 스타브 저항(Rs)과 종단 저항(Rterm)을 각각 가지며,
    상기 스타브 저항(Rs)과 상기 종단 저항(Tterm)은 다음 식을 충족시키며;
    Zmb = (Rs + Zeffdimm)/N
    Zmb는 상기 마더보드의 배선 임피던스를 나타내고; Zeffdimm은 상기 메모리 칩과 상기 버스로 이루어진 메모리 칩 배치부의 유효 임피던스를 나타내고, N은 상기 메모리 모듈의 수(여기서, N=2 이상의 정수)를 나타내는 것을 특징으로 하는 메모리 시스템.
  15. 제 9항에 있어서,
    상기 종단 리지스터는 상기 메모리 칩에 형성되는 것을 특징으로 하는 메모리 시스템.
KR1020030051889A 2002-07-29 2003-07-28 고속 동작에 적합한 메모리 모듈 및 메모리 시스템 KR100923825B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002220048A JP3886425B2 (ja) 2002-07-29 2002-07-29 メモリモジュール及びメモリシステム
JPJP-P-2002-00220048 2002-07-29

Publications (2)

Publication Number Publication Date
KR20040011366A KR20040011366A (ko) 2004-02-05
KR100923825B1 true KR100923825B1 (ko) 2009-10-27

Family

ID=30768010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051889A KR100923825B1 (ko) 2002-07-29 2003-07-28 고속 동작에 적합한 메모리 모듈 및 메모리 시스템

Country Status (4)

Country Link
US (1) US7016212B2 (ko)
JP (1) JP3886425B2 (ko)
KR (1) KR100923825B1 (ko)
DE (1) DE10334531B4 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621155B1 (en) * 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
JP4094370B2 (ja) * 2002-07-31 2008-06-04 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US20050289284A1 (en) * 2004-06-24 2005-12-29 Ge Chang High speed memory modules
US7336098B2 (en) * 2004-06-30 2008-02-26 Intel Corporation High speed memory modules utilizing on-pin capacitors
US20060069609A1 (en) * 2004-09-16 2006-03-30 Chiou Ta-Gang Automatic handset toll collection mechanism using a mobile communication system
KR100666180B1 (ko) * 2005-11-18 2007-01-09 삼성전자주식회사 메모리 모듈의 확장이 용이한 인쇄회로기판 및 이를포함하는 메모리 시스템
JP4108717B2 (ja) * 2006-07-03 2008-06-25 日本電気株式会社 プリント回路基板
JP5696301B2 (ja) 2007-09-28 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． アドレス線配線構造及びこれを有するプリント配線基板
JP5117247B2 (ja) * 2008-03-28 2013-01-16 日立情報通信エンジニアリング株式会社 論理モジュール
KR20120009556A (ko) 2010-07-19 2012-02-02 삼성전자주식회사 수신 장치, 이를 포함하는 반도체 메모리 장치 및 메모리 모듈
WO2014132858A1 (ja) * 2013-02-26 2014-09-04 ピーエスフォー ルクスコ エスエイアールエル メモリモジュール
JP2016051784A (ja) 2014-08-29 2016-04-11 マイクロン テクノロジー， インク． 半導体モジュール
US9980366B2 (en) * 2015-01-12 2018-05-22 Qualcomm Incorporated High speed signal routing topology for better signal quality

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10124210A (ja) 1996-10-25 1998-05-15 Hitachi Ltd バスシステム及び回路基板
JPH10198473A (ja) 1996-11-18 1998-07-31 Hitachi Ltd 終端抵抗制御型バスシステム
JP2000284873A (ja) * 1999-03-31 2000-10-13 Adtec:Kk メモリ回路基板
JP2000322164A (ja) 1999-05-13 2000-11-24 Hitachi Ltd 無反射分岐バスシステム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524232A (en) * 1993-09-13 1996-06-04 Hajeer; Jahad K. Device for receiving and adapting a set of computer memory modules to a single computer memory module receiving socket
US5578940A (en) * 1995-04-04 1996-11-26 Rambus, Inc. Modular bus with single or double parallel termination
JP2001084070A (ja) 1999-09-10 2001-03-30 Toshiba Corp プリント配線基板及び電子機器のプリント配線基板
JP4569912B2 (ja) * 2000-03-10 2010-10-27 エルピーダメモリ株式会社 メモリシステム
KR100351053B1 (ko) * 2000-05-19 2002-09-05 삼성전자 주식회사 종단저항을 내장하는 메모리 모듈 및 이를 포함하여 다중채널구조를 갖는 메모리 모듈
US6449166B1 (en) * 2000-08-24 2002-09-10 High Connection Density, Inc. High capacity memory module with higher density and improved manufacturability
US6522165B2 (en) * 2001-06-29 2003-02-18 Intel Corporation Bus termination scheme for flexible uni-processor and dual processor platforms
US6711027B2 (en) * 2001-07-23 2004-03-23 Intel Corporation Modules having paths of different impedances
US6754132B2 (en) * 2001-10-19 2004-06-22 Samsung Electronics Co., Ltd. Devices and methods for controlling active termination resistors in a memory system
JP4317353B2 (ja) * 2001-10-19 2009-08-19 三星電子株式会社 メモリシステムの能動終端抵抗の制御装置及び方法
US6690191B2 (en) * 2001-12-21 2004-02-10 Sun Microsystems, Inc. Bi-directional output buffer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10124210A (ja) 1996-10-25 1998-05-15 Hitachi Ltd バスシステム及び回路基板
JPH10198473A (ja) 1996-11-18 1998-07-31 Hitachi Ltd 終端抵抗制御型バスシステム
JP2000284873A (ja) * 1999-03-31 2000-10-13 Adtec:Kk メモリ回路基板
JP2000322164A (ja) 1999-05-13 2000-11-24 Hitachi Ltd 無反射分岐バスシステム

Also Published As

Publication number Publication date
JP2004062530A (ja) 2004-02-26
US20040019758A1 (en) 2004-01-29
US7016212B2 (en) 2006-03-21
DE10334531A1 (de) 2004-03-25
DE10334531B4 (de) 2009-07-09
JP3886425B2 (ja) 2007-02-28
KR20040011366A (ko) 2004-02-05

Similar Documents

Publication Publication Date Title
KR970009693B1 (ko) 고속 신호 전송에 적합한 신호 전송 장치, 회로 블럭 및 집적 회로
KR100923825B1 (ko) 고속 동작에 적합한 메모리 모듈 및 메모리 시스템
CN100431046C (zh) 用于互补时钟的存储器
KR100332518B1 (ko) 회로 모듈
US6026456A (en) System utilizing distributed on-chip termination
US6545875B1 (en) Multiple channel modules and bus systems using same
US6985009B2 (en) Signal transmitting system
US20020080781A1 (en) Method and arrangement relating to data transmission
CN107112040B (zh) 用于更好信号质量的新颖高速信号路由拓扑
KR100471162B1 (ko) 고속 메모리 시스템
JPS6367845A (ja) 一定の電気特性を有するバス構造
US6585525B2 (en) Memory modules having conductors at edges thereof and configured to conduct signals to or from the memory modules via the respective edges
US20230318161A1 (en) Communication system and transmitter
US8179158B2 (en) Printed circuit board having a termination of a T-shaped signal line
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
JP6157095B2 (ja) バスシステム
US7254675B2 (en) Memory system having memory modules with different memory device loads
KR100539237B1 (ko) 메모리 모듈 또는 소켓에 장착되는 종단 제공장치 및 이를이용하는 메모리 시스템
JP3438375B2 (ja) 信号伝送装置及び信号受信モジュール
US6777975B1 (en) Input-output bus interface to bridge different process technologies
US20030146434A1 (en) Semiconductor memory device
JP2020123774A (ja) 通信システム
JP2002297274A (ja) コンピュータシステム、このシステムにおいて使用される拡張ボード及びコネクタ
US6320475B1 (en) Printed circuit board suppressing ringing in signal waveforms
US6760801B1 (en) Ground referenced voltage source input/output scheme for multi-drop bus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee