JPH10198473A - 終端抵抗制御型バスシステム - Google Patents

Abstract

(57)【要約】 【課題】バス配線に接続される機能回路の数や種別が変
更されても、バス配線の両端での反射による波形歪みが
抑制されるバスシステムを提供する。 【解決手段】バス配線１０１の両端に接続された終端用
可変抵抗器１１１ａ、１１１ｂと、これらの抵抗値を変
更可能な終端抵抗制御回路１１２を備える。着脱可能な
回路基板１０３ａ、１０３ｂに設けられた機能回路１０
５ａ、１０５ｂは、コネクタ１０４ａ、１０４ｂを介し
てバス配線１０１に接続される。検出回路１０７ａ、１
０７ｂは、回路基板１０３ａ、１０３ｂの接続の有無を
検出し、検出結果を終端抵抗制御回路１１２に通知す
る。終端抵抗制御回路１１２は、回路基板１０３ａ、１
０３ｂの接続の状態により、終端用可変抵抗器１１１
ａ、１１１ｂの抵抗値を変更する。これにより、機能回
路１０５ａ、１０５ｂの着脱で入力容量が変化してもバ
ス配線１０１の波形歪みを低減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、終端抵抗器を要す
るバスシステム、および、それを備えた情報処理装置に
関する。

【０００２】

【従来の技術】情報処理装置の高速化が進み、装置内の
バス配線の両端には、終端抵抗器を接続するのが普通で
ある。終端抵抗器には、バス配線の特性インピーダンス
と同値の抵抗器が使用される。終端抵抗器を接続しない
場合、出力した信号がバス配線の両端で反射してしま
い、反射した信号と出力した信号との重ね合わせにより
信号の波形歪みが発生する。この波形歪みは、バスの伝
送速度が速くなるほど大きくなり、場合によっては正常
な信号伝送ができなくなる。

【０００３】バス配線の両端に終端抵抗器を接続する方
法は、例えば、ＤＩＧＩＴＡＬ ＢＵＳ ＨＡＮＤＢＯ
ＯＫ誌（1990年、Joseph Di Giacomo著、McGraw-Hill P
ublishing Company発行、ページ14.6〜14.13）にも記載
されている。

【０００４】この従来例によれば、図７に示すようなバ
スシステムが存在した場合、終端抵抗器の抵抗値は、バ
ス配線とスタブ配線の両方を合わせた部分のインピーダ
ンス（以下、バスの、配線のみのインピーダンスとす
る）、バスに接続する機能回路の入出力回路の容量、ス
タブ配線の容量、および、バス配線の容量を基に算出さ
れる。

【０００５】具体的には、バスの配線のみの特性インピ
ーダンスをＺｏ、単位長さあたりの機能回路の容量（入
出力回路の容量とスタブ配線の容量とを合計したもの）
の総和をＣ１、単位長さ当りのバス配線の容量をＣ２と
すると、バス配線の実効インピーダンスＺは、次の（式
１）を用いて表すことができる。

【０００６】 Ｚ＝Ｚｏ／√（１＋Ｃ１／Ｃ２） …（式１）

【０００７】

【発明が解決しようとする課題】さて、バスに接続する
機能回路は、装置本体に固定的に設けられているものば
かりではない。機能回路は、装置本体に対して着脱可能
な基板に実装されていることもある。むしろ最近では、
様々な基板がユーザーの手によって増設されていくのが
普通である。装置本体に実装する基板（すなわち機能回
路）の数が変われば、（式１）を見てもわかるように、
バス配線の実効インピーダンスも当然変化する。

【０００８】しかしながら、従来の情報処理装置におい
ては、この点について何の対策も講じられていなかっ
た。

【０００９】バスに接続する機能回路の入出力回路の容
量が小さければ、バス配線の実効インピーダンス、つま
り終端抵抗器の抵抗値は、配線のみの特性インピーダン
スとほぼ同じとなり、特に問題は生じないのであるが、
実際のシステムにおいては、この入出力回路の容量が無
視できないほど大きくなる。

【００１０】例えば、配線のみのインピーダンスＺｏを
５０Ω、入出力回路の容量を１５ｐＦ、スタブ配線の長
さを２ｃｍ、バス配線の長さを３０ｃｍ、配線１ｃｍ当
りの容量を１ｐＦとした場合、入出力回路の容量とスタ
ブ配線の容量の合計は、１５ｐＦ＋１ｐＦ／ｃｍ×２ｃ
ｍで１７ｐＦである。この機能回路をバス配線に４つ接
続すると、その合計は、６８ｐＦである。また、バス配
線の容量は、１ｐＦ／ｃｍ×３０ｃｍで３０ｐＦであ
る。Ｚｏ＝５０、Ｃ１＝６８、Ｃ２＝３０として、これ
らを（式１）に当てはめると、バス配線の実効インピー
ダンスＺは、２７Ωとなる。

【００１１】ここで、もし、バス配線に接続される機能
回路を減らして、その数を１つにした場合、機能回路の
容量の合計は１７ｐＦとなる。これを、Ｃ１＝１７とし
て再び（式１）に当てはめると、バス配線の実効インピ
ーダンスは３９Ωになってしまう。

【００１２】すなわち、本来ならば３９Ωの終端抵抗器
を用いなければならないのに、従来では、２７Ωのまま
であった。

【００１３】このような伝送線路のインピーダンスの不
整合は、（式２）に示すように反射係数を増大させる。
Ｚは、設定すべき終端抵抗器の抵抗値である。

【００１４】 ρ＝(γ−Ｚ)／（γ＋ Ｚ） …（式２） 例えば、上記の場合、γは、２７Ω、 Ｚは、３９Ωと
なり、反射係数ρは、−０．１８となる。

【００１５】これは、バス配線の端で生じる反射が、全
信号レベルの１８％に達することを示すものであり、仮
に信号レベルが１Ｖの場合、反射した後の信号レベルは
０．８２Ｖにもなる。

【００１６】なお、COMPUTER CIRCUITS ELECTRICAL DES
IGN誌（1995年、Ron K. Poon著、Prentice-Hall発行、
ページ82）記載の表３．５では、Ｃ−ＭＯＳ回路におけ
るノイズマージンは１２５０ｍＶとなっており、このう
ちの最大８００ｍＶが反射によるノイズ分である。これ
は、ノイズマージン全体の６５％を占めていることを示
している。

【００１７】このように従来では、回路基板の挿抜の際
に、終端抵抗の不整合が生じて反射ノイズが発生してし
まい、これが、システムの高速化を図る上で大きな障害
になっていた。

【００１８】本発明の目的は、上記従来技術の課題を解
決し、バス配線に接続される機能回路の数や種別が変更
されても信号の波形歪みが発生せず、結果として、デー
タ転送の高速化を図ることができるようになるバスシス
テムを提供することにある。

【００１９】

【課題を解決するための手段】上記目的を達成するため
の本発明の一態様によれば、バス配線の特性インピーダ
ンスに対する影響度が互いに等しい複数の回路基板が挿
抜されるバスシステムであって、前記バス配線と、前記
バス配線の端に接続された終端用可変抵抗器と、前記終
端用可変抵抗器の抵抗値を、当該バスシステムに装着さ
れた回路基板の数に応じて変更する制御回路と、を備え
たことを特徴とする終端抵抗制御型バスシステムが提供
される。

【００２０】上記目的を達成するための本発明のその他
の態様によれば、複数の回路基板と、これらの回路基板
が挿抜されるバックパネルとを備えたバスシステムであ
って、前記バックパネルには、バス配線と、前記バス配
線の端に接続された終端用可変抵抗器と、前記終端用可
変抵抗器の抵抗値を変更可能な制御回路とが設けられ、
前記各回路基板には、当該回路基板の実装部品であって
前記バス配線の特性インピーダンスに影響を与える部品
に関する部品情報を記憶した記憶回路が設けられ、前記
制御回路は、前記バックパネルに装着されている各回路
基板の記憶回路から前記部品情報を取り出し、取り出し
た部品情報に基づいて前記終端用可変抵抗器の抵抗値を
変更することを特徴とする終端抵抗制御型バスシステム
が提供される。

【００２１】上記目的を達成するための本発明のさらに
別の態様によれば、複数の回路基板と、これらの回路基
板が挿抜されるバックパネルとを備えたバスシステムで
あって、前記バックパネルには、データ伝送用のバス配
線と、前記データ伝送用のバス配線の端に接続された第
１の終端用可変抵抗器と、前記第１の終端用可変抵抗器
の抵抗値を定めるために用いられる試験用のバス配線
と、前記試験用のバス配線の端に接続された第２の終端
用可変抵抗器と、前記第１の終端用可変抵抗器の抵抗値
と、前記第２の終端用可変抵抗器の抵抗値のそれぞれを
変更可能な制御回路が設けられ、前記各回路基板には、
前記試験用のバス配線に試験信号を出力する出力回路
と、前記バス配線を介して他の回路基板から出力された
試験信号を受付ける入力回路とが設けられ、前記制御回
路は、前記第２の終端用可変抵抗器の抵抗値を順次変更
すると共に、その都度、前記出力回路による試験信号の
出力と、前記入力回路による試験信号の受信を行い、各
受信結果に基づいて、前記第２の終端用可変抵抗器に順
次設定した抵抗値の中から最適な抵抗値を選択し、選択
した抵抗値を前記第１の終端用可変抵抗器に設定するこ
とを特徴とする終端抵抗制御型バスシステムが提供され
る。

【００２２】

【発明の実施の形態】以下、本発明に係るバスシステム
の各種の実施形態について図面を参照しながら説明す
る。

【００２３】図１は、本発明の第１の実施形態の概略を
示した構成図である。同図には、情報処理装置の筐体等
に固定されたバックパネル１０２と、機能回路１０５ａ
を搭載した回路基板１０３ａと、機能回路１０５ｂを搭
載した回路基板１０３ｂが示されている。回路基板１０
３ａは、コネクタ１０４ａにより、バックパネル１０２
に対して着脱可能となっている。回路基板１０３ｂは、
コネクタ１０４ｂにより、バックパネル１０２に対して
着脱可能となっている。コネクタ１０４ａ、１０４ｂ
は、それぞれ、回路基板側のコネクタ部品とバックパネ
ル側のコネクタ部品の双方から構成されている。バック
パネル１０２には、そのほか、機能回路１０６と、複数
の信号線から成るバス配線１０１と、バス配線１０１の
両端に接続された終端抵抗器１１１ａ、１１１ｂと、終
端抵抗器１１１ａ、１１１ｂの各抵抗値を変更する終端
抵抗制御回路１１２が設けられている。回路基板１０３
ａの機能回路１０５ａ、回路基板１０３ｂの機能回路１
０５ａ、および、バックパネル１０２の機能回路１０６
は、それぞれ、バス配線１０１の特性インピーダンスに
対する影響度が互いに等しい回路である。すなわち、各
機能回路は、入出力回路やスタブ配線（図７参照）が同
一仕様となっている。コネクタ１０７ａには、バックパ
ネル１０２への回路基板１０３ａの着脱を検出する検出
回路１０７ａが設けられている。回路基板１０３ａがバ
ックパネル１０２に装着されると、回路基板１０３ａ上
の機能回路１０５ａと、バックパネル１０２上のバス配
線１０１とが接続され、さらに、検出回路１０７ａから
終端抵抗制御回路１１２に向けて、回路基板１０３ａが
装着されたことを示す信号が出力される。コネクタ１０
４ｂには、バックパネル１０２への回路基板１０３ｂの
着脱を検出する検出回路１０７ｂが設けられている。回
路基板１０３ｂがバックパネル１０２に装着されると、
回路基板１０３ｂ上の機能回路１０５ｂと、バックパネ
ル１０２上のバス配線１０１とが接続され、さらに、検
出回路１０７ｂから終端抵抗制御回路１１２に向けて、
回路基板１０３ｂが装着されたことを示す信号が出力さ
れる。終端抵抗器１１１ａ、１１１ｂは、それぞれ可変
抵抗器である。終端抵抗器１１１ａの一端は、バス配線
１０１に接続され、他端は終端電圧（Ｖｔｔ）を設定す
る設定部に接続されている。終端電圧（Ｖｔｔ）は、本
情報処理装置の電源の供給電圧であってもよいし、それ
以外（例えば、０Ｖ（グランド））であってもよい。終
端抵抗器１１１ｂについても同様である。また、図面で
は、説明を簡単にするため、終端抵抗器１１１ａ、１１
１ｂのみが図示されているが、実際にはこの１組だけで
なく、バス配線１０１のバス幅分設けられている。例え
ば、１６ビットのバス幅ならば、１６組の終端抵抗器が
設けられることになる。

【００２４】そして、終端抵抗制御回路１１２は、検出
回路１０７ａ、１０７ｂの各検出信号により、バックパ
ネル１０２に装着されている回路基板の数を検知し、そ
の数に応じて、終端抵抗器１１１ａ、１１１ｂの各抵抗
値を変更する。このとき、終端抵抗器１１１ａ、１１１
ｂの各抵抗値は、同値に設定する。

【００２５】なお、本実施形態では、コネクタを介して
バス配線１０１に接続される機能回路の数が２つで、コ
ネクタを介さずにバス配線１０１に直接接続される機能
回路の数が１つであるが、これらの個数は、装置の規模
に合わせて任意に決めればよい。検出回路１０７ａ、１
０７ｂは、例えば、コネクタ１０４ａ、１０４ｂ内に専
用ピンを設けてループ配線を構成し、その接続の有無に
応じて信号を出力できるように構成する。また、検出回
路１０７ａ、１０７ｂに代えて、ユーザーが操作できる
スイッチを設け、スイッチの状態を回路基板の接続の有
無として検出できるようにしても構わない。

【００２６】つぎに、終端抵抗器１１１ａの構造につい
て、図２を用いて説明する。なお、終端抵抗器１１１ｂ
についても同様な構造となっている。

【００２７】図２において、２０１、２０２、２０３
は、それぞれ異なった抵抗値を持つ固定抵抗器である。
２１１、２１２、２１３は、与えられた切り替え信号に
応じて、導通状態（オン状態）と遮断状態（オフ状態）
のいずれかに設定されるスイッチである。スイッチ２１
１、２１２、２１３は、リレーで構成しても良いし、電
界効果トランジスタで構成しても良い。抵抗器２０１、
２０２、２０３とスイッチ２１１、２１２、２１３は、
それぞれ直列に接続されている。また、図１４に示すよ
うに、スイッチ２１１と抵抗器２０１の代わりに、抵抗
器２０１の抵抗値と同値のオン抵抗をもつ電界効果トラ
ンジスタ１４０１を用いても良い。同様に、抵抗器２０
２とスイッチ２１２の代わりに電界効果トランジスタ１
４０２を、抵抗器２０３とスイッチ２１３の代わりに電
界効果トランジスタ１４０３を、それぞれ用いることが
できる（この実施例に適用する場合、電界効果トランジ
スタ１４０４は設けない）。図１４の詳細は後述する。
同図において、抵抗器とスイッチは３組設けられている
が、その数は、装着される回路基板の最大枚数に基づい
て決定される。２２０は、デコード回路であり、図１の
終端抵抗制御回路１１２から出力された制御信号に応じ
て、スイッチ２１１、２１２、２１３の内の１つをオン
状態にする。本実施形態において、この制御信号は、バ
ックパネル１０２に装着されている回路基板の枚数を示
す信号である。

【００２８】つぎに、バックパネル１０２に装着されて
いる回路基板の数と、終端抵抗器１１１ａの動作との関
係について説明する。なお、終端抵抗器１１１ｂについ
ても終端抵抗器１１１ａと同様に動作する。

【００２９】本実施形態では、バックパネル１０２と基
板１０３ａ、１０３ｂとの接続の組み合わせにより、以
下に示す４状態がある。

【００３０】第１の状態は、基板１０３ａ、１０３ｂの
２枚が接続されている状態であり、第２の状態は、基板
１０３ａの１枚だけが接続されている状態であり、第３
の状態は、基板１０３ｂの１枚だけが接続されている状
態、第４の状態は、基板１０３ａ、１０３ｂの両方とも
が接続されていない状態である。

【００３１】デコード回路２２０は、終端抵抗制御回路
１１２から、装着されている回路基板の枚数を示す制御
信号を受け取り、その結果、第１の状態ではスイッチ２
１１をオン状態にし、第２または第３の状態ではスイッ
チ２１２をオン状態にし、第４の状態では、スイッチ２
１３をオン状態にする。なお、抵抗器２０１の抵抗値
は、回路基板が２枚接続された場合に、バス配線１０１
を流れる信号の波形歪みが最も小さくなるように決めら
れている。この値は、（式１）を用いて算出すればよ
い。同様に、抵抗器２０２の抵抗値は、回路基板が１枚
接続された場合に、抵抗器２０３の抵抗値は、回路基板
が何も接続されていない場合に、バス配線１０１を流れ
る信号の波形歪みが最も小さくなるように決められてい
る。

【００３２】例えば、バス配線１０１の、配線のみの特
性インピーダンスＺｏを５０Ω、機能回路１０５ａ、１
０５ｂ、１０６の各容量を１７ｐＦ、バス配線１０１の
容量を３０ｐＦとすると以下の通りである。

【００３３】バス配線１０１に回路基板１０３ａ、１０
３ｂの両方が接続されている場合、機能回路の容量の合
計は５１ｐＦとなる。Ｚｏ＝５０Ω、Ｃ１＝５１ｐＦ、
Ｃ２＝３０ｐＦとして、これらを（式１）に当てはめる
と、バス配線１０１の実効インピーダンスＺは３０Ωと
なるので、抵抗器２０１の値を３０Ωとすれば良い。

【００３４】バス配線１０１に回路基板１０３ａ、１０
３ｂのどちらか１つが接続されている場合、機能回路の
容量の合計は３４ｐＦとなる。この場合、（式１）よ
り、Ｚは３４Ωとなるので、抵抗器２０２の値は３４Ω
とすれば良い。

【００３５】回路基板１０３ａ、１０３ｂのどちらもバ
ス配線１０１に接続されていない場合、機能回路の容量
は機能回路１０６の容量１７ｐＦのみとなる。この場
合、（式１）より、Ｚは３９Ωとなるので、抵抗器２０
３の値を３９Ωとすればよい。

【００３６】なお、終端抵抗制御回路１１２による、終
端抵抗器１１１ａ、１１１ｂの各抵抗値の変更の期間
は、バス配線１０１によるデータ転送が実行されていな
い間（例えば、バスシステムの電源が投入されてから、
バス配線１０１に実際にデータが伝送される前までの
間、バスシステムに対してリセット信号が送られた後、
バス配線１０１にデータが伝送されるまでの間、バスシ
ステムが稼働中で、バス配線１０１のデータ転送待ち状
態の間など）に行なわれる。

【００３７】以上説明したように、本実施形態によれ
ば、バス配線１０１に接続される機能回路の数が変化し
ても、これに合わせて、終端抵抗器の抵抗値が最適値に
設定されため、従来と比較して、バス配線１０１の各端
での信号の反射が抑止され、信号の波形の歪みが低減さ
れる。信号の波形歪みをこのように低減できれば、シス
テム設計の段階において、機能回路間のデータ転送速度
を上げることができる。

【００３８】なお、本実施形態のバスシステムは、回路
基板の活線挿抜が可能なものであっても構わない。

【００３９】回路基板の活線挿抜を行う場合は、最初
に、バス配線１０１を介して行われるバスアクセスやコ
ントロール信号の送受をすべて停止する。その後、作業
者による回路基板の抜去または追加が行われる。回路基
板の枚数の変化は、前述の検出回路によって検出され
る。終端抵抗制御回路１１２は、回路基板の枚数の変化
に応じて、終端抵抗器１１１ａ、１１１ｂの各抵抗値を
設定する。抵抗値の設定が完了したら、前述のバスアク
セスやコントロール信号の送受を再開する。

【００４０】つぎに、本発明の第２の実施形態を図３を
用いて説明する。

【００４１】本実施形態において、第１の実施形態と相
違する点は、検出回路１０７ａ、１０７ｂに代えて情報
記憶回路３０１ａ、３０１ｂを回路基板１０３ａ、１０
３ｂに設けていること、バックパネル１０２に情報記憶
回路３０２を設けていること、情報記憶回路３０１ａ、
３０１ｂ、３０２の各情報を用いて（式１）を実行し、
その計算結果に応じて、終端抵抗器３１１ａ、３１１ｂ
の各抵抗値を変更する終端抵抗制御回路３１２を設けて
いることである。終端抵抗３１１ａ、３１１ｂの各抵抗
値は、第１の実施形態と同様、同値に設定する。なお、
情報記憶回路３０１ａ、３０１ｂ、３０２には、例え
ば、フィリップス社のＰＣＦ８５２２Ｅを用いてもよ
く、また、終端抵抗制御回路３１２に、例えば、フィリ
ップス社のＰＣＦ８５４４を用いることで、各情報記憶
回路と接続してもよい。このように構成すれば、各情報
記憶回路と終端抵抗制御回路３１２との間の情報伝送を
２本の信号線で実現することができる。

【００４２】情報記憶回路３０１ａは、回路基板１０３
ａ上の機能回路１０５ａに関する情報（本実施形態で
は、機能回路１０５ａに関する、スタブ配線の容量と入
出力回路の容量）が記憶されている。スタブ配線と入出
力回路は、回路基板１０３ａの実装部品であってバス配
線１０１の実効インピーダンスに影響を与える部品であ
る。この影響については（式１）の通りである。情報記
憶回路３０１ｂは、基板１０３ｂ上の機能回路１０５ｂ
に関する情報（本実施形態では、機能回路１０５ｂに関
する、スタブ配線の容量と入出力回路の容量）が記憶さ
れている。なお、回路基板１０３ａ、１０３ｂが例えば
メモリボードならば、情報記憶回路３０１ａ、３０１ｂ
には、さらに、メモリの容量やアクセス時間を記憶して
もよい。

【００４３】情報記憶回路３０２には、バックパネル１
０２に直接搭載された機能回路１０６に関する情報（本
実施形態では、機能回路１０６に関する、スタブ配線の
容量と入出力回路の容量）、バス配線１０１の配線のみ
の特性インピーダンス、バス配線１０１の容量が記憶さ
れている。

【００４４】なお、本実施形態では、コネクタを介して
バス配線１０１に接続される機能回路が２つであるが、
これは１つであっても良いし、あるいは３つ以上存在し
ても良い。また、バス配線に直接接続される機能回路
は、２つ以上存在してもよいし、あるいは無くても良
い。

【００４５】終端抵抗器３１１ａ、３１１ｂは、バス配
線１０１の両端に接続されている。終端抵抗器３１１
ａ、３１１ｂの他端は、終端電圧（Ｖｔｔ）を設定する
設定部に接続されている。終端電圧（Ｖｔｔ）は、本情
報処理装置の電源の供給電圧であってもよいし、また、
０Ｖ（グランド）であってもよい。また、終端抵抗器３
１１ａおよび終端抵抗器３１１ｂの１組だけを図示して
いるが、実際には、バス幅の信号線の全ビットに終端抵
抗器が接続されている。

【００４６】終端抵抗制御回路３１２は、情報記憶回路
３０１ａに記憶されている情報（機能回路１０５ａに関
する、スタブ配線の容量と入出力回路の容量）と、情報
記憶回路３０１ｂに記憶されている情報（機能回路１０
５ｂに関する、スタブ配線の容量と入出力回路の容量）
と、情報記憶回路３０２に記憶されている情報（機能回
路１０６に関する、スタブ配線の容量と入出力回路の容
量、バス配線１０１の配線のみの特性インピーダンス、
および、バス配線１０１の容量）を（式１）を代入し、
その計算結果に応じて、終端抵抗器３１１ａ、３１１ｂ
の各抵抗値を設定する。終端抵抗器３１１ａ、３１１ｂ
の各抵抗値は、前述と同様、同じ値に設定する。

【００４７】つぎに、終端抵抗器３１１ａの構造につい
て、図４を用いて説明する。なお、終端抵抗器３１１ｂ
も同様な構造となっている。

【００４８】図４において、４０１、４０２、４０３、
４２２、４２３、４２４は、所定の抵抗値を持つ固定抵
抗器である。４１１、４１２、４１３、４３１、４３
２、４３３、４３４は、与えられた切り替え信号に応じ
て、導通（オン）状態と遮断（オフ）状態のいずれかを
設定されるスイッチである。４４１はデコード回路であ
り、終端抵抗制御回路３１２の出力した制御信号の内容
に応じて、スイッチ４１１、４１２、４１３の内の１つ
をオン状態にし、残り２つをオフ状態に設定する。デコ
ード回路４４２は、終端抵抗制御回路３１２の出力した
制御信号の内容に応じて、スイッチ４３１、４３２、４
３３、４３４の内の１つをオン状態にし、残り３つをオ
フ状態に設定する。同図において、抵抗器４０１、４０
２、４０３、スイッチ４１１、４１２、４１３、およ
び、デコード回路４４１は、終端抵抗器３１１ａの粗設
定を行なう粗設定回路４５１を構成する。また、抵抗器
４２２、４２３、４２４、スイッチ４３１、４３２、４
３３、４３４、および、デコード回路４４２は、終端抵
抗器３１１ａの細設定を行なう細設定回路４５２を構成
する。

【００４９】粗設定回路４５１では、前述したように、
抵抗器４０１〜４０３のうちの１つがデコード回路４４
１によって選択され、また、細設定回路４５２において
は、デコード回路４４２によって、直列接続された抵抗
器４２２〜４２４のいずれかの端点がスイッチ４３１〜
４３４ｂのうちの一つによって選択される。例えば、ス
イッチ４３１が選択されてオン状態になった場合、抵抗
器４２２、４２３、４２４の全てがバイパスされ、細設
定回路４５２の抵抗値は、ほとんどゼロとなる。また、
スイッチ４３２が選択されてオン状態になった場合、細
設定回路４５２の抵抗値は、抵抗器４２２の抵抗値に等
しくなる。スイッチ４３３が選択された場合、細設定回
路４５２の抵抗値は、抵抗器４２２および抵抗器４２３
の合計値となり、スイッチ４３４が選択された場合、細
設定回路４５２の抵抗値は、抵抗器４２２、抵抗器４２
３および抵抗器４２４の各抵抗値の合計値となる。

【００５０】ここで、粗設定回路４５１において１つだ
け選択される抵抗器の抵抗値をＳａとし、細設定回路４
５２において、バイパスされなかった抵抗器の抵抗値を
Ｓｂとし、終端抵抗値をＲｔｔとすると、ＲｔｔとＳ
ａ、Ｓｂとの関係は、次の（式２）を用いて表すことが
出来る。

【００５１】Ｒｔｔ＝Ｓａ＋ΣＳｂ …（式３） ｂ＝４２２，４２３，４２４ 例えば、抵抗器４０１、４０２、４０３の抵抗値をそれ
ぞれ、２０Ω、３０Ω、４０Ωとし、抵抗器４２２、４
２３、４２４の抵抗値を全て２．５Ωとした場合、スイ
ッチ４１１、４３２をオン状態にすると、Ｓａ＝２０、
ΣＳｂ＝２．５となるので、Ｒｔｔは２２．５Ωとな
る。

【００５２】終端抵抗制御回路３１２は、まず、情報記
憶回路３０１ａ、３０１ｂ、３０２の各情報を用いて
（式１）を実行し、そして、粗設定回路４５１と細設定
回路４５２との組み合わせてよって実現可能な複数の設
定値の中から、（式１）の計算結果に最も近くなるもの
を選び、これを終端抵抗器３１１ａに設定する。同様
に、終端抵抗器３１１ｂにも、この値を設定する。

【００５３】このように本実施形態によれば、バス配線
１０１に接続される機能回路の数のほか、その種別が変
化した場合であっても無理なく対応することができる。

【００５４】なお、終端抵抗制御回路３１２による、終
端抵抗器３１１ａ、３１１ｂの抵抗値の切換の期間は、
第１の実施形態と同様、バスシステムの電源投入後、バ
ス配線１０１にデータが伝送される前までの間、バスシ
ステムに対してリセット信号が送られた後、バス配線１
０１にデータが伝送される前までの間、バスシステムが
稼働中で、バス配線１０１のデータ転送待ち状態の間な
どに行なう。

【００５５】本発明の第３の実施形態を図５を用いて説
明する。

【００５６】本実施形態において、第１の実施形態と相
違するところは、バス配線１０１と平行に試験用バス配
線５２０が布線されていること、検出回路１０７ａ、１
０７ｂに代えて試験信号入出力回路５０１ａ、５０１ｂ
が回路基板１０３ａ、１０３ｂに設けられていること、
試験信号入出力回路５０２と終端抵抗制御回路５１２が
バックパネル１０２に設けられていることである。試験
信号入出力回路５０１ａ、５０１ｂ、５０２は、それぞ
れ、試験信号を出力する出力する出力回路と、他の試験
信号入出力回路から出力された試験信号を受付ける入力
回路とを含んで構成されている。試験用バス配線５２０
の両端には、バス配線１０１と同様、終端抵抗器５２１
ａ、５２１ｂが接続されている。終端抵抗制御回路５１
２は、試験信号入出力回路５０１ａ、５０１ｂ、５０２
と試験用バス配線５２０用いて、設定すべき終端抵抗値
をしぼり込んでいき、当該バスシステムに最も適した抵
抗値を、バス配線１０１の終端抵抗器５１１ａ、５１１
ｂに設定する。なお、ここでは、試験用バス配線５２０
について終端抵抗器５２１ａ、５２１ｂの１組を図示
し、バス配線１０１について終端抵抗器５１１ａ、５１
１ｂの１組を図示しているが、前述と同様、終端抵抗器
は、バスを構成する信号線の全てに接続されている。ま
た、終端抵抗器５１１ａ、５１１ｂ、５２１ａ、５２１
ｂの他端は、前述と同様、終端電圧（Ｖｔｔ）の設定部
に設定されている。試験用バス配線５２０は、バス配線
１０１と同形態の布線ではあるが、バス配線１０１のバ
ス幅と同数の信号線を設ける必要はない。例えば、試験
用バス配線５２０のバス幅は１ビットであってもよい。
終端抵抗器５１１ａ、５１１ｂ、５２１ａ、５２１ｂに
は、第１の実施形態（または第２の実施形態）で用いた
終端抵抗器を使用する。

【００５７】つぎに、終端抵抗器５１１ａ、５１１ｂの
各抵抗値を決定するまでの終端抵抗制御回路５１２の動
作について説明する。

【００５８】終端抵抗制御回路５１２は、まず、終端抵
抗器５２１ａ、５２１ｂに対して、当該終端抵抗器５２
１ａ、５２１ｂの可変可能な範囲（可変範囲）に含まれ
る何れかの抵抗値を設定する。このとき、配線１０１上
に接続されている機能回路１０５ａ、１０５ｂ、１０６
による容量が最も小さい場合を想定するのであれば、可
変範囲のうちの最高値を設定する。例えば、可変範囲が
図９に示すような場合、終端抵抗器５２１ａ、５２１に
は、最初に５０Ωを設定する。終端抵抗器５２１ａ、５
２１ｂの抵抗値は、前述と同様、同一とする。

【００５９】次に、終端抵抗制御回路５１２は、試験信
号入出力回路５０１ａ、５０１ｂ、５０２のうちの１つ
を選択する。選択された試験信号入出力回路は、試験用
バス配線５２０に向けて試験信号を出力する。図８で
は、試験信号入出力回路５０２から試験信号が出力され
ている様子が示されている。この試験信号は、その他の
試験信号入出力回路（ここでは、試験信号入出力回路５
０１ａ、５０１ｂ）に入力される。試験信号入出力回路
５０１ａ、５０１ｂは、それぞれ、受付けた試験信号の
状態が期待通りのものか否かを判定し、信号が劣悪な場
合は失敗とし、良好な場合は成功として、その旨を終端
抵抗制御回路５１２に通知する。終端抵抗器５２１ａ、
５２１ｂの抵抗値が不適切な場合、当該終端抵抗器５２
１ａ、５２１ｂと試験用バス配線５２０とのインピーダ
ンスの不整合が生じ、信号の波形歪みが発生する。この
歪みが大きいと、試験信号入出力回路では正しい試験信
号を入力できなくなる。一方、終端抵抗制御回路５１２
には、図９に示すような管理テーブルが設けられてい
る。管理テーブルは、試験信号入出力回路から送られた
試験結果に基づいて各項目が埋められていく。具体的に
は、入力側の２つの試験信号入出力回路のうちの一方で
も失敗に終わった場合は、その抵抗値の項目には、
「×」が設定され、両方成功の場合は、「○」が設定さ
れる。

【００６０】続いて、終端抵抗制御回路５１２は、出力
側の試験信号入出力回路を変更し、その試験信号入出力
回路から再度試験信号を試験用バス配線５２０に出力す
る。

【００６１】以上の一連の動作は、可変終端抵抗器５２
１ａ、５２１ｂの可変範囲において、抵抗値を徐々に低
くしながら繰り返し行う。

【００６２】最後に、終端抵抗制御回路５１２は、試験
信号を正常に伝送できる範囲の中心の値（図９ならば範
囲Ａの中心である４０Ω）を、終端抵抗器５１１ａ、５
１１ｂのそれぞれに設定する。

【００６３】なお、前述の試験信号は、バス配線１０１
で伝送しうる、最も立ち上がり時間が短く、周期が短い
信号であることが好ましい。また、試験信号の出力は、
複数回行うことが好ましい。

【００６４】また、終端抵抗制御回路５１２による、可
変終端抵抗器５１１ａ、５１１ｂの抵抗値の切換期間
は、第１、第２の実施形態と同様、バスシステムの電源
投入後、バス配線１０１にデータが伝送される前までの
間、バスシステムに対してリセット信号が送られた後、
バス配線１０１にデータが伝送される前までの間、バス
システムが稼働中で、バス配線１０１のデータ転送待ち
状態の間などに行うのが好ましい。

【００６５】以上説明したように、本実施形態によれ
ば、バス配線１０１に接続される機能回路の数や構成が
変化しても、信号がバス配線１０１の両端で反射を抑え
ることができ、更に、定期的に自動試験を行うことで、
環境の変化（例えば電源電圧の変動や温度変化によるド
ライバビリティの変動）がある場合でも終端抵抗が最適
化される。

【００６６】本発明の第４の実施形態について、図６を
用いて説明する。

【００６７】図６には、上記説明した第１乃至第３の実
施形態をフォールトトレラントコンピュータに応用した
例が示されている。

【００６８】このフォールトトレラントコンピュータで
は、同一構造のユニットを２重化して、それらの間に共
有ユニットを持たせ、耐故障性の向上を図っている。

【００６９】具体的には、ＣＰＵ６０１、６０２、メイ
ンメモリ５２１、バスブリッジ６１１、および、コネク
タ６５３、６５４を有するユニットと、ＣＰＵ６０３、
６０４、メインメモリ６２２、バスブリッジ６１２、お
よび、コネクタ６５１、６５２を有するユニットが、Ｒ
ＡＩＤ（Redundant Arrays of Inexpensive Disks）デ
ィスク６４１、６４２や通信機能モジュール６５１、６
５２を有するユニットを共有する。

【００７０】バスブリッジ６１１は、ＣＰＵ６０１、６
０２およびメインメモリ５２１を、コネクタ６５３、６
５４を介してシステムバス６８１、６８２に接続する。
システムバス６８１、６８２には、バスブリッジ６３１
が接続され、その先には、ＩＯバス６９１を介して共有
ユニットのコネクタ６５５、６５７が接続している。

【００７１】バスブリッジ６１２は、ＣＰＵ６０３、６
０４およびメインメモリ６２２を、コネクタ６５１、６
５２を介してシステムバス６８１、６８２に接続する。
システムバス６８１、６８２には、バスブリッジ６３２
が接続され、その先には、ＩＯバス６９２を介して共有
ユニットのコネクタ６５６、６５８が接続している。

【００７２】ＲＡＩＤディスク６４１、６４２は、コネ
クタ６５５とコネクタ６５６との間に設けられ、通信機
能モジュール６５１、６５２は、コネクタ６５７とコネ
クタ６５８との間に設けられている。

【００７３】そして、本実施形態では、さらに、バス６
８１、６８２、６９１、６９２の各終端に第１の実施形
態（あるいは第２の実施形態）用いた終端抵抗器７００
を設け、その制御回路（図示省略）を付加している。

【００７４】このように構成によれば、システムが通電
かつ動作中に、故障モジュールの着脱や新機能の追加を
行なっても、バス配線の容量の変化による波形歪みを抑
えることができ、システムの信頼性が向上する。また、
本システムは、システムダウンが許されない、勘定系シ
ステム、自動発券・予約システム、交換機等に応用する
ことができる。

【００７５】なお、本実施形態は、以下に説明する第５
および第６の実施形態についても、同様に適用可能であ
る。

【００７６】次に、本発明の第５の実施形態について、
図１０、図１１、図１２および図１４を用いて説明す
る。

【００７７】図１０は、上記説明した第１乃至第３の実
施形態をＳＳＴＬ（Stub Series Terminated Logic, EI
AJ ED-5512）バスシステムに適用した例を示す構成図で
ある。

【００７８】同図には、情報処理装置の筐体等に固定さ
れたバックパネル１００２と、メモリ１００５ａを搭載
したメモリモジュール１００３ａと、メモリ１００５ｂ
を搭載したメモリモジュール１００３ｂと、メモリ１０
０５ｃを搭載したメモリモジュール１００３ｃと、メモ
リ１００５ｄを搭載したメモリモジュール１００３ｄ
と、が示されている。

【００７９】本実施形態において、メモリモジュール
は、前記第１乃至第３の実施形態における回路基板（た
とえば、図１の１０３ａ）に相当し、メモリおよびメモ
リコントローラは、前記第１乃至第３の実施形態におけ
る機能回路（たとえば、メモリは図１の１０５ａ，ｂ、
メモリコントローラは図１の１０６）に相当する。

【００８０】また、本実施形態では、メモリモジュール
１つにつきメモリを１つだけ図示しているが、１つのメ
モリモジュールにメモリを複数個搭載しても良い。例え
ば、メモリモジュールのデータ線数が６４、メモリ１個
あたりのデータ線数が８であれば、メモリモジュール１
個に搭載するメモリの数は８個である。さらに、メモリ
の他に、第２の実施形態で記載した情報記憶回路を搭載
しても構わない。

【００８１】メモリモジュール１００３ａには、バス配
線１００１とメモリ１００５ａとの間のスタブ配線があ
り、同スタブ配線区間にマッチング抵抗１０２２ａが挿
入されている。同様に、メモリモジュール１００３ｂ〜
１００３ｄのスタブ配線にも、それぞれ、マッチング抵
抗１０２２ｂ〜１０２２ｄが挿入されている。

【００８２】本実施形態においては、マッチング抵抗１
０２２ａ〜１０２２ｄは、スタブ配線区間中のバス配線
１００１に近い位置に挿入されており、マッチング抵抗
１０２２ａ〜１０２２ｄとバス配線１００１との間の短
いスタブ配線は、省略しても、すなわち、マッチング抵
抗１０２２ａ〜１０２２ｄを直接メインのバス配線１０
０１に接続するようにしても構わない。

【００８３】メモリモジュール１００３ａは、コネクタ
１００４ａにより、バックパネル１０２に対して着脱可
能となっている。同様に、メモリモジュール１００３ｂ
〜１００３ｄは、それぞれ、コネクタ１００４ｂ〜１０
０４ｄにより、バックパネル１００２に対して着脱可能
となっている。

【００８４】本実施形態おいては、コネクタ１００４ａ
〜１００４ｄは、バックパネル側のエッジコネクタで構
成されている。メモリモジュール１００３ａ〜１００３
ｄには、このエッジコネクタに設けられた接触ピンと接
触するための、配線パタンが設けられている（図示せ
ず）。

【００８５】バックパネル１００２には、そのほか、メ
モリコントローラ１００６と、複数の信号線から成るバ
ス配線１００１と、バス配線１００１の両端に接続され
た終端抵抗器１０１１ａ、１０１１ｂと、終端抵抗器１
０１１ａ、１０１１ｂの各抵抗値を変更する終端抵抗制
御回路１０１２と、マッチング抵抗１０２１と、が設け
られている。

【００８６】マッチング抵抗１０２１は、メモリコント
ローラ１００６とバス配線１００１との間の、スタブ配
線区間内に挿入されている。

【００８７】マッチング抵抗１０２１および１０２２ａ
〜１０２２ｄは、バス配線１００１とメモリモジュール
上のスタブ配線とのインピーダンスマッチング（インピ
ーダンス整合をとる）のために設けられている。

【００８８】なお、本実施形態では、マッチング抵抗１
０２２ａ〜１０２２ｄは、メモリモジュール１００３ａ
〜１００３ｄ側に設けられているが、バックパネル１０
０２側に設けても構わない。

【００８９】メモリモジュール１００３ａ〜１００３ｄ
は、メモリの入出力回路の負荷容量、スタブ配線の長
さ、および同配線の特性インピーダンスが、各々同じに
なるように構成されている。

【００９０】コネクタ１００４ａには、バックパネル１
００２へのメモリモジュール１００３ａの着脱を検出す
る検出回路１００７ａが設けられている。メモリモジュ
ール１００３ａがバックパネル１００２に装着される
と、メモリモジュール１００３ａ上のメモリ１００５ａ
と、バックパネル１００２上のバス配線１００１とが接
続される。さらに、検出回路１００７ａから終端抵抗制
御回路１０１２に向けて、メモリモジュール１００３ａ
が装着されたことを示す信号が出力される。

【００９１】同様に、コネクタ１００４ｂ〜１００４ｄ
にも、バックパネル１００２へのメモリモジュールの着
脱を検出する検出回路１００７ｂ〜１００７ｄが設けら
れていて、メモリモジュールがバックパネル１００２に
装着されると、検出回路１００７ｂ〜１００７ｄから終
端抵抗制御回路１０１２に向けて、メモリモジュール１
００３ｂ〜１００３ｄが装着されたことを示す信号が出
力される。

【００９２】終端抵抗器１０１１ａ、１０１１ｂは、そ
れぞれ可変抵抗器である。

【００９３】終端抵抗器１０１１ａの一端は、バス配線
１００１に接続され、他端は終端電圧源（Ｖｔｔ）に接
続されている。終端抵抗器１１１ｂについても同様であ
る。

【００９４】また、図面では、説明を簡単にするため、
終端抵抗器１０１１ａ、１０１１ｂのみが図示されてい
るが、実際にはこの１組だけでなく、バス配線１００１
のバス幅分設けられている。たとえば、６４ビットのバ
ス幅ならば、６４組の終端抵抗器が設けられることにな
る。

【００９５】そして、終端抵抗制御回路１０１２は、検
出回路１００７ａ〜１００７ｄの各検出信号により、バ
ックパネル１００２に装着されているメモリモジュール
の数を検知し、その数に応じて、終端抵抗器１０１１
ａ、１０１１ｂの各抵抗値を変更する。このとき、終端
抵抗器１０１１ａ、１０１１ｂの各抵抗値は、同値に設
定する。

【００９６】なお、本実施形態では、コネクタを介して
バス配線１００１に接続されるメモリの数が４つで、コ
ネクタを介さずにバス配線１０１に直接接続されるメモ
リコントローラの数が１つであるが、これらの個数は、
装置の規模や構成に合わせて任意に決めればよい。

【００９７】検出回路１００７ａ〜１００７ｄは、例え
ば、コネクタ１００４ａ〜１００４ｄへの接続を検出す
る専用ピンを設け、さらに、メモリモジュール１００３
ａ〜１００３ｄに設けた、この専用ピンと接触する配線
パタンを、電源用配線に接続させると良い。

【００９８】このように構成することで、メモリモジュ
ール１００３ａ〜１００３ｄがバックパネル１００２に
接続した場合に、コネクタ１００４ａ〜１００４ｄの専
用ピンに電源が供給されるので、これを検出信号として
終端抵抗制御回路１０１２に送ることができる。

【００９９】また、検出回路１００７ａ〜１００７ｄに
代えて、ユーザーが操作できるスイッチを設け、スイッ
チの状態をメモリモジュールの接続の有無として検出で
きるようにしても構わない。

【０１００】本実施形態において、バックパネル１００
２とメモリモジュール１００３ａ〜１００３ｄとの接続
の組み合わせは、メモリモジュール１００３ａ〜１００
３ｄのうちの少なくとも１枚はバックパネル１００２に
接続することにすれば、以下に示す４状態がある。

【０１０１】第１の状態は、メモリモジュール１００３
ａ〜１００３ｄの中の１枚だけがバックパネル１００２
に接続されている状態であり、第２の状態は、メモリモ
ジュール１００３ａ〜１００３ｄの中の２枚だけが接続
されている状態である。第３の状態は、メモリモジュー
ル１００３ａ〜１００３ｄのうちの３枚が接続されてい
る状態であり、第４の状態は、メモリモジュール１００
３ａ〜１００３ｄの４枚すべてが接続されている状態で
ある。

【０１０２】第１の状態におけるバス配線１００１の実
効インピーダンスをＺｅ１、第２の状態における同バス
配線の実効インピーダンスをＺｅ２、第３の状態におけ
る同バス配線の実効インピーダンスをＺｅ３、第３の状
態における同バス配線の実効インピーダンスをＺｅ４と
表わすことにして、これらの実効インピーダンスを算出
する。Ｚｅ１〜Ｚｅ４は、バス配線１００１の特性イン
ピーダンスＺｏに対してのインピーダンス低下を示す、
実効インピーダンスである。

【０１０３】配線のみのインピーダンスＺｏを５０Ω、
入出力回路の容量を５ｐＦ、メモリモジュール上のスタ
ブ配線の長さを２ｃｍ、バス配線１００１の長さを５ｃ
ｍ、配線１ｃｍ当りの容量を１ｐＦとした場合、入出力
回路の容量とスタブ配線の容量の合計は、５ｐＦ＋１ｐ
Ｆ／ｃｍ×２ｃｍで７ｐＦである。また、バス配線の容
量は、１ｐＦ／ｃｍ×５ｃｍで５ｐＦである。

【０１０４】上記第１の状態では、バス配線１００１に
接続されているメモリの数は２であることから、Ｚｏ＝
５０Ω、Ｃ１＝１４ｐＦ、Ｃ２＝５ｐＦとして、これら
を（式１）に当てはめると、実効インピーダンスＺｅ１
は２６Ωとなる。同様に、第２の状態では、バス配線１
００１に接続されているメモリの数は３であり、実効イ
ンピーダンスＺｅ２は２２Ωとなる。第３の状態では、
バス配線１００１に接続されているメモリの数は４であ
り、実効インピーダンスＺｅ３は１９Ωとなる。第４の
状態では、バス配線１００１に接続されているメモリの
数は５であり、実効インピーダンスＺｅ４は１８Ωとな
る。

【０１０５】上記のどの状態においても、実効インピー
ダンスは、特性インピーダンスＺｏに対して低くなって
いることを示している。

【０１０６】つぎに、終端抵抗器１０１１ａの構成例
を、図１１を用いて説明する。

【０１０７】なお、終端抵抗器１０１１ｂについても同
様な構造となっている。

【０１０８】図１１において、１１０１、１１０２ａ〜
１１０２ｃは、それぞれ、抵抗値Ｒｏ、Ｒａ、Ｒｂ、Ｒ
ｃ、Ｒｄを持つ固定抵抗器である。

【０１０９】１１１２ａ〜１１１２ｃは、与えられた切
り替え信号に応じて、導通状態（オン状態）と遮断状態
（オフ状態）のいずれかに設定されるスイッチである。
本実施形態では、このスイッチは電界効果トランジスタ
で構成されているが、代わりにリレーで構成しても良
い。スイッチの構造については後で説明する。

【０１１０】固定抵抗器１１０１、および１１０２ａ〜
１１０２ｃは、直列に接続されている。さらに、固定抵
抗器１１０２ａとスイッチ１１１２ａとは、並列に接続
されている。同様に、固定抵抗器１１０２ｂとスイッチ
１１１２ｂとは並列に接続され、固定抵抗器１１０２ｃ
とスイッチ１１１２ｃとは並列に接続されている。

【０１１１】同図において、スイッチは３組設けられて
いるが、その数は、装着されるメモリモジュールの最大
枚数に基づいて決定される。

【０１１２】１１４１は、デコード回路であり、図１０
の終端抵抗制御回路１０１２から出力された制御信号に
応じて、スイッチ１１１２ａ〜１１１２ｃそれぞれのオ
ンオフ状態を切り換えて、固定抵抗器１１０２ａ〜１１
０２ｃをバイパスする。

【０１１３】終端抵抗器１０１１ａの動作について説明
する。

【０１１４】なお、終端抵抗器１０１１ｂについても終
端抵抗器１０１１ａと同様に動作する。

【０１１５】接続されているメモリモジュール数に対応
した制御信号が、終端抵抗制御回路１０１２から、終端
抵抗器１０１１ａに設けられているデコード回路１１４
１に送られる。

【０１１６】デコード回路１１４１は、送られてきた制
御信号に応じてスイッチ１１１２ａ〜１１１２ｃをオン
オフする。

【０１１７】バックパネル１００２に装着されているメ
モリモジュールの数が４のとき、デコード回路１１４１
は、スイッチ１１１２ａ〜１１１２ｃをすべてオン状態
にする。このときの終端抵抗器１０１１ａの抵抗値は、
上記記第４の状態における実効インピーダンスＺｅ４と
同値である。

【０１１８】バックパネル１００２に装着されているメ
モリモジュールの数が３のとき、デコード回路１１４１
は、スイッチ１１１２ａをオフ状態、スイッチ１１１２
ｂ、１１１２ｃをオン状態にする。このときの終端抵抗
器１０１１ａの抵抗値は、上記第３の状態における実効
インピーダンスＺｅ３と同値である。

【０１１９】バックパネル１００２に装着されているメ
モリモジュールの数が２のとき、デコード回路１１４１
は、スイッチ１１１２ａ、１１１２ｂをオフ状態、スイ
ッチ１１１２ｃをオン状態にする。このときの終端抵抗
器１００１ａの抵抗値は、上記第２の状態における実効
インピーダンスＺｅ２と同値である。

【０１２０】バックパネル１００２に装着されているメ
モリモジュールの数が１のとき、デコード回路１１４１
は、スイッチ１１１２ａ〜１１１２ｃをすべてオフ状態
にする。このときの終端抵抗器１０１１ａの抵抗値は、
上記第１の状態における実効インピーダンスＺｅ１と同
値である。

【０１２１】固定抵抗器１１０１、１１０２ａ〜１１０
２ｃの抵抗値は、次の式（式４、５、６、７）を用いて
表わされる。

【０１２２】Ｒｏ＝Ｚｅ４…（式４） Ｒａ＝Ｚｅ３−Ｚｅ４…（式５） Ｒｂ＝Ｚｅ２−Ｚｅ３…（式６） Ｒｃ＝Ｚｅ１−Ｚｅ２…（式７） （ただし、Ｚｅ１＞Ｚｅ２＞Ｚｅ３＞Ｚｅ４） 先程求めた実効インピーダンスＺｅ１、Ｚｅ２、Ｚｅ
３、Ｚｅ４より、各固定抵抗器の抵抗値は、各々、Ｒｏ
＝１８Ω、Ｒａ＝１Ω、Ｒｂ＝３Ω、Ｒｃ＝４Ωとな
る。

【０１２３】このように各固定抵抗器の抵抗値を設定す
ることで、バス配線１００１の実効インピーダンスと終
端抵抗器１０１１ａ、１０１１ｂとの関係を最適にする
ことができる。

【０１２４】つぎに、スイッチ１１１２ａの構成例を、
図１２を用いて説明する。

【０１２５】なお、スイッチ１１１２ｂ、１１１２ｃに
ついても同じ構成である。

【０１２６】１２０１ａはＮチャネル電界効果トランジ
スタ（以下、ＦＥＴ）であり、ソース端子（Ｓ１）、ド
レイン端子（Ｄ１）、ゲート端子（Ｇ１）の３つの端子
を備えている。１２０１ｂについても同様（Ｓ２、Ｄ
２、Ｇ２）である。

【０１２７】ＦＥＴ１２０１ａ、１２０１ｂのソース端
子（Ｓ１、Ｓ２）同士、およびゲート端子（Ｇ１、Ｇ
２）同士を接続する。ＦＥＴ１２０１ａ、１２０１ｂの
Ｄ１、Ｄ２をそれぞれ固定抵抗器１１０２ａの端子に接
続する。

【０１２８】この構成は、ＦＥＴのソース、ドレイン端
子間に双方向に電流を流すために用いられる一般的な方
法の１つである。ＦＥＴ１２０１ａ、１２０１ｂのゲー
ト端子（Ｇ１、Ｇ２）に電圧を印可することで、ドレイ
ン端子（Ｄ１、Ｄ２）間をオン状態にする。

【０１２９】なお、本実施形態では、ＦＥＴ１２０１
ａ、１２０１ｂにＮチャネルＦＥＴを用いているが、Ｆ
ＥＴ１２０１ａおよび１２０１ｂにＰチャネルＦＥＴを
用いても構わない。ＰチャネルＦＥＴを用いた場合、ゲ
ート端子に電圧を印可することでドレイン端子（Ｄ１、
Ｄ２）間がオフ状態になる。

【０１３０】ＳＳＴＬバスシステムでは、終端抵抗器に
流れる電流の向きが双方向であるが、このように、ＦＥ
Ｔを直列に接続することで、電流を双方向に流すことが
できる。

【０１３１】つぎに、終端抵抗器１０１１ａの別の構成
例を、図１４を用いて説明する。

【０１３２】なお、終端抵抗器１０１１ｂについても同
様に構成できる。

【０１３３】１４０１〜１４０４は、ＦＥＴで構成され
たスイッチであり、ゲート端子（Ｇ）と２つのドレイン
端子（Ｄ１、Ｄ２）と、を備えている。

【０１３４】本実施形態では、スイッチ１４０１〜１４
０４を、図１２に示すように、ＦＥＴを２個直列にして
構成しているが、双方向に電流を流すことのできるスイ
ッチ素子であれば良い。

【０１３５】スイッチ１４０１〜１４０４は、ゲート端
子（Ｇ）に電圧を印可することで、ドレイン端子間がオ
ン状態(低抵抗状態)に切り替わる。スイッチ１４０１〜
１４０４は、オン状態時の抵抗値（オン抵抗）をもって
いて、この抵抗値をそれぞれ、Ｒｏｎ１、Ｒｏｎ２、Ｒ
ｏｎ３、Ｒｏｎ４で表わすことにする。

【０１３６】接続されているメモリモジュール数に対応
した制御信号が、終端抵抗制御回路１０１２から、終端
抵抗器１０１１ａに設けられているデコード回路１４４
１に送られる。デコード回路１４４１は、バックパネル
１００２に装着されているメモリモジュールの数によっ
てスイッチ１４０１〜１４０４のうち１つをオン状態に
する。

【０１３７】ここで、バックパネル１００２に装着され
ているメモリモジュールの数が１のとき、デコード回路
１４４１は、スイッチ１４０１をオン状態にし、スイッ
チ１４０２〜１４０４をオフ状態にする。ここで、スイ
ッチ１４０１のオン抵抗Ｒｏｎ１は先程求めた実効イン
ピーダンスＺｅ１と同じにしておく。

【０１３８】バックパネル１００２に装着されているメ
モリモジュールの数が２のとき、デコード回路１４４１
は、スイッチ１４０２をオン状態にし、スイッチ１４０
１、１４０３、１４０４をオフ状態にする。スイッチ１
４０２のオン抵抗Ｒｏｎ２は、先程求めた実効インピー
ダンスＺｅ２と同じにしておく。

【０１３９】バックパネル１００２に装着されているメ
モリモジュールの数が３のとき、デコード回路１４４１
は、スイッチ１４０３をオン状態にし、スイッチ１４０
１、１４０２、１４０４をオフ状態にする。スイッチ１
４０３のオン抵抗Ｒｏｎ３は、先程求めた実効インピー
ダンスＺｅ３と同じにしておく。

【０１４０】バックパネル１００２に装着されているメ
モリモジュールの数が４のとき、デコード回路１４４１
は、スイッチ１４０４をオン状態にし、スイッチ１４０
１〜１４０３をオフ状態にする。スイッチ１４０４のオ
ン抵抗Ｒｏｎ４は、実効インピーダンスＺｅ４と同じに
しておく。

【０１４１】本実施形態のように、終端抵抗器１０１１
ａ、１０１１ｂを構成しても、バス配線１００１の実効
インピーダンスと終端抵抗器１０１１ａ、１０１１ｂと
の関係を、常に最適にすることができる。

【０１４２】以上説明したように、本実施形態によれ
ば、ＳＳＴＬバスを用いたメモリシステムにおいて、メ
モリモジュールの装着により、バス配線の特性インピー
ダンスに対して実効インピーダンスが低下しても、終端
抵抗器の抵抗値を実効インピーダンスに合わせること
で、バス配線の各端での信号の反射や信号の波形の歪み
が低減され、メモリ、メモリコントローラ間のデータ転
送速度をあげることが可能となる。

【０１４３】また、上記の第２の実施形態で説明した構
成をＳＳＴＬバスを用いたメモリシステムに用いること
で、バックパネルに装着しているメモリモジュールの特
性インピーダンスや負荷容量が、各メモリモジュール毎
に異なっている場合でも、同様の効果を得ることができ
る。

【０１４４】概要を説明すると、メモリモジュールに情
報記憶装置を設け、同情報記憶装置にメモリモジュール
の特性インピーダンスやメモリの入出力回路の負荷容量
の情報を記憶しておき、この情報に基づいて終端抵抗器
の抵抗値を設定すれば良い。

【０１４５】また、前述の第３の実施形態で説明した構
成をＳＳＴＬバスを用いたメモリシステムに用いること
で、バックパネルに装着しているメモリモジュールの特
性インピーダンスや負荷容量が、各メモリモジュール毎
に異なっている場合でも、同様の効果を得ることができ
る。

【０１４６】概要を説明すると、バックパネルに本来の
バス配線と同一構成の試験用のバス配線を設けて、さら
にメモリモジュールやバックパネルに試験用の入出力回
路を設け、前記試験用のバス配線に試験信号を送出し
て、前記試験信号が前記各入出力回路間を伝送可能な終
端抵抗の抵抗値を設定するように構成すれば良い。

【０１４７】つぎに、本発明の第６の実施形態につい
て、図１３を用いて説明する。

【０１４８】図１３は、本発明をＳＳＴＬバスシステム
に応用したもう一つの例を示す構成図である。

【０１４９】本実施形態において、上記第５の実施形態
と相違するところは、マッチング抵抗１０２１、１０２
２ａ〜１０２２ｄに代えて、抵抗値が可変であるマッチ
ング抵抗器１３２１、１３２２ａ〜１３２２ｄが設けら
れていること、および終端抵抗制御回路１０１２に代え
て、前記マッチング抵抗器と終端抵抗器の両方を制御す
る抵抗制御回路１３１２が設けられていることである。

【０１５０】なお、本実施形態では、マッチング抵抗１
３２２ａ〜１３２２ｄはバックパネル１００２側に設け
られているが、これ等をメモリモジュール１００３ａ〜
１００３ｄ側に設けても構わない。

【０１５１】終端抵抗制御回路１３１２は、検出回路１
００７ａ〜１００７ｄの各検出信号により、バックパネ
ル１００２に装着されているメモリモジュールの数を検
知し、その数に応じて、終端抵抗器１０１１ａ、１０１
１ｂと、マッチング抵抗器１３２１、１３２２ａ〜１３
２２ｄの各抵抗値を変更する。このとき、マッチング抵
抗器１３２１、１３２２ａ〜１３２２ｄの各抵抗値は、
全て同値に設定する。

【０１５２】なお、本実施形態では、マッチング抵抗器
１３２１、１３２２ａ〜１３２２ｄの各抵抗値は同値で
あるが、バックパネル１００２に装着されているメモリ
モジュールの特性インピーダンスが、個々のメモリモジ
ュール毎に異なる場合は、メモリモジュール毎に異なる
値を設定しても良い。

【０１５３】マッチング抵抗器１３２１、１３２２ａ〜
１３２２ｄは、上記第５の実施形態で説明した終端抵抗
器１０１１ａ、１０１１ｂと同じ構成（図１１、図１２
を参照）であるが、終端抵抗器を構成している固定抵抗
器の抵抗値と、マッチング抵抗器を構成している固定抵
抗器の抵抗値とは、同値ではない。

【０１５４】なお、本実施形態では、抵抗制御回路１３
１２は、終端抵抗器１１０１ａ、１１０１ｂと、マッチ
ング抵抗器１３２１、１３２２ａ〜１３２２ｄとの、２
種類の抵抗器を制御しているが、終端抵抗器の制御用
と、マッチング抵抗器の制御用とを、それぞれ独立した
制御回路で構成しても構わない。

【０１５５】マッチング抵抗の抵抗値Ｒｍは、スタブ配
線の特性インピーダンスをＺｓ、バス配線１００１の特
性インピーダンスをＺとして、次の式（式８）を用いて
求めることができる。

【０１５６】Ｒｍ＝Ｚｓ−Ｚ／２…（式８） スタブ配線の特性インピーダンスをＺｓ＝６０Ωとし
て、前記実施形態で求めたメモリモジュールの接続状態
毎のバス配線の特性インピーダンスＺｅ１、Ｚｅ２、Ｚ
ｅ３、Ｚｅ４を（式８）のＺに代入することで、それぞ
れの接続状態におけるマッチング抵抗器の抵抗値Ｒｍ
１、Ｒｍ２、Ｒｍ３、Ｒｍ４を求めることができる。こ
のときのマッチング抵抗器の抵抗値Ｒｍ１、Ｒｍ２、Ｒ
ｍ３、Ｒｍ４は、それぞれ３８Ω、４１Ω、４４Ω、４
６Ωである。

【０１５７】さらに、固定抵抗器１１０１、１１０２
ａ、１１０２ｂ、１１０２ｃの抵抗値を、次の式（式９
〜式１２）を用いて求めることができる。

【０１５８】Ｒｏ＝Ｒｍ１ …（式９） Ｒａ＝Ｒｍ２−Ｒｍ１…（式１０） Ｒｂ＝Ｒｍ３−Ｒｍ２…（式１１） Ｒｃ＝Ｒｍ４−Ｒｍ３…（式１２） （ただし、Ｒｍ４＞Ｒｍ３＞Ｒｍ２＞Ｒｍ１） 先程求めた抵抗値Ｒｍ１、Ｒｍ２、Ｒｍ３、Ｒｍ４よ
り、マッチング抵抗器を構成する固定抵抗器の抵抗値
は、それぞれＲｏ＝３８、Ｒａ＝２、Ｒｂ＝３、Ｒｃ＝
２、となる。

【０１５９】以上説明したように、本実施形態によれ
ば、終端抵抗とマッチング抵抗の両方を常に最適値にす
ることによって、信号の波形の歪みが低減され、メモ
リ、メモリコントローラ間のデータ転送速度を上げるこ
とができる。

【０１６０】また、ＳＳＴＬバスを用いたメモリシステ
ムにおいて、メモリモジュールの装着により、バス配線
の特性インピーダンスに対して実効インピーダンスが低
下しても、終端抵抗器の抵抗値を実効インピーダンスに
合わせ、さらにマッチング抵抗器の抵抗値も最適値に設
定することで、バス配線の各端での信号の反射や信号の
波形の歪みが低減され、メモリ、メモリコントローラ間
のデータ転送速度をあげることが可能となる。

【０１６１】また、上記第２の実施形態で説明した構成
をＳＳＴＬバスを用いたメモリシステムに用いること
で、バックパネルに装着しているメモリモジュールの特
性インピーダンスや負荷容量が、各メモリモジュール毎
に異なっている場合でも、同様の効果を得ることができ
る。

【０１６２】概要を説明すると、メモリモジュールに情
報記憶装置を設け、同情報記憶装置にメモリモジュール
の特性インピーダンスやメモリの入出力回路の負荷容量
の情報を記憶しておき、この情報に基づいて終端抵抗器
の抵抗値と、さらに各メモリに接続されているマッチン
グ抵抗器の抵抗値を設定すれば良い。

【０１６３】また、上記第３の実施形態で説明した構成
をＳＳＴＬバスを用いたメモリシステムに用いること
で、バックパネルに装着しているメモリモジュールの特
性インピーダンスや負荷容量が、各メモリモジュール毎
に異なっている場合でも、同様の効果を得ることができ
る。

【０１６４】概要を説明すると、バックパネルに本来の
バス配線と同一構成の試験用のバス配線を設けて、さら
にメモリモジュールやバックパネルに試験用の入出力回
路を設け、前記試験用のバス配線に試験信号を送出し
て、前記試験信号が前記各入出力回路間を伝送可能な終
端抵抗の抵抗値、およびマッチング抵抗器の抵抗値を設
定するように構成すれば良い。

【０１６５】

【発明の効果】本発明によれば、バス配線に接続される
機能回路の数や種別が変更されても、それに合わせて終
端抵抗を最適化がされるため、従来の装置と比較して、
バスを流れる信号の波形歪みが著しく減少する。また、
信号の波形歪を抑制できれば、データ転送を高速に行え
るバスシステムの提供が可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の概略を示す構成図で
ある。

【図２】第１の実施形態で用いる終端用可変抵抗器の構
成図である。

【図３】本発明の第２の実施形態の概略を示す構成図で
ある。

【図４】第２の実施形態で用いる終端用可変抵抗器の構
成図である。

【図５】本発明の第３の実施形態の概略を示す構成図で
ある。

【図６】本発明の第４の実施形態の概略を示す構成図で
ある。

【図７】従来のバスシステムに関する構成図である。

【図８】本発明の第３の実施形態で用いる試験信号の入
出力回路の構成図である。

【図９】本発明の第３の実施形態での試験方法に関する
説明図である。

【図１０】本発明の第５の実施形態の概略を示す構成図
である。

【図１１】第５の実施形態で用いる終端用可変抵抗器の
構成図である。

【図１２】第５の実施形態で用いる終端用可変抵抗器内
のスイッチの構成図である。

【図１３】本発明の第６の実施形態の概略を示す構成図
である。

【図１４】第５の実施形態で用いる終端用可変抵抗器の
構成図である。

【符号の説明】

１０１、１００１…バス配線、 １０２、１００２…バックパネル、 １０３ａ、１０３ｂ…回路基板、 １０４ａ、１０４ｂ、１００４ａ、１００４ｂ、１００
４ｃ、１００４ｄ…コネクタ、 １０５ａ、１０５ｂ、１０６…機能回路、 １０７ａ、１０７ｂ、１００７ａ、１００７ｂ、１００
７ｃ、１００７ｄ…検出回路、 １１１ａ、１１１ｂ、３１１ａ、３１１ｂ、５１１ａ、
５１１ｂ、５２１ａ、５２１ｂ、１０１１ａ、１０１１
ｂ…可変終端抵抗器、 １１２、３１２、５１２、１０１２…終端抵抗制御回
路、 ２０１、２０２、２０３、４０１、４０２、４０３、４
２２、４２３、４２４、１１０１、１１０２ａ、１１０
２ｂ、１１０２ｃ…抵抗器、 ２１１、２１２、２１３、４０２、４１２、４１３、４
３１、４３２、４３３、４３４、１１１２ａ、１１１２
ｂ、１１１２ｃ、１４０１、１４０２、１４０３、１４
０４…スイッチ、 ２２０、４４１、４４２、１１４１、１４４１…デコー
ド回路、 ３０１ａ、３０１ｂ…情報記憶回路、 ４５１…粗設定部分、 ４５２…細設定部分、 ５０１ａ、５０１ｂ、５０２…試験信号入出力回路、 ５２０…試験用バス配線、 ６０１、 ６０２、６０３、６０４…ＣＰＵ、 ６１１、６１２、６３１、６３２…バスブリッジ、 ６２１、６２２…メインメモリ、 ６４１、６４２…ＲＡＩＤディスク、 ６５１、６５２…通信機能モジュール、 ６８１、６８２…システムバス、 ６９１、６９２…Ｉ／Ｏバス、 １００３ａ、１００３ｂ、１００３ｃ、１００３ｄ…メ
モリモジュール、 １００５ａ、１００５ｂ、１００５ｃ、１００５ｄ…メ
モリ、 １００６…メモリコントローラ、 １０２１、１０２２ａ、１０２２ｂ、１０２２ｃ、１０
２２ｄ…マッチング抵抗器、 １２０１ａ、１２０１ｂ…電界効果トランジスタ、 １３１２…抵抗制御回路、 １３２１、１３２２ａ、１３２２ｂ、１３２２ｃ、１３
２２ｄ…可変マッチング抵抗器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 敏郎 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (12)

【特許請求の範囲】
1. 【請求項１】バス配線の特性インピーダンスに対する影
   響度が互いに等しい複数の回路基板が挿抜されるバスシ
   ステムであって、 前記バス配線と、 前記バス配線の端に接続された終端用可変抵抗器と、 前記終端用可変抵抗器の抵抗値を、当該バスシステムに
   装着された回路基板の数に応じて変更する制御回路と、 を備えたことを特徴とする終端抵抗制御型バスシステ
   ム。
2. 【請求項２】請求項１記載の終端抵抗制御型バスシステ
   ムであって、 当該バスシステムへの前記回路基板の着脱を検出する検
   出回路をさらに備え、 前記制御回路は、前記検出回路の検出結果により、当該
   バスシステムに装着されている回路基板の数を検知する
   ことを特徴とする終端抵抗制御型バスシステム。
3. 【請求項３】複数の回路基板と、これらの回路基板が挿
   抜されるバックパネルとを備えたバスシステムであっ
   て、 前記バックパネルには、 バス配線と、 前記バス配線の端に接続された終端用可変抵抗器と、 前記終端用可変抵抗器の抵抗値を変更可能な制御回路
   と、が設けられ、 前記各回路基板には、 当該回路基板の実装部品であって前記バス配線の特性イ
   ンピーダンスに影響を与える部品に関する部品情報を記
   憶した記憶回路が設けられ、 前記制御回路は、 前記バックパネルに装着されている各回路基板の記憶回
   路から前記部品情報を取り出し、取り出した部品情報に
   基づいて前記終端用可変抵抗器の抵抗値を変更すること
   を特徴とする終端抵抗制御型バスシステム。
4. 【請求項４】請求項３記載の終端抵抗制御型バスシステ
   ムであって、 前記部品情報には、前記バス配線への信号の入出力を行
   う入出力回路の容量と、当該入出力回路と前記バス配線
   とを接続するスタブ配線の容量とが含まれていることを
   特徴とする終端抵抗制御型バスシステム。
5. 【請求項５】複数の回路基板と、これらの回路基板が挿
   抜されるバックパネルとを備えたバスシステムであっ
   て、 前記バックパネルには、 データ伝送用のバス配線と、 前記データ伝送用のバス配線の端に接続された第１の終
   端用可変抵抗器と、 前記第１の終端用可変抵抗器の抵抗値を定めるために用
   いられる試験用のバス配線と、 前記試験用のバス配線の端に接続された第２の終端用可
   変抵抗器と、 前記第１の終端用可変抵抗器の抵抗値と、 前記第２の終端用可変抵抗器の抵抗値のそれぞれを変更
   可能な制御回路と、が設けられ、 前記各回路基板には、 前記試験用のバス配線に試験信号を出力する出力回路
   と、 前記バス配線を介して他の回路基板から出力された試験
   信号を受付ける入力回路と、が設けられ、 前記制御回路は、 前記第２の終端用可変抵抗器の抵抗値を順次変更すると
   共に、その都度、前記出力回路による試験信号の出力
   と、前記入力回路による試験信号の受信と、を行い、 各受信結果に基づいて、前記第２の終端用可変抵抗器に
   順次設定した抵抗値の中から最適な抵抗値を選択し、 選択した抵抗値を前記第１の終端用可変抵抗器に設定す
   ることを特徴とする終端抵抗制御型バスシステム。
6. 【請求項６】請求項１、２、３、４または５記載の終端
   抵抗制御型バスシステムであって、 前記各終端用可変抵抗器は、 複数の固定抵抗器と、 前記制御回路からの指示に応じて、各固定抵抗器の相互
   の接続を変更し、これらの抵抗器の合成抵抗値を変化さ
   せるスイッチ回路と、 を含んで構成されることを特徴とする終端抵抗制御型バ
   スシステム。
7. 【請求項７】請求項１、２、３、４、５または６記載の
   終端抵抗制御型バスシステムであって、 当該バスシステムは、前記バス配線と前記バス配線への
   信号の入出力を行う入出力回路との間にインピーダンス
   整合用抵抗器が挿入された、ＳＳＴＬ（Stub Series Te
   rminate Logic）バスシステムであることを特徴とする
   終端抵抗制御型バスシステム。
8. 【請求項８】請求項１、２、３、４、５または６記載の
   終端抵抗制御型バスシステムであって、 当該バスシステムは、前記バス配線と前記バス配線への
   信号の入出力を行う入出力回路との間にインピーダンス
   整合用可変抵抗器が挿入された、ＳＳＴＬ（Stub Serie
   s Terminate Logic）バスシステムであり、 前記インピーダンス整合用可変抵抗器の抵抗値を制御す
   る抵抗制御回路をさらに設けたことを特徴とする終端抵
   抗制御型バスシステム。
9. 【請求項９】請求項８記載の終端抵抗制御型バスシステ
   ムであって、 前記インピーダンス整合用可変抵抗器を電界効果トラン
   ジスタで構成したことを特徴とする終端抵抗制御型バス
   システム。
10. 【請求項１０】請求項１、２、３、４、５、６、７、８
    または９記載の終端抵抗制御型バスシステムであって、 前記終端用可変抵抗器を電界効果トランジスタで構成し
    たことを特徴とする終端抵抗制御型バスシステム。
11. 【請求項１１】請求項１、２、３、４、５、６、７、
    ８、９または１０記載の終端抵抗制御型バスシステムを
    有することを特徴とするコンピュータ。
12. 【請求項１２】請求項１、２、３、４、５、６、７、
    ８、９または１０記載の終端抵抗制御型バスシステム
    と、 前記バスシステムを介して接続した二重化回路と、 を有することを特徴とするフォールトトレラントコンピ
    ュータ。