JP4201874B2 - デジタル通信バス - Google Patents
デジタル通信バス Download PDFInfo
- Publication number
- JP4201874B2 JP4201874B2 JP07087698A JP7087698A JP4201874B2 JP 4201874 B2 JP4201874 B2 JP 4201874B2 JP 07087698 A JP07087698 A JP 07087698A JP 7087698 A JP7087698 A JP 7087698A JP 4201874 B2 JP4201874 B2 JP 4201874B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- pair
- data transmission
- digital communication
- communication bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
- G06F13/4077—Precharging or discharging
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の属する技術分野】
本発明は、電子モジュールを接続するためのデジタル通信バスに関する。
【0002】
【従来の技術】
オートメーション機能(ラック、モジュールおよび様々なカプラ)は、図1に示すように、バスBを、これら様々なオートメーションステーション、例えば、S1、S2、Snを接続するために用いると、様々な箇所に配置することが可能となる。このバスは、伝送ペアを含み、両端の所で、同一のラインターミネータ(line terminator )TAおよびTBによって終端される。この配置は、バスの接続故障を検出することを可能にする。
【0003】
特許EP 0 517 609は、このタイプのオートメーションモジュールを接続する能力を持つシリアルバスについて開示する。
【0004】
【発明が解決しようとする課題】
本発明の目的は、バスの接続故障、例えば、2つのラインターミネータの一つ内での接続故障を検出する能力を持つバスを提供することにある。接続故障が存在しない場合は、この検出のために用いられるラインは、デジタル通信のために用いられる。
【0005】
【課題を解決するための手段】
本発明の一つの特徴によると、このバスは、少なくとも一つのペアのデータ伝送ラインを含み、ラインターミネータに終端する。本質的に、このバスは、例えば、これら2つのターミネータ内に、電圧極性を用いて伝送を行なう要素を含み、これらラインターミネータの少なくとも一つが欠損した場合、バスに接続されてない場合、あるいはバスが開いている場合は、電圧極性が反転され、伝送動作が阻止される。
【0006】
本発明のもう一つの特徴によると、このバスは、各モジュール内にある伝送ペアと関連し、このペアに所定の電圧極性を与える能力を持つ2つの抵抗を含む。これら抵抗の片方は、この伝送ペアの第一のラインに接続され、他方の抵抗は、第二のラインに接続される。
【0007】
本発明のもう一つの特徴によると、このバスは、両端に分割ブリッジを含み、このブリッジの中点は第一のラインに接続される。第二のラインは、第一のラインターミネータの端の所の抵抗に接続され、第二のラインは、第二のラインターミネータの端の所の抵抗に接続され、これらブリッジは、片方の端が他方の端に対して反転される。
【0008】
本発明のもう一つの特徴によると、このバスは、両端において、3つの抵抗を持つ二重分割ブリッジ(doubly dividing bridge)を含む。第一のラインは、第一のラインターミネータの端の所でこのブリッジの2つの中点の片方に接続されたコンデンサに接続され、第二のラインは、第二のラインターミネータの端の所で、このブリッジの2つの中点の一つに接続されたコンデンサに接続される。
【0009】
【発明の実施の形態】
以下に本発明の一例としての実施例を図面を参照しながらより詳細に説明する。
【0010】
図1は、デジタルデータ、例えば、変数および/あるいはデジタルメッセージを、シリアルタイプのバスBを通じてリアルタイムにて交換するように設計された幾つかの電子モジュールS2、...Snを示す。これらは、カプラ、プログラマブル論理コントローララック、あるいは、PCタイプのステーションであり得る。
【0011】
バスBは、幾つかのペアから成り、これらの一つのペア3A−3Bは、DC電圧(+5V)を出力する。一つのペア2A−2Bは、前述の特許EP 517 609において開示される特性を持つ。このペアは、RS485標準に準拠する。
【0012】
これらバスペアは、モジュール間、例えば、モジュールS1とS2の間で、ケーブル4内に埋め込まれる。各モジュール、例えば、モジュールS1、S2、...、の内側において、これらペアは、このモジュールのための2つのコネクタCA−CBに終端する。これらコネクタは、相互接続ケーブル4を、モジュール、あるいは以下に説明するラインターミネータ間で接続するために用いられる。
【0013】
ネットワークの両端は、ラインターミネータTAとTBに終端するが、これらは、2つのネットワークエンドモジュールS1とSnの2つのコネクタCBに固定される。
【0014】
ラインターミネータTA(図2)は、電子要素(electronic component)のカード(card)を内蔵し、コレクタに適合した形状の箱からなる。
【0015】
ライン2A−2B上では電圧極性(voltage polarization)が必要である。これは、差動ペアの2つの論理状態の片方(1)を与え、他方の状態(0)は、一つあるいは複数のモジュール伝送器によって与えられる。
【0016】
図3および4に示す実施例においては、各モジュールは、ライン2Aと0V(ライン3B)との間に設置された抵抗R6と、5V(ライン3A)とライン2Bの間に設置された抵抗R7を含む。これら抵抗は、高い値を持つ(例えば、20kΩと22kΩ)。各ラインターミネータは、電源ペア3A−3Bの端子に接続された分割ブリッジR3−R4を持つ。ターミネータTA内のブリッジR3−R4の中点は第一のライン2Aに接続され、ターミネータTB内のブリッジR4−R3の中点は、第二のライン2Bに接続される。
【0017】
これら2つのラインターミネータTAおよびTBの少なくとも一つにおいて、接続が欠損した場合、あるいは、接続に故障が生じた場合は、2つの抵抗R6およびR7を介して検出される。
【0018】
図5〜図7に示す実施例においては、各ラインターミネータは、電源ペア3A−3Bの端子に接続された分割ブリッジR3−R4を持つ。ターミネータTA内のブリッジR3−R4の中点は第一のライン2Aに接続され、ターミネータTB内のブリッジR4−R3の中点は第二のライン2Bに接続される。ターミネータTAは、第二のライン2Bと、電源ライン3A(+5V)に接続された抵抗R5を含み、ターミネータTBは、第一のライン2Aと、電源ライン3B(0V)に接続された抵抗R5’を含む。
【0019】
一例として、これら抵抗の値として、R3は、150Ωとされ、R4は、350Ωとされる。抵抗R5とR5’は、高く、例えば、2.5〜3kΩとされる。
【0020】
ラインターミネータTAおよびTBは、両方とも、バスに、ペア2A−2Bに所定の電圧極性を与えるために接続される。これら2つのラインターミネータの一つのみが接続されている場合は、このペアに逆の電圧極性(inverse polarization)が加えられ、この場合は、モジュールによって故障が検出される。
【0021】
図8に示す実施例においては、各ラインターミネータTAあるいはTBは、2重の極性ブリッジを含み、これらは、3つの抵抗R1、R2、R0を含む。第二のライン2Bは、ラインターミネータTA内においては、ブリッジ抵抗R0−R1の中点に接続されたコンデンサC1に接続され、ラインターミネータTB内においては、抵抗R2−R0の中点に接続される。第一のライン2Aは、ラインターミネータTA内では、抵抗R1−R2の中点に接続され、ラインターミネータTB内では、ブリッジ抵抗R1−R2の中点に接続されたコンデンサC’1に接続される。
【0022】
この回路は、ペア2A−2Bに電圧極性(+5VのDC電圧から開始)を与え、このペアを整合するのに必要な値(120Ω)に近い差インピーダンス(differential impedance)を与える(このペアは、この公称値に等しい特性インピーダンス(characteristic impedance)を持つ)。
【0023】
以下では、このバスの動作について説明する。
【0024】
最初に、図3、図5、および図8においては、2つのラインターミネータTAおよびTBは所定の位置にある。
【0025】
電源電圧が5Vである場合は、ライン2A上の電圧は、3.5Vに近く、ライン2B上の電圧は1.5Vに近い。従って、電圧差は、+2Vに近い。論理状態は、1であり、アービトレーション(arbitration )は、正常に機能する。
【0026】
ラインターミネータTBのみが接続された場合(図6)は、ライン2A上の電圧は0Vであり、ライン2B上の電圧は1.5Vである。従って、電圧差は、−1.5Vとなる。論理状態は0であり、このモジュールは、故障を検出する。この場合は、アービトレーションの動作は、阻止される。
【0027】
ラインターミネータTAのみが接続された場合(図7)は、ライン2A上の電圧は、3.5Vに近く、ライン2B上の電圧は5.0Vに近い。従って、電圧差は、−1.5Vに近い。論理状態は0であり、このモジュールは故障を検出する。この場合、アービトレーションの動作は阻止される。
【0028】
低インピーダンスにおいては、この回路は、各ラインターミネータ内の2つの導体の片方のみに電圧極性を与え、第二の導体のインピーダンスは、これら2つの電源電圧の片方に向って増加する。この増加は、バスの接続性が確立されると(バスが接続されると)直ちに衰え、第二のラインターミネータのインピーダンスが遠隔的に低下される。
【0029】
ラインターミネータTAあるいはTBのどちらも接続されない場合(図4)は、ライン2A上の電圧は0Vであり、ライン2B上の電圧は5Vである。従って、電圧差は、−5Vである。論理状態は0であり、これらモジュールは故障を検出し、アービトレーションの動作は、阻止される。
【0030】
図8に示す実施例においては、高周波域に対してインピーダンス整合が行なわれる。この解決法は、バスが長く、フロントが高速である場合に対して、適当である。図5〜図7に示す解決法は、あまり高速でない短いバスにより適する。
【0031】
本発明から逸脱することなく、代替および細部の改善、あるいは、同等手段の使用が可能であることは、明らかである。
【0032】
例えば、ラインAの代わりに、各モジュールに特定な電源を用いることも可能であり、これら全てが本発明に属するものである。
【図面の簡単な説明】
【図1】本発明によるバスを用いて接続された電子モジュールから構成されるアーキテクチャを示す略図である。
【図2】本発明によるバスラインターミネータの略図を示す。
【図3】本発明によるバスの第一の実施例を示す。
【図4】図3のバスと同一であるが、2つのラインターミネータが欠損した状態を示す。
【図5】本発明によるバスの第二の実施例を示す。
【図6】図5のバスと同一であるが、ラインターミネータTAが欠損した状態を示す。
【図7】図5のバスと同一であるが、ラインターミネータTBが欠損した状態を示す。
【図8】高周波域のためのインピーダンス整合を備えるバスの実施例を示す。
【符号の説明】
2A、2B データ伝送ライン
3A−3B 電源ペア
4 相互接続ケーブル
B バス
CA、CB コネクタ
C1 コンデンサ
S1、Sn 電子モジュール
S2、...Sn 電子モジュール
TA、TB ラインターミネータ
Claims (5)
- 2つのラインターミネータにより両端部で終端される、少なくとも一対のデータ伝送ラインを備え、
前記少なくとも一対のデータ伝送ラインは、前記2つのラインターミネータに最近接位置でそれぞれ接続される複数の電子モジュールに接続され、
前記2つのラインターミネータのそれぞれは、極性部を有し、
前記極性部は、前記少なくとも一対のデータ転送ラインのそれぞれに対して所定の極性状態を与え、かつ前記2つのラインターミネータの一つまたは両方が存在しないか、適切に接続されていないか、または前記少なくとも一対のデータ伝送ラインが断線している場合には逆の極性状態を与えることを特徴とするデジタル通信バス。 - 前記電子モジュールは、前記少なくとも一対のデータ伝送ラインに接続され、前記極性状態を決定する2つの抵抗素子を有し、
前記2つの抵抗素子のうち一つは前記一対のデータ伝送ラインの一方である第1のラインに接続され、他の抵抗素子は前記一対のデータ伝送ラインの他方である第2のラインに接続されることを特徴とする請求項1に記載のデジタル通信バス。 - 前記2つのラインターミネータのそれぞれが有する前記極性部は、分割ブリッジを有し、
一方の前記ラインターミネータに対応する前記分割ブリッジの中点は前記一対のデータ伝送ラインの一方に接続され、他方の前記ラインターミネータに対応する前記分割ブリッジの中点は前記一対のデータ伝送ラインの他方に接続されることを特徴とする請求項1または2に記載のデジタル通信バス。 - 前記2つのラインターミネータのそれぞれが有する前記極性部は、3つの抵抗素子を含む二重分割ブリッジを有し、
一方の前記ラインターミネータに対応する前記二重分割ブリッジが有する第1および第2の中点のうち前記第1の中点には、第1のキャパシタを介して前記一方のラインターミネータが接続され、
他方の前記ラインターミネータに対応する前記二重分割ブリッジが有する第1および第2の中点のうち前記第2の中点には、第2のキャパシタを介して前記他方のラインターミネータが接続されることを特徴とする請求項1または2に記載のデジタル通信バス。 - 前記極性部のそれぞれは、前記2つのラインターミネータのそれぞれで、互いに異なる前記データ伝送ラインに接続される別個の抵抗素子をさらに有することを特徴とする請求項3に記載のデジタル通信バス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9703522 | 1997-03-20 | ||
FR9703522A FR2761175B1 (fr) | 1997-03-20 | 1997-03-20 | Bus de communication numerique assurant la connexion de modules electroniques |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10293634A JPH10293634A (ja) | 1998-11-04 |
JP4201874B2 true JP4201874B2 (ja) | 2008-12-24 |
Family
ID=9505085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07087698A Expired - Fee Related JP4201874B2 (ja) | 1997-03-20 | 1998-03-19 | デジタル通信バス |
Country Status (6)
Country | Link |
---|---|
US (1) | US6493393B1 (ja) |
EP (1) | EP0866405B1 (ja) |
JP (1) | JP4201874B2 (ja) |
DE (1) | DE69808355T2 (ja) |
ES (1) | ES2185123T3 (ja) |
FR (1) | FR2761175B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7979766B2 (en) * | 2004-09-08 | 2011-07-12 | Centre For Development Of Telematics | Architecture for a message bus |
CN101388822B (zh) * | 2008-10-24 | 2011-05-11 | 上海华魏自动化设备有限公司 | 一种can总线自动换极装置及其方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4669112A (en) * | 1984-07-20 | 1987-05-26 | Om Ahuja | Automatic telephone number indicating device |
CA1259682A (en) * | 1985-03-21 | 1989-09-19 | William L. Aranguren | Local area network |
EP0351161A3 (en) * | 1988-07-12 | 1991-04-17 | Peter Eric Krebs | Testing communications systems |
JPH02159849A (ja) * | 1988-12-13 | 1990-06-20 | Toshiba Corp | 終端抵抗接続装置 |
US5483573A (en) * | 1993-06-30 | 1996-01-09 | Keptel, Inc. | Electric circuit connector with auto-termination |
US5430396A (en) * | 1994-07-27 | 1995-07-04 | At&T Corp. | Backplane bus for differential signals |
JP3617105B2 (ja) * | 1995-02-16 | 2005-02-02 | ソニー株式会社 | 電子機器及びその動作モード制御方法 |
CA2151094C (en) * | 1995-06-06 | 1999-05-11 | David E. Vokey | Cable monitoring system with multiple branch terminations |
-
1997
- 1997-03-20 FR FR9703522A patent/FR2761175B1/fr not_active Expired - Fee Related
-
1998
- 1998-03-16 DE DE69808355T patent/DE69808355T2/de not_active Expired - Lifetime
- 1998-03-16 ES ES98400617T patent/ES2185123T3/es not_active Expired - Lifetime
- 1998-03-16 EP EP98400617A patent/EP0866405B1/fr not_active Expired - Lifetime
- 1998-03-19 JP JP07087698A patent/JP4201874B2/ja not_active Expired - Fee Related
- 1998-03-20 US US09/044,926 patent/US6493393B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10293634A (ja) | 1998-11-04 |
FR2761175B1 (fr) | 1999-04-30 |
FR2761175A1 (fr) | 1998-09-25 |
US6493393B1 (en) | 2002-12-10 |
DE69808355T2 (de) | 2003-06-18 |
ES2185123T3 (es) | 2003-04-16 |
DE69808355D1 (de) | 2002-11-07 |
EP0866405B1 (fr) | 2002-10-02 |
EP0866405A1 (fr) | 1998-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940001692B1 (ko) | 배선판 | |
US6275881B1 (en) | Device for inherently safe signal matching | |
EP2067313B1 (en) | Routing facility for a subsea electronics module | |
US7855573B1 (en) | Controller area network active bus terminator | |
US5455911A (en) | Communications protocol for use in transferring data over a serial bus | |
CA1151315A (en) | Electrical equipment | |
EP0912944A1 (en) | Cascade connection of communicating devices | |
US11132320B2 (en) | Modular plug system comprising an integrated data bus | |
EP1779252B1 (en) | Communications module interface | |
US20070016701A1 (en) | Method and apparatus for providing redundant I/O adapters in machine and process controllers | |
US5315488A (en) | Host structure for terminal adapters | |
CN110119369B (zh) | 具有可热插拔i/o单元的灵活可扩展自动化装置 | |
US7061926B2 (en) | Method and apparatus for a network bus topology | |
JP4201874B2 (ja) | デジタル通信バス | |
CN112260916B (zh) | 通信电路、通信网络及通信异常处理方法 | |
CN108965118B (zh) | 一种dp转ff通信网关及dp转ff的方法 | |
JP2002140139A (ja) | 通信ネットワーク用伝送バスを電気的に終端する方法と装置 | |
JPS63187747A (ja) | 2重冗長バスネツトワ−ク装置 | |
US20220124178A1 (en) | Control and data transfer system for supporting different communication protocols and an adapter module | |
CN110401587A (zh) | 一种can扩展器及can网络总线系统 | |
JPS6347022B2 (ja) | ||
JP2009130772A (ja) | 車載用ゲートウェイ装置 | |
JP3845302B2 (ja) | マルチ接続インタフェース回路 | |
JP2508580B2 (ja) | バス終端制御システム | |
WO2000076253A1 (en) | Ieee 1394 cable connector with short circuit switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080912 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081008 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |