JPH0536263A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0536263A JPH0536263A JP3214772A JP21477291A JPH0536263A JP H0536263 A JPH0536263 A JP H0536263A JP 3214772 A JP3214772 A JP 3214772A JP 21477291 A JP21477291 A JP 21477291A JP H0536263 A JPH0536263 A JP H0536263A
- Authority
- JP
- Japan
- Prior art keywords
- line
- terminal
- analog switch
- output signal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】 活線状態における半導体装置の挿抜に伴うＩ
Ｃの劣化，破壊を防止できる半導体装置を得る。 【構成】 メモリＩＣ１の各入出力信号線４〜９はアナ
ログスイッチ１１を介して外部と接続される。コネクタ
端子１３ａ，１３ｂは長短２種類のものがあり、短端子
１３ａにはアナログスイッチ制御信号線１２が接続され
ている。各長端子１３ｂには、電源線２，グランド線３
が直接接続され、各入出力信号線４〜９がアナログスイ
ッチ１１を介して接続されている。短端子１３ａと長端
子１３ｂとの情報処理機器側コネクタ部での接続の時間
差により、アナログスイッチ１１を介した各入出力信号
線４〜９と、アナログスイッチ１１を介していない電源
線２，グランド線３の情報処理機器への接続のタイミン
グに差が生じる。このタイミング差により、活線状態で
の挿抜に伴うＩＣの劣化や破壊が防止できる。
Ｃの劣化，破壊を防止できる半導体装置を得る。 【構成】 メモリＩＣ１の各入出力信号線４〜９はアナ
ログスイッチ１１を介して外部と接続される。コネクタ
端子１３ａ，１３ｂは長短２種類のものがあり、短端子
１３ａにはアナログスイッチ制御信号線１２が接続され
ている。各長端子１３ｂには、電源線２，グランド線３
が直接接続され、各入出力信号線４〜９がアナログスイ
ッチ１１を介して接続されている。短端子１３ａと長端
子１３ｂとの情報処理機器側コネクタ部での接続の時間
差により、アナログスイッチ１１を介した各入出力信号
線４〜９と、アナログスイッチ１１を介していない電源
線２，グランド線３の情報処理機器への接続のタイミン
グに差が生じる。このタイミング差により、活線状態で
の挿抜に伴うＩＣの劣化や破壊が防止できる。
Description
【０００１】
【産業上の利用分野】この発明は、情報処理機器にコネ
クタを介して挿抜可能に接続される半導体記憶装置等の
半導体装置に係わり、特に情報処理機器からの活線状態
での挿抜に対するＩＣの劣化や破壊の防止に関するもの
である。
クタを介して挿抜可能に接続される半導体記憶装置等の
半導体装置に係わり、特に情報処理機器からの活線状態
での挿抜に対するＩＣの劣化や破壊の防止に関するもの
である。
【０００２】
【従来の技術】図４は、従来のこの種の半導体記憶装置
のブロック図である。図において、１はＤＲＡＭ等から
なるメモリＩＣ群、２は電源線（ＶCC）、３はグランド
線（ＧＮＤ）、４は行アドレスストローブ線（負論理の
ＲＡＳ、以下「バーＲＡＳ」のように記す）、５は列ア
ドレスストローブ線（バーＣＡＳ）、６はライトイネー
ブル線（バーＷ）、７はアウトプットイネーブル線（バ
ーＯＥ）、８はアドレスバス（Ａｎ）、９はデータバス
（ＤＱｎ）、１０はこれらのコネクタ端子である。
のブロック図である。図において、１はＤＲＡＭ等から
なるメモリＩＣ群、２は電源線（ＶCC）、３はグランド
線（ＧＮＤ）、４は行アドレスストローブ線（負論理の
ＲＡＳ、以下「バーＲＡＳ」のように記す）、５は列ア
ドレスストローブ線（バーＣＡＳ）、６はライトイネー
ブル線（バーＷ）、７はアウトプットイネーブル線（バ
ーＯＥ）、８はアドレスバス（Ａｎ）、９はデータバス
（ＤＱｎ）、１０はこれらのコネクタ端子である。
【０００３】メモリＩＣ群１へ接続される各入出力信号
線４〜９は、外部へのコネクタ端子１０にそのまま接続
されており、当該半導体記憶装置を情報処理機器の端末
に挿入すると、各入出力信号線４〜９と電源線２及びグ
ランド線３の全てが同時に接続される。メモリＩＣは、
電源を投入する際には各入出力信号ピンに信号を印加せ
ずに電源投入を行なわなければならない。また、電源を
停止させる際にも、電源を切る前に各入出力信号ピンの
信号を切っておかなければならない。そのようにしない
と、メモリＩＣ内部の回路に負担がかかってＩＣの動作
特性が悪化したり、ひどい時には破壊を引き起こしてし
まったりする。従って、情報処理機器の端末に対して半
導体記憶装置を挿抜する際、このような事態を避けるた
めに端末の電源を切ってから半導体記憶装置の挿抜を行
なうようにする。これは、ＩＣメモリカード等の半導体
記憶装置に限らず、ＩＣカードを含むこの種の半導体装
置全般に言えることである。
線４〜９は、外部へのコネクタ端子１０にそのまま接続
されており、当該半導体記憶装置を情報処理機器の端末
に挿入すると、各入出力信号線４〜９と電源線２及びグ
ランド線３の全てが同時に接続される。メモリＩＣは、
電源を投入する際には各入出力信号ピンに信号を印加せ
ずに電源投入を行なわなければならない。また、電源を
停止させる際にも、電源を切る前に各入出力信号ピンの
信号を切っておかなければならない。そのようにしない
と、メモリＩＣ内部の回路に負担がかかってＩＣの動作
特性が悪化したり、ひどい時には破壊を引き起こしてし
まったりする。従って、情報処理機器の端末に対して半
導体記憶装置を挿抜する際、このような事態を避けるた
めに端末の電源を切ってから半導体記憶装置の挿抜を行
なうようにする。これは、ＩＣメモリカード等の半導体
記憶装置に限らず、ＩＣカードを含むこの種の半導体装
置全般に言えることである。
【０００４】
【発明が解決しようとする課題】従来は前述のように、
半導体装置の使用者がその挿抜の前にきちんと端末の電
源を切ってから挿抜を行なう必要があった。しかし、必
ずしも半導体装置の使用者がこのような手順に従って半
導体装置の挿抜を行なうとは考えられない。従って、従
来の構成を持つ半導体装置では、故意または過失による
活線状態での半導体装置の挿抜により、貴重なデータや
装置そのものが破壊される危険性が大きいという問題が
あった。
半導体装置の使用者がその挿抜の前にきちんと端末の電
源を切ってから挿抜を行なう必要があった。しかし、必
ずしも半導体装置の使用者がこのような手順に従って半
導体装置の挿抜を行なうとは考えられない。従って、従
来の構成を持つ半導体装置では、故意または過失による
活線状態での半導体装置の挿抜により、貴重なデータや
装置そのものが破壊される危険性が大きいという問題が
あった。
【０００５】この発明はかかる問題点を解決するために
なされたもので、活線状態での半導体装置の挿抜による
ＩＣの劣化や破壊を防止することができる半導体装置を
得ることを目的とする。
なされたもので、活線状態での半導体装置の挿抜による
ＩＣの劣化や破壊を防止することができる半導体装置を
得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は、内部回路の電源線，グランド線及び入出力信号線
が接続されるコネクタ端子を有し、情報処理機器にコネ
クタを介して挿抜可能に接続される半導体装置におい
て、上記入出力信号線上にスイッチング手段を設けると
ともに、上記スイッチング手段の制御信号線が接続され
るコネクタ端子を他のコネクタ端子よりも短く設定した
ものである。
置は、内部回路の電源線，グランド線及び入出力信号線
が接続されるコネクタ端子を有し、情報処理機器にコネ
クタを介して挿抜可能に接続される半導体装置におい
て、上記入出力信号線上にスイッチング手段を設けると
ともに、上記スイッチング手段の制御信号線が接続され
るコネクタ端子を他のコネクタ端子よりも短く設定した
ものである。
【０００７】
【作用】この発明においては、該半導体装置を電源が投
入されている情報処理機器の端末等に挿入すると、まず
長いコネクタ端子が接続され、電源線及びグランド線を
介して電源が内部回路に供給される。このとき短いコネ
クタ端子はまだ接続されていないので、スイッチング手
段の制御信号は非アクティブであり、スイッチング手段
はオフ状態のままである。従って、内部回路の各入出力
信号線はまだ端末側には接続されない。ついで挿入が進
むと短いコネクタ端子も接続され、スイッチング手段の
制御信号がアクティブになるので、スイッチング手段が
オン状態になる。この時に初めて各入出力信号線が端末
側に接続される。こうすることによって、内部回路を構
成するＩＣに負担をかけることなく電源を印加できる。
半導体装置の抜き去りに対してはこの逆の動作をする。
入されている情報処理機器の端末等に挿入すると、まず
長いコネクタ端子が接続され、電源線及びグランド線を
介して電源が内部回路に供給される。このとき短いコネ
クタ端子はまだ接続されていないので、スイッチング手
段の制御信号は非アクティブであり、スイッチング手段
はオフ状態のままである。従って、内部回路の各入出力
信号線はまだ端末側には接続されない。ついで挿入が進
むと短いコネクタ端子も接続され、スイッチング手段の
制御信号がアクティブになるので、スイッチング手段が
オン状態になる。この時に初めて各入出力信号線が端末
側に接続される。こうすることによって、内部回路を構
成するＩＣに負担をかけることなく電源を印加できる。
半導体装置の抜き去りに対してはこの逆の動作をする。
【０００８】
実施例１．図１は、この発明を図４に示した半導体記憶
装置に適用した一実施例のブロック図である。図１にお
いて、１はＤＲＡＭ等からなるメモリＩＣ群であり、１
１はそれぞれアナログスイッチである。各アナログスイ
ッチ１１は、行アドレスストローブ線４，列アドレスス
トローブ線５，ライトイネーブル線６，アウトプットイ
ネーブル線７，アドレスバス８，データバス９等の各入
出力信号線上に設けられており、１２はアナログスイッ
チ制御信号線である。１３ａ，１３ｂはコネクタ端子で
あり、長短２種類の端子を備えている。短い端子１３ａ
には、アナログスイッチ制御信号線１２が接続されてお
り、この端子１３ａが情報処理機器の端末の電源に接続
されると、アナログスイッチ制御信号がアクティブとな
り、各アナログスイッチ１１がオン状態となる。なお、
１４はアナログスイッチ制御信号線１２に接続されたプ
ルダウン抵抗である。
装置に適用した一実施例のブロック図である。図１にお
いて、１はＤＲＡＭ等からなるメモリＩＣ群であり、１
１はそれぞれアナログスイッチである。各アナログスイ
ッチ１１は、行アドレスストローブ線４，列アドレスス
トローブ線５，ライトイネーブル線６，アウトプットイ
ネーブル線７，アドレスバス８，データバス９等の各入
出力信号線上に設けられており、１２はアナログスイッ
チ制御信号線である。１３ａ，１３ｂはコネクタ端子で
あり、長短２種類の端子を備えている。短い端子１３ａ
には、アナログスイッチ制御信号線１２が接続されてお
り、この端子１３ａが情報処理機器の端末の電源に接続
されると、アナログスイッチ制御信号がアクティブとな
り、各アナログスイッチ１１がオン状態となる。なお、
１４はアナログスイッチ制御信号線１２に接続されたプ
ルダウン抵抗である。
【０００９】次に本実施例の作用について説明する。該
半導体記憶装置が情報処理機器の端末に挿入されると、
まず長い端子１３ｂが最初に端末側と接続され、アナロ
グスイッチが設けられていない電源線２とグランド線３
を介して電源がメモリＩＣ群１に供給される。このとき
短い端子１３ａはまだ端末の電源と接続されていないの
で、プルダウン抵抗１４によりアナログスイッチ制御信
号線１２は“Ｌ”レベルのままである。従って、各アナ
ログスイッチ１１はオフ状態であり、各入出力信号線４
〜９はまだ端末側とは接続されない。ついで挿入が進む
と、短い端子１３ａも端末側に接続され、アナログスイ
ッチ制御信号線１２が“Ｈ”レベルになるので、各アナ
ログスイッチ１１がオン状態となる。この時に初めて各
入出力信号線４〜９が端末側に接続される。
半導体記憶装置が情報処理機器の端末に挿入されると、
まず長い端子１３ｂが最初に端末側と接続され、アナロ
グスイッチが設けられていない電源線２とグランド線３
を介して電源がメモリＩＣ群１に供給される。このとき
短い端子１３ａはまだ端末の電源と接続されていないの
で、プルダウン抵抗１４によりアナログスイッチ制御信
号線１２は“Ｌ”レベルのままである。従って、各アナ
ログスイッチ１１はオフ状態であり、各入出力信号線４
〜９はまだ端末側とは接続されない。ついで挿入が進む
と、短い端子１３ａも端末側に接続され、アナログスイ
ッチ制御信号線１２が“Ｈ”レベルになるので、各アナ
ログスイッチ１１がオン状態となる。この時に初めて各
入出力信号線４〜９が端末側に接続される。
【００１０】該半導体記憶装置を情報処理機器の端末か
ら抜き去る時には、前記挿入の場合とは逆に、まず短い
端子１３ａが端末側から切り離される。すると、プルダ
ウン抵抗１４によりアナログスイッチ制御信号線１２が
“Ｌ”レベルになり、各アナログスイッチ１１がオフ状
態となる。これにより、各入出力信号線４〜９は端末側
から切り離される。しかしながら、長い端子１３ｂはま
だ接続された状態なので、電源線２及びグランド線３を
介して電源はメモリＩＣ群１に供給されたままである。
その後さらに抜き去りが進むと、長い端子１３ｂも切り
離され、電源線２及びグランド線３が端末側から切り離
される。これら挿抜に伴う電源と各入出力信号のオン・
オフ状態の時間変化を表わしたものが図２である。図２
に示すように、長端子と短端子の接続のタイミングの違
いにより、最適な順序で電源線と各入出力信号線のオ
ン，オフが行なえる。
ら抜き去る時には、前記挿入の場合とは逆に、まず短い
端子１３ａが端末側から切り離される。すると、プルダ
ウン抵抗１４によりアナログスイッチ制御信号線１２が
“Ｌ”レベルになり、各アナログスイッチ１１がオフ状
態となる。これにより、各入出力信号線４〜９は端末側
から切り離される。しかしながら、長い端子１３ｂはま
だ接続された状態なので、電源線２及びグランド線３を
介して電源はメモリＩＣ群１に供給されたままである。
その後さらに抜き去りが進むと、長い端子１３ｂも切り
離され、電源線２及びグランド線３が端末側から切り離
される。これら挿抜に伴う電源と各入出力信号のオン・
オフ状態の時間変化を表わしたものが図２である。図２
に示すように、長端子と短端子の接続のタイミングの違
いにより、最適な順序で電源線と各入出力信号線のオ
ン，オフが行なえる。
【００１１】実施例２．上記実施例１では、アナログス
イッチ制御信号線１２が接続される短端子１３ａを位置
的に独立した端子として新たに設けた場合について示し
たが、図３に示すように、電源線２が接続される長端子
１３ｂを二つに分割して、一方に電源線２を接続し、他
方は短く設定して短端子１３ａとしアナログスイッチ制
御信号線１２を接続してもよい。これにより、上記実施
例１と同様な効果が得られるとともに、情報処理機器側
のコネクタに新たな端子を設けることなく本発明を適用
できる効果がある。
イッチ制御信号線１２が接続される短端子１３ａを位置
的に独立した端子として新たに設けた場合について示し
たが、図３に示すように、電源線２が接続される長端子
１３ｂを二つに分割して、一方に電源線２を接続し、他
方は短く設定して短端子１３ａとしアナログスイッチ制
御信号線１２を接続してもよい。これにより、上記実施
例１と同様な効果が得られるとともに、情報処理機器側
のコネクタに新たな端子を設けることなく本発明を適用
できる効果がある。
【００１２】なお、上記実施例では、メモリＩＣ群とし
てＤＲＡＭを用いるものとしたが、この他に、メモリＩ
Ｃ群として、ＳＲＡＭや、ＥＰＲＯＭ，ＥＥＰＲＯＭ，
ＯＴＰ ＲＯＭ，ＦＬＡＳＨ ＥＥＰＲＯＭ，マスクＲ
ＯＭ等を用いたものでもよく、更にこれらが混在したも
のを用いてもよい。また、上記実施例では、スイッチン
グ手段の制御信号線１２が短端子１３ａを介して情報処
理機器側の電源端子に接続されるものについて示した
が、情報処理機器側で電源が投入されている状態におい
てアクティブになる信号端子に接続するようにしてもよ
い。
てＤＲＡＭを用いるものとしたが、この他に、メモリＩ
Ｃ群として、ＳＲＡＭや、ＥＰＲＯＭ，ＥＥＰＲＯＭ，
ＯＴＰ ＲＯＭ，ＦＬＡＳＨ ＥＥＰＲＯＭ，マスクＲ
ＯＭ等を用いたものでもよく、更にこれらが混在したも
のを用いてもよい。また、上記実施例では、スイッチン
グ手段の制御信号線１２が短端子１３ａを介して情報処
理機器側の電源端子に接続されるものについて示した
が、情報処理機器側で電源が投入されている状態におい
てアクティブになる信号端子に接続するようにしてもよ
い。
【００１３】
【発明の効果】以上説明したように、この発明によれ
ば、半導体装置の内部回路の各入出力信号線はスイッチ
ング手段を介して外部と接続され、このスイッチング手
段と、その制御信号線が接続される短端子との働きによ
り、電源線と入出力信号線の接続，切断のタイミングが
半導体装置の活線挿抜に対して常に最適に保たれるの
で、ＩＣの劣化や破壊を確実に防止できる効果がある。
ば、半導体装置の内部回路の各入出力信号線はスイッチ
ング手段を介して外部と接続され、このスイッチング手
段と、その制御信号線が接続される短端子との働きによ
り、電源線と入出力信号線の接続，切断のタイミングが
半導体装置の活線挿抜に対して常に最適に保たれるの
で、ＩＣの劣化や破壊を確実に防止できる効果がある。
【図１】本発明の一実施例により得られた半導体記憶装
置のブロック図である。
置のブロック図である。
【図２】本発明により得られた半導体記憶装置の挿抜に
伴う電源線と入出力信号線の接続，切断のタイミングを
示した図である。
伴う電源線と入出力信号線の接続，切断のタイミングを
示した図である。
【図３】本発明の他の実施例により得られた半導体記憶
装置のブロック図である。
装置のブロック図である。
【図４】従来の構成を持つ半導体記憶装置のブロック図
である。
である。
１ メモリＩＣ（内部回路） ２ 電源線 ３ グランド線 ４〜９ 入出力信号線 １１ アナログスイッチ １２ アナログスイッチ制御信号線 １３ａ，１３ｂ コネクタ端子
Claims (1)
- 【特許請求の範囲】 【請求項１】 内部回路の電源線，グランド線及び入出
力信号線が接続されるコネクタ端子を有し、情報処理機
器にコネクタを介して挿抜可能に接続される半導体装置
において、上記入出力信号線上にスイッチング手段を設
けるとともに、上記スイッチング手段の制御信号線が接
続されるコネクタ端子を他のコネクタ端子よりも短く設
定したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214772A JPH0536263A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214772A JPH0536263A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536263A true JPH0536263A (ja) | 1993-02-12 |
Family
ID=16661285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214772A Pending JPH0536263A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536263A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275439B1 (en) | 1999-06-28 | 2001-08-14 | Hyundai Electronics Industries Co., Ltd. | Power supply control apparatus for changing power line connection type in response to operation mode in semiconductor memory device |
| JP2018019618A (ja) * | 2016-08-02 | 2018-02-08 | 太平洋工業株式会社 | リールコントローラ及び電動リール |
-
1991
- 1991-07-31 JP JP3214772A patent/JPH0536263A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275439B1 (en) | 1999-06-28 | 2001-08-14 | Hyundai Electronics Industries Co., Ltd. | Power supply control apparatus for changing power line connection type in response to operation mode in semiconductor memory device |
| JP2018019618A (ja) * | 2016-08-02 | 2018-02-08 | 太平洋工業株式会社 | リールコントローラ及び電動リール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6820163B1 (en) | Buffering data transfer between a chipset and memory modules | |
| US7249232B2 (en) | Buffering and interleaving data transfer between a chipset and memory modules | |
| US5995405A (en) | Memory module with flexible serial presence detect configuration | |
| KR100509007B1 (ko) | 다중 메모리 인터페이스에 대한 버퍼 | |
| US6633196B2 (en) | Device and method for limiting the extent to which circuits in integrated circuit dice electrically load bond pads and other circuit nodes in the dice | |
| JPH04315281A (ja) | ホット−プラグ回路 | |
| EP0463261B1 (en) | IC card with improved power supply switching circuitry | |
| JPS5951071B2 (ja) | メモリ保護回路 | |
| KR930020447A (ko) | 반도체 메모리 장치의 비트라인 프리차아지방식 | |
| JPH0341920B2 (ja) | ||
| JPH0845266A (ja) | モジュールカード | |
| US20040124903A1 (en) | On chip logic analyzer debug bus | |
| KR19990038914A (ko) | 패킷방식의 명령을 사용하는 반도체 메모리장치 | |
| KR100409122B1 (ko) | 반도체 메모리 장치의 다수의 워드 라인을 테스트하기위한 방법 | |
| KR100343914B1 (ko) | 반도체 장치 | |
| JPH0536263A (ja) | 半導体装置 | |
| JPH06195968A (ja) | 集積半導体メモリ装置 | |
| JPH0644769A (ja) | 不揮発メモリ基板 | |
| JP2531503B2 (ja) | 半導体アセンブリ | |
| JPS6014460A (ja) | 半導体集積回路 | |
| JPH08316427A (ja) | 半導体集積回路装置 | |
| JPS5966728A (ja) | マイクロコンピユ−タシステムのアドレスデコ−ド回路 | |
| JP3020561B2 (ja) | 半導体記憶装置 | |
| JP3781986B2 (ja) | 半導体集積回路における各回線区間の異なる電圧を補正する回路構造 | |
| KR0142369B1 (ko) | 시스템 오동작 방지용 신호선 제어회로 |