KR100509007B1 - 다중 메모리 인터페이스에 대한 버퍼 - Google Patents

다중 메모리 인터페이스에 대한 버퍼 Download PDF

Info

Publication number
KR100509007B1
KR100509007B1 KR10-2003-7003794A KR20037003794A KR100509007B1 KR 100509007 B1 KR100509007 B1 KR 100509007B1 KR 20037003794 A KR20037003794 A KR 20037003794A KR 100509007 B1 KR100509007 B1 KR 100509007B1
Authority
KR
South Korea
Prior art keywords
sub
interface
memory
buffer
interfaces
Prior art date
Application number
KR10-2003-7003794A
Other languages
English (en)
Other versions
KR20030033064A (ko
Inventor
보넬라랜디엠
핼버트존
윌리엄스마이클
램청
도드제임스
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/664,985 priority Critical patent/US6553450B1/en
Priority to US09/664,985 priority
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Priority to PCT/US2001/029378 priority patent/WO2002023355A2/en
Publication of KR20030033064A publication Critical patent/KR20030033064A/ko
Application granted granted Critical
Publication of KR100509007B1 publication Critical patent/KR100509007B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing
    • Y02D10/10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
    • Y02D10/14Interconnection, or transfer of information or other signals between, memories, peripherals or central processing units

Abstract

본 발명은 칩셋과 메모리 데이터 사이의 전기적 분리를 제공에 관한 것이다. 본 발명은 칩셋과 메모리 모듈간 메모리 인터페이스에 적어도 하나의 버퍼를 두는 것을 포함한다. 각 메모리 모듈은 복수의 메모리 층을 포함한다. 상기 적어도 하나의 버퍼는 상기 메모리 인터페이스가 제1 및 제 2의 서브 인터페이스로 나뉘어지도록 한다. 상기 제1 서브 인터페이스는 상기 칩셋과 상기 버퍼 사이에 있고, 상기 제2 서브 인터페이스는 상기 버퍼와 사이 메모리 모듈 사이에 있다. 상기 방법은 또한 상기 메모리 모듈에 있는 상기 메모리 층의 출력을 인터리브하는 단계와, 상기 적어도 하나의 버퍼가 상기 칩셋 및 상기 메모리 모듈간에 전송되는 데이터를 적절히 래치할 수 있도록 구성하는 단계를 포함한다. 상기 제1 및 제2 서브 인터페이스는 독립적이지만 서로 동기되어 작동한다.

Description

다중 메모리 인터페이스에 대한 버퍼 {BUFFER TO MULTIPLE MEMORY INTERFACE}

본 명세서는 칩셋(chipset)과 다층(multiple rank) 메모리 모듈간의 인터페이스에 있어서 데이터 버퍼의 제공과 관련된 것이다.

컴퓨터 시스템은 종종, 메모리 인터페이스를 사용하여 메모리 모듈과 연결된 하나 또는 그 이상의 집적 회로(IC) 칩셋을 포함한다. 메모리 인터페이스는 IC 칩셋(예컨대 CPU)과 메모리 모듈간의 통신을 제공한다. 메모리 인터페이스는 어드레스 버스 라인(address bus line), 커맨드 시그널 라인(command signal line), 데이터 버스 라인(data bus line)을 포함할 수 있다. 높은 컴퓨터 성능 및 용량에 대한 요청의 증가는 더 크고 빠른 메모리에 대한 요청을 낳았다. 그러나 작동 속도의 증가 및 칩셋과 연결된 메모리 모듈 수의 증가에 따라, 증가된 용량성 부하(capacitive loading)는 메모리의 양 및 속도에 대하여 실질적인 제한이 생기게 할 수도 있다.

등록된 DIMM(dual in-line memory module)과 같은 종래 기술의 디자인은, 어드레스 버스 라인과 커맨드 시그널 라인에 어드레스/커맨드 버퍼를 둠으로써 용량성 부하 효과를 해결하는 방식으로 상기 문제점들을 처리하였다. 미국 특허 제5,953,215호에서 카라바초스(Karabatsos)는 칩셋과 메모리 모듈간 인터페이스에 FET 스위치를 둠으로써 데이터 버스 라인에 대한 부하를 감소시키는 디자인에 대하여 설명하고 있다.

도 1에서 볼 수 있는 종래 기술의 디자인(100)에는, 칩셋(102)과 메모리 모듈(104)간 인터페이스(108)에 버퍼가 없다. 일부 실시예에서는, 보이는 바와 같이 메모리 모듈(104)이 메모리 보드(106)에 개별적으로 장착되어있을 수도 있다. 또 다른 실시예에서는, 메모리 모듈(104)이 칩셋(102)과 같은 주기판(motherboard)에 바로 납땜 연결되어있을 수도 있다.

종래 기술의 디자인(100)에 있어서, 칩셋(102)은 1.0 볼트(저전압)와 1.5 볼트(고전압)의 두 공급 전압(supply voltage)을 받도록 구성되었다. 고전압은 칩셋 쪽에서 메모리 인터페이스(108)에 대해 호환되는 구동 전압을 제공하기 위해 필요하다. 또한 칩셋(102)에 있어서 핀 수는, 특별한 메모리 접근 속도, 즉 주파수(예컨대 ω)를 제공하기 위해 2배로 디자인 될 수 있다.

본 발명의 다른 특징은 첨부된 도면을 참조하여 기술할 수 있다.

도 1은 칩셋과 메모리 모듈간의 인터페이스를 나타내는 종래 기술의 디자인.

도 2는 상기 칩셋과 상기 메모리 모듈 사이에 놓여진 복수의 데이터 버퍼를 갖는 인터페이스에 관한 실시예.

도 3은 데이터 버퍼의 설계 구성.

도 4는 상기 메모리 모듈을 가진 메모리 보드의 세부를 나타내는 인터페이스의 정면도.

도 5는 각 메모리 보드가 2층의 메모리 모듈을 포함하는 인터페이스에 관한 대체 실시예.

도 6은 상기 칩셋과 다층 메모리 모듈간에 전달되는 데이터의 버퍼링 방법.

종래 기술의 디자인은 칩셋과 메모리 모듈에 연결되는 인터페이스 및 공급 전압의 분리를 제공하지 못하였음을 본 발명의 발명자는 인식하였다. 어드레스 및 커맨드 라인의 버퍼링은 용량성 부하 효과를 경감시키며, 한편 FET 스위치를 데이터 라인에 두는 것은 상기 라인들에 대한 부하를 감소시킨다. 그러나 어느 디자인도 칩셋과 메모리 데이터 사이의 전기적인 분리를 가능하게 하지는 못한다.

칩셋과 메모리 모듈의 제조 공정상의 차이는 컴퓨터 시스템의 디자인에 있어서 부담으로 작용한다. 예컨대 메모리 칩에 있어서의 산화막은, 콘덴서가 좋은 보유 특성을 가지도록 두껍게 디자인된다. 두꺼운 산화막은 또한 누설 전류를 낮게 한다. 그러나 산화막 아래에 전도 채널을 형성하기 위해서는 고전압(약 1.2 내지 1.8볼트 사이에 속함)이 공급되어야 한다. 이에 반해 칩셋{중앙 처리 장치(CPU) 또는 주문형 집적 회로(ASIC) 디자인} 제조 공정에서는, 더 얇은 산화막을 만들어 더 빠른 트랜지스터를 제공하고자 한다. 따라서 칩셋은 저전압, 통상적으로 1.0 볼트 미만에서 동작된다.

본 발명은 칩셋과 메모리 데이터간의 전기적 분리를 제공하는 방법 및 시스템에 관한 것이다. 상기 방법은 칩셋과 메모리 모듈간의 메모리 인터페이스에 적어도 하나 이상의 버퍼를 제공하는 단계를 포함한다. 각각의 메모리 모듈은 복수의 메모리 층을 포함한다. 상기 버퍼는 상기 메모리 인터페이스를 제1 및 제 2의 서브 인터페이스로 나뉘어지게 한다. 상기 제1 서브 인터페이스는 상기 칩셋과 상기 버퍼 사이에 존재한다. 상기 제2 서브 인터페이스는 상기 버퍼와 상기 메모리 모듈 사이에 존재한다. 상기 방법은 또한 상기 메모리 모듈에 있는 상기 메모리 층의 출력을 인터리브(interleave)하는 단계 및 상기 칩셋과 상기 메모리 모듈간에 전송되는 데이터를 적절히 래치(latch)하도록 적어도 하나의 버퍼를 구성하는 단계를 포함한다. 상기 제1 및 제2 서브 인터페이스는 독립적이지만 서로 동기되어 작동한다.

버퍼링은 전압 및 상기 칩셋과 상기 메모리 모듈 각각에 연결된 인터페이스의 분리를 제공한다. 상기 전압의 분리는 칩셋이 낮은 동작 전압으로 작동될 수 있도록 하며, 이는 실질적으로 칩셋이 메모리 공급 전압과 공통되는, 더 높은 전압을 가져야 할 필요를 배제시킨다. 이에 상기 메모리 모듈은 자체적인 동작 목표에 적합한 전압으로 작동할 수 있게 된다. 이러한 전압들은 상기 연결 시스템(칩셋)의 작동 전압과 독립될 수 있다.

상기 인터페이스의 분리는 본래 더 빨랐던 칩셋 인터페이스를 메모리 인터페이스 속도의 몇 배 더 빠른 속도로 작동할 수 있도록 한다. 예컨대, 데이터 버퍼 인터페이스에 대한 칩셋은 메모리 인터페이스에 대한 버퍼 속도의 2배로 작동될 수 있다. 이는 상기 칩셋이 2배의 속도로 작동하고, 같은 양의 데이터에 절반의 데이터 버스 라인 또는 핀 수를 가지고도 접근할 수 있도록 해준다. 이는 컴퓨터 시스템 디자이너에게, 특별한 컴퓨터 시스템을 위해 보다 더 넓은 범위의 메모리 종류 및 인터페이스를 이용할 수 있게 하는 유연성을 제공한다. 또한 상기 메모리 모듈 자체에 데이터 버퍼를 둠으로써 상기 메모리 인터페이스는 짧은, 고정된 길이의 스터브(stub)를 상기 버퍼로부터 상기 메모리 모듈에 제공하는 것으로 간략화 될 수 있다. 어떤 구성에서는, 상기 데이터 버퍼가 칩셋과 같은 주기판에 있을 수 있다. 핀 수의 감소를 낳는 전기적인 분리로부터 오는 장점은 도 1과 도 2의 디자인 비교에 도시되어 있다.

도 2에 도시된 실시예(200)에서, 복수의 데이터 버퍼(206)가 칩셋(202)과 메모리 모듈(204)간의 메모리 인터페이스에 놓여져 전기적인 분리를 가능하게 한다. 도시된 실시예에서, 분기(multidrop) 버스(208)는 칩셋(202)과 데이터 버퍼(206)간의 인터페이스를 제공한다. 칩셋(202)과 데이터 버퍼(206)간의 인터페이스는 이전과 같은 데이터 접근 속도, 즉 주파수(ω)에서 작동되지만, 이는 종래 기술의 디자인에 비해 절반의 핀 수(x)로도 가능하다. 데이터 버퍼(206)와 메모리 모듈(204)간의 인터페이스는 이전과 같은 데이터 접근 속도를 제공하기 위해 여전히 2배의 핀 수를 가지고 있다. 실제적으로 x는 종종 16이나 32로 선택된다. 또한 칩셋(202)은 보이는 바와 같이 오직 저전압(1.0 볼트)에서 작동하도록 구성되어 있다. 메모리 모듈(204)은 오직 고전압(1.5 볼트)에서 작동된다.

도 2에 도시된 실시예에서, 데이터 버퍼(206)는 메모리 모듈(204)과 같은 메모리 보드(210)에 두어진다. 그러나 데이터 버퍼(206)는 상기 칩셋(202)을 포함하는 주기판에 둘 수 있다.

도 3은 본 발명의 일 실시예에 부합하는, 도 2에서의 데이터 버퍼(206)와 유사한 데이터 버퍼(300)의 설계 구성을 나타낸다. 상기 데이터 버퍼(300)는 302, 304, 306의 세 부분을 포함한다. 첫 부분(302)은 상기 분기 버스(208)를 통해 상기 칩셋으로 데이터를 보내거나 또는 받도록 구성된 칩셋 입/출력(I/O) 포트이다. 첫 부분(302)은 상기 칩셋과 같은 전압(<1.0 볼트)에서 작동한다. 이는 상기 칩셋과 상기 데이터 버퍼(300)간의 인터페이스가 호환성을 갖도록 해준다. 두 번째 부분(304)은 상기 칩셋과 상기 메모리 모듈 간 데이터의 버퍼링을 가능하게 하는 핵심 데이터 경로 로직(core data path logic)이다. 세 번째 부분(306)은 상기 메모리 모듈로 데이터를 보내거나 또는 받도록 구성된 메모리 입/출력 포트이다. 세 번째 부분은 메모리 모듈과 같은 공칭 전압(1.2 내지 1.8 볼트 사이)에서 동작한다.

도 4에서는, 메모리 보드(402)의 세부를 보여주고, 데이터 버퍼(404)로의 연결을 강조하는 메모리 인터페이스의 정면도를 볼 수 있다. 본 실시예에서, 상기 메모리 인터페이스의 정면도는 메모리 모듈(406)이 칩셋(408)으로부터 분리되어 있음을 보여준다. 보이는 바와 같이 어드레스 및 데이터 버스 라인의 분리에 의한 핀 수의 감소를 확인할 수 있다. 본 실시예 및 다른 실시예에 있어서 상기 메모리 모듈은 어떠한 메모리 타입이라도 가능하다. 그러나 특히 상기 메모리 모듈은 DRAM이나 DDR(double data rate) DRAM또는 QDR(quad data rate) DRAM일 수 있다. QDR DRAM은 상기 버퍼와 상기 메모리 모듈간의 제2 서브 인터페이스에 있어서 핀 수를 4배로 하고, 상기 버퍼와 상기 칩셋간의 제1 서브 인터페이스를 제2 서브 인터페이스 동작속도의 4배로 동작시킴으로써 구현될 수 있다.

도 5에서는 도 2의 실시예에 대한 대안인 또 다른 실시예(500)를 볼 수 있다. 여기에는 2층의 메모리 모듈(504, 505)이 있다. 도시된 실시예(500)에 있어서, 두 층(502)은 메모리 보드(506)의 양 반대편에 있다. 그러나 다른 실시예에서는 두 층(502)은 메모리 보드(506)의 같은 편에 있어도 무방하다.

어떤 구성에 있어서는 메모리 모듈(504, 505)의 두 층(502)은, 동일한 일단의 와이어를 사용하여 데이터 버퍼(508)와 인터리브 모드(interleaved mode)로 동작될 수도 있다. 메모리 모듈(504)로부터의 데이터는 두 모듈(504, 505)의 출력을 OR 배선 구성으로 연결함으로써 메모리 모듈(505)로부터의 데이터와 인터리브될 수 있다. 상기 출력들은 도 5에 나타난 것처럼 각각의 버퍼에 다중 포트(510)를 둠으로써 인터리브될 수 있다. 그리고 나서 두 모듈(504, 505)로부터의 데이터는 순차적으로 데이터 버퍼(508)로 읽혀진다. 상기 데이터 버퍼에 있는 제어 로직은 메모리 모듈(504, 505)로부터의 데이터 전송을 인터리브 모드로 조정할 수 있다. 이와 같은 구성에서, 두 층(502)의 메모리 모듈(504, 505)은 칩셋 인터페이스에 대한 데이터 버퍼에서 요구되는 비트 수를 두 배로 하기 위해 비트 방식으로(bit-wise) 구성된다.

도 6은 상기 칩셋과 다층의 메모리 모듈 사이에 전달되는 데이터의 버퍼링을 위한 방법을 나타내며, 이는 전압 및 인터페이스의 분리를 가능하게 한다. 상기 방법은 첫 단계(600)에서 칩셋과 다층 메모리 모듈간의 인터페이스에 적어도 하나 이상의 버퍼를 제공하는 단계를 포함한다. 상기 버퍼는 상기 메모리 인터페이스가 두 개의 인터페이스로 나뉘어지게 한다. 제 1 인터페이스는 상기 칩셋과 상기 버퍼 사이에 있으며, 제 2 인터페이스는 버퍼와 다층의 메모리 모듈 사이에 존재한다. 두 번째 단계(602)에 있어서, 상기 다층 메모리 모듈의 출력은 이들 출력의 OR 배선 연결에 의해 인터리브된다. 이에 상기 버퍼는 세 번째 단계(604)에 있어서 상기 칩셋과 상기 다층 메모리 모듈간에 전송되는 데이터를 적절히 래치하도록 구성된다. 이는 제1 및 제 2 인터페이스가 독립적이지만 서로 동기되어 작동하도록 해준다.

지금까지 본 발명의 특정한 실시예를 도시하고 설명하였지만, 다른 실시예 및 이의 변형이 가능하다. 예컨대, 비록 상기 도면들이 특정한 핀 수에 대해서 2배의 메모리 데이터 접근 속도를 제공하는 데이터 버퍼를 나타내었지만, 이는 증가된 데이터 접근 속도를 감당할 수 있는 어떤 실현 가능한 배율이라도 가능하다.

이러한 모든 실시예들은 이하 청구 범위의 범주 내에 속한다.

Claims (23)

  1. 칩셋과 다수의 메모리 모듈간에 멀티드롭 버스(multidrop bus)를 제공하는 단계와;
    상기 칩셋과 메모리 모듈간의 메모리 인터페이스에 적어도 하나의 버퍼를 제공하는 단계 - 각 메모리 모듈은 복수의 메모리 층을 포함하며, 상기 적어도 하나의 버퍼는 상기 메모리 인터페이스가 제1 및 제2 서브 인터페이스로 나뉘어지게 하고, 상기 제1 서브 인터페이스는 상기 칩셋과 상기 적어도 하나의 버퍼 사이에 존재하고, 상기 제2 서브 인터페이스는 상기 적어도 하나의 버퍼와 상기 메모리 모듈 사이에 존재하며, 상기 적어도 하나의 버퍼는 상기 제1 서브 인터페이스가 상기 제2 서브 인터페이스보다 더 높은 주파수에서 동작되도록 하는 방식으로 상기 제1 및 제2 서브 인터페이스를 분리시킴 -와;
    상기 메모리 모듈에 있는 상기 복수 메모리 층의 출력을 인터리브하는 단계와;
    상기 제1 및 제2 서브 인터페이스가 독립적이지만 서로 동기되어 작동하게 하기 위해, 상기 칩셋과 상기 메모리 모듈간에 전송되는 데이터를 적절히 래치하도록 상기 적어도 하나의 버퍼를 구성하는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 적어도 하나의 버퍼를 제공하는 단계는 상기 제1 서브 인터페이스가 상기 제2 서브 인터페이스와 다른 전압 레벨에서 동작되도록 하는 방식으로 상기 제1 및 제2 서브 인터페이스를 분리시키는 것인 방법.
  3. 제2항에 있어서, 상기 제1 서브 인터페이스의 동작 전압 레벨은 1.0 볼트 미만인 것인 방법.
  4. 제2항에 있어서, 상기 제2 서브 인터페이스의 동작 전압은 1.2 볼트 내지 1.8 볼트 사이인 것인 방법.
  5. 삭제
  6. 제1항에 있어서, 상기 제1 서브 인터페이스는 상기 제2 서브 인터페이스의 2배의 주파수에서 동작되는 것인 방법.
  7. 제6항에 있어서, 상기 제1 서브 인터페이스의 데이터 라인 수는 상기 제2 서브 인터페이스의 데이터 라인 수의 절반인 것인 방법.
  8. 제1항에 있어서, 상기 복수 메모리 층의 출력을 인터리브하는 단계는 상기 출력을 OR 배선 모드로 함께 연결하여, 상기 적어도 하나의 버퍼에 데이터를 순차적으로 읽어들임으로써 이루어지는 것인 방법.
  9. 제1항에 있어서, 상기 복수 메모리 층의 출력을 인터리브하는 단계는 상기 적어도 하나의 버퍼 각각에 2 이상의 포트가 존재하여, 상기 적어도 하나의 버퍼에 데이터를 순차적으로 읽어들임으로써 이루어지는 것인 방법.
  10. 제1항에 있어서, 상기 복수 메모리 층의 출력을 인터리브하는 단계는 상기 적어도 하나의 버퍼에서 요구되는 비트 수를 2배로 만드는 것인 방법.
  11. 제1항에 있어서, 상기 적어도 하나의 버퍼에 제어 로직을 두어 상기 복수 메모리 층으로부터의 데이터 전송을 인터리브 모드로 조정하도록 하는 단계를 더 포함하는 방법.
  12. 제1항에 있어서, 상기 메모리 모듈은 각각 DRAM을 포함하는 것인 방법.
  13. 제1항에 있어서, 상기 메모리 모듈은 각각 DDR DRAM을 포함하는 것인 방법.
  14. 제1항에 있어서, 상기 메모리 모듈은 각각 QDR DRAM을 포함하는 것인 방법.
  15. 칩셋과 적어도 하나의 메모리 모듈간의, 멀티드롭 버스 상에 있는 메모리 인터페이스를 분리하는 단계 - 각 메모리 모듈은 복수의 메모리 층을 포함하며, 분리에 의해 상기 메모리 인터페이스가 제1 및 제2의 서브 인터페이스로 나뉘어짐 - 와;
    상기 적어도 하나의 메모리 모듈에 있는 상기 복수 메모리 층의 출력을 인터리브하는 단계와;
    상기 제1 및 제2 서브 인터페이스가 독립적이지만 서로 동기되어 작동하게 하기 위해, 상기 칩셋과 상기 적어도 하나의 메모리 모듈간에 데이터를 전송하도록 상기 제1 및 제2 서브 인터페이스를 구성하는 단계를 포함하고,
    상기 제1 및 제2 서브 인터페이스는, 상기 제1 서브 인터페이스가 상기 제2 서브 인터페이스에 비해 더 높은 주파수 및 상이한 전압 레벨에서 동작되도록 하는 방식으로 구성되는 것인 방법.
  16. 제15항에 있어서, 상기 메모리 인터페이스를 분리하는 단계는 상기 적어도 하나의 버퍼가 상기 칩셋 및 상기 적어도 하나의 메모리 모듈 사이에 놓여짐으로써 이루어지는 것인 방법.
  17. 제15항에 있어서, 상기 제1 서브 인터페이스의 동작 전압은 1.0 볼트 미만이고, 상기 제2 서브 인터페이스의 동작 전압은 1.2 내지 1.8 볼트 사이인 것인 방법.
  18. 제15항에 있어서, 상기 제1 서브 인터페이스는 상기 제2 서브 인터페이스의 2배의 주파수에서 동작되는 것인 방법.
  19. 제18항에 있어서, 상기 제1 서브 인터페이스의 데이터 라인 수는 상기 제2 서브 인터페이스의 데이터 라인 수의 절반인 것인 방법.
  20. 칩셋과;
    멀티드롭 버스와;
    상기 멀티드롭 버스에 연결되는 적어도 하나의 메모리 모듈 - 상기 메모리 모듈은 복수의 메모리 층을 포함함 - 과;
    메모리 인터페이스를 제1 및 제2 서브 인터페이스로 나누기 위해 상기 칩셋 및 상기 적어도 하나의 메모리 모듈 사이의 상기 메모리 인터페이스에 놓여진 적어도 하나의 버퍼 - 상기 적어도 하나의 버퍼는 상기 적어도 하나의 메모리 모듈에 있는 상기 복수 메모리 층의 출력을 인터리브하며, 상기 제1 및 제2 서브 인터페이스는 상기 제1 서브 인터페이스가 상기 제2 서브 인터페이스에 비해 더 높은 주파수 및 상이한 전압 레벨에서 동작되도록 하는 방식으로 구성됨 - 를 포함하는 시스템.
  21. 제20항에 있어서, 상기 제1 서브 인터페이스의 동작 전압은 1.0 볼트 미만이고, 상기 제2 서브 인터페이스의 동작 전압은 1.2 내지 1.8 볼트 사이인 것인 시스템.
  22. 제20항에 있어서, 상기 제1 서브 인터페이스는 상기 제2 서브 인터페이스의 2배의 주파수에서 동작되는 것인 시스템.
  23. 제22항에 있어서, 상기 제1 서브 인터페이스의 데이터 라인 수는 상기 제2 서브 인터페이스의 데이터 라인 수의 절반인 것인 시스템.
KR10-2003-7003794A 2000-09-18 2001-09-18 다중 메모리 인터페이스에 대한 버퍼 KR100509007B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/664,985 US6553450B1 (en) 2000-09-18 2000-09-18 Buffer to multiply memory interface
US09/664,985 2000-09-18
PCT/US2001/029378 WO2002023355A2 (en) 2000-09-18 2001-09-18 Buffer to multiple memory interface

Publications (2)

Publication Number Publication Date
KR20030033064A KR20030033064A (ko) 2003-04-26
KR100509007B1 true KR100509007B1 (ko) 2005-08-18

Family

ID=24668245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7003794A KR100509007B1 (ko) 2000-09-18 2001-09-18 다중 메모리 인터페이스에 대한 버퍼

Country Status (6)

Country Link
US (1) US6553450B1 (ko)
KR (1) KR100509007B1 (ko)
CN (1) CN100337282C (ko)
AU (1) AU8914001A (ko)
TW (1) TW539948B (ko)
WO (1) WO2002023355A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093620B1 (ko) 2009-06-29 2011-12-15 주식회사 하이닉스반도체 낸드 플래시 메모리를 실장한 메모리 장치 및 그의 리드 오퍼레이션 방법

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643752B1 (en) * 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
US7017002B2 (en) * 2000-01-05 2006-03-21 Rambus, Inc. System featuring a master device, a buffer device and a plurality of integrated circuit memory devices
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US7404032B2 (en) * 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US20050010737A1 (en) * 2000-01-05 2005-01-13 Fred Ware Configurable width buffered module having splitter elements
US7356639B2 (en) * 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
US6820163B1 (en) 2000-09-18 2004-11-16 Intel Corporation Buffering data transfer between a chipset and memory modules
US6697888B1 (en) * 2000-09-29 2004-02-24 Intel Corporation Buffering and interleaving data transfer between a chipset and memory modules
US6678811B2 (en) * 2001-04-07 2004-01-13 Hewlett-Packard Development Company, L.P. Memory controller with 1X/MX write capability
US6633965B2 (en) * 2001-04-07 2003-10-14 Eric M. Rentschler Memory controller with 1×/M× read capability
US6889335B2 (en) * 2001-04-07 2005-05-03 Hewlett-Packard Development Company, L.P. Memory controller receiver circuitry with tri-state noise immunity
US7110400B2 (en) * 2002-04-10 2006-09-19 Integrated Device Technology, Inc. Random access memory architecture and serial interface with continuous packet handling capability
KR100585099B1 (ko) * 2003-08-13 2006-05-30 삼성전자주식회사 적층형 메모리 모듈 및 메모리 시스템.
DE102004039806B4 (de) * 2003-08-13 2009-05-07 Samsung Electronics Co., Ltd., Suwon Speichermodul
JP2005190036A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd 記憶制御装置及び記憶制御装置の制御方法
US8250295B2 (en) 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
US20080228996A1 (en) * 2004-01-20 2008-09-18 Trek 2000 International Ltd. Portable Data Storage Device Using Multiple Memory Devices
KR101022473B1 (ko) * 2004-02-13 2011-03-15 삼성전자주식회사 다층 버스 시스템에서의 메모리 뱅크 인터리빙 방법 및장치
US7532537B2 (en) * 2004-03-05 2009-05-12 Netlist, Inc. Memory module with a circuit providing load isolation and memory domain translation
US9128632B2 (en) 2009-07-16 2015-09-08 Netlist, Inc. Memory module with distributed data buffers and method of operation
US7916574B1 (en) 2004-03-05 2011-03-29 Netlist, Inc. Circuit providing load isolation and memory domain translation for memory module
US7289386B2 (en) * 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
US7254654B1 (en) * 2004-04-01 2007-08-07 Emc Corporation Split-FIFO multi-station data transfer system
US7539800B2 (en) * 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7224595B2 (en) 2004-07-30 2007-05-29 International Business Machines Corporation 276-Pin buffered memory module with enhanced fault tolerance
US7389375B2 (en) * 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US20060036826A1 (en) * 2004-07-30 2006-02-16 International Business Machines Corporation System, method and storage medium for providing a bus speed multiplier
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7395476B2 (en) * 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7356737B2 (en) * 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7441060B2 (en) * 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US20060095620A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation System, method and storage medium for merging bus data in a memory subsystem
US7512762B2 (en) * 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7305574B2 (en) * 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7299313B2 (en) * 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7331010B2 (en) * 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7277988B2 (en) * 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US20060164909A1 (en) * 2005-01-24 2006-07-27 International Business Machines Corporation System, method and storage medium for providing programmable delay chains for a memory system
US9582449B2 (en) 2005-04-21 2017-02-28 Violin Memory, Inc. Interconnection system
US9286198B2 (en) 2005-04-21 2016-03-15 Violin Memory Method and system for storage of data in non-volatile media
US9384818B2 (en) * 2005-04-21 2016-07-05 Violin Memory Memory power management
WO2006115896A2 (en) * 2005-04-21 2006-11-02 Violin Memory, Inc. Interconnection system
US8452929B2 (en) * 2005-04-21 2013-05-28 Violin Memory Inc. Method and system for storage of data in non-volatile media
US8112655B2 (en) * 2005-04-21 2012-02-07 Violin Memory, Inc. Mesosynchronous data bus apparatus and method of data transmission
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7515453B2 (en) * 2005-06-24 2009-04-07 Metaram, Inc. Integrated memory core and memory interface circuit
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US7379316B2 (en) 2005-09-02 2008-05-27 Metaram, Inc. Methods and apparatus of stacking DRAMs
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
CN100357870C (zh) * 2005-10-28 2007-12-26 中国人民解放军国防科学技术大学 对挂接在片外单总线上的多种存储器进行访问的方法
US7478259B2 (en) * 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) * 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7477526B1 (en) 2005-12-29 2009-01-13 Co Ramon S Branching fully-buffered memory-module with two downlink and one uplink ports
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US7389381B1 (en) 2006-04-05 2008-06-17 Co Ramon S Branching memory-bus module with multiple downlink ports to standard fully-buffered memory modules
US7640386B2 (en) * 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
KR100765786B1 (ko) 2006-06-12 2007-10-12 삼성전자주식회사 플래시 메모리 시스템, 그 프로그램을 위한 호스트 시스템및 프로그램 방법
US20080028135A1 (en) * 2006-07-31 2008-01-31 Metaram, Inc. Multiple-component memory interface system and method
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US7386656B2 (en) * 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US7580312B2 (en) * 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
US7472220B2 (en) * 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8077535B2 (en) * 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US7493439B2 (en) * 2006-08-01 2009-02-17 International Business Machines Corporation Systems and methods for providing performance monitoring in a memory system
US7669086B2 (en) * 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7587559B2 (en) * 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US20080082763A1 (en) * 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7477522B2 (en) * 2006-10-23 2009-01-13 International Business Machines Corporation High density high reliability memory module with a fault tolerant address and command bus
US8028186B2 (en) * 2006-10-23 2011-09-27 Violin Memory, Inc. Skew management in an interconnection system
US8745315B2 (en) 2006-11-06 2014-06-03 Rambus Inc. Memory Systems and methods supporting volatile and wear-leveled nonvolatile physical memory
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US7721140B2 (en) * 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7603526B2 (en) * 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
US8143720B2 (en) 2007-02-06 2012-03-27 Rambus Inc. Semiconductor module with micro-buffers
US9195602B2 (en) 2007-03-30 2015-11-24 Rambus Inc. System including hierarchical memory modules having different types of integrated circuit memory devices
US7508723B2 (en) * 2007-05-24 2009-03-24 Entorian Technologies, Lp Buffered memory device
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US20090119114A1 (en) * 2007-11-02 2009-05-07 David Alaniz Systems and Methods for Enabling Customer Service
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8154901B1 (en) 2008-04-14 2012-04-10 Netlist, Inc. Circuit providing load isolation and noise reduction
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8161219B2 (en) * 2008-09-30 2012-04-17 Qimonda Ag Distributed command and address bus architecture for a memory module having portions of bus lines separately disposed
JP2010282510A (ja) * 2009-06-05 2010-12-16 Elpida Memory Inc メモリモジュール
DE202010017690U1 (de) 2009-06-09 2012-05-29 Google, Inc. Programmierung von Dimm-Abschlusswiderstandswerten
US8516185B2 (en) 2009-07-16 2013-08-20 Netlist, Inc. System and method utilizing distributed byte-wise buffers on a memory module
US8417870B2 (en) * 2009-07-16 2013-04-09 Netlist, Inc. System and method of increasing addressable memory space on a memory board
KR101671334B1 (ko) 2010-07-27 2016-11-02 삼성전자주식회사 메모리 장치와 이의 데이터 제어방법
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
EP3629123A1 (en) 2013-07-27 2020-04-01 Netlist, Inc. Memory module with local synchronization
US10679722B2 (en) 2016-08-26 2020-06-09 Sandisk Technologies Llc Storage system with several integrated components and method for use therewith

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572691A (en) * 1993-04-21 1996-11-05 Gi Corporation Apparatus and method for providing multiple data streams from stored data using dual memory buffers
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JPH09231339A (ja) * 1996-02-27 1997-09-05 Mitsubishi Electric Corp メモリカード
US5768624A (en) * 1996-02-28 1998-06-16 Opti Inc. Method and apparatus for employing ping-pong buffering with one level deep buffers for fast DRAM access
US5757712A (en) * 1996-07-12 1998-05-26 International Business Machines Corporation Memory modules with voltage regulation and level translation
US5926838A (en) * 1997-03-19 1999-07-20 Micron Electronics Interface for high speed memory
AU1798999A (en) * 1997-12-05 1999-06-28 Intel Corporation Memory system including a memory module having a memory module controller
JP2000231784A (ja) * 1999-02-10 2000-08-22 Nec Gumma Ltd メモリ変換ボード
US6738880B2 (en) * 2000-06-12 2004-05-18 Via Technologies, Inc. Buffer for varying data access speed and system applying the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093620B1 (ko) 2009-06-29 2011-12-15 주식회사 하이닉스반도체 낸드 플래시 메모리를 실장한 메모리 장치 및 그의 리드 오퍼레이션 방법

Also Published As

Publication number Publication date
CN1475013A (zh) 2004-02-11
WO2002023355A2 (en) 2002-03-21
US6553450B1 (en) 2003-04-22
TW539948B (en) 2003-07-01
CN100337282C (zh) 2007-09-12
WO2002023355A3 (en) 2002-08-22
KR20030033064A (ko) 2003-04-26
AU8914001A (en) 2002-03-26
WO2002023355A8 (en) 2003-02-13

Similar Documents

Publication Publication Date Title
US10270442B2 (en) Memory component with on-die termination
US9019779B2 (en) Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules
US10381067B2 (en) Memory system topologies including a buffer device and an integrated circuit memory device
US20170337125A1 (en) Memory module with controlled byte-wise buffers
US8076766B2 (en) Stacked semiconductor memory device
US20160254061A1 (en) Front/back control of integrated circuits for flash dual inline memory modules
US6690191B2 (en) Bi-directional output buffer
US6519173B2 (en) Memory system
US7072201B2 (en) Memory module
US6625687B1 (en) Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing
EP1723526B1 (en) Dynamic command and/or address mirroring system and method for memory modules
US7386696B2 (en) Semiconductor memory module
US6590781B2 (en) Clock routing in multiple channel modules and bus systems
KR100531426B1 (ko) 메모리 제어기와 메모리 모듈 사이에 버퍼 데이지-체인커넥션을 구현하기 위한 장치
TWI312519B (en) Chip and system for performing memory operations
US7404032B2 (en) Configurable width buffered module having switch elements
US8335878B2 (en) Multiport memory architecture, devices and systems including the same, and methods of using the same
US6530033B1 (en) Radial arm memory bus for a high availability computer system
US6192431B1 (en) Method and apparatus for configuring the pinout of an integrated circuit
US7424552B2 (en) Switch/network adapter port incorporating shared memory resources selectively accessible by a direct execution logic element and one or more dense logic devices
US5122691A (en) Integrated backplane interconnection architecture
US7215561B2 (en) Semiconductor memory system having multiple system data buses
DE10121901B4 (de) Speichersystem
US7111108B2 (en) Memory system having a multiplexed high-speed channel
JP3618531B2 (ja) 再同期化回路及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 14