JP2531503B2 - 半導体アセンブリ - Google Patents
半導体アセンブリInfo
- Publication number
- JP2531503B2 JP2531503B2 JP6264283A JP26428394A JP2531503B2 JP 2531503 B2 JP2531503 B2 JP 2531503B2 JP 6264283 A JP6264283 A JP 6264283A JP 26428394 A JP26428394 A JP 26428394A JP 2531503 B2 JP2531503 B2 JP 2531503B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- semiconductor
- assembly
- distribution network
- packaging assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0246—Termination of transmission lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09254—Branched layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Memory System (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、同期半導体回路アセン
ブリに関連し、特に複数のメモリ・ユニット叉はモジュ
ールに実装した同期ダイナミック・ランダム・アクセス
・メモリに関する。
ブリに関連し、特に複数のメモリ・ユニット叉はモジュ
ールに実装した同期ダイナミック・ランダム・アクセス
・メモリに関する。
【０００２】
【従来の技術】同期記憶装置は、半導体記憶装置の豊富
なポートフォリオに最近追加されたものである。現在利
用できる事実上全ての半導体ダイナミックＲＡＭ（ＤＲ
ＡＭ）及びスタチックＲＡＭ（ＳＲＡＭ）は、メモリー
・アクセス機能を実行するために必要なクロック信号が
関連システム・プロセッサのクロックに同期しない非同
期のクロッキング・システムを使用している。メモリ
は、プロセッサによって送り出された信号によって開始
されるのであるが、要求がメモリに送り出された時間と
応答が受け取られる時間の間の正確な時間間隔は、その
メモリの特定の内部機構に依存している。従って、シス
テム設計者は、情報に対する要求と情報が使用可能とな
ると期待される時間との間の「より悪い場合」の応答時
間を考慮に入れることが必要になる。このようなクロッ
キング・システムは、コンピュータ・プロセッサにおけ
るメモリ機能の処理に関して大きな無駄な時間となって
いた。
なポートフォリオに最近追加されたものである。現在利
用できる事実上全ての半導体ダイナミックＲＡＭ（ＤＲ
ＡＭ）及びスタチックＲＡＭ（ＳＲＡＭ）は、メモリー
・アクセス機能を実行するために必要なクロック信号が
関連システム・プロセッサのクロックに同期しない非同
期のクロッキング・システムを使用している。メモリ
は、プロセッサによって送り出された信号によって開始
されるのであるが、要求がメモリに送り出された時間と
応答が受け取られる時間の間の正確な時間間隔は、その
メモリの特定の内部機構に依存している。従って、シス
テム設計者は、情報に対する要求と情報が使用可能とな
ると期待される時間との間の「より悪い場合」の応答時
間を考慮に入れることが必要になる。このようなクロッ
キング・システムは、コンピュータ・プロセッサにおけ
るメモリ機能の処理に関して大きな無駄な時間となって
いた。
【０００３】半導体処理技術が１００メガヘルツ(MHz)
を超えるクロック速度で動作するマイクロプロセッサの
ような論理素子を可能にしたにもかかわらず、メモリ・
システムは、最近まで実行に必要な動作の本質によっ
て、同じクロック速度には至っていない。
を超えるクロック速度で動作するマイクロプロセッサの
ような論理素子を可能にしたにもかかわらず、メモリ・
システムは、最近まで実行に必要な動作の本質によっ
て、同じクロック速度には至っていない。
【０００４】高速プロセッサの挑戦に対応するための同
期記憶装置が発表されてきた。これらのメモリは、その
プロセッサから発せられた高周波クロック信号に応答
し、或いは、プロセッサと少くとも同期して、メモリ内
の全ての内部動作を同じクロック信号に応答する他のデ
バイスと同期させる。
期記憶装置が発表されてきた。これらのメモリは、その
プロセッサから発せられた高周波クロック信号に応答
し、或いは、プロセッサと少くとも同期して、メモリ内
の全ての内部動作を同じクロック信号に応答する他のデ
バイスと同期させる。
【０００５】現在、いくつかの同期メモリの設計が提案
され、作られている。これらの記憶装置は、プロセッサ
のクロック速度とほぼ同じ速度の外部クロック速度を利
用する能力を有する。
され、作られている。これらの記憶装置は、プロセッサ
のクロック速度とほぼ同じ速度の外部クロック速度を利
用する能力を有する。
【０００６】提案された同期記憶装置を使用する場合に
特有の問題は、実装とメモリ・パッケージ内のクロック
信号の分配にある。使用されたクロック・パルスが非常
に高周波であるために、クロック分配ネットワークの設
計はできたが、いろいろな支障が生じて失敗に終わっ
た。
特有の問題は、実装とメモリ・パッケージ内のクロック
信号の分配にある。使用されたクロック・パルスが非常
に高周波であるために、クロック分配ネットワークの設
計はできたが、いろいろな支障が生じて失敗に終わっ
た。
【０００７】図１を参照すると、片面叉は両面に装填さ
れた複数のメモリ・モジュール１２を有する典型的なＤ
ＲＡＭ ＳＩＭＭパッケージ１０が示されている。入出
力ピン１４が、パッケージ上のモジュールをアクセスす
るために施されている。同期クロック信号は、ピン１６
に与えられ、クロック分配ネットワーク１８に結合され
ている。メモリ・モジュールの物理的分布及び分配ネッ
トワークの固有インピーダンスのために、クロック信号
は、使用に適さないほど劣化させられることがわかっ
た。この信号劣化の問題は、そのクロック信号の周波数
が増加するほど悪化する。図２は、１００ＭＨｚのクロ
ック速度を使った図１のパッケージの分配ネットワーク
の信号レベルを示す。これから分かるように、オリジナ
ルのクロック信号電圧２０は、線２４に示されるよう
に、ネットワークの左端及び右端の両端でかなり劣化し
ている。複数の分岐ネットワークを示す図３、３つの分
岐ネットワークを示す図４、ライン終端抵抗２６の使用
を示す図５、およびネットワークを２つの別々のネット
ワークに分けた図６に示すような、種々のクロック分配
ネットワーク・レイアウトが試みられたが、皆失敗に終
わった。
れた複数のメモリ・モジュール１２を有する典型的なＤ
ＲＡＭ ＳＩＭＭパッケージ１０が示されている。入出
力ピン１４が、パッケージ上のモジュールをアクセスす
るために施されている。同期クロック信号は、ピン１６
に与えられ、クロック分配ネットワーク１８に結合され
ている。メモリ・モジュールの物理的分布及び分配ネッ
トワークの固有インピーダンスのために、クロック信号
は、使用に適さないほど劣化させられることがわかっ
た。この信号劣化の問題は、そのクロック信号の周波数
が増加するほど悪化する。図２は、１００ＭＨｚのクロ
ック速度を使った図１のパッケージの分配ネットワーク
の信号レベルを示す。これから分かるように、オリジナ
ルのクロック信号電圧２０は、線２４に示されるよう
に、ネットワークの左端及び右端の両端でかなり劣化し
ている。複数の分岐ネットワークを示す図３、３つの分
岐ネットワークを示す図４、ライン終端抵抗２６の使用
を示す図５、およびネットワークを２つの別々のネット
ワークに分けた図６に示すような、種々のクロック分配
ネットワーク・レイアウトが試みられたが、皆失敗に終
わった。
【０００８】ＳＲＡＭ ＳＩＭＭのようなパッケージに
おける非常に高周波のクロック信号の分配に関する他の
従来技術は、ほとんどない。集積回路におけるバランス
のとれた分配ネットワークを提供することが重要である
ことが、米国特許第５，１０９，１６８号に教示されて
いる。しかしながら、このような教示は図１〜６によっ
て描かれた同期クロック分配の問題解決策と関連してい
ないように見える。
おける非常に高周波のクロック信号の分配に関する他の
従来技術は、ほとんどない。集積回路におけるバランス
のとれた分配ネットワークを提供することが重要である
ことが、米国特許第５，１０９，１６８号に教示されて
いる。しかしながら、このような教示は図１〜６によっ
て描かれた同期クロック分配の問題解決策と関連してい
ないように見える。
【０００９】
【発明が解決しようとする課題】本発明の目的は、複数
のメモリ或いはその他のデバイスを有する半導体パッケ
ージへ１００メガヘルツを超える周波数でクロック信号
を適用する同期クロック分配ネットワークを提供するこ
とである。
のメモリ或いはその他のデバイスを有する半導体パッケ
ージへ１００メガヘルツを超える周波数でクロック信号
を適用する同期クロック分配ネットワークを提供するこ
とである。
【００１０】本発明の別の目的は、ＳＲＡＭおよびＤＲ
ＡＭの回路設計者が直面している実装問題の解決策を提
供することである。
ＡＭの回路設計者が直面している実装問題の解決策を提
供することである。
【００１１】
【課題を解決するための手段】これらの目的は、パッケ
ージ・ピンで受信したクロック信号が、実質的にクロッ
ク発生器とパッケージとの間で生成したノイズの影響を
受けないクロック分配ネットワークを設計することによ
って達成される。これは、パッケージ上のクロック入力
ピンに直ぐ隣接して伝送線終端インピーダンス（すなわ
ち抵抗器）を置くことによって達成される。
ージ・ピンで受信したクロック信号が、実質的にクロッ
ク発生器とパッケージとの間で生成したノイズの影響を
受けないクロック分配ネットワークを設計することによ
って達成される。これは、パッケージ上のクロック入力
ピンに直ぐ隣接して伝送線終端インピーダンス（すなわ
ち抵抗器）を置くことによって達成される。
【００１２】
【実施例】図７は、図１〜６の半導体パッケージに対す
る概略等価回路を示す。インピーダンス７０は、クロッ
ク発生器７２とメモリ・モジュール１２を含む半導体パ
ッケージ１０との間のカードおよび関連する構造を表わ
す。参照番号１５は、パッケージ１０上のピンが挿入さ
れるコネクタを表わす。
る概略等価回路を示す。インピーダンス７０は、クロッ
ク発生器７２とメモリ・モジュール１２を含む半導体パ
ッケージ１０との間のカードおよび関連する構造を表わ
す。参照番号１５は、パッケージ１０上のピンが挿入さ
れるコネクタを表わす。
【００１３】図８（Ａ）は、本発明の実施例の回路図で
あり、クロック入力ピンの直ぐ近くに隣接して追加され
た抵抗Ｒを示す。抵抗Ｒの一端は、クロック入力ピンに
隣接した位置でクロック分配ネットワークに接続され、
他端は基準電位Ｖref、たとえば接地電位との間に結合
される。
あり、クロック入力ピンの直ぐ近くに隣接して追加され
た抵抗Ｒを示す。抵抗Ｒの一端は、クロック入力ピンに
隣接した位置でクロック分配ネットワークに接続され、
他端は基準電位Ｖref、たとえば接地電位との間に結合
される。
【００１４】図８（Ｂ）は、本発明の代替例となる参考
例の回路図であって、コネクタ１５のカード側に追加さ
れた抵抗Ｒを示す。
例の回路図であって、コネクタ１５のカード側に追加さ
れた抵抗Ｒを示す。
【００１５】図９は、クロック入力ピン１６の直ぐ近く
に隣接して、パッケージ１０上に設けられた抵抗Ｒを示
す本発明の実施例を適用したパッケージの概略図を示
す。
に隣接して、パッケージ１０上に設けられた抵抗Ｒを示
す本発明の実施例を適用したパッケージの概略図を示
す。
【００１６】ハードウェアの実施例では、実施例が図１
０に見られるようにクロック信号が事実上減衰していな
いことを明らかに示す電圧波形を提供することが示され
た。
０に見られるようにクロック信号が事実上減衰していな
いことを明らかに示す電圧波形を提供することが示され
た。
【００１７】特定の実施例によって本発明を記述した
が、当業者には、種々の変更が可能であることが分かる
であろう。例えば、半導体デバイスは、論理デバイスあ
るいは論理デバイスとメモリ・デバイスの混合であって
も良い。
が、当業者には、種々の変更が可能であることが分かる
であろう。例えば、半導体デバイスは、論理デバイスあ
るいは論理デバイスとメモリ・デバイスの混合であって
も良い。
【００１８】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）各々が、付随する少くとも１つの入出力リード線
を通して印加されるクロック信号に応答する複数の半導
体デバイスと、上記複数の半導体デバイスが互いに所定
の距離をあけて配置され、上記複数の半導体デバイスを
支持するパッケージング・アセンブリと、間隔をあけて
配置され、外部ソースから信号を上記半導体デバイスの
少くともいくつかへ結合するパッケージング・アセンブ
リの複数の入出力ピンと、上記入出力ピンと上記半導体
デバイスの上記入出力リード線との間に結合されたクロ
ック分配手段と、上記入出力ピンの１つと物理的に隣接
して配置され、上記クロック分配手段と基準電位との間
に結合されたインピーダンス手段と、を備えた半導体ア
センブリ。 （２）上記インピーダンス手段が、上記パッケージング
・アセンブリ上に配置された上記（１）に記載の半導体
アセンブリ。 （３）上記インピーダンス手段が、上記パッケージング
・アセンブリに隣接して配置された上記（１）に記載の
半導体アセンブリ。 （４）上記インピーダンス手段が抵抗である上記（１）
に記載の半導体アセンブリ。 （５）少くとも上記半導体デバイスのいくつかがメモリ
・デバイスである上記（１）に記載の半導体アセンブ
リ。 （６）上記メモリ・デバイスが同期メモリ・デバイスに
応答する上記（５）に記載の半導体アセンブリ。 （７）上記パッケージング・アセンブリ上に単一のクロ
ック分配手段が存在する上記（６）に記載の半導体アセ
ンブリ。 （８）上記基準電位が接地電位である上記（１）に記載
の半導体アセンブリ。
の事項を開示する。 （１）各々が、付随する少くとも１つの入出力リード線
を通して印加されるクロック信号に応答する複数の半導
体デバイスと、上記複数の半導体デバイスが互いに所定
の距離をあけて配置され、上記複数の半導体デバイスを
支持するパッケージング・アセンブリと、間隔をあけて
配置され、外部ソースから信号を上記半導体デバイスの
少くともいくつかへ結合するパッケージング・アセンブ
リの複数の入出力ピンと、上記入出力ピンと上記半導体
デバイスの上記入出力リード線との間に結合されたクロ
ック分配手段と、上記入出力ピンの１つと物理的に隣接
して配置され、上記クロック分配手段と基準電位との間
に結合されたインピーダンス手段と、を備えた半導体ア
センブリ。 （２）上記インピーダンス手段が、上記パッケージング
・アセンブリ上に配置された上記（１）に記載の半導体
アセンブリ。 （３）上記インピーダンス手段が、上記パッケージング
・アセンブリに隣接して配置された上記（１）に記載の
半導体アセンブリ。 （４）上記インピーダンス手段が抵抗である上記（１）
に記載の半導体アセンブリ。 （５）少くとも上記半導体デバイスのいくつかがメモリ
・デバイスである上記（１）に記載の半導体アセンブ
リ。 （６）上記メモリ・デバイスが同期メモリ・デバイスに
応答する上記（５）に記載の半導体アセンブリ。 （７）上記パッケージング・アセンブリ上に単一のクロ
ック分配手段が存在する上記（６）に記載の半導体アセ
ンブリ。 （８）上記基準電位が接地電位である上記（１）に記載
の半導体アセンブリ。
【００１９】
【発明の効果】複数のメモリ或いはその他のデバイスを
有する半導体パッケージ上の、クロック入力ピンに隣接
した適当な位置に伝送線終端インピーダンスを置くこと
で、１００メガヘルツを越える周波数のクロック信号で
も劣化することなく適用できる同期型記憶装置が可能と
なった。
有する半導体パッケージ上の、クロック入力ピンに隣接
した適当な位置に伝送線終端インピーダンスを置くこと
で、１００メガヘルツを越える周波数のクロック信号で
も劣化することなく適用できる同期型記憶装置が可能と
なった。
【図１】従来技術におけるクロック配線のレイアウトを
示すメモリＳＩＭＭの概略図である。
示すメモリＳＩＭＭの概略図である。
【図２】１００ＭＨｚで図１のレイアウトを使用したク
ロック信号のシミュレートされた電圧波形を示す図であ
る。
ロック信号のシミュレートされた電圧波形を示す図であ
る。
【図３】同期ＤＲＡＭ ＳＩＭＭクロック分配用の別の
従来技術のレイアウトを示す図である。
従来技術のレイアウトを示す図である。
【図４】同期ＤＲＡＭ ＳＩＭＭクロック分配用の更に
別の従来技術のレイアウトを示す図である。
別の従来技術のレイアウトを示す図である。
【図５】ライン終端抵抗を用いた従来技術の同期ＤＲＡ
Ｍ ＳＩＭＭクロック分配レイアウトを示す図である。
Ｍ ＳＩＭＭクロック分配レイアウトを示す図である。
【図６】ＳＩＭＭに２つの独立のクロック信号入力ピン
を用いた従来技術の同期ＤＲＡＭ ＳＩＭＭクロック分
配レイアウトを示す図である。
を用いた従来技術の同期ＤＲＡＭ ＳＩＭＭクロック分
配レイアウトを示す図である。
【図７】主なインピーダンスを示すＤＲＡＭ ＳＩＭＭ
の等価回路を表わす回路図である。
の等価回路を表わす回路図である。
【図８】（Ａ）は、本発明の第１の実施例を示す等価回
路を図示した部分的回路図である。 （Ｂ）は、本発明の代替例となる参考例を示す等価回路
を図示した部分的回路図である。
路を図示した部分的回路図である。 （Ｂ）は、本発明の代替例となる参考例を示す等価回路
を図示した部分的回路図である。
【図９】クロック信号に対するＳＩＭＭ Ｉ／Ｏピンに
隣接した終端抵抗を示す本発明の望ましい実施例の概略
図である。
隣接した終端抵抗を示す本発明の望ましい実施例の概略
図である。
【図１０】本発明が１００ＭＨｚのクロックで使われる
とき、ＤＲＡＭ ＳＩＭＭ上の種々の位置でのクロック
信号のシミュレートされた波形を示す図である。
とき、ＤＲＡＭ ＳＩＭＭ上の種々の位置でのクロック
信号のシミュレートされた波形を示す図である。
１０ ＤＲＡＭ ＳＩＭＭパッケージ １２ メモリ・モジュール １４ 入出力ピン １５ コネクタ １６ クロック入力ピン １８ クロック分配ネットワーク ２６ ライン終端抵抗 ７０ インピーダンス ７２ クロック発生器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョージ・チェンコ・フェン アメリカ合衆国05452バーモント州エセ ックス・ジャンクション、ブリックヤー ド・ロード 36ー22 (72)発明者 マーク・ウィリアム・ケロッグ アメリカ合衆国05452バーモント州エセ ックス・ジャンクション、コーヅロイ・ ロード 29 (56)参考文献 特開 平２−79535（ＪＰ，Ａ) 特開 平６−124138（ＪＰ，Ａ) 実開 昭61−168725（ＪＰ，Ｕ) 実開 平１−173950（ＪＰ，Ｕ)
Claims (4)
- 【請求項１】 各々が、付随する少くとも１つの入出力
リード線を通して印加されるクロック信号に応答する複
数の半導体デバイスと、 上記複数の半導体デバイスが互いに所定の距離をあけて
配置されている、上記複数の半導体デバイスを支持する
パッケージング・アセンブリと、 上記パッケージング・アセンブリに間隔をあけて配置さ
れ、外部ソースから信号を上記半導体デバイスの少くと
もいくつかへ結合する複数の入出力ピンと、 上記パッケージング・アセンブリに配置され、外部ソー
スからの上記クロック信号を上記半導体デバイスへ結合
するためのクロック入力ピンと、 上記クロック入力ピンと上記半導体デバイスの上記入出
力リード線との間に結合されたクロック分配ネットワー
クと、 上記パッケージング・アセンブリに設けられ、一端が、
上記クロック入力ピンに隣接した位置で上記クロック分
配ネットワークに接続され、他端が接地電位に結合され
たインピーダンス素子とを備えた半導体アセンブリ。 - 【請求項２】 上記インピーダンス素子が抵抗である請
求項１に記載の半導体アセンブリ。 - 【請求項３】 少くとも上記半導体デバイスのいくつか
が同期メモリ・デバイスである請求項２に記載の半導体
アセンブリ。 - 【請求項４】 上記パッケージング・アセンブリ上に単
一のクロック分配ネットワークが存在する請求項３に記
載の半導体アセンブリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/163,447 US6130475A (en) | 1993-12-07 | 1993-12-07 | Clock distribution system for synchronous circuit assemblies |
| US163447 | 1993-12-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240498A JPH07240498A (ja) | 1995-09-12 |
| JP2531503B2 true JP2531503B2 (ja) | 1996-09-04 |
Family
ID=22590046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6264283A Expired - Lifetime JP2531503B2 (ja) | 1993-12-07 | 1994-10-27 | 半導体アセンブリ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6130475A (ja) |
| EP (1) | EP0657797B1 (ja) |
| JP (1) | JP2531503B2 (ja) |
| KR (1) | KR0146664B1 (ja) |
| DE (1) | DE69432890T2 (ja) |
| TW (1) | TW255985B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6067594A (en) | 1997-09-26 | 2000-05-23 | Rambus, Inc. | High frequency bus system |
| JP2005525550A (ja) * | 2002-05-14 | 2005-08-25 | アマーシャム バイオサイエンセズ ナイアガラ，インク． | 細胞の迅速自動化スクリーニングシステム及び方法 |
| KR100513422B1 (ko) * | 2003-11-13 | 2005-09-09 | 삼성전자주식회사 | 집적회로 모듈의 구조 |
| KR100541557B1 (ko) | 2004-04-13 | 2006-01-10 | 삼성전자주식회사 | 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법 |
| US7075365B1 (en) | 2004-04-22 | 2006-07-11 | Altera Corporation | Configurable clock network for programmable logic device |
| KR100834826B1 (ko) | 2007-01-25 | 2008-06-03 | 삼성전자주식회사 | 취급손상을 줄인 집적회로 모듈의 구조 및 모듈의 종단저항 배치방법 |
| FR2990283A1 (fr) * | 2012-05-04 | 2013-11-08 | Commissariat Energie Atomique | Bibliotheque de cellules et procede de conception d'un circuit integre asynchrone |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4639615A (en) * | 1983-12-28 | 1987-01-27 | At&T Bell Laboratories | Trimmable loading elements to control clock skew |
| US5008636A (en) * | 1988-10-28 | 1991-04-16 | Apollo Computer, Inc. | Apparatus for low skew system clock distribution and generation of 2X frequency clocks |
| US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
-
1993
- 1993-12-07 US US08/163,447 patent/US6130475A/en not_active Expired - Fee Related
-
1994
- 1994-10-15 TW TW083109573A patent/TW255985B/zh active
- 1994-10-27 JP JP6264283A patent/JP2531503B2/ja not_active Expired - Lifetime
- 1994-11-05 KR KR1019940028983A patent/KR0146664B1/ko not_active IP Right Cessation
- 1994-11-09 EP EP94117661A patent/EP0657797B1/en not_active Expired - Lifetime
- 1994-11-09 DE DE69432890T patent/DE69432890T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021652A (ko) | 1995-07-26 |
| US6130475A (en) | 2000-10-10 |
| DE69432890T2 (de) | 2004-05-27 |
| EP0657797A2 (en) | 1995-06-14 |
| EP0657797B1 (en) | 2003-07-02 |
| JPH07240498A (ja) | 1995-09-12 |
| TW255985B (ja) | 1995-09-01 |
| DE69432890D1 (de) | 2003-08-07 |
| EP0657797A3 (en) | 1997-08-27 |
| KR0146664B1 (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100213965B1 (ko) | 고속전기신호 상호접속구조 | |
| US7836252B2 (en) | System and method for optimizing interconnections of memory devices in a multichip module | |
| KR100936637B1 (ko) | 메모리 모듈들에 대한 동적 명령 및/또는 어드레스 미러링시스템 및 방법 | |
| JP3077866B2 (ja) | メモリモジュール | |
| KR100571338B1 (ko) | 메모리 시스템 | |
| Farmwald et al. | Memory-a fast path to one memory | |
| US20140040568A1 (en) | Memory module with distributed data buffers and method of operation | |
| JPH05507374A (ja) | 半導体メモリ装置 | |
| JPH1092169A (ja) | メモリ・モジュール | |
| JPH11149772A (ja) | 同期ダイナミック・ランダム・アクセス・メモリ・サブシステム | |
| US6276844B1 (en) | Clustered, buffered simms and assemblies thereof | |
| KR20010091918A (ko) | 회로모듈 | |
| JP2531503B2 (ja) | 半導体アセンブリ | |
| US20060209613A1 (en) | Memory modules and methods | |
| US20040221186A1 (en) | Memory system mounted directly on board and associated method | |
| US6715014B1 (en) | Module array | |
| KR100391990B1 (ko) | 직렬 버스 구조의 메모리 모듈들을 구비한 정보 처리 시스템 | |
| GB2405715A (en) | Circuit and system for addressing memory modules | |
| US6108758A (en) | Multiple masters in a memory control system | |
| US6819625B2 (en) | Memory device | |
| US7324403B2 (en) | Latency normalization by balancing early and late clocks | |
| JP2776551B2 (ja) | バスライン方式半導体記憶装置 | |
| US6272195B1 (en) | Method and apparatus for correcting signal skew differentials between two interconnected devices | |
| JP2000148282A (ja) | 半導体装置及び当該装置を搭載したモジュール | |
| JPS61228516A (ja) | 印刷基板の配線方式 |