DE69432890T2

DE69432890T2 - Taktverteilungssystem für synchrone Schaltungsanordnungen

Info

Publication number: DE69432890T2
Application number: DE69432890T
Authority: DE
Inventors: Timothy Jay Dell; George Cheng-Cwo Feng; Mark William Kellogg
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1993-12-07
Filing date: 1994-11-09
Publication date: 2004-05-27
Anticipated expiration: 2014-11-10
Also published as: EP0657797A2; EP0657797A3; US6130475A; KR0146664B1; TW255985B; KR950021652A; DE69432890D1; EP0657797B1; JP2531503B2; JPH07240498A

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft synchrone Halbleiterschaltungsanordnungen und insbesondere synchrone dynamische Arbeitsspeicher, die in eine Mehrfachspeichereinheit oder ein entsprechendes Modul integriert sind.
STAND DER TECHNIK
Synchrone Speichervorrichtungen stellen eine neuerliche Erweiterung der großen Vielfalt an Halbleiterspeichern dar. Praktisch alle gegenwärtig verfügbaren Halbleiter-DRAM (Dynamic Random Access Memory, dynamische Speicher mit wahlfreiem Zugriff) und Halbleiter-SRAM (Static Random Access Memory, statische Speicher mit wahlfreiem Zugriff) verwenden insofern asynchrone Taktsysteme, als die zum Ausführen der Speicherzugriffsfunktionen erforderlichen Taktsignale nicht mit dem eines zugehörigen Systemprozessors synchronisiert sind. Obwohl Speicher durch vom Prozessor gesendete Signale angesteuert werden, hängt der genaue Zeitraum zwischen dem Zeitpunkt, an dem eine Anforderung an einen Speicher gesendet wird, und dem Zeitpunkt, an dem eine Antwort empfangen wird, von den speziellen inneren Merkmalen des Speichers ab. Daher müssen Systementwickler als „Worst-case-Szenario" Reaktionszeiten zwischen Informationsanforderungen und dem voraussichtlichen Zeitpunkt vorsehen, an dem die Information zur Verfügung steht. Solche Taktsysteme haben dazu geführt, dass bei der Ausführung von Speicherfunktionen in Rechnerprozessoren in großem Umfang Zeit vergeudet wird.
Zwar haben Halbleiter-Herstellungsverfahren dazu geführt, dass Logikkomponenten wie Mikroprozessoren bei Taktgeschwindigkeiten von mehr als 100 Megahertz (MHz) arbeiten können, doch haben die Speichersysteme aufgrund der Eigenheiten der auszuführenden Verarbeitungsschritte bis jetzt noch nicht dieselben Geschwindigkeiten erreicht.
Um der Herausforderung von Hochgeschwindigkeitsprozessoren gerecht zu werden, sind synchrone Speichervorrichtungen beschrieben worden. Diese Speicher sprechen auf hochfrequente Taktsignale an, die durch den Prozessor generiert werden oder zumindest mit dem Prozessor synchron. sind und sämtliche internen Vorgänge des Speichers mit anderen Einheiten „synchronisieren", die auf dieselben Taktsignale ansprechen.
Gegenwärtig sind mehrere synchrone Speicherstrukturen vorgeschlagen und hergestellt worden. Diese Speichervorrichtungen sind in der Lage, externe Taktgeschwindigkeiten mit etwa denselben Geschwindigkeiten zu benutzen, wie sie durch Prozessoren verwendet werden.
Ein besonderes Problem ergibt sich bei der vorgeschlagenen Verwendung von synchronen Speichervorrichtungen aus der Integration und der Verteilung von Taktsignalen in den Speicherbauelementen. Aufgrund der extrem hohen Frequenz der verwendeten Taktimpulse ist die erfolgreiche Entwicklung von Taktverteilunqsnetzen immer wieder fehlgeschlagen.
In 1 ist ein typisches DRAM-SIMM-Bauelement 10 mit einer Vielzahl von Speichermodulen 12 gezeigt, die an einer oder an beiden Seiten montiert sind. Für den Zugriff auf die Module des Bauelements sind die Eingangs-/Ausgangs-Kontaktstifte 14 vorgesehen. Synchrone Taktsignale liegen an Kontaktstift 16 an und sind mit dem Taktverteilungsnetz 18 verbunden. Infolge der räumlichen Verteilung der Speichermodule und der dem Verteilungsnetz eigenen Impedanz ergibt sich, dass die Taktsignale bis zur Unbrauchbarkeit verzerrt werden. Dieses Problem der Signalverzerrung nimmt mit steigender Frequenz der Taktsignale zu. 2 veranschaulicht die Signalpegel des Verteilungsnetzes des Bauelements von 1 bei Verwendung einer Taktgeschwindigkeit von 100 MHz. Aus Kurve 24 erkennt man, dass die ursprüngliche Taktsignalspannung 20 sowohl am linken als auch am rechten Ende des Netzes stark verzerrt ist. Ohne Erfolg sind verschiedene Entwürfe von Taktverteilungsnetzen untersucht worden; dabei veranschaulicht 3 ein mehrfach verzweigtes Netz, 4 ein dreifach verzweigtes Netz, 5 die Verwendung von Leitungsabschlusswiderständen 26 und Figur 6 die Aufteilung des Netzes in zwei getrennte Netze.
Weitere Entwürfe zur Verteilung von extrem hochfrequenten Taktsignalen in Bauelementen wie SRAM-SIMM liegen nur in begrenzter Anzahl vor. Die US-Patentschrift 5,109,168 von Rusu lehrt, dass es wichtig sein kann, ausgeglichene Verteilungsnetze in integrierten Schaltungen bereitzustellen. Diese Lehre erweist sich jedoch für die Lösung des in den 1 bis 6 dargestellten Problems der synchronen Taktverteilung als unbedeutend.
ÜBERBLICK ÜBER DIE ERFINDUNG
Es ist daher eine Aufgabe der Erfindung, ein Netz zur synchronen Taktverteilung zum Verarbeiten von Taktsignalen mit Geschwindigkeiten von über 100 MHz in Halbleiterbauelementen bereitzustellen, die eine Vielzahl von Speichern oder anderen Einheiten enthalten.
Eine weitere Aufgabe der Erfindung besteht darin, eine Lösung der Integrationsprobleme bereitzustellen, vor denen die Entwickler von SRAM- und DRAM-Schaltungen stehen.
Diese und weitere Aufgaben werden durch die Entwickelung eines Taktverteilungsnetzes gelöst, bei dem das Taktsignal beim Eingang an den Kontaktstiften des Bauelements im Wesentlichen frei von Störspannungen ist, die zwischen dem Taktgenerator und dem Bauelement entstehen. Dies wird dadurch erreicht, dass unmittelbar am Takteingangs-Kontaktstift des Bauelements eine Abschlussimpedanz der Übertragungsleitung, und zwar in Form eines Widerstands, angebracht wird. Bei einer alternativen Ausführungsart wird die Impedanz an dem Stecksockel bereitgestellt, der den Takt-Kontaktstift aufnimmt.
Die Erfindung wird unter Bezug auf die Beschreibung und die beiliegenden Zeichnungen besser verständlich.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist eine schematische Darstellung eines SIMM-Speichers, die einen nach dem Stand der Technik vorgeschlagenen Schaltungsentwurf zur Taktverteilung zeigt.
2 ist ein simulierter wellenförmiger Spannungsverlauf von Taktsignalen, die bei Verwendung des Schaltungsentwurfs von 1 bei einer Frequenz von 100 MHz entstehen.
3 ist ein weiterer Entwurf für die synchrone Taktverteilung nach dem Stand der Technik in einem DRAM-SIMM-Bauelement.
4 ist ein weiterer Entwurf für die synchrone Taktverteilung nach dem Stand der Technik in einem DRAM-SIMM-Bauelement.
5 ist ein Entwurf für die synchrone Taktverteilung nach dem Stand der Technik in einem DRAM-SIMM-Bauelement unter Verwendung von Widerständen als Leitungsabschluss.
6 ist ein Entwurf für die synchrone Taktverteilung nach dem Stand der Technik in einem DRAM-SIMM-Bauelement unter Verwendung von zwei voneinander unabhängigen Taktsignal-Eingangskontaktstiften am SIMM.
7 ist ein Schaltkreisdiagramm, das den Äquivalentschaltkreis für ein DRAM-SIMM-Bauelement mit den Primärimpedanzen darstellt.
8a ist ein Ausschnitt aus dem Schaltkreisdiagramm, der die Änderung des Äquivalentschaltkreises veranschaulicht, um die erste Ausführungsart der Erfindung zu demonstrieren.
8b ist ein Ausschnitt aus dem Schaltkreisdiagramm, der den Äquivalentschaltkreis veranschaulicht, um die zweite Ausführungsart der Erfindung zu demonstrieren.
9 ist eine schematische Darstellung der bevorzugten Ausführungsart der Erfindung, die den Abschlusswiderstand am Eingangs-/Ausgangskontaktstift des SIMM-Bauelements für das Taktsignal zeigt.
10 ist eine simulierte Wellenform der an verschiedenen Stellen eines DRAM-SIMM-Bauelements anliegenden Taktsignale bei Verwendung der Erfindung mit einer Taktfrequenz von 100 MHz.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
In 7 ist ein schematischer Äquivalentschaltkreis für ein in den 1 bis 6 veranschaulichtes Halbleiterbauelement gezeigt. Eine Impedanz 70 stellt die Karte und zugehörige Strukturen zwischen dem Taktgenerator 72 und dem Halbleiterbauelement 10 dar, in dem die Speichermodule 12 enthalten sind. Die Bezugsnummer 15 stellt den Stecksockel dar, in den die Kontaktstifte des Bauelements 10 gesteckt werden.
8A ist ein Schaltkreisdiagramm einer ersten Ausführungsart der Erfindung und zeigt das Hinzufügen eines Widerstands R unmittelbar am Takteingangskontaktstift.
8B ist ein Schaltkreisdiagramm der zweiten Ausführungsart der Erfindung und zeigt das Hinzufügen des Widerstands R an der Kartenseite des Stecksockels 15.
9 zeigt ein schematisches Diagramm der Realisierung der ersten Ausführungsart der Erfindung, bei der der Widerstand R unmittelbar am Takteingangskontaktstift 16 angebracht ist.
Realisierungen der Hardware haben gezeigt, dass die erste Ausführungsart Spannungswellenverläufe wie in 10 liefert, was deutlich zeigt, dass die Taktsignale im Wesentlichen nicht gedämpft werden.
Obwohl die Erfindung anhand von lediglich zwei Ausführungsarten beschrieben wurde, ist dem Fachmann klar, dass verschiedene Änderungen vorgenommen werden können. Beispielsweise können die Halbleiterbauelemente Logikbauelemente und/oder kombinierte Logik- und Speicherbauelemente sein.

Claims

Halbleiteranordnung, die Folgendes umfasst: eine Vielzahl von Halbleitervorrichtungen (12), die alle auf ein über mindestens eine zu der Vorrichtung gehörende Eingangs-/Ausgangsleitung an die Vorrichtung angelegtes Taktsignal ansprechen; eine Bauelementanordnung (10) zum Unterstützen einer Vielzahl von Halbleitervorrichtungen, wobei diese Halbleitervorrichtungen in einem vorgegebenen Abstand voneinander angeordnet sind; eine Vielzahl von Eingangs-/Ausgangs-Kontaktstiften (14) der Bauelementanordnung, die zum Einkoppeln von Signalen von einer externen Quelle in mindestens eine der Halbleitervorrichtungen in Abständen voneinander angeordnet sind; und ein zwischen den Eingangs-/Ausgangs-Kontaktstiften und den Eingangs-/Ausgangsleitungen der Halbleitervorrichtungen geschaltetes Taktverteilungsmittel (16, 18); gekennzeichnet durch zwischen das Taktverteilungsmittel und eine Referenzspannung geschaltetes Impedanzmittel, wobei das Impedanzmittel physisch an einem der Eingangs-/Ausgangs-Kontaktstifte (16) angebracht ist.
Halbleiteranordnung nach Anspruch 1, bei der das Impedanzmittel an der Bauelementanordnung angebracht ist.
Halbleiteranordnung nach Anspruch 1, bei der das Impedanzmittel in unmittelbarer Nähe der Bauelementanordnung angebracht ist.
Halbleiteranordnung nach Anspruch 1, bei der das Impedanzmittel ein Widerstand ist.
Halbleiteranordnung nach Anspruch 1, bei der mindestens einige der Halbleitervorrichtungen Speicherbauelemente sind.
Halbleiteranordnung nach Anspruch 5, bei der die Speicherbauelemente auf synchrone Speicherbauelemente ansprechen.
Halbleiteranordnung nach Anspruch 6, bei der sich in der Bauelementanordnung ein einzelnes Taktverteilungsmittel befindet.
Halbleiteranordnung nach Anspruch 1, bei der Masse als Referenzspannung dient.