JPS63107595A - カ−ドモジユ−ル - Google Patents
カ−ドモジユ−ルInfo
- Publication number
- JPS63107595A JPS63107595A JP61253201A JP25320186A JPS63107595A JP S63107595 A JPS63107595 A JP S63107595A JP 61253201 A JP61253201 A JP 61253201A JP 25320186 A JP25320186 A JP 25320186A JP S63107595 A JPS63107595 A JP S63107595A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- card module
- memory element
- input
- noise current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000006378 damage Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、ICカード又はメモリカードとして使用され
るカードモジュールに関する。
るカードモジュールに関する。
(従来の技術)
従来、例えばプリント基板に半導体メモリ素子等を配置
してなる回路モジュールを@脱可能な構造にして、この
ような回路モジュールを複数組合わせて構成した電子装
置がある。このような電子装置では、回路モジュールの
交換が可能となるため、例えば人体からの静電気又は逆
接続等による電気的誤動作又は破壊を防止するための対
策がなされている。
してなる回路モジュールを@脱可能な構造にして、この
ような回路モジュールを複数組合わせて構成した電子装
置がある。このような電子装置では、回路モジュールの
交換が可能となるため、例えば人体からの静電気又は逆
接続等による電気的誤動作又は破壊を防止するための対
策がなされている。
具体的には、ダイオード、抵抗器及びコンデンサ等の組
合わせからなる保護回路または高耐圧。
合わせからなる保護回路または高耐圧。
高電流の入出力バッファ回路を設ける回路的な対策があ
る。また、ノイズ電流を装置のフレーム(接地)に流す
ような筐体構造、静電気放電を防止するために十分な沿
面距離を有する絶縁体からなる筐体構造ま2は回路モジ
ュールの逆接続を防止するため方向性と人力では破壊で
きない程度の強度を有する構造などの構造的な対策があ
る。
る。また、ノイズ電流を装置のフレーム(接地)に流す
ような筐体構造、静電気放電を防止するために十分な沿
面距離を有する絶縁体からなる筐体構造ま2は回路モジ
ュールの逆接続を防止するため方向性と人力では破壊で
きない程度の強度を有する構造などの構造的な対策があ
る。
しかしながら、いずれの対置方法でも、回路モジュール
がカード状の例えばICカードまたはメモリカードに対
しては複雑かつ大規模過ぎることになる。このため、小
型化及び構造の簡単化を要求されるtCカードまたはメ
モリカード等のカードモジュールに対して、従来では特
にノイズmlに対する有効な対策方法がない状態である
。
がカード状の例えばICカードまたはメモリカードに対
しては複雑かつ大規模過ぎることになる。このため、小
型化及び構造の簡単化を要求されるtCカードまたはメ
モリカード等のカードモジュールに対して、従来では特
にノイズmlに対する有効な対策方法がない状態である
。
(発明が解決しようとする問題点)
従来では、前記のようにカードモジュールに対して、特
にノイズ電流に対する有効な対策方法がなく、電気的誤
動作または破壊等の事態を防止することができない問題
がある。
にノイズ電流に対する有効な対策方法がなく、電気的誤
動作または破壊等の事態を防止することができない問題
がある。
本発明の目的は、簡単かつ小型の構成でしかもノイズ電
流に対する対策を有効に行なうことができるl能を有す
るカードモジュールを提供することにある。
流に対する対策を有効に行なうことができるl能を有す
るカードモジュールを提供することにある。
[発明の構成コ
(問題点を解決するための手段と作用)本発明は、基板
上に設けられたメモリ素子又はデータ処理回路からなる
回路本体及びこの回路本体と外部装置とを接続するため
のコネクタ手段を備えたカードモジュールにおいて、基
板上に構成されるノイズ電流制限用の抵抗素子を介在し
て、コネクタ手段と回路本体とを接続し、外部装置と回
路本体間の入出力信号の転送を行なう入出力配線を有す
るカードモジュールである。
上に設けられたメモリ素子又はデータ処理回路からなる
回路本体及びこの回路本体と外部装置とを接続するため
のコネクタ手段を備えたカードモジュールにおいて、基
板上に構成されるノイズ電流制限用の抵抗素子を介在し
て、コネクタ手段と回路本体とを接続し、外部装置と回
路本体間の入出力信号の転送を行なう入出力配線を有す
るカードモジュールである。
このような構成により、簡単かつ小型の構成で回路本体
に対するノイズN流を緩和させる有効な回路的対策を実
現することができる。
に対するノイズN流を緩和させる有効な回路的対策を実
現することができる。
(実施例)
以下図面を参照して本発明の詳細な説明する。第1図は
同実施例のカードモジュールの構成を示すブロック図で
ある。第1図において、メモリ素子10はカードモジュ
ールを構成する回路本体であり、半導体集積回路からな
る。コネクタ11は、カードモジュールと外部装置とを
電気的に接続するための部材である。メモリ素子10は
、コネクタ11との間で接続された電i線12a 、
12bを通じて電源電圧が供給される。この場合、例え
ば電源線12aは高電圧電源線、また電源線12bは接
地線である。
同実施例のカードモジュールの構成を示すブロック図で
ある。第1図において、メモリ素子10はカードモジュ
ールを構成する回路本体であり、半導体集積回路からな
る。コネクタ11は、カードモジュールと外部装置とを
電気的に接続するための部材である。メモリ素子10は
、コネクタ11との間で接続された電i線12a 、
12bを通じて電源電圧が供給される。この場合、例え
ば電源線12aは高電圧電源線、また電源線12bは接
地線である。
また、メモリ素子10は、コネクタ11との間に入出力
信号を転送するための入出力線13−1〜13−nが接
続されている。入出力線13−1〜13−nは、それぞ
れノイズ電流の制限用抵抗14−1〜14−nが介在さ
れている。
信号を転送するための入出力線13−1〜13−nが接
続されている。入出力線13−1〜13−nは、それぞ
れノイズ電流の制限用抵抗14−1〜14−nが介在さ
れている。
このようなカードモジュールは、具体的には第2図に示
すように、プラスチック等の絶縁基板20上にメモリ素
子10及び入出力513−1〜13−nを構成するプリ
ント配置!21が設けられることにより構成される。メ
モリ素子10はボンディングワイヤ22によりプリント
配線21に接続される。さらに、ノイズ電流の制限用抵
抗14−1〜14−0は、ペースト状の抵抗材料を印刷
法で付着させた厚膜抵抗である。
すように、プラスチック等の絶縁基板20上にメモリ素
子10及び入出力513−1〜13−nを構成するプリ
ント配置!21が設けられることにより構成される。メ
モリ素子10はボンディングワイヤ22によりプリント
配線21に接続される。さらに、ノイズ電流の制限用抵
抗14−1〜14−0は、ペースト状の抵抗材料を印刷
法で付着させた厚膜抵抗である。
次に、同実施例の作用効果を説明する。メモリ素子10
には、電源112a 、 12bを通じて外部から電源
電圧が供給される。これにより、メモリ素子10に対す
るデータのリード/ライト動作が可能となる。また、メ
モリ素子10と外部装置間で転送される入出力信号は、
入出力線13−1〜13−n (プリント配線21)を
通じて転送される。入出力信号には、例えばデータ、ア
ドレス、チップセレクト信号及び各種の制御信号等があ
る。
には、電源112a 、 12bを通じて外部から電源
電圧が供給される。これにより、メモリ素子10に対す
るデータのリード/ライト動作が可能となる。また、メ
モリ素子10と外部装置間で転送される入出力信号は、
入出力線13−1〜13−n (プリント配線21)を
通じて転送される。入出力信号には、例えばデータ、ア
ドレス、チップセレクト信号及び各種の制御信号等があ
る。
ところで、入出力線13−1〜13−nにはノイズ電流
の制限用抵抗14−1〜14−nが接続されている。こ
のため、外部からコネクタ11を通じて、例えば静電気
放電によるノイズ電流が流れた場合、抵抗14−1〜1
4−nによりメモリ素子10へ流れるノイズ電流が大幅
に制限されることになる。したがって、例えば入力イン
ピーダンスの高い0MO8(相補型MOSトランジスタ
)からなるメモリ素子10がノイズ電流による異常な高
電圧で破壊するなどの事態を防止することができる。ま
た、カードモジュールを外部装置へ逆接続した場合、メ
モリ素子10に対して逆方向へ電流が流れた際でも、抵
抗14−1〜14−〇によりその電流の流れを制限でき
るため、メモリ素子10が破壊するなどの事態を防止す
ることができる。
の制限用抵抗14−1〜14−nが接続されている。こ
のため、外部からコネクタ11を通じて、例えば静電気
放電によるノイズ電流が流れた場合、抵抗14−1〜1
4−nによりメモリ素子10へ流れるノイズ電流が大幅
に制限されることになる。したがって、例えば入力イン
ピーダンスの高い0MO8(相補型MOSトランジスタ
)からなるメモリ素子10がノイズ電流による異常な高
電圧で破壊するなどの事態を防止することができる。ま
た、カードモジュールを外部装置へ逆接続した場合、メ
モリ素子10に対して逆方向へ電流が流れた際でも、抵
抗14−1〜14−〇によりその電流の流れを制限でき
るため、メモリ素子10が破壊するなどの事態を防止す
ることができる。
ここで、メモリ素子10を構成する半導体集積回路は、
通常では動作電位以上の入力電圧に対して電[453間
に配置されたダイオード等によりlt[電位でカットす
るような保護回路を備えている。したがって、抵抗14
−1〜14−nによりメモリ素子10へ流れるノイズ′
R流を制限することで、結果的にメモリ素子10を破壊
する電圧の限界を引上げることが可能となる。また、抵
抗14−1〜14−nによりメモリ素子10へ流れるノ
イズ電流を制限することで、メモリ素子10が電気的に
誤動作するような事態も大幅に防止することができる。
通常では動作電位以上の入力電圧に対して電[453間
に配置されたダイオード等によりlt[電位でカットす
るような保護回路を備えている。したがって、抵抗14
−1〜14−nによりメモリ素子10へ流れるノイズ′
R流を制限することで、結果的にメモリ素子10を破壊
する電圧の限界を引上げることが可能となる。また、抵
抗14−1〜14−nによりメモリ素子10へ流れるノ
イズ電流を制限することで、メモリ素子10が電気的に
誤動作するような事態も大幅に防止することができる。
さらに、ノイズ電流の制限用抵抗14−1〜14−nを
印刷法で付着させる厚膜抵抗により、簡単でかつ薄型の
構造で構成することができる。したがって、抵抗14−
1〜14−nの形成により、カードモジュールが複雑か
つ大規模化するようなことはない。
印刷法で付着させる厚膜抵抗により、簡単でかつ薄型の
構造で構成することができる。したがって、抵抗14−
1〜14−nの形成により、カードモジュールが複雑か
つ大規模化するようなことはない。
尚、同実施例において、カードモジュールの回路本体と
してメモリ素子10について説明したが、これに限るこ
となくマイクロプロセッサの場合でもよい。
してメモリ素子10について説明したが、これに限るこ
となくマイクロプロセッサの場合でもよい。
[発明の効果]
以上詳述したように本発明によれば、簡単でかつ薄型の
構造のノイズ電流の制限用抵抗により、カードモジュー
ルの回路本体に対するノイズ電流を大幅に制限すること
ができる。したがって、外部からの静電気放電または逆
接続によるノイズ電流で、回路本体の破壊または電気的
誤動作などの事態を確実に防止することができる。これ
により、結果的に簡単かつ小型の構造で、外部からのノ
イズに対する有効な対策を実現したカードモジュールを
提供することができるものである。
構造のノイズ電流の制限用抵抗により、カードモジュー
ルの回路本体に対するノイズ電流を大幅に制限すること
ができる。したがって、外部からの静電気放電または逆
接続によるノイズ電流で、回路本体の破壊または電気的
誤動作などの事態を確実に防止することができる。これ
により、結果的に簡単かつ小型の構造で、外部からのノ
イズに対する有効な対策を実現したカードモジュールを
提供することができるものである。
第1図は本発明の実施例に係わるカードモジュールの構
成を示すブロック図、第2図は同実施例のカードモジュ
ールの具体的構成を示す側面断面図である。 10・・・メモリ素子、11・・・コネクタ、12a
、 12b・・・電源線、13−1〜13−〇・・・入
出力線、14−1〜14−n・・・ノイズ電流の制限用
抵抗。
成を示すブロック図、第2図は同実施例のカードモジュ
ールの具体的構成を示す側面断面図である。 10・・・メモリ素子、11・・・コネクタ、12a
、 12b・・・電源線、13−1〜13−〇・・・入
出力線、14−1〜14−n・・・ノイズ電流の制限用
抵抗。
Claims (2)
- (1)基板上に設けられたメモリ素子又はデータ処理回
路からなる回路本体と、この回路本体と外部装置とを接
続するためのコネクタ手段と、前記コネクタ手段と前記
回路本体とを前記基板上に形成されるノイズ電流制限用
の抵抗素子を介在して接続し前記外部装置と前記回路本
体間の入出力信号の転送を行なう入出力配線とを具備し
たことを特徴とするカードモジュール。 - (2)前記抵抗素子は印刷法により前記基板上に形成さ
れる厚膜抵抗からなることを特徴とする特許請求の範囲
第1項記載のカードモジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61253201A JPS63107595A (ja) | 1986-10-24 | 1986-10-24 | カ−ドモジユ−ル |
KR870011824A KR880005682A (ko) | 1986-10-24 | 1987-10-24 | 카드 모듈 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61253201A JPS63107595A (ja) | 1986-10-24 | 1986-10-24 | カ−ドモジユ−ル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63107595A true JPS63107595A (ja) | 1988-05-12 |
Family
ID=17247958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61253201A Pending JPS63107595A (ja) | 1986-10-24 | 1986-10-24 | カ−ドモジユ−ル |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS63107595A (ja) |
KR (1) | KR880005682A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63179151U (ja) * | 1987-05-11 | 1988-11-21 |
-
1986
- 1986-10-24 JP JP61253201A patent/JPS63107595A/ja active Pending
-
1987
- 1987-10-24 KR KR870011824A patent/KR880005682A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63179151U (ja) * | 1987-05-11 | 1988-11-21 |
Also Published As
Publication number | Publication date |
---|---|
KR880005682A (ko) | 1988-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5307309A (en) | Memory module having on-chip surge capacitors | |
US5687109A (en) | Integrated circuit module having on-chip surge capacitors | |
US7282791B2 (en) | Stacked semiconductor device and semiconductor memory module | |
JPS63147357A (ja) | 静電気放電保護回路 | |
JPS6336557A (ja) | 相補型mis集積回路 | |
JP2004014929A (ja) | 半導体集積回路装置 | |
US20030235019A1 (en) | Electrostatic discharge protection scheme for flip-chip packaged integrated circuits | |
JPS60140852A (ja) | 信号線端末装置 | |
EP0463261B1 (en) | IC card with improved power supply switching circuitry | |
JP2830783B2 (ja) | 半導体装置 | |
JPH0845266A (ja) | モジュールカード | |
US4896028A (en) | Surge absorption apparatus | |
JPS63107595A (ja) | カ−ドモジユ−ル | |
JPS6014460A (ja) | 半導体集積回路 | |
JP4904619B2 (ja) | 半導体装置 | |
US5910725A (en) | Integrated circuit output power supply transient voltage protection circuit | |
US6111734A (en) | Electrostatic discharge protection circuits and application | |
JP2645068B2 (ja) | メモリモジュール | |
US5877930A (en) | Input and output noise reduction circuit | |
JPH05299598A (ja) | 半導体装置 | |
KR20080012604A (ko) | 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈 | |
JPH0587024B2 (ja) | ||
KR20010002220A (ko) | 반도체 장치의 패드 배열 구조 | |
JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
JPS6294393A (ja) | Icカ−ド |