JPS63147357A - 静電気放電保護回路 - Google Patents

静電気放電保護回路

Info

Publication number
JPS63147357A
JPS63147357A JP62227531A JP22753187A JPS63147357A JP S63147357 A JPS63147357 A JP S63147357A JP 62227531 A JP62227531 A JP 62227531A JP 22753187 A JP22753187 A JP 22753187A JP S63147357 A JPS63147357 A JP S63147357A
Authority
JP
Japan
Prior art keywords
diffusion region
pad
power supply
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62227531A
Other languages
English (en)
Inventor
クライブ　ローランド　テイラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAE Systems PLC
Original Assignee
British Aerospace PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Aerospace PLC filed Critical British Aerospace PLC
Publication of JPS63147357A publication Critical patent/JPS63147357A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 静電気放電は、金属酸化′＃−導体大規模集積回路にと
って大きな障害である。複雑性の水帛が高まり、したが
って１＆積回路上の個々の構成部品が小型化するにつれ
て静電気放電の′＃背は一層大きくなっている。またそ
のようなデバイスにおいてゲートの酸化膜が非常に薄く
なる傾向は、この問題を深刻にし、そしてこのような集
積回路の速い速度は、高い直列の抵抗を有する保護回路
に起因する信号の遅延を許容することができない。小型
化が進むにつれて、静電気放電はバイポーラ回路にもま
た影響を４えうる。
静電気放電を解消するために４Ａ積回路デバイスに付加
された保護回路の１つの例は、ＩＥＥＥジャーナルオブ
ソッリドステートサーキットの５Ｃ−２０巻、２号、１
９８５年４月号のフシジン、ガレット、レビス、モッタ
、およびハートランフトによる論文「高速度ＭＯＳ／Ｖ
ＬＳＲに対する最、１ａＥＳＤ回路］に発表されている
。この保護回路は、拡散抵抗および分布ダイオードによ
って構成されており、この拡散抵抗および分布ダイオー
ドを通してターミナルパッドが４Ａ積回路の残りの部分
に接続され、この集積回路は、拡散抵抗および分布ダイ
オードをアース線に接続しているＪ７膜酸化物パンチス
ルーデバイスおよび厚膜酸化物電界トランジスタ、およ
び拡散抵抗および分布ダイオードを電源線に接続してい
る薄膜酸化物ゲートドレイン直結デバイスを有している
。
このような構成によ−）で、正の静電気パルスは、厚膜
酸化物電界トランジスタまたはパンチスルーデバイスに
よってアースに導通される。これらは、いずれも２０Ｖ
と３０Ｖとの間の閾値を持っているので低電圧のパルス
に対しては保護を行わない。
しかしば膜酸化物ゲートドレイン直結デバイスは、約１
ボルトでオンするので、一層低い電圧パルスにたいして
保護を行う６薄！１！酸化物デバイスは飽和状態で動作
し、あらがじめ選択されたノード電圧を薄膜酸化物ゲー
ト回路にとって受入れ可能なレベルに引下げる。　ｔｔ
のパルスにないする保護は。
付加的な保護を有する拡散抵抗と分布ダイオード構造に
よって与えられるが、この付加的な保護は、ドレン、お
よびパンチスルートランジスタと電界酸化トランジスタ
の基板によって形成された逆バイアスエミッターベース
接合を有する寄生ｎ−ｐ−ロバイボーラトランジスタに
よって１ｊ、えられる。
フィールド酸化物を有するトランジスタ構造よび薄膜酸
化物トランジスタ構造をダイオードクラン１として使用
することは、シリコンと酸化シリコンのインターフェー
スで生じるｐ！！、電子およびホール効果によって信頼
性に対する障害を与え、これはそれらのＩｙＪ電圧に深
刻なシフトと不安定性をもたらす。
本発明によれば、基板、電源バス、および多数のターミ
ナルパッドを有する集積回路デバイスは、そのターミナ
ルパッドの１つと閃達するｎｔ電気放電保護回路を有し
ており、この保護回路は、パッドと電源バスの１つの間
に直結されたダイオード。
電源バスの他の１つに直結されたパンチスルートランジ
スタ、およびパッドを集積回路の残りの部分に接続する
抵抗経路によってｔＩ４成され、その結果パッドに１１
えられた静電気帯電は、集積回路の残りの部分に伝えら
れるのではなくて、ダイオードまたはパンチスルートラ
ンジスタを介して一方または他方の電源バスに伝えられ
る。
過去において、静電気放電保護回路に使用されたデバイ
スは、集積回路の残りの活性デバイスに使用されている
デバイスと同じ大きさであった。
集積回路の小型化が進むにしたがって、このことは、従
来の静電放電保護回路によってもたらされる保護を更に
低下させている。何故ならば、このような小型の部品は
、そのようなデバイスのターミナルに与えられる静電気
帯電に対処することができないからである。
したがって、ｌ導電型の基板に形成された集積回路デバ
イスの静電気放電保護回路は、パッドの下に位置する他
の導電型の第１の拡散領域、パッドの１１！！１１面の
近傍に位置し１つの電源バスに接続されているｌ導電を
の第２の拡散領域、第１の領域からスペースをおいてパ
ッドの他の側面の近傍に位置し他の電源バスに接続され
ている他の導電型の第３の拡散領域によって構成され、
その結果下１と第２の拡散領域はダイオードを形成し、
基板と第１と第３の拡散領域はパンチスルートランジス
タを形成し、抵抗経路は池の導電型の第１の領域し接続
され集積回路の残りの部分に通じているのが望ましい。
第２の拡散領域はパッドの近接する２つの側面に沿って
形成され、第３の拡散領域はパッドの他の近接する２つ
の側面に沿って形成されることが望ましい、ダイオード
とパンチスルートランジスタをパッドの側面に沿って形
成することにより、これらのデバイスには大電力処理能
力を与える大きな全周が形成される。この全周は多くの
場合集積回路デバイスに含まれている活性部品の残りの
全周よりも大きい。
保護回路はまた、一方および他方の電源バスの間に逆バ
イアス配位で直列に接続され、パッドから離れて位置し
ている抵抗経路の端部に接続されたダイオードの間にノ
ードをＩ「する一対のダイオードを持っていることが望
ましい。保護回路に第２段階のダイオードクランプを与
えるこの追加の対のダイオードは、史に過渡現象を排除
する。
第２段階のダイオードクラン１はまたパッドの周辺に形
成され、そしてこの場合保護回路は、抵抗経路の端部に
接続され、第２の拡散領域の近傍に位置している他の導
電型の第４の拡散領域、第４の領域の近（９１に位置し
ている他方の電源バスにまた接続され、第４の領域と共
に一対のダイオードのうちの第１のダイオードを形成す
る１導電型の第５の拡散領域、第４の拡散領域と直列に
接続された１導電型の第６の拡散領域、および一方の電
源バスに接続され、第６の拡散領域の近傍に配設されて
一対のダイオードのうちの第２のダイオードを形成する
他の導電型の第７の拡散領域によって形成されることが
望ましい。第４と第５の拡散領域は、少なくともパッド
の１つの側面に沿った第２の拡散領域の部分で近接して
いることが望ましく、第６と第７の拡散領域は、少なく
ともパッドの他の側面に沿った第３の拡散領域の部分で
近接していることが望ましい、第６と第７の拡散領域は
、他の導電型のウェルに位置していることが望ましい。
抵抗経路の抵抗値は、典型的には従来の入力保護回路の
一部として使用されている抵抗の抵抗値と比較して低い
９００オームのオーダであり、したがって回路の動作速
度と大きく低下させることはない。
本発明は、従来の保護回路の端子パッドに通じる分布ダ
イオードおよび直列抵抗を取除いて、これをパッドと電
源バス手段との間に直結されたダイオードとパンチスル
ートランジスタによって代替するものであり、これによ
って４Ｊ＆ｍ回路の基板接触部は静電気帯電の放電経路
として使用されず。
これが本発明の特徴である。
本発明による静電気放電入力保護回路の特定の実施例を
添附図面を参照して説明する。
第１の実施例は、ｎ型半導体基板２の表面のポンディン
グパッドｌと正の電源バスＶＤＤとの間に直結されたＰ
ＩＮダイオードＤ１によって構成されている。パンチス
ルートランジスタＴＲＩは、バッドｌと負の電源バスｖ
ＳＳとの間に直結されている。抵抗経路Ｒｔはダイオー
ド１とトランジスタ゛ｒＲ１との間の結合点と４Ｊ＆積
回路チップ（図示せず）上の回路の残りの部分に接続さ
れている。
使用」二、デバイスの端子のビンに静電気が帯電して、
ポンディングパッド１に転送されると、正の帯電は、Ｐ
ＩＮダイオードＤ】によって正の電源バスＶＤＤに伝導
されされ、ブレークスルートランジスタＴｆｌｌの問電
圧を超える電圧を有する負の帯電は、負の電源バスｖＳ
Ｓに伝導されされる。典型的な抵抗Ｒ１は９００オーム
のインピーダンスを持っている。
第１図に示されているように、保護回路は、ポンディン
グパッドｌの周囲に位置するよう４．：Ｐ＋拡散領域３
を形成することによって作られる。Ｐ＋の領域３に接続
されているＰ−の領域４は、抵抗Ｒ１を与え、更に先の
ｒ）十拡散領域５は、通常り字型をしていてポンディン
グパッドｌの２つの側面に対して平行に伸びている。Ｌ
′ｒ、型の拡散領ｊ或５は、金属電極６を介して負の電
源バスｖＳＳに接続され、ウィンド７と接触している。
共にロー型の基板１を有する拡散領域３と５は、第３図
にもっとも良く示されているようにｐｎｐパンチスルー
トランジスタを形成している。Ｎ＋拡散領域８は、ポン
ディングパッド１の２つの池の側面に沿った領域３の近
傍に位置しており、これ等は金属電極９を介して接触ウ
ィンド１０を介する正の電源バスＶＤＤに接続されてい
る。ポンディングパッド２の２つの開面に沿ったＰ＋拡
散領域３とｎ十拡散領域８は、第３図にもつとも良く示
されているようにＰＩＮダイオードＤ１を形成する。
ポイントチャージ効果のために、電力処理能力を決める
主要な要素はダイ−オードＤｉとトランジスタＴＲＩと
の両方の全周である。第２図に示された長くて幅の狭い
構造は大電力を処理するのに非常に有効であり、その結
果バ・ソケージされた集積回路デバイスの端子ビンから
ポンディングパッド１に送られる可能性のあるすべての
、′ｉｐ電気帯電を客筋に処理することができる。それ
らの長く沖びたＦ８逍は、静電容重は低いが、１ｕ流処
理能力は維持している。
第２の実施例は、第１の実施例と同一であるが、正の電
源バスＶ　１）　Ｄとｆｌの電源バス■ＳＳとの間に逆
電圧配位で直列に接続されたＰＩＮダイオードＤ２とＤ
３によって形成された付加的な第２のダイオード電圧ク
ランプを有している。２つのダイオードＤ２とＤ３の間
の結合点は、ポンディングパッド１から離れた抵抗Ｒ１
の端部に接続され、これはまた回路（図示せず）の残り
の部分に接続されている。第２のダイオード電圧クラン
プＤ２およびＤ３は、抵抗Ｒ１を通る過渡電圧をすべて
最小にする。
ダイオード１）　２およびＤ３は、第５図に示すように
再びポンディングパッド１の周囲に形成される。Ｐ−抵
抗１−ラック４は、さらに先のＰト拡歇領Ｌ４１１接続
され、したがって金属配線層１２を介してｎ＋領域１３
に接続されている。領域１３は、したがって回路（図示
せず）の残りの部分に接続されている。Ｐ４−領域】ｌ
は５電極１５と接触ウィンド１６を介して正の電源バス
ＶＤＤに接続されているｎ十領域１４の近傍に位置して
いる。
第６図に最も良く示されているように、Ｐ十領域１１、
ｎ十領域８およびｎ十領域１４は、ＰＩＮダイオードＤ
２を形成している。抵抗トラック４と同時に形成されて
いるＰ型ウェル１７は、拡散領域３および５の近傍に形
成されている。電極１９と接触ウィンド２０を介して負
の電源バスＶＳＳに接続されている更に先のＰ十領域１
８は、Ｐ型１ウェル７のｎ十拡散ｉｆｌ域１３の近傍に
位置している。第６図に最も良く示されているように、
ｎ十拡散領ｋＪＡ１３、Ｐ型ウェル１７、ｎ＋拡散領域
５およびＰ＋拡散領域１８はＰＩＮダイオードＤ３を形
成している。
【図面の簡単な説明】
第１図は、保護回路の第１の実施例の等価回路である。 第２図は、回路を形成するために使用されるマスクパタ
ーンの平面図である。第３図は、第２図を３−３線で切
断した断面図である。第４図は、第２の実施例の等価回
路である。第５図は、回路を形成するために使用される
マスクパターンの平面図である。第６図は、第５図を６
−６線で切断した断面図である。 １・・　・ターミナルパッド、２・　・・基板、Ｖ　ｌ
）　Ｄ、ＶＳＳ・・・電源バス、Ｒ１・・・抵抗経路、
ＴＲＩ・・・パンチスルートランジスタ、Ｄｌ・・・ダ
イオード 図面の２乳玉内゛ごに変更なし） 昭和　　年　　月　　日 特許庁長官　ＲＪ、：、・−：ｊ−２ １、事件の表示　　昭和６２年特許願第２２７５３１号
２、発明の名称　　　静電気放電保護回路３、補正をす
る者 事件との関係　　出願人 ４、代理人

Claims (8)

    【特許請求の範囲】
  1. （１）基板（２）、電源バス（ＶＤＤ，ＶＳＳ）、およ
    び多数のターミナルパッド（１）を有し、かつそのター
    ミナルパッド（１）の１つと関連する静電気放電保護回
    路を有する集積回路デバイスにおいて、上記の保護回路
    は、パッド（１）と電源バス（ＶＤＤ，ＶＳＳ）の１つ
    の間に直結されたダイオード（Ｄ１）、電源バス（ＶＤ
    Ｄ，ＶＳＳ）の他の１つに直結されたパンチスルートラ
    ンジスタ（ＴＲ１）、およびパッド（１）を集積回路の
    残りの部分に接続する抵抗経路（Ｒ１）によって構成さ
    れ、パッド（１）に与えられた静電気帯電は、集積回路
    の残りの部分に伝えられるのではなくて、ダイオード（
    Ｄ１）またはパンチスルートランジスタ（ＴＲ１）を介
    して一方または他方の電源バス（ＶＤＤ，ＶＳＳ）に伝
    えられることを特徴とする集積回路デバイス。
  2. （２）１導電型の基板（２）に形成された集積回路デバ
    イスの上記の静電気放電保護回路は、パッド（１）の下
    に位置する他の導電型の第１の拡散領域（３）、パッド
    の１側の近傍に位置し１つの電源バス（ＶＤＤ）に接続
    されている１導電型の第２の拡散領域（８）、および第
    １の領域（３）からスペースをおいてパッド（１）の他
    の側面に近接し、他の電源バス（ＶＳＳ）に接続されて
    いる第３の拡散領域（５）によって構成され、第１（３
    ）と第２（８）の拡散領域はダイオード（Ｄ１）を形成
    し、基板（２）と第１（３）と第３（５）の拡散領域は
    パンチスルートランジスタ（ＴＲ１）を形成し、抵抗経
    路（Ｒ１）は他の導電型の第１の領域（３）に接続され
    集積回路の残りの部分に通じていることを特徴とする特
    許請求の範囲第（１）項記載のデバイス。
  3. （３）上記の第２の拡散領域（８）はパッド（１）の近
    接する２つの側面に沿って形成され、上記の第３の拡散
    領域（５）はパッド（１）の他の近接する２つの側面に
    沿つて形成されていることを特徴とする特許請求の範囲
    第（２）項記載のデバイス。
  4. （４）上記の保護回路はまた、一方および他方の電源バ
    ス（ＶＤＤ、ＶＳＳ）の間に逆バイアス配位で直列に接
    続され、パッド（１）から離れて位置している抵抗経路
    （Ｒ１）の端部に接続されたダイオード（Ｄ２、Ｄ３）
    の間にノードを有する一対のダイオード（Ｄ２、Ｄ３）
    を有していることを特徴とする先行する特許請求の範囲
    のいずれかに記載のデバイス。
  5. （５）上記の保護回路は、抵抗経路（Ｒ１）の端部に接
    続され、第２の拡散領域（８）の近傍に位置している他
    の導電型の第４の領域（１１）、第４の領域（１１）の
    近傍に位置している他方の電源バス（ＶＳＳ）にまた接
    続され、第４の領域（１１）と共に一対のダイオード（
    Ｄ１、Ｄ２）のうちの第１のダイオードを形成する１導
    電型の第５の拡散領域（１５）、第４の拡散領域（１１
    ）と直列に接続された１導電型の第６の拡散領域（１３
    ）、および一方の電源バス（ＶＤＤ）に接続され、第６
    の拡散領域（１３）の近傍に配設されて一対のダイオー
    ドのうちの第２のダイオード（Ｄ１、Ｄ２）を形成する
    他の導電型の第７の拡散領域（１８）を有していること
    を特徴とする特許請求の範囲第（２）項または第（３）
    項に従属する場合の特許請求の範囲第（４）項記載のデ
    バイス。
  6. （６）上記の第４（１１）および第５（１４）の拡散領
    域は、少なくともパッド（１）の１つの側面に沿った第
    ２の拡散領域（８）の部分で近接しており、第６（１３
    ）および第７の拡散領域（１８）は、少なくともパッド
    （１）他の側面に沿った第３の拡散領域（５）の部分で
    近接していることを特徴とする特許請求の範囲第（５）
    項記載のデバイス。
  7. （７）上記の第６（１３）と第７（１８）の拡散領域は
    、他の導電型のウェルに位置していることを特徴とする
    特許請求の範囲第（５）項または第（６）記載のデバイ
    ス。
  8. （８）添附図面を参照して実質的に記述されたデバイス
    。
JP62227531A 1986-09-10 1987-09-10 静電気放電保護回路 Pending JPS63147357A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB868621839A GB8621839D0 (en) 1986-09-10 1986-09-10 Electrostatic discharge protection circuit
GB8621839 1986-09-10

Publications (1)

Publication Number Publication Date
JPS63147357A true JPS63147357A (ja) 1988-06-20

Family

ID=10603983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62227531A Pending JPS63147357A (ja) 1986-09-10 1987-09-10 静電気放電保護回路

Country Status (4)

Country Link
US (1) US4876584A (ja)
EP (1) EP0260125A3 (ja)
JP (1) JPS63147357A (ja)
GB (1) GB8621839D0 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354158A (ja) * 1991-05-31 1992-12-08 Sharp Corp 半導体素子
JP2004055796A (ja) * 2002-07-19 2004-02-19 Mitsubishi Electric Corp 半導体装置
JP2015130537A (ja) * 2009-06-29 2015-07-16 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882610A (en) * 1987-10-29 1989-11-21 Deutsche Itt Industries Gmbh Protective arrangement for MOS circuits
DE3882892D1 (de) * 1987-10-29 1993-09-09 Itt Ind Gmbh Deutsche Schutzanordnung fuer mos-schaltungen.
DE3802796A1 (de) * 1988-01-30 1989-08-10 Bosch Gmbh Robert Elektronisches geraet mit schaltmitteln zur daempfung von nach aussen dringenden hochfrequenten stoerspannungen
US5196913A (en) * 1988-07-11 1993-03-23 Samsung Electronics Co., Ltd. Input protection device for improving of delay time on input stage in semi-conductor devices
US5219771A (en) * 1988-07-30 1993-06-15 Fuji Xerox Co., Ltd. Method of producing a thin film transistor device
US5072273A (en) * 1990-05-04 1991-12-10 David Sarnoff Research Center, Inc. Low trigger voltage SCR protection device and structure
US5274262A (en) * 1989-05-17 1993-12-28 David Sarnoff Research Center, Inc. SCR protection structure and circuit with reduced trigger voltage
US5032742A (en) * 1989-07-28 1991-07-16 Dallas Semiconductor Corporation ESD circuit for input which exceeds power supplies in normal operation
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
US5066999A (en) * 1989-10-23 1991-11-19 Micron Technology, Inc. Resistor under wirebond pad
US5124578A (en) * 1990-10-01 1992-06-23 Rockwell International Corporation Receiver designed with large output drive and having unique input protection circuit
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
EP0517391A1 (en) * 1991-06-05 1992-12-09 STMicroelectronics, Inc. ESD protection circuit
US5130760A (en) * 1991-06-11 1992-07-14 Honeywell Inc. Bidirectional surge suppressor Zener diode circuit with guard rings
US6778231B1 (en) 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
US6975296B1 (en) 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
GB9115976D0 (en) * 1991-07-24 1991-11-06 Marconi Gec Ltd Protection of integrated circuit devices
US5381105A (en) * 1993-02-12 1995-01-10 Motorola, Inc. Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit
US5477414A (en) * 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit
US5311391A (en) * 1993-05-04 1994-05-10 Hewlett-Packard Company Electrostatic discharge protection circuit with dynamic triggering
JPH088391A (ja) * 1994-06-17 1996-01-12 Mitsubishi Electric Corp 半導体回路
US5635745A (en) * 1994-09-08 1997-06-03 National Semiconductor Corporation Analog multiplexer cell for mixed digital and analog signal inputs
US5629544A (en) * 1995-04-25 1997-05-13 International Business Machines Corporation Semiconductor diode with silicide films and trench isolation
US5548135A (en) * 1995-05-12 1996-08-20 David Sarnoff Research Center, Inc. Electrostatic discharge protection for an array of macro cells
AU6388796A (en) * 1995-09-11 1997-04-01 Analog Devices, Inc. Electrostatic discharge protection network and method
US5895960A (en) * 1996-09-03 1999-04-20 Lucent Technologies Inc. Thin oxide mask level defined resistor
WO1998047190A1 (en) * 1997-04-16 1998-10-22 The Board Of Trustees Of The Leland Stanford Junior University Distributed esd protection device for high speed integrated circuits
US6204537B1 (en) 1998-10-01 2001-03-20 Micron Technology, Inc. ESD protection scheme
SE9900439D0 (sv) 1999-02-09 1999-02-09 Ericsson Telefon Ab L M Electrostatic discharge protection of integrated circuits
US6331726B1 (en) * 2000-03-21 2001-12-18 International Business Machines Corporation SOI voltage dependent negative-saturation-resistance resistor ballasting element for ESD protection of receivers and driver circuitry
SE522909C2 (sv) * 2001-09-06 2004-03-16 Ericsson Telefon Ab L M Anordning för skydd av integrerad högfrekvenskrets innefattande en halvledarvaristor
JP3714243B2 (ja) * 2001-12-11 2005-11-09 セイコーエプソン株式会社 半導体装置、電気光学装置、および電子機器
US6822295B2 (en) * 2002-07-30 2004-11-23 Honeywell International Inc. Overvoltage protection device using pin diodes
FR2848026B1 (fr) * 2002-11-28 2005-03-11 St Microelectronics Sa Dispositif de protection d'un circuit electronique contre des decharges electrostatiques
SE0302296D0 (sv) * 2003-08-27 2003-08-27 Infineon Technologies Ag Device for ESD protection of an integrated circuit
US8355015B2 (en) * 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
EP1603162A1 (en) * 2004-05-28 2005-12-07 Infineon Technologies AG Device for esd protection of an integrated circuit
US20060132995A1 (en) * 2004-12-17 2006-06-22 Sitronix Technology Corp. Method for whole-chip electrostatic-discharge protection
US8693151B2 (en) * 2009-01-29 2014-04-08 Panasonic Corporation Differential transmission circuit and electronic device provided with the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476476A (en) * 1979-04-05 1984-10-09 National Semiconductor Corporation CMOS Input and output protection circuit
JPS56158481A (en) * 1980-05-10 1981-12-07 Ricoh Co Ltd Device for protecting semiconductor device
JPS57164571A (en) * 1981-04-02 1982-10-09 Mitsubishi Electric Corp Semiconductro integrated circuit device
US4513309A (en) * 1982-11-03 1985-04-23 Westinghouse Electric Corp. Prevention of latch-up in CMOS integrated circuits using Schottky diodes
JPS5992557A (ja) * 1982-11-18 1984-05-28 Nec Corp 入力保護回路付半導体集積回路
JPS59224164A (ja) * 1983-06-03 1984-12-17 Hitachi Ltd 半導体集積回路装置
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
JPS613442A (ja) * 1984-06-15 1986-01-09 Nec Corp 半導体装置
US4633283A (en) * 1985-03-11 1986-12-30 Rca Corporation Circuit and structure for protecting integrated circuits from destructive transient voltages
JPS61263276A (ja) * 1985-05-17 1986-11-21 Matsushita Electronics Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354158A (ja) * 1991-05-31 1992-12-08 Sharp Corp 半導体素子
JP2004055796A (ja) * 2002-07-19 2004-02-19 Mitsubishi Electric Corp 半導体装置
JP2015130537A (ja) * 2009-06-29 2015-07-16 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
EP0260125A2 (en) 1988-03-16
US4876584A (en) 1989-10-24
EP0260125A3 (en) 1988-09-21
GB8621839D0 (en) 1986-10-15

Similar Documents

Publication Publication Date Title
JPS63147357A (ja) 静電気放電保護回路
KR930011797B1 (ko) 반도체 집적회로장치
US5930098A (en) Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore
JP3013624B2 (ja) 半導体集積回路装置
JPH06177330A (ja) 半導体装置
US7561390B2 (en) Protection circuit in semiconductor circuit device comprising a plurality of chips
JP3217336B2 (ja) 半導体装置
JP2830783B2 (ja) 半導体装置
US5811845A (en) Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit for bypassing an excess signal
US6833590B2 (en) Semiconductor device
US4962320A (en) Input protection circuit for MOS device
JPH1070246A (ja) 半導体装置の保護素子
JPH0228362A (ja) 半導体集積回路装置
JPH0327566A (ja) サージ保護装置
US6583475B2 (en) Semiconductor device
JPH01222624A (ja) モノリシック過電圧保護集合体
JPH0228266B2 (ja)
JP2580571B2 (ja) 入力保護回路
JPH02135774A (ja) 半導体装置
JP3116778B2 (ja) 半導体装置
JP3134443B2 (ja) 半導体入力保護装置
JP2878765B2 (ja) 半導体装置
KR960002096B1 (ko) 정전 방전 보호 기능을 가지는 반도체 장치
JPH06140588A (ja) 半導体集積回路
JP2870923B2 (ja) 半導体集積回路の保護回路