JPS613442A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS613442A JPS613442A JP12321484A JP12321484A JPS613442A JP S613442 A JPS613442 A JP S613442A JP 12321484 A JP12321484 A JP 12321484A JP 12321484 A JP12321484 A JP 12321484A JP S613442 A JPS613442 A JP S613442A
- Authority
- JP
- Japan
- Prior art keywords
- region
- low
- semiconductor
- resistant
- resistance region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明保護抵抗領域を有する半導体装置にかかり、とく
に高周波領域のサージ電流に効果ある静電保護抵抗領域
を備えた半導体装置に関する。
に高周波領域のサージ電流に効果ある静電保護抵抗領域
を備えた半導体装置に関する。
(従来技術)
半導体装置全サージ電流から保護するには外部引出しパ
ッドと内部電子回路との間にサージ電流の吸収回路を挿
入するのが通常である。この吸収回路はサージ電流に減
衰を与える機能と電子回路に影響を与えないよう外部に
流出せしめる機能の2つがあれば良いとされて来た。従
って、この吸収回路には抵抗とダイオードの組合せ回路
が用いられそれなシの効果t−あげている。しかしなが
ら、高周波領域の半導体装置ではこの抵抗を形成する不
純物拡散抵抗(以下単に拡散抵抗という)がもつ浮遊容
量が高周波入力信号に対しバイパス・コンデンサとして
働き分路を作るので、半導体装置の電子的機能を著しく
低下せしめるようになる。
ッドと内部電子回路との間にサージ電流の吸収回路を挿
入するのが通常である。この吸収回路はサージ電流に減
衰を与える機能と電子回路に影響を与えないよう外部に
流出せしめる機能の2つがあれば良いとされて来た。従
って、この吸収回路には抵抗とダイオードの組合せ回路
が用いられそれなシの効果t−あげている。しかしなが
ら、高周波領域の半導体装置ではこの抵抗を形成する不
純物拡散抵抗(以下単に拡散抵抗という)がもつ浮遊容
量が高周波入力信号に対しバイパス・コンデンサとして
働き分路を作るので、半導体装置の電子的機能を著しく
低下せしめるようになる。
浮遊容量を小さくするには不純物濃度を低くし拡散幅を
狭くすれば良いが、このようにすると外部引出しパッド
から延びる接続配線とのコンタクト部の電流線密度が高
くな勾配線切れなどの障害を起こし易くなる。
狭くすれば良いが、このようにすると外部引出しパッド
から延びる接続配線とのコンタクト部の電流線密度が高
くな勾配線切れなどの障害を起こし易くなる。
(発明の目的)
本発明の目的は、上記の情況に鑑み、外部引出しパッド
とのコンタクト部の電流線密度を下げ且つ浮遊容量を小
ならしめる構造のサージ保護抵抗領域を備えた半導体装
置を提供することである。
とのコンタクト部の電流線密度を下げ且つ浮遊容量を小
ならしめる構造のサージ保護抵抗領域を備えた半導体装
置を提供することである。
(発明の構成)
本発明の半導体装置は、外部引出しパッドと内部電子回
路との間に前記引出しパッド側に低抵抗領域を形成して
挿入される不純物拡散抵抗と、前記不純物拡散抵抗の低
抵抗領域と隣接する半導体領域との接合部で形成され且
つ系としての最高回路電位に接続される導出部を有する
半導体ダイオードとを含むサージ保護抵抗領域を備えて
構成される。
路との間に前記引出しパッド側に低抵抗領域を形成して
挿入される不純物拡散抵抗と、前記不純物拡散抵抗の低
抵抗領域と隣接する半導体領域との接合部で形成され且
つ系としての最高回路電位に接続される導出部を有する
半導体ダイオードとを含むサージ保護抵抗領域を備えて
構成される。
(発明の効果)
本発明によれば、半導体ダイオードは低抵抗領域の近傍
に形成されているので、到来したサージ電流の大部分を
この低抵抗領域から最高電位端子に流入せしめ、残)を
高抵抗領域で減衰せしめることができる。従って、高抵
抗領域全大幅に短縮することができ領域直下に形成され
る浮遊容量を著しく減少せしめることが可能である。
に形成されているので、到来したサージ電流の大部分を
この低抵抗領域から最高電位端子に流入せしめ、残)を
高抵抗領域で減衰せしめることができる。従って、高抵
抗領域全大幅に短縮することができ領域直下に形成され
る浮遊容量を著しく減少せしめることが可能である。
この2つの抵抗領域が同一濃度で形成される場合には低
抵抗領域の拡散幅は広く形成されることとなるので、コ
ンタクト部の面積を大きくとることができ電流線密度を
大きく下げて配線切れなど信頼性を損う障害の発生を防
止することができる。
抵抗領域の拡散幅は広く形成されることとなるので、コ
ンタクト部の面積を大きくとることができ電流線密度を
大きく下げて配線切れなど信頼性を損う障害の発生を防
止することができる。
更にこのコンタクト部を複数個に分割した場合には、コ
ンタクト孔周縁の長さが一層長くな多電流線密度減少効
果を高めると共にコンタクト抵抗が並列挿入の形となる
ので、コンタクト部の抵抗値を減少せしめる効果をあわ
せ有する。
ンタクト孔周縁の長さが一層長くな多電流線密度減少効
果を高めると共にコンタクト抵抗が並列挿入の形となる
ので、コンタクト部の抵抗値を減少せしめる効果をあわ
せ有する。
また、この2つの抵抗領域の間をテーパ状に形成した場
合には、高周波入力信号に対する整合性を損うことはな
い。更に低抵抗領域を半導体ダイオードの耐圧を損わな
い範囲の高濃度で形成し。
合には、高周波入力信号に対する整合性を損うことはな
い。更に低抵抗領域を半導体ダイオードの耐圧を損わな
い範囲の高濃度で形成し。
高抵抗領域との間を緩るやかな濃度勾配で結んだ場合に
も、高周波領域におけるサージ電流について全く同様な
保護効果を呈する。以下図面を参照して本発明の詳細な
説明する。
も、高周波領域におけるサージ電流について全く同様な
保護効果を呈する。以下図面を参照して本発明の詳細な
説明する。
(実施例の説明)
第1図(a)および(b)は1本発明半導体装置におけ
るるサージ保護抵抗領域の一実施例を示す平面図および
等価回路図をそれぞれ示す。本実施例は外部引出しパッ
ド1と内部電子回路2との間に接続導体3および4をそ
れぞれ介して挿入された低抵抗領域”1+テ一パ部Tお
よび高抵抗領域R1からなる拡散抵抗と、低抵抗領域R
1と隣接する半導体領域(図示しな−)との接合部で形
成され導出部5を介して系としての最高回路電位V
に接C 続される半導体ダイオードDIとを含む。各抵抗領域は
同一濃度の拡散抵抗で形成され低抵抗領域R1の拡散領
域は幅広に形成される。
るるサージ保護抵抗領域の一実施例を示す平面図および
等価回路図をそれぞれ示す。本実施例は外部引出しパッ
ド1と内部電子回路2との間に接続導体3および4をそ
れぞれ介して挿入された低抵抗領域”1+テ一パ部Tお
よび高抵抗領域R1からなる拡散抵抗と、低抵抗領域R
1と隣接する半導体領域(図示しな−)との接合部で形
成され導出部5を介して系としての最高回路電位V
に接C 続される半導体ダイオードDIとを含む。各抵抗領域は
同一濃度の拡散抵抗で形成され低抵抗領域R1の拡散領
域は幅広に形成される。
到来するサージ電流を最高回路電位V 端子C
に流出せしめる半導体ダイオードDlは、従来の保護抵
抗とは異な力新らたにパッド1側に設けた低抵抗領域R
菫の近傍に形成されているので、到来サージの大部分の
電流を効率良く吸収し導出部5を介し最高回路電位V。
抗とは異な力新らたにパッド1側に設けた低抵抗領域R
菫の近傍に形成されているので、到来サージの大部分の
電流を効率良く吸収し導出部5を介し最高回路電位V。
C端子に流出せしめる。
従って、高抵抗領域R1の役目は残余のサージ電流に減
衰を与えるだけでめる。これによって高抵抗領域几鵞の
拡散長は著しく短縮され領域直下の浮遊容量もまた大幅
に減少する。この結果、従来問題とされた高周波入力信
号に対するバイパス効果は解消し、内部電子回路2を高
周波領域において充分作動せしめることができる。
衰を与えるだけでめる。これによって高抵抗領域几鵞の
拡散長は著しく短縮され領域直下の浮遊容量もまた大幅
に減少する。この結果、従来問題とされた高周波入力信
号に対するバイパス効果は解消し、内部電子回路2を高
周波領域において充分作動せしめることができる。
この際低抵抗領域R1と高抵抗領域R2との間にはテー
パ部Ti挿入し両者の整合をとる必要があり、t−た低
抵抗領域R1が幅広とされるなど浮遊容量を増加する要
因もあるが、コンタクト部6および7の不純物濃度を少
し高め低抵抗領域R1の占有面積を言わば接続導体3の
延長程度に設定することによって解決することができる
。
パ部Ti挿入し両者の整合をとる必要があり、t−た低
抵抗領域R1が幅広とされるなど浮遊容量を増加する要
因もあるが、コンタクト部6および7の不純物濃度を少
し高め低抵抗領域R1の占有面積を言わば接続導体3の
延長程度に設定することによって解決することができる
。
またコンタクト部6を従来の抵抗幅一定で形成されてい
た配線構造と異なフ幅広に設定できるので、電流の線密
度は低下し配線切れなどの障害問題も解決される。
た配線構造と異なフ幅広に設定できるので、電流の線密
度は低下し配線切れなどの障害問題も解決される。
第2図は本発明半導体装置のサージ保護抵抗領域の要部
を示す断面図で、第1図と共通する部分にはこれと同一
の符号が付されている。半導体ダイオードDlはP形基
板8上に絶縁酸化膜9で囲まれて形成されたN形半導体
領域10とP形半導体領域11との接合部で形成され、
低抵抗領域R1および高抵抗領域R2とから成るサージ
保護抵抗孔はP形半導体領域11.内に形成される。こ
こで最高回路電位V0゜に接続される導出部5は低抵抗
領域R,のコンタクト部6側に設けられ、半導体ダイオ
ードD!は低抵抗領域R1側で有効に機能するよう形成
される。また半導体ダイオードD。
を示す断面図で、第1図と共通する部分にはこれと同一
の符号が付されている。半導体ダイオードDlはP形基
板8上に絶縁酸化膜9で囲まれて形成されたN形半導体
領域10とP形半導体領域11との接合部で形成され、
低抵抗領域R1および高抵抗領域R2とから成るサージ
保護抵抗孔はP形半導体領域11.内に形成される。こ
こで最高回路電位V0゜に接続される導出部5は低抵抗
領域R,のコンタクト部6側に設けられ、半導体ダイオ
ードD!は低抵抗領域R1側で有効に機能するよう形成
される。また半導体ダイオードD。
はN+埋込み層とP形基板8とで構成されるもので、第
1図+b)の等価回路に対応するものである。
1図+b)の等価回路に対応するものである。
第3図は本発明半導体装置におけるサージ保護抵抗領域
の他の実施例を示す平面図で、第1図と共通するものに
は同じく同一符号を付した。本実施例では低抵抗領域R
,4vコンタクト部6が5a。
の他の実施例を示す平面図で、第1図と共通するものに
は同じく同一符号を付した。本実施例では低抵抗領域R
,4vコンタクト部6が5a。
6bおよび6Cの3つの部分に分割される。ここでは3
分割の場合が示されているが分割数は任意に選択するこ
とができる。このようにコンタクト部6ft複数個に分
割することによって、コンタクト孔周縁の長さ全一層長
くし且つコンタクト抵抗全並列接続構成にすることがで
きるので、サージ電流の線密度がより一層低下すると共
にコンタクト抵抗も減少し、半導体ダイオードDのサー
ジ電流吸収効果をよシ一層付勢することができる。
分割の場合が示されているが分割数は任意に選択するこ
とができる。このようにコンタクト部6ft複数個に分
割することによって、コンタクト孔周縁の長さ全一層長
くし且つコンタクト抵抗全並列接続構成にすることがで
きるので、サージ電流の線密度がより一層低下すると共
にコンタクト抵抗も減少し、半導体ダイオードDのサー
ジ電流吸収効果をよシ一層付勢することができる。
以上は不純物濃度を同一とした場合について説明したが
適当な濃度勾配を持たせてサージ保護抵抗R1に形成す
ることも勿論可能であり、高周波領域におけるサージ電
流について全く同様に作用し。
適当な濃度勾配を持たせてサージ保護抵抗R1に形成す
ることも勿論可能であり、高周波領域におけるサージ電
流について全く同様に作用し。
上述の保護効果を行わしめることができる。従って半導
体装置はサージ電流の到来に対して有効に保護され高周
波領域においても何んらの支障も受けず完全な動作状態
を保持し得る。
体装置はサージ電流の到来に対して有効に保護され高周
波領域においても何んらの支障も受けず完全な動作状態
を保持し得る。
【図面の簡単な説明】
第1図(a)およびfbli’t、本発明半導体装置に
おけるサージ保護抵抗領域の一実施例を示す平面図およ
び等価回路図、第2図は本発明半導体装置のサージ保護
抵抗領域の要部を示す断面図、第3図は本発明半導体装
置におけるサージ保護抵抗領域の他の実施例を示す平面
図である。 1・・・・・外部引出しパッド、2・・・・・・内部電
子回路。 3.4・・・・・・接続導体、5・・・・・・ダイオー
ド導出部、6、′7・・・・・・コンタクト部、8・・
・・・・P形基板、9・・・・・・絶縁酸化膜、10・
・・・・・N形半導体領域、11・・・・・・P形半導
体領域、■oC・・・・・・最高回路電位、R・・・・
・・サージ保護抵抗、R1・・・・・・低抵抗領域、R
。 ・・・・・高抵抗領域、T・・・・・テーパ部、DI
+ Dl・・・・・・半導体ダイオード。 (b) $iWJ 茅3 図
おけるサージ保護抵抗領域の一実施例を示す平面図およ
び等価回路図、第2図は本発明半導体装置のサージ保護
抵抗領域の要部を示す断面図、第3図は本発明半導体装
置におけるサージ保護抵抗領域の他の実施例を示す平面
図である。 1・・・・・外部引出しパッド、2・・・・・・内部電
子回路。 3.4・・・・・・接続導体、5・・・・・・ダイオー
ド導出部、6、′7・・・・・・コンタクト部、8・・
・・・・P形基板、9・・・・・・絶縁酸化膜、10・
・・・・・N形半導体領域、11・・・・・・P形半導
体領域、■oC・・・・・・最高回路電位、R・・・・
・・サージ保護抵抗、R1・・・・・・低抵抗領域、R
。 ・・・・・高抵抗領域、T・・・・・テーパ部、DI
+ Dl・・・・・・半導体ダイオード。 (b) $iWJ 茅3 図
Claims (4)
- (1)外部引出しパッドと内部電子回路との間に前記外
部引出しパッド側に低抵抗領域を設け、前記低抵抗領域
と前記内部電子回路との間に高低抗領域を設け、該低抵
抗領域および高低抵領域はともに不純物拡散により形成
された前記内部電子回路に対する保護抵抗であることを
特徴とする半導体装置。 - (2)前記低抵抗領域を形成して挿入される不純物拡散
抵抗と、前記不純物拡散抵抗の低抵抗領域と隣接する半
導体領域との接合部で形成され且つ系としての最高回路
電位に接続される導出部を有する半導体ダイオードとを
含むサージ保護抵抗領域を備えることを特徴とする特許
請求の範囲第(1)項記載の半導体装置。 - (3)前記不純物拡散抵抗が外部引出しパッド側を幅広
とし内部電子回路側にテーパ状に延びる同一濃度の不純
物拡散層で形成されることを特徴とする特許請求の範囲
第(1)項記載の半導体装置。 - (4)前記不純物拡散抵抗の不純物拡散層が外部引出し
パッド側で幅広に形成され、複数個のコンタクト孔を介
し外部引出しパッドに接続されることを特徴とする特許
請求の範囲第(1)項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12321484A JPS613442A (ja) | 1984-06-15 | 1984-06-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12321484A JPS613442A (ja) | 1984-06-15 | 1984-06-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS613442A true JPS613442A (ja) | 1986-01-09 |
Family
ID=14855022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12321484A Pending JPS613442A (ja) | 1984-06-15 | 1984-06-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS613442A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0260125A2 (en) * | 1986-09-10 | 1988-03-16 | British Aerospace Public Limited Company | Electrostatic discharge protection circuit |
JPS63205928A (ja) * | 1987-02-23 | 1988-08-25 | Toshiba Corp | 絶縁ゲ−ト型セミカスタム集積回路 |
JPH0390458U (ja) * | 1989-12-28 | 1991-09-13 | ||
JPH0453161A (ja) * | 1990-06-18 | 1992-02-20 | Mitsubishi Electric Corp | 静電気保護回路 |
-
1984
- 1984-06-15 JP JP12321484A patent/JPS613442A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0260125A2 (en) * | 1986-09-10 | 1988-03-16 | British Aerospace Public Limited Company | Electrostatic discharge protection circuit |
JPS63205928A (ja) * | 1987-02-23 | 1988-08-25 | Toshiba Corp | 絶縁ゲ−ト型セミカスタム集積回路 |
JPH0390458U (ja) * | 1989-12-28 | 1991-09-13 | ||
JPH0453161A (ja) * | 1990-06-18 | 1992-02-20 | Mitsubishi Electric Corp | 静電気保護回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4876584A (en) | Electrostatic discharge protection circuit | |
KR930011797B1 (ko) | 반도체 집적회로장치 | |
US6587320B1 (en) | Apparatus for current ballasting ESD sensitive devices | |
US4057844A (en) | MOS input protection structure | |
US5535084A (en) | Semiconductor integrated circuit having protection circuits | |
JPS6068721A (ja) | Ecl回路 | |
US5708610A (en) | Semiconductor memory device and semiconductor device | |
JP3351440B2 (ja) | 半導体集積回路 | |
JPS613442A (ja) | 半導体装置 | |
US6818953B2 (en) | Protection of an integrated circuit against electrostatic discharges and other overvoltages | |
KR970030780A (ko) | 반도체 집적 회로 장치 | |
EP0424394B1 (en) | Means for reducing damage to jfets from electrostatic discharge events | |
US4922316A (en) | Infant protection device | |
JP2982250B2 (ja) | 半導体装置 | |
US20020152448A1 (en) | Layout of semiconductor integrated circuit | |
JPH04206961A (ja) | 半導体装置 | |
US7049698B1 (en) | Semiconductor integrated circuit having transistor with reduced resistance | |
EP0620598B1 (en) | Input/output protective circuit | |
JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
JPS60120569A (ja) | 入力回路 | |
KR960002096B1 (ko) | 정전 방전 보호 기능을 가지는 반도체 장치 | |
JPS612361A (ja) | 静電破壊防止素子 | |
JPS6290963A (ja) | Mos半導体回路 | |
JPH0381310B2 (ja) | ||
JPS62166557A (ja) | 半導体静電破壊保護装置 |