JPH1070246A - 半導体装置の保護素子 - Google Patents
半導体装置の保護素子Info
- Publication number
- JPH1070246A JPH1070246A JP9172414A JP17241497A JPH1070246A JP H1070246 A JPH1070246 A JP H1070246A JP 9172414 A JP9172414 A JP 9172414A JP 17241497 A JP17241497 A JP 17241497A JP H1070246 A JPH1070246 A JP H1070246A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- well
- branch
- source
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000001681 protective effect Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
熱的破壊を防ぐことのできる半導体装置の保護素子を提
供することを目的とする。 【解決手段】 本発明の半導体装置の保護素子は、ウェ
ル、ソース及びドレイン領域を有している半導体基板
と、前記半導体基板の上に形成されている複数の平行な
ゲート枝と、前記複数のゲート枝の間に形成され、前記
ドレイン領域と接続している複数のドレイン枝と、前記
ドレイン枝を連結する複数の抵抗と、前記複数のゲート
枝の間に形成されて前記ソース領域及び前記ウェルと接
続されているソース/ウェルパターンとからなることを
特徴とする。
Description
素子に係り、より詳しくは半導体装置の保護素子で用い
られる梯子構造のNMOSトランジスタに関するもので
ある。
内部回路の入力端、または出力端に大きい電流が急に流
入する場合に、内部回路を保護するために付加されるも
ので、このとき、大きい電流が流入するのは主に静電気
放電(ESD:electrostaticdischarge)のためであ
る。保護回路に使用される保護素子としては主にダイオ
ード、抵抗、トランジスタなどがある。
(N type metal−oxide semiconduct−or)トランジス
タはダイオードに比べて漏洩電流が大きい欠点がある以
外にはトリガ(trigger)電圧、スナップバック(snap−ba
ck)電圧、動的抵抗(dynamic re−sistance)などの保護
特性の異なる他の素子よりも優秀であるので、CMOS
(complementary MOS)回路で主に使用されている。
レイン及びその上のゲートとからなるNMOSトランジ
スタを保護素子で用いる際には、ゲートとウェル(well)
及びソースを接地させて、ドレインは入力端、または出
力端のパッド(pad)に連結して使用する。
力はゲートの幅に大きく依存するが、保護能力を向上さ
せるためにはゲート幅を大きく維持しなければならな
い。
制限されている場合とか、回路配置のために片側の方向
にゲートの幅を伸ばせない場合には、梯子(ladder)、
または指(finger)構造を用いる。
のMOSトランジスタについて説明する。
タの配置図であって次のような構造からなる。まず、ゲ
ートパターン1の構造を見ると、横方向に一つの枝が形
成され、その枝から直角に多数のゲート枝Gが平行に分
かれる構造になっている。
にドレインパターン3のもとの枝が横に形成され、ゲー
ト枝Gが形成されている部分の横にソース/ウェルパタ
ーン2のもとの枝が形成されている。ドレインパターン
3及びソース/ウェルパターン2のもとの枝からゲート
パターン1のゲート枝Gの間に交互にドレイン枝D及び
ソース枝Sが形成され、両端のゲート枝Gの外側にはそ
れぞれソース/ウェル枝S/Wが形成されている。ソー
ス枝S及びドレイン枝Dは下部に形成されている多数の
ソース接触口10及びドレイン接触口30を通じて半導
体基板のN活性領域40と連結されている。
ル枝S/Wは外側の接触口20を通じて半導体基板のP
活性領域50と連結され、また内側のソース接触口10
を通じてN活性領域40と連結されている。また、ソー
ス/ウェルパターン2のもとの枝にもウェル接触口20
が形成されている。結局、ソース接触口10とウェル接
触口20は梯子の姿のMOSトランジスタを囲んでい
る。
は出力端と連結され、ソースパターン2は接地されてい
る。
造では電流密集化による素子破壊現像のために静電気保
護性能が低下する問題点がある。
が発生する理由は、ウェル接触口20とソース接触口1
0との間の距離の違いから発生する抵抗の差のためであ
る。ウェル接触口20から遠く離れているソースでは、
その下のウェル領域の抵抗は大きくなる。ソースとウェ
ルとを接地する際、ドレインに陽の静電気が印加される
と、ウェル接触口20と遠く離れているソースが最先に
ターンオンされる。一旦、ソースが順方向にターンオン
されると、ターンオンされるソースと一番近いドレイン
側に電流が密集して素子の放電力が低下する。
ためのもので、電流密集化現象を防止して素子の熱的破
壊を防ぐことに目的がある。
めの本発明に従う半導体装置の保護素子は、ウェル、ソ
ース及びドレイン領域を有している半導体基板と、前記
半導体基板の上に形成されている複数の平行なゲート枝
と、前記複数のゲート枝の間に形成され、前記ドレイン
領域と接続している複数のドレイン枝と、前記ドレイン
枝を連結する複数の抵抗と、前記複数のゲート枝の間に
形成されて前記ソース領域及び前記ウェルと接続されて
いるソース/ウェルパターンとからなることを特徴とす
る。
端と連結され、ソース/ウェルパターンは接地されてい
ることが望ましく、このとき、ウェルとソース/ウェル
パターンとの接続点は半導体装置の入出力端の側に形成
されていることが良い。
流れ込む電流がウェルとソース/ウェルパターンの接続
点から遠いところから順番に流れて電流の密集化現像を
防止することができる。
装置の保護素子に係り、図面を参照して詳細に説明す
る。
NMOSトランジスタであって、図2に図示する構造と
比較すると次の点が違う。
右の両端に形成されていたが、本実施形態ではソース/
ウェル枝S/Wが入力端、または出力端に近いドレイン
枝D3側のみに一つ形成されている。ソース/ウェル枝
S/Wの外側には半導体基板のP活性領域50と連結さ
れるウェル接触口20が形成されており、P活性領域5
0もウェル接触口20下部のみに形成されており、ソー
ス/ウェルパターン2のもとの枝の下部には形成されて
いない。最後に、ドレイン枝D1、D2、D3の間にはそ
れぞれ抵抗R1、R2が形成されている。
説明する。
前記のようにウェル接触口20から遠く離れているドレ
イン枝D1から電流が流入する。そして、この電流が密
集化されて素子の熱的破壊現象が発生する前に、この電
流により抵抗R1に印加される電圧とドレイン枝D1に印
加される電圧が合わせてドレイン枝D2にかかって、抵
抗がない場合より早く電流が流入する。同様にドレイン
枝D3にも電圧が印加されて電流が早く流入する。
し、半導体装置の入出力端と近いドレイン枝の側のみに
ウェル接触口を形成するので、電流の密集化現象が発生
する前に電流を分散させて素子の破壊を防ぐことができ
る。
トランジスタの構造を示す配置図である。
構造のNMOSトランジスタの構造を示す配置図であ
る。
Claims (3)
- 【請求項1】 ウェル、ソース及びドレイン領域を有し
ている半導体基板と、 前記半導体基板の上に形成されている複数の平行なゲー
ト枝と、 前記複数のゲート枝の間に形成され、前記ドレイン領域
と接続している複数のドレイン枝と、 前記ドレイン枝を連結する複数の抵抗と、 前記複数のゲート枝の間に形成されて前記ソース領域及
び前記ウェルと接続されているソース/ウェルパターン
とからなることを特徴とする半導体装置の保護素子。 - 【請求項2】 前記ドレイン枝は前記半導体装置の入出
力端と連結されており、前記ソース/ウェルパターンは
接地されていることを特徴とする請求項1に記載の半導
体装置の保護素子。 - 【請求項3】 前記ソース/ウェルパターンと前記ウェ
ルとの接続点は前記半導体装置の入出力端に近いドレイ
ン枝側に形成されていることを特徴とする請求項2に記
載の半導体装置の保護素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960024426A KR100188135B1 (en) | 1996-06-27 | 1996-06-27 | Protection device of semiconductor device |
KR1996-24426 | 1996-06-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1070246A true JPH1070246A (ja) | 1998-03-10 |
Family
ID=19463826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9172414A Pending JPH1070246A (ja) | 1996-06-27 | 1997-06-27 | 半導体装置の保護素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5977595A (ja) |
JP (1) | JPH1070246A (ja) |
KR (1) | KR100188135B1 (ja) |
TW (1) | TW327254B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004521477A (ja) * | 2000-06-15 | 2004-07-15 | サーノフ コーポレイション | Esd−センシティブ回路のためマルチ・フィンガ電流バラスティングesd保護回路及びインタリーブ配置されたバラスティング |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4376348B2 (ja) * | 1998-05-18 | 2009-12-02 | パナソニック株式会社 | 半導体装置 |
JP3758876B2 (ja) * | 1999-02-02 | 2006-03-22 | Necマイクロシステム株式会社 | 半導体装置のレイアウト方法 |
US6587320B1 (en) | 2000-01-04 | 2003-07-01 | Sarnoff Corporation | Apparatus for current ballasting ESD sensitive devices |
US6750517B1 (en) * | 2000-11-06 | 2004-06-15 | Taiwan Semiconductor Manufacturing Company | Device layout to improve ESD robustness in deep submicron CMOS technology |
KR100699845B1 (ko) * | 2005-06-10 | 2007-03-27 | 삼성전자주식회사 | 액티브 영역의 면적을 감소시킨 반도체 메모리 장치 |
US7402846B2 (en) | 2005-10-20 | 2008-07-22 | Atmel Corporation | Electrostatic discharge (ESD) protection structure and a circuit using the same |
JP5431791B2 (ja) * | 2009-05-27 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 静電気保護回路 |
JP6100026B2 (ja) * | 2013-03-06 | 2017-03-22 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USH842H (en) * | 1989-06-30 | 1990-11-06 | American Telephone And Telegraph Company | Metal conductor structure having low electro-migration at high currents for semiconductor devices |
-
1996
- 1996-06-27 KR KR1019960024426A patent/KR100188135B1/ko not_active IP Right Cessation
-
1997
- 1997-06-05 TW TW086107784A patent/TW327254B/zh not_active IP Right Cessation
- 1997-06-18 US US08/878,483 patent/US5977595A/en not_active Expired - Lifetime
- 1997-06-27 JP JP9172414A patent/JPH1070246A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004521477A (ja) * | 2000-06-15 | 2004-07-15 | サーノフ コーポレイション | Esd−センシティブ回路のためマルチ・フィンガ電流バラスティングesd保護回路及びインタリーブ配置されたバラスティング |
Also Published As
Publication number | Publication date |
---|---|
TW327254B (en) | 1998-02-21 |
US5977595A (en) | 1999-11-02 |
KR100188135B1 (en) | 1999-06-01 |
KR980006260A (ko) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7777999B2 (en) | Electrostatic discharge (ESD) protection device | |
US5717559A (en) | Input/output protection device for use in semiconductor device | |
JP4091999B2 (ja) | 静電気保護素子 | |
JPS63147357A (ja) | 静電気放電保護回路 | |
JP2959528B2 (ja) | 保護回路 | |
JP2007235151A (ja) | 集積回路用の保護構造 | |
JPH1070246A (ja) | 半導体装置の保護素子 | |
JPH0391264A (ja) | 入力保護回路を備えた半導体装置 | |
JP3559075B2 (ja) | Cmos技術の集積電子回路用の極性反転保護装置 | |
US5828107A (en) | Semiconductor integrated circuit device | |
JP2611639B2 (ja) | 半導体装置 | |
JP3577808B2 (ja) | 半導体集積装置 | |
KR19980028442A (ko) | 정전기 보호 소자 | |
US5432369A (en) | Input/output protection circuit | |
US7049698B1 (en) | Semiconductor integrated circuit having transistor with reduced resistance | |
JP3493713B2 (ja) | 半導体装置 | |
JPS62122164A (ja) | 入力保護回路 | |
JPH0770707B2 (ja) | Cmos入力保護回路 | |
JPH0613563A (ja) | 静電気保護装置 | |
JPS60120569A (ja) | 入力回路 | |
JPH0669429A (ja) | 半導体回路 | |
JP3134443B2 (ja) | 半導体入力保護装置 | |
JPH06140576A (ja) | Icの静電破壊保護装置 | |
KR100188140B1 (ko) | 반도체 장치의 보호 소자 | |
JPH05235379A (ja) | 保護用ダイオード素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050526 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |