JP2007235151A - 集積回路用の保護構造 - Google Patents
集積回路用の保護構造 Download PDFInfo
- Publication number
- JP2007235151A JP2007235151A JP2007098617A JP2007098617A JP2007235151A JP 2007235151 A JP2007235151 A JP 2007235151A JP 2007098617 A JP2007098617 A JP 2007098617A JP 2007098617 A JP2007098617 A JP 2007098617A JP 2007235151 A JP2007235151 A JP 2007235151A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- drain contact
- integrated circuit
- contact region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000007786 electrostatic charging Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 本発明は、nチャンネルMOS電界効果トランジスタを有する集積回路において保護のためにトランジスタがバイポーラ状態に迅速に変化し、そのバイポーラ状態が安定している保護構造を提供することを目的とする。
【解決手段】 2個のnチャンネルMOS電界効果トランジスタが対称軸Aに対称に配置され、それらのトランジスタのドレイン領域2 とドレイン接触領域4 の下方にドレイン領域2 とドレイン接触領域4 より軽くドープされたn型抵抗領域10が形成されてドレイン領域2 とドレイン接触領域4 の間の導電接続を構成し、その深さはドレイン領域2 の下のn型抵抗領域よりも深く形成されている。このような構造により破壊電圧に達したときドレイン領域2 とチャンネル11との間がコレクタ接合となるバイポーラトランジスタでn型抵抗領域10がコレクタ接合の一部を形成して大きい電力を吸収できる。
【選択図】 図2
【解決手段】 2個のnチャンネルMOS電界効果トランジスタが対称軸Aに対称に配置され、それらのトランジスタのドレイン領域2 とドレイン接触領域4 の下方にドレイン領域2 とドレイン接触領域4 より軽くドープされたn型抵抗領域10が形成されてドレイン領域2 とドレイン接触領域4 の間の導電接続を構成し、その深さはドレイン領域2 の下のn型抵抗領域よりも深く形成されている。このような構造により破壊電圧に達したときドレイン領域2 とチャンネル11との間がコレクタ接合となるバイポーラトランジスタでn型抵抗領域10がコレクタ接合の一部を形成して大きい電力を吸収できる。
【選択図】 図2
Description
本発明は、nチャンネルMOS電界効果トランジスタを有する集積回路のための保護構造に関する。
そのような保護構造は、ICのピンに到達する静電放電電流からICを保護するように機能する。そのような放電電流は、帯電されたものを例えば人、金属器具、またはケース等を通して放電した結果としてICの操作期間中にピンに到達する。
文献(EOS/ESD Symposium Proceedings 1991, p.88, Charvaka Duvvury and Robert Rountree, )によって、nチャンネルMOS電界効果トランジスタを有し、静電過負荷に対して入力または出力を保護するように設計された集積回路(IC)のための保護配置が知られている。これを達成するためには、ピン、すなわちそれぞれの入力または出力に接続され、常に寄生のバイポーラトランジスタを含んでいるトランジスタが、低電圧、高電流で動作されることができるバイポーラ状態に変化されなければならない。これは“スナップバック”と呼ばれる。バイポーラモードにおける電圧の減少のために、トランジスタはより電力を吸収することができる。さらにトランジスタを保護するために、バイポーラ状態への変化は可能な限り速くなければならず、またバイポーラ状態は可能な限り安定に維持されなければならない。その理由は、第2の“スナップバック”、すなわちバイポーラトランジスタの“第2のブレイクダウン”がこのバイポーラトランジスタを破壊するからである。
EOS/ESD Symposium Proceedings 1991, p.88, Charvaka Duvvury and Robert Rountree
EOS/ESD Symposium Proceedings 1991, p.88, Charvaka Duvvury and Robert Rountree
本発明の目的は、トランジスタのバイポーラ状態がより安定し、かつバイポーラ状態へ迅速に変化するように保護構造を改良することである。
本発明によれば、この目的は、ドレイン領域およびドレイン接触領域の下方にドレイン領域およびドレイン接触領域よりも軽くドープされたn型抵抗領域を設け、ドレイン領域とドレイン接触領域との間に導電接続を提供することによって達成される。
本発明は、入力および出力と、過電圧に対して入力または出力を保護するための2個のnチャンネルMOS電界効果トランジスタを有する保護構造とを具備している集積回路において、2個のnチャンネルMOS電界効果トランジスタは、半導体基板に垂直な対称軸の両側に対称に配置されており、両方のnチャンネルMOS電界効果トランジスタはそのドレイン領域が対称軸に近い側に位置し、ソース領域が対称軸から遠い側に位置するように配置され、両方のMOS電界効果トランジスタのn型のドレイン領域はそれぞれ前記対称軸を中心として設けられたn型のドレイン接触領域と空間的に分離されて半導体基板の表面領域に形成され、さらに、それらドレイン領域およびドレイン接触領域の下方において、ドレイン領域およびドレイン接触領域よりもより軽くドープされたn型抵抗領域が半導体基板中に形成されてドレイン領域とドレイン接触領域との間の導電接続が構成され、このn型抵抗領域のドレイン領域の下方の領域とドレイン接触領域とを接続している領域の深さはドレイン領域の下方のn型抵抗領域の深さよりも深く形成されており、ドレイン接触領域は外部接続パッドに接続され、前記ドレイン領域は集積回路の入力素子に直接接続されていることを特徴とする。
この構成において、通常のnチャンネルMOSトランジスタのように、ドレイン・ゲートの縁部は、浅く、多量にドープされたpn接合部によって形成される。これによって、バイポーラモードへ変化するための、すなわちスナップバックのための低い破壊電圧が確保され、従ってそれは迅速に生じる。本発明によって設けられるn型抵抗領域のために、より軽くドープされたこの抵抗領域は、ドレインの縁部の近くの基体の内部にさらに延在する。これによって、バイポーラ状態に変化する期間中に熱的過負荷がかかるリスクが排除される。このこと自体は、pn接合部において電流の縮小が破壊電圧で生じ、それはドレイン/ゲートの縁部に沿って分配されるという事実によって説明される。また、ドレイン接触領域における金属性コンタクトの、ドレイン領域に対するスプリアス熱効果、従って、トランジスタの動作に対するスプリアス熱効果は避けられる。その理由は、トランジスタ領域のために、ドレイン/ゲートの縁部から接触部にかけて大きい間隔があり、それによって接触部への熱伝導が大きい距離を通じて行われるからである。ドレイン領域とドレイン接触領域との間には、ドレイン領域およびドレイン接触領域のn型ドープ部分によって橋絡していないn型抵抗領域が基体の表面において設けられている。ドレイン領域およびドレイン接触領域は、同じレベルでn型のドープをされる。トランジスタがバイポーラ状態へ変化する期間中に局部的な加熱(“加熱点”)が避けられるという利点に加えて、非常にスペースを節約する配置が得られる。その理由は、抵抗領域が基体中に設けられるので、付加的な抵抗素子が必要とされないからである。さらに、nチャンネルトランジスタは、付加的な段階およびICを製造するための通常のMOS処理による付加的なマスクなしで作られることができる。
本発明の好ましい実施例において、抵抗領域は、ドレイン領域のゲート/ドレインの縁部よりも先には延在しない。これによって、抵抗領域をドレイン領域に良好に結合することができ、また、ドレイン領域の面積をできる限り大きくカバーすることが可能になる。ドレイン領域は、ソース領域とドレイン領域との間のゲート電極の下方に形成されたチャンネルの寸法は影響を受けないという事実によって制限される。有利なことに、抵抗領域は、ドレイン接触領域全体の下方に延在し、それによって抵抗領域とドレイン接触領域との間の良好な接触が確実になる。有利なことに、抵抗領域の幅は10μm以上であり、好ましくは100μmである。高性能のnチャンネルMOSトランジスタの通常の寸法と比較して、これは非常に有利な寸法である。従って、抵抗領域の幅はトランジスタの幅よりもわずかに大きい。これはCMOS処理のn型ウェルを抵抗領域として使用するのに有利である。
抵抗領域の深さが実質的にドレイン領域またはドレイン接触領域の深さよりも深く、特に3倍乃至5倍の深さである場合も有利である。深さは、個々のトランジスタの所望の機能に従って選択される。“実質的に大きい”というのは1.5倍以上であることを示している。
本発明の別の好ましい実施例において、ソース領域の下方にソース領域よりも軽くドープされたn型の領域が設けられる。従って、その場所においても、電極の金属リード線による合金効果のために生じる短絡の発生が避けられる。
また、ドレイン領域は、保護されるICの入力トランジスタの入力素子、特にゲート電極にコンタクトを介して直接に接続される。
本発明によるトランジスタの配置によって提供される静電帯電に対する保護はまた、高速回路中で使用されるソースおよびドレインの非常に浅い接触部を有するトランジスタにも有効である。そのようなトランジスタは、シリサイド化技術で有効なように構成され、使用されることもできる。これは、ゲート、ソース、およびドレイン領域のいずれか1つだけがシリサイド化される場合およびこれらの全ての領域がシリサイド化される場合の両方に適用される。そのようなトランジスタの場合、本発明によって設計されたトランジスタは特に有効である。その理由は、シリサイド化された領域は非常に低い比抵抗を有しているため、通常そのようなトランジスタは静電状態下では特に弱いからである。ここにおいて、抵抗領域によって提供される保護は特に効果的である。
本発明によるトランジスタは、ICの出力を保護するために使用されることができる。その後、それ自体でICの出力段を形成するため、別個の素子は保護装置には必要とされない。従って、スペースは使用されるチップ技術において節約されることができる。本発明によるトランジスタは、例えば、オープン・ドレイン出力、およびプッシュ・プル段として使用され、また、CMOS技術における結合された出力および入力において使用される。ICの入力を保護するために、保護構造のドレイン領域の端子は、ゲート電極が通常接地電位であるソース電位に接続された状態で、比抵抗の低い通路を介してトランジスタのゲート電極等の入力素子に接続されている。本発明による保護構造はまた、供給リード線間、特にICの、またはICの部分回路の正の供給リード線と接地点との間で使用される。
本発明は以下、添付された図面に関してより詳細に説明する。
p型基体1 上において、2つのnチャンネルトランジスタのそれぞれにドレイン領域2 とソース領域3 が設けられている。また、ドレイン領域2 から分離し、両方のトランジスタに一緒に使用されることのできるドレイン接触領域4 も設けられている。ドレイン接触領域4 は、図1に示されているように、両方のトランジスタのドレイン接触部5 を設けられている。ソース接触部6 は、2個のトランジスタのそれぞれのソース領域3 上に設けられている。各トランジスタのドレイン領域2 とソース領域3 との間において、ゲート電極7 が絶縁層8 上に設けられている。各トランジスタのドレイン領域2 とドレイン接触領域4 との間にはフィールド酸化物層9 が配置されており、ドレイン接触領域4 からドレイン領域2 を分離している。2個のトランジスタの配置は、対称軸Aに関して対称である。ドレイン接触部5 およびソース接触部6 に接続するために、導電路15および16がドレイン領域およびソース領域上にそれぞれ付着されている。導電路は、典型的にアルミニウムで作られており、パッドに導かれている。
p型基体1 上において、2つのnチャンネルトランジスタのそれぞれにドレイン領域2 とソース領域3 が設けられている。また、ドレイン領域2 から分離し、両方のトランジスタに一緒に使用されることのできるドレイン接触領域4 も設けられている。ドレイン接触領域4 は、図1に示されているように、両方のトランジスタのドレイン接触部5 を設けられている。ソース接触部6 は、2個のトランジスタのそれぞれのソース領域3 上に設けられている。各トランジスタのドレイン領域2 とソース領域3 との間において、ゲート電極7 が絶縁層8 上に設けられている。各トランジスタのドレイン領域2 とドレイン接触領域4 との間にはフィールド酸化物層9 が配置されており、ドレイン接触領域4 からドレイン領域2 を分離している。2個のトランジスタの配置は、対称軸Aに関して対称である。ドレイン接触部5 およびソース接触部6 に接続するために、導電路15および16がドレイン領域およびソース領域上にそれぞれ付着されている。導電路は、典型的にアルミニウムで作られており、パッドに導かれている。
ドレイン領域2 およびドレイン接触領域4 の下方には、ドレイン領域2 およびドレイン接触領域4 よりも軽くドープされたn型ウェル10がある。ドレイン領域2 はフィールド酸化物層9 によってドレイン接触領域4 から分離されているので、ドレイン領域2 とドレイン接触領域4 との間の導電はn型ウェル10を介して行われる。n型ウェル10は、ドレイン接触領域4 全体の下方にドレイン領域2 のそれぞれのゲート/ドレインの縁部の周辺まで延在している。これによって、n型ウェル10とドレイン領域2 との間およびn型ウェル10とドレイン接触領域4 との間の良好な接触が確実になる。n型ウェル10は、ゲート/ドレインの縁部に完全に到達する訳ではないが、それによって、ドレイン領域2 とソース領域3 との間のゲート電極7 の下方にある各トランジスタにおけるチャンネル11が、n型ウェルによって狭くされることはない。n型ウェル10はさらに、ドレイン領域2 の数倍の深さまで基体1 に延在しており、それによってpn接合部はさらに基体の内部へ移動する。これによって、より深いが、ドレイン領域2 とチャンネル領域11との間のものよりも軽くドープされたpn接合部が生じる。コンタクトパッド12を介して、保護用の装置は、入力トランジスタのゲート電極等の、ICの入力素子に接続される。
図3は、本発明による保護構造をICの入力部分において使用した一実施例を示している。保護構造17は、抵抗領域10によって形成された抵抗と直列に接続されたトランジスタ18を示している。ドレイン接触領域に接続された導電路15は、外部パッド19に導かれ、それを介してICは外部接続部に接続されることができる。トランジスタ18は、ソース端子からの導電路16と、接地面であるのが好ましい固定電位に接続されたゲート電極7 にダイオードとして接続される。トランジスタ18のドレイン領域は、ICの入力素子21、すなわちICの内部部分に接続されたそれ自体の端子12を有している。ここでは、入力素子は、CMOSインバータ段である。
図4は、本発明による保護構造の別の可能な使用の一例を示している。保護構造17は、ここではICのプッシュ・プル出力段22の部分として使用されている。その構造は、それぞれがそのドレインと直列に接続された抵抗を有している幾つかの並列に接続されたトランジスタ18で構成されており、抵抗は抵抗領域10によって形成されている。ドレイン端子15は、パッド19に接続されており、そのパッドは、入力/出力パッドである。それぞれが抵抗領域10を有する並列に接続されたトランジスタ18は、幾つかの端子が並列に接続された状態で図1に示されているような保護構造と対応する。保護構造17のドレイン領域の端子12は、抵抗20を通してICの内部部分の入力23に接続されている。ゲート電極は、ICの内部部分から導かれている信号ライン24によって駆動される。同様に、プッシュ・プル段の第2のブランチを形成するpチャンネルトランジスタ25のゲート電極は、ICの内部部分から導かれている信号ライン26によって駆動される。一般に、プッシュ・プル段の第2のブランチのトランジスタ25のw/l比は、実質的に第1のブランチのトランジスタ18のw/l比よりも大きい。
本発明によるトランジスタの配置の動作は以下のようなものである。例えば、正の電圧パルスがICのピンを介してこのピンに接続されたドレイン接触領域に供給される場合、nチャンネルMOSトランジスタは、ドレイン・ソース、またはドレイン・基体の破壊電圧に到達した際にバイポーラ動作状態になる。この動作状態はまた、“npn状態”とも呼ばれる。導電路16は、典型的に接地点に接続されている。n型ウェル10は、それぞれのトランジスタのドレイン領域2 およびドレイン接触領域4 の間で一連の抵抗を形成する。それはまたドレイン領域2 とチャンネル11との間にpn接合部、すなわちコレクタpn接合部を形成し、それは基体11に深く延在する。このn型ウェルの一連の抵抗のために、バイポーラ状態に変化する期間中に、pn接合部に生じた電流の縮小が妨げられる。バイポーラ状態において、トランジスタは、通常の配置よりもより電力を吸収することができる。2個以上のトランジスタを並列に接続することによって電流はさらに分配され、それによって電力放散はより広い地域に分配されるので、電力は両方のトランジスタによって吸収されることができる。
Claims (6)
- 入力および出力と、過電圧に対して入力または出力を保護するための2個のnチャンネルMOS電界効果トランジスタを有する保護構造とを具備している集積回路において、
前記2個のnチャンネルMOS電界効果トランジスタは、半導体基板に垂直な対称軸の両側に対称に配置されており、両方のnチャンネルMOS電界効果トランジスタはそのドレイン領域が対称軸に近い側に位置し、ソース領域が対称軸から遠い側に位置するように配置され、
両方のMOS電界効果トランジスタのn型のドレイン領域はそれぞれ前記対称軸を中心として設けられたn型のドレイン接触領域と空間的に分離されて半導体基板の表面領域に形成され、さらに、それらドレイン領域およびドレイン接触領域の下方において、ドレイン領域およびドレイン接触領域よりもより軽くドープされたn型抵抗領域が半導体基板中に形成されてドレイン領域とドレイン接触領域との間の導電接続が構成され、このn型抵抗領域のドレイン領域の下方の領域とドレイン接触領域とを接続している領域の深さはドレイン領域の下方のn型抵抗領域の深さよりも深く形成されており、
前記ドレイン接触領域は外部接続パッドに接続され、前記ドレイン領域は集積回路の入力素子に直接接続されていることを特徴とする集積回路。 - 前記抵抗領域は前記ドレイン領域の下方に位置する部分がゲートの下方には延在しないように形成されていることを特徴とする請求項1記載の集積回路。
- 前記抵抗領域は、ドレイン接触領域全体の下方に延在していることを特徴とする請求項1または2記載の集積回路。
- 前記ドレイン領域と前記ドレイン接触領域は、半導体の表面に位置している絶縁層によって分離されていることを特徴とする請求項1乃至3のいずれか1項記載の集積回路。
- 前記抵抗領域の深さは実質的にドレイン領域またはドレイン接触領域の深さよりも深く、特に、3倍乃至5倍の深さであることを特徴とする請求項1乃至4のいずれか1項記載の集積回路。
- 前記ソース領域の下方において、ソース領域よりも軽くドープされたn型領域が設けられていることを特徴とする請求項1乃至5のいずれか1項記載の集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4423591A DE4423591C2 (de) | 1994-07-06 | 1994-07-06 | Schutzstruktur für integrierte Schaltungen |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7171051A Division JPH0855984A (ja) | 1994-07-06 | 1995-07-06 | 集積回路用の保護構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007235151A true JP2007235151A (ja) | 2007-09-13 |
Family
ID=6522320
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7171051A Withdrawn JPH0855984A (ja) | 1994-07-06 | 1995-07-06 | 集積回路用の保護構造 |
JP2007098617A Withdrawn JP2007235151A (ja) | 1994-07-06 | 2007-04-04 | 集積回路用の保護構造 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7171051A Withdrawn JPH0855984A (ja) | 1994-07-06 | 1995-07-06 | 集積回路用の保護構造 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5565698A (ja) |
EP (1) | EP0691683B1 (ja) |
JP (2) | JPH0855984A (ja) |
DE (2) | DE4423591C2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654860A (en) * | 1995-08-16 | 1997-08-05 | Micron Technology, Inc. | Well resistor for ESD protection of CMOS circuits |
AU1123597A (en) | 1995-11-30 | 1997-06-19 | Micron Technology, Inc. | Structure for esd protection in semiconductor chips |
US6507074B2 (en) | 1995-11-30 | 2003-01-14 | Micron Technology, Inc. | Structure for ESD protection in semiconductor chips |
US5663678A (en) * | 1996-02-02 | 1997-09-02 | Vanguard International Semiconductor Corporation | ESD protection device |
US6071768A (en) * | 1996-05-17 | 2000-06-06 | Texas Instruments Incorporated | Method of making an efficient NPN turn-on in a high voltage DENMOS transistor for ESD protection |
US5808343A (en) * | 1996-09-20 | 1998-09-15 | Integrated Device Technology, Inc. | Input structure for digital integrated circuits |
KR100482362B1 (ko) * | 1997-10-14 | 2005-08-01 | 삼성전자주식회사 | 정전기보호용반도체장치및그제조방법 |
US6100125A (en) * | 1998-09-25 | 2000-08-08 | Fairchild Semiconductor Corp. | LDD structure for ESD protection and method of fabrication |
US6635930B1 (en) * | 1998-09-25 | 2003-10-21 | Infineon Technologies Ag | Protective circuit |
JP3430080B2 (ja) | 1999-10-08 | 2003-07-28 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
DE10103297A1 (de) * | 2001-01-25 | 2002-08-22 | Infineon Technologies Ag | MOS-Transistor |
US8299531B1 (en) * | 2001-12-27 | 2012-10-30 | National Semiconductor Corporation | CMOS ESD clamp with input and separate output voltage terminal for ESD protection |
DE10222306B4 (de) * | 2002-05-18 | 2010-11-25 | Micronas Gmbh | Schutzstruktur gegen elektrostatische Entladungen |
EP1403909A1 (en) * | 2002-09-30 | 2004-03-31 | STMicroelectronics S.r.l. | Process for manufactoring integrated resistive elements with silicidation protection |
JP4993941B2 (ja) * | 2006-04-27 | 2012-08-08 | パナソニック株式会社 | 半導体集積回路及びこれを備えたシステムlsi |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4246592A (en) * | 1979-01-02 | 1981-01-20 | Texas Instruments Incorporated | High density static memory cell |
JPH0691196B2 (ja) * | 1984-07-25 | 1994-11-14 | 株式会社日立製作所 | 半導体装置 |
FR2598852B1 (fr) * | 1986-05-16 | 1988-10-21 | Eurotechnique Sa | Dispositif de protection d'entree pour circuits integres en technologie cmos. |
US4987465A (en) * | 1987-01-29 | 1991-01-22 | Advanced Micro Devices, Inc. | Electro-static discharge protection device for CMOS integrated circuit inputs |
US4902640A (en) * | 1987-04-17 | 1990-02-20 | Tektronix, Inc. | High speed double polycide bipolar/CMOS integrated circuit process |
US5270565A (en) * | 1989-05-12 | 1993-12-14 | Western Digital Corporation | Electro-static discharge protection circuit with bimodal resistance characteristics |
JPH03272180A (ja) * | 1990-03-22 | 1991-12-03 | Toshiba Corp | 半導体集積回路 |
US5272097A (en) * | 1992-04-07 | 1993-12-21 | Philip Shiota | Method for fabricating diodes for electrostatic discharge protection and voltage references |
US5371395A (en) * | 1992-05-06 | 1994-12-06 | Xerox Corporation | High voltage input pad protection circuitry |
US5838033A (en) * | 1993-09-08 | 1998-11-17 | Lucent Technologies Inc. | Integrated circuit with gate conductor defined resistor |
US5440162A (en) * | 1994-07-26 | 1995-08-08 | Rockwell International Corporation | ESD protection for submicron CMOS circuits |
-
1994
- 1994-07-06 DE DE4423591A patent/DE4423591C2/de not_active Expired - Fee Related
-
1995
- 1995-07-05 EP EP95110474A patent/EP0691683B1/de not_active Expired - Lifetime
- 1995-07-05 DE DE59508413T patent/DE59508413D1/de not_active Expired - Fee Related
- 1995-07-06 US US08/498,822 patent/US5565698A/en not_active Expired - Fee Related
- 1995-07-06 JP JP7171051A patent/JPH0855984A/ja not_active Withdrawn
-
2007
- 2007-04-04 JP JP2007098617A patent/JP2007235151A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPH0855984A (ja) | 1996-02-27 |
US5565698A (en) | 1996-10-15 |
DE59508413D1 (de) | 2000-07-06 |
EP0691683A2 (de) | 1996-01-10 |
EP0691683B1 (de) | 2000-05-31 |
DE4423591A1 (de) | 1996-01-11 |
EP0691683A3 (de) | 1996-06-05 |
DE4423591C2 (de) | 1996-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007235151A (ja) | 集積回路用の保護構造 | |
US6587320B1 (en) | Apparatus for current ballasting ESD sensitive devices | |
US7183612B2 (en) | Semiconductor device having an electrostatic discharge protecting element | |
US7705404B2 (en) | Electrostatic discharge protection device and layout thereof | |
JPH07202126A (ja) | 半導体装置 | |
JPH0662529A (ja) | 静電放電に対する集積回路の保護装置 | |
US7576961B2 (en) | Electrostatic discharge protection circuit using triple welled silicon controlled rectifier | |
KR100673421B1 (ko) | 반도체 집적회로장치 및 그 제조방법 | |
JP3729082B2 (ja) | 半導体保護回路 | |
US5710452A (en) | Semiconductor device having electrostatic breakdown protection circuit | |
US6455898B1 (en) | Electrostatic discharge input protection for reducing input resistance | |
JPH09139468A (ja) | 半導体集積回路装置 | |
JP2002313947A (ja) | 半導体装置 | |
JP2004521477A (ja) | Esd−センシティブ回路のためマルチ・フィンガ電流バラスティングesd保護回路及びインタリーブ配置されたバラスティング | |
JP3141865B2 (ja) | 半導体集積装置 | |
JP3123489B2 (ja) | 半導体集積回路における静電保護回路及びその製造方法 | |
US6597021B2 (en) | Protection circuit and semiconductor device | |
JP2008172216A (ja) | ウェル電位トリガによるesd保護 | |
JP3574359B2 (ja) | 半導体装置 | |
US7606012B2 (en) | Semiconductor device and designing method for the same | |
JP2004335634A (ja) | Esd保護ダイオード | |
JP3795617B2 (ja) | 半導体装置の保護回路 | |
US5432369A (en) | Input/output protection circuit | |
JPH0373574A (ja) | 半導体集積回路 | |
JP2005085820A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080630 |